CN1801635A - 校准电路及其方法 - Google Patents

校准电路及其方法 Download PDF

Info

Publication number
CN1801635A
CN1801635A CNA2006100513120A CN200610051312A CN1801635A CN 1801635 A CN1801635 A CN 1801635A CN A2006100513120 A CNA2006100513120 A CN A2006100513120A CN 200610051312 A CN200610051312 A CN 200610051312A CN 1801635 A CN1801635 A CN 1801635A
Authority
CN
China
Prior art keywords
voltage
common
coupled
nmos pass
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100513120A
Other languages
English (en)
Inventor
金佑年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1801635A publication Critical patent/CN1801635A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/07—Roasting devices for outdoor use; Barbecues
    • A47J37/0786—Accessories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J37/00—Baking; Roasting; Grilling; Frying
    • A47J37/06—Roasters; Grills; Sandwich grills
    • A47J37/0694—Broiling racks
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J47/00—Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
    • A47J47/16—Stands, or holders for kitchen articles

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Food Science & Technology (AREA)
  • Amplifiers (AREA)

Abstract

提供了一种校准电路及其方法。在示例方法中，可以在混频器(mixer)的输出端口处检测公共模式电压。可以基于检测到的公共模式电压(例如，在一个或多个公共模式反馈电路处)产生至少一个公共模式反馈电压。可以响应(例如，在诸如二阶交叉(IP2)控制器的控制器接收到的)门控信号来调节环路增益。可以在混频器的输出端口处调节阻抗，并且可以基于至少一个公共模式反馈电压来调节被施加到混频器的输出端口的电流。所述示例方法可以由校准电路(例如，IP2校准电路)来执行。

Description

校准电路及其方法
技术领域
本发明的示例实施例通常涉及一种校准电路及其方法，尤其涉及一种包括至少一个公共模式反馈电路的校准电路及其方法。
背景技术
超外差系统中的线性度可以由三阶交叉点(third order intercept point)(IP3)来表示。当包括两个或更多个频率分量的输入信号被施加到传统的非线性系统或电路时，由于非线性和/或输入频率分量，可以产生其他频率分量。这些附加的频率分量可被称作互调(IM)，并且IM失真(IMD)可以表示由于IM分量引起的失真。当两个或更多个输入频率分量通过非线性系统/电路时，可以产生各种输出频率分量(例如，可以产生与随机系数以及输入频率分量的谐波之和和/或谐波之差)，它们可以干扰调制处理和/或解调处理。
传统的直接转换接收器(DCR)不能将载频信号转换为中频信号。相反，DCR的混频器可以将载频信号直接转换为基带信号，并且二阶互调失真(IMD2)可能近似基带信号的频率。从而与三阶互调失真(IMD3)相比，DCR可能更受IMD2的影响。因此，通过控制IMD2通常可以调节(例如，减小)信号波形的失真。
由于IMD2引起的干扰程度可以用二级交叉点(IP2)值来表示。IP2值可以表示传统DCR系统的线性度，并且从而可以是通信系统性能中的一个系数。
初始IMD2的功率电平可能相对较低。然而，随着输入信号的功率电平增加，初始IMD2的功率电平可以增加到(例如，以较高速率)基本等于输入信号的功率电平。IMD2的功率电平等于原始信号的功率电平处的点可被称作IP2。为了改善传统通信系统中的线性度，IP2值可被设定为较高的值，以便减小IMD2。
图1是图解说明传统IP2校准电路100的电路图。参考图1，IP2校准电路100可以包括混频器10和IP2控制器20。混频器10可以包括可接收振荡的射频输入信号VRF的第一输入端对2以及可以接收本地振荡器(未示出)的输出信号VLO的第二输入端对4。
混频器10可以向输出端对6输出具有与射频输入信号VRF的频率与本地振荡器(未示出)的输出信号VLO的频率之间的差对应的频率的信号。
IP2控制器20可以包括第一负载电阻器RLP、第二负载电阻器RLN以及校准电阻器RCAL。校准电阻器RCAL可以与第一负载电阻器RLP和/或第二负载电阻器RLN并行耦合。校准电阻器RCAL可以补偿混频器10的输出端对6的失配。混频器10可以输出差动输出信号VOP和VON。通过将来自公共模式的IM2的输出电压与来自差动模式的IM2的输出电压相加可以获得总输出电压。
公共模式的IM2的输出电压VIM2，cm可以由下列公式来表示：
VIM2，cm＝idm(R+ΔR-Rc)-icm(R-ΔR)＝icm(2ΔR-Rc)公式1其中Rc可以表示校准电阻器RCAL偏移的电阻值，RLP可以等于(R+ΔR)，RLN可以等于(R-ΔR)，并且icm可以表示公共模式中的IM2电流。
差动模式中的IM2的输出电压VIM2，dm可以由下列公式来表示：
VIM2，dm＝idm(R+ΔR-Rc)+idm(R-ΔR)＝idm(2R-Rc)公式2其中Rc可以表示校准电阻器RCAL偏移的电阻值，RLP可以等于(R+ΔR)，RLN可以等于(R-ΔR)，并且idm可以表示差动模式中的IM2电流。
总IM2输出电压VIM2可以由下列公式表示：
VIM2＝VIM2，cm+VIM2，dm＝idm(2R-Rc)+icm(2ΔR-Rc)公式3
参考公式3，可以通过调节电阻值Rc来校准IP2值从而减小(例如最小化)输出电压VIM2。
校准IP2值的上述方法可能在半导体制造工艺中出现困难。例如，ΔR可以近似对应于电阻R的0.1％-10％，并且电阻值Rc可以近似对应于电阻R的0.1％-10％。为了实现这种宽范围的电阻值Rc，校准电阻器RCAL可被设定为较高的电阻值(例如，在比电阻R的大10到1000倍之间)。例如，如果电阻器R的电阻值是几十千欧，则校准电阻器RCAL的电阻值可被设定为几十兆欧。具有更高电阻的电阻器可能占有更大的空间量，因此使包括更大电阻的电阻器的半导体的制造复杂化。而且，在需要更高增益和/或更高线性度的半导体设备中，使用用于校准IP2值的负载电阻器的IP2校准电路100可能没有足够的电压容限。
发明内容
本发明的示例实施例旨在一种校准电路，其包括：混频器，其被配置成将射频(RF)输入信号转换为基带信号；第一公共模式反馈电路，其被配置成检测混频器的输出端口的公共模式电压，以便负反馈该公共模式电压以产生第一公共模式反馈电压；和电流源电路，其被配置成将电流提供给混频器的输出端口，该电流源电路响应第一公共模式反馈电压而调节电流。
本发明的另一示例实施例旨在一种校准方法，其包括：检测混频器的输出端口的公共模式电压；基于检测到的公共模式电压而产生至少一个公共模式反馈电压；调节输出端口的至少一端的阻抗；和将电流施加到混频器的输出端口，所施加的电流基于至少一个公共模式反馈电压。
附图说明
附图被包含于此以进一步理解本发明的示例实施例，并且被合并于此和组成该说明书的一部分。所述附图与下列描述一起图解说明了本发明的示例实施例，用于解释本发明的原理。
图1是图解说明传统二阶交叉点(IP2)校准电路的电路图。
图2是图解说明根据本发明示例实施例的IP2校准电路的电路图。
图3是图解说明根据本发明另一示例实施例的公共模式(common-mode)反馈电路的电路图。
图4是图解说明根据本发明另一示例实施例的公共模式反馈电路的电路图。
图5是图解说明根据本发明另一示例实施例的公共模式反馈电路的电路图。
图6是图解说明根据本发明另一示例实施例的IP2校准电路的电路图。
图7是图解说明根据本发明另一示例实施例的公共模式反馈电路的电路图。
图8是图解说明根据本发明另一示例实施例的公共模式反馈电路的电路图。
图9是图解说明根据本发明另一示例实施例的IP2校准电路的电路图。
图10是图解说明根据本发明另一示例实施例的IP2校准电路的电路图。
图11是图解说明根据本发明另一示例实施例的公共模式反馈电路的电路图。
图12是图解说明根据本发明另一示例实施例的公共模式反馈电路的电路图。
具体实施方式
此处公开了本发明的详细图解性示例实施例。然而，此处公开的特定结构和功能细节仅仅是用于描述本发明的示例实施例的代表。然而，本发明的示例实施例可以以许多替换形式体现，因此不应当被曲解为对此处所阐述的
实施例的限制。
因此，在本发明的示例实施例允许各种修改和替换方式的同时，通过附图中的示例来示出本发明的特定实施例，并且对其进行详细描述。但是，应当理解，本方面的示例实施例不限于所公开的特定方式，而是相反，本发明的示例实施例涵盖在本发明的精神和范畴之内的所有修改、等效物和替换。在对附图的整个描述中，相同数字可以表示相同的元件。
应当理解，尽管此处使用术语第一、第二等来描述各种元件，但是这些元件不应当被这些术语限制。这些术语仅被用来彼此区分。例如，第一元件可被称作第二元件，类似地，第二元件可被称作第一元件，只要不背离本发明的范围。如此处所使用的，术语“和/或”包括一个或多个相关列出的项的任意一个或全部组合。
应当理解，当元件被称作“连接到”或“耦合到”其他元件时，它可以直接连接到或耦合到其他元件或者可以存在中间元件。相反，当元件被称作为“直接连接到”或“直接耦合到”其他元件，不存在中间元件。应当以相同的方式来理解用于描述元件之间的关系的其他词语(例如，“在...之间”相对于“直接在...之间”，“相邻”相对于“直接相邻”等等)。
此处描述的术语仅用于描述特定实施例，不旨在限制本发明的示例实施例。如此处所使用的，单数形式“一”、“一个”和“所述”往往也包括复数形式，除非上下文清楚地做出相反的暗示。还应当理解，此处使用的术语“包括”、“包含”和/或“具有”规定存在确定的特征、整体、步骤、操作、元件、和/或部件，但是不排除存在或添加一个或多个特征、整体、步骤、操作、元件、和/或它们的组。
除非相反定义，此处使用的所有术语(包括技术和科学性术语)具有本发明所属的领域内普通技术人员公共理解的相同意义。还应当理解，诸如公共使用的字典中定义的那些术语应当被理解为具有与相关领域的上下文中相同的意义，并且不应当被理解为理想或过于形式的意义，除非此处清晰地定义。
图2是图解说明根据本发明示例实施例的IP2校准电路200的电路图。
在图2的示例实施例中，IP2校准电路200可以包括混频器10和IP2控制器1000A。IP2控制器1000A可以包括第一公共模式反馈电路1300、第二公共模式反馈电路1400、电流源电路1100和公共模式电压发生器1200。电流单元电路1100可以包括第一PMOS晶体管MP1和第二PMOS晶体管MP2。公共模式电压发生器1200可以包括第一电阻器R1和第二电阻器R2。混频器10可以将具有载频的射频输入信号转换为基带信号。
在图2的示例实施例中，第一公共模式反馈电路1300可以检测与混频器10耦合的输出端口6的公共模式电压VCOM，以通过第一公共模式反馈电路1300的反转输入接收公共模式电压VCOM作为负反馈电压。第一公共模式反馈电路1300可以产生公共模式反馈电压CMFB01。
在图2的示例实施例中，第二公共模式反馈电路1400可以检测与混频器10耦合的输出端口6的公共模式电压VCOM，以便根据门控信号VGP来确定环路增益。第二公共模式反馈电路1400可以改变输出端口6的第一端T1的阻抗。电流单元源1100可以响应公共模式反馈电压CMFB01而对与混频器10耦合的输出端口6产生可变电流。
在图2的示例实施例中，公共模式电压发生器1200可以从输出端口6的第一端T1接收第一输出信号VOP，并且可以从输出端口6的第二端T2接收第二输出信号VON，以便产生公共模式电压VCOM。在示例中，混频器10的输出信号可以是差动信号。
在图2的示例实施例中，公共模式电压发生器1200可以接收差动输出信号VOP和VON，以便在第一电阻器R1和第二电阻器R2的连接点处产生公共模式电压VCOM。
图3是图解说明根据本发明另一示例实施例的第一公共模式反馈电路1300的电路图。
在图3的示例实施例中，第一公共模式反馈电路1300可以包括第一PMOS晶体管MP3、第二PMOS晶体管MP4、第一NMOS晶体管MN1、第二NMOS晶体管MN2以及电流源IS1。
在图3的示例实施例中，第一PMOS晶体管MP3可以具有耦合到电源电压VDD的源极。第二PMOS晶体管MP4可以具有耦合到电源电压VDD的源极、输出公共模式反馈电压CMFB01的漏极以及与漏极耦合的栅极。
在图3的示例实施例中，第一NMOS晶体管MN1可以具有与第一PMOS晶体管MP3的栅极和漏极公共耦合的漏极以及接收公共模式电压VCOM的栅极。第二NMOS晶体管MN2可以具有与第二PMOS晶体管MP4的漏极耦合的漏极以及接收基准电压VREF的栅极。
在图3的示例实施例中，电流源IS1可以耦合于公共节点NC与地电压GND之间。公共节点NC可以与第一NMOS晶体管MN1的源极以及第二NMOS晶体管MN2的源极公共耦合。
下面，将更详细地解释图3的第一公共模式反馈电路1300的示例操作。
在图3的第一公共模式反馈电路1300的示例操作中，可以在图2的公共模式电压发生器1200处产生公共模式电压VCOM。公共模式电压VCOM可以基于差动输出信号VOP和VON的公共模式分量而变化。
在图3的第一公共模式反馈电路1300的示例操作中，如果公共模式电压VCOM上升到基准电压VREF之上，则公共模式反馈电压CMFB01可以增加。同样地，如果公共模式电压VCOM下降到基准电压VREF之下，则公共模式反馈电压CMFB01可以降低。
在图3的第一公共模式反馈电路1300的示例操作中，如果公共模式反馈电压CMFB01增加，则从电流源电路1100接收到的电流可以减小。从而，差动输出信号VOP和VON的电压电平可以同样地减小。因此，公共模式电压VCOM可以被第一公共模式反馈电路1300负反馈回。
图4是图解说明根据本发明另一示例实施例的公共模式反馈电路1400A的电路图。在示例中，公共模式反馈电路1400A可以是图2的第二公共模式反馈电路1400的代表。
在图4的示例实施例中，公共模式反馈电路1400A可以包括第一电流源IS2、第二电流源IS3、第一PMOS晶体管MP5、第二PMOS晶体管MP6、第三PMOS晶体管MP7、第一NMOS晶体管MN3、第二NMOS晶体管MN4和第三NMOS晶体管MN5。
在图4的示例实施例中，第一电流源IS2可以具有耦合到电源电压VDD的第一端。第一PMOS晶体管MP5可以具有与第一电流源IS2的第端耦合的源极以及接收基准电压VREF的栅极。第二电流源IS3可以具有耦合到电源电压VDD的第一端。第二PMOS晶体管MP6可以具有与第二电流源IS3的第二端耦合的源极以及接收公共模式电压VCOM的栅极。
在图4的示例实施例中，第一NMOS晶体管MN3可以具有与第一PMOS晶体管MP5的漏极公共耦合的漏极和栅极以及耦合到地电压GND的源极。第二NMOS晶体管MN4可以具有与第一NMOS晶体管MN3的栅极耦合的栅极，耦合到地电压GND的源极以及与输出端口6的第一端T1耦合的漏极。输出端口6的第一端的电压可以是差动电压VOP。第三NMOS晶体管MN5可以具有与第二PMOS晶体管MP6的漏极公共耦合的漏极和栅极以及耦合到地电压GND的源极。
在图4的示例实施例中，第三PMOS晶体管MP7可以耦合于第一电流源IS2的第二端与第二电流源IS3的第二端之间。第三PMOS晶体管MP7可以具有可响应门控信号VGP变化的阻抗。
下文中，将参考图2来更详细地描述图4的第二公共模式反馈电路1400A的示例操作。
在图4的公共模式反馈电路1400A的示例操作中，在图2的公共模式电压发生器1200处可以产生公共模式电压VCOM。公共模式电压VCOM可以基于差动输出信号VOP和VON的公共模式分量而变化。
在图4的公共模式反馈电路1400A的示例操作中，如果公共模式电压VCOM上升到基准电压VREF之上，则流经第二PMOS晶体管MP6的电流可以减小，并且流经第一PMOS晶体管MP5的电流可以增加。因此流经第一NMOS晶体管MN3和第二NMOS晶体管MN4的电流可以增加。因此，在耦合到混频器10的输出端口6的第一端处的差动输出电压VOP可以减小。
在图4的公共模式反馈电路1400A的示例操作中，如果公共模式电压VCOM下降在基准电压VREF之下，则流经第二PMOS晶体管MP6的电流可以增加，并且流经第一PMOS晶体管MP5的电流可以减小。因此流经第一NMOS晶体管MN3和第二NMOS晶体管MN4的电流可以减小。因此，在耦合到混频器10的输出端口6的第一端处的差动输出电压VOP可以增加。
在图4的公共模式反馈电路1400A的上述示例操作中，公共模式反馈电路1400A可以充当负反馈电路。
在图4的示例实施例中，第三PMOS晶体管MP7可以充当电阻器，并且可以具有响应门控信号VGP变化的电阻值。在示例中，第三PMOS晶体管MP7可以在三级管区中操作。通过对PMOS晶体管MP7的电阻值进行调节可以控制公共模式反馈电路1400A的环路增益。通过控制门控信号VGP可以调节PMOS晶体管MP7的电阻值。
图5是图解说明根据本发明另一示例实施例的公共模式反馈电路1400B的电路图。在示例中，公共模式反馈电路1400B可以是图2的公共模式反馈电路1400的代表。
在图5的示例实施例中，图4的公共模式反馈电路1400A的NMOS晶体管MN3、MN4和MN5可以用图5的第二公共模式反馈电路1400B中的NPN晶体管BN1、BN2和BN3分别替代。
在图5的示例实施例中，公共模式反馈电路1400B可以包括第一电流源IS2、第二电流源IS3、第一PMOS晶体管MP5、第二PMOS晶体管MP6、第三PMOS晶体管MP7、第一NPN晶体管BN1、第二NPN晶体管BN2和第三NPN晶体管BN3。
在图5的示例实施例中，第一电流源IS2可以具有耦合到电源电压VDD的第一端。第一PMOS晶体管MP5可以具有与第一电流源IS2的第二端耦合的源极以及接收基准电压VREF的栅极。第二电流源IS3可以具有耦合到电源电压VDD的第一端。第二PMOS晶体管MP6可以具有与第二电流源IS3的第二端耦合的源极以及接收公共模式电压VCOM的栅极。
在图5的示例实施例中，第一NPN晶体管BN1可以具有与第一PMOS晶体管MP5的漏极公共耦合的集电极和基极以及耦合到地电压GND的发射级。第二NPN晶体管BN2可以具有与第一NPN晶体管BN1的基极耦合的基极，耦合到地电压GND的发射极以及与输出端口6的第一端耦合的集电极。输出端口6的第一端的电压可以是差动电压VOP。
在图5的示例实施例中，第三NPN晶体管BN3可以具有与第二PMOS晶体管MP6的漏极公共耦合的集电极和基极以及耦合到地电压GND的发射极。第三PMOS晶体管MP7可以耦合于第一电流源IS2的第二端与第二电流源IS3的第二端之间，并且可以具有可响应门控信号VGP变化的电阻值。
在图5的示例实施例中，图5的公共模式反馈电路1400B中包含的元件可以类似于在上述图4的公共模式反馈电路1400A中包含的那些元件，除了NMOS晶体管MN3、MN4和MN5被NPN晶体管BN1、BN2和BN3替代。因此，为了简短，不再讨论图5的公共模式反馈电路1400B的示例操作。
下文中，将参考图2到5来更详细地描述IP2校准电路200的示例操作。
在图2的IP2校准电路200的示例操作中，并且参考图3-5，公共模式电压发生器1200可以基于输出端口6的端子T1和T2的变化来产生公共模式电压VCOM。公共模式电压VCOM可以被第一公共模式反馈电路1300负反馈回，并且输出端口6的端子T1和T2处的电压电平可被稳定。当公共模式电压VCOM被作为负反馈电压反馈回第二公共模式反馈电路1400(例如，图4的公共模式反馈电路1400A、图5的公共模式反馈电路1400B等)时，可以控制第一端T1的差动电压VOP。
在图2的IP2校准电路200的示例操作中并且参考图3-5，第二公共模式反馈电路1400(例如，图4的公共模式反馈电路1400A，图5的公共模式反馈电路1400B等)可以具有响应门控信号VGP可变化的增益。第二公共模式反馈电路1400可以控制输出端口6的第一端T1的阻抗。在示例中，门控信号VGP可以是二阶互调(IM2)校准信号。
因此，根据上述示例操作的IP2校准电路200通过控制公共模式反馈电路的增益从而可以控制混频器10的输出端的阻抗，可以减小(例如，最小化)IM2的输出电压并且可以增大(例如，最大化)IP2。
图6是图解说明根据本发明另一示例实施例的IP2校准电路600的电路图。
在图6的示例实施例中，IP2校准电路600可以包括第三公共模式反馈电路1500，其具有与输出端口6的第二端T2耦合的输出端(例如，其可能与图2的具有第二公共模式反馈电路1400的IP2校准电路200不同，其具有与输出端口6的第一端T1耦合的输出端)。
在图6的示例实施例中，IP2校准电路600可以包括混频器10和IP2控制器1000B。IP2控制器1000B可以包括第一公共模式反馈电路1300(例如，参考上述图2)、第三公共模式反馈电路1500、电流源电路1100和公共模式电压发生器1200。如参考图2所述，电流源电路1100可以包括第一PMOS晶体管MP1和第二PMOS晶体管MP2，公共模式电压发生器1200可以包括第一电阻器R1和第二电阻器R2，并且混频器10可以将具有载频的射频输入信号转换为基带信号。
在图6的示例实施例中，第一公共模式反馈电路1300可以检测与混频器10耦合的输出端口6的公共模式电压VCOM，以便通过第一公共模式反馈电路1300的反转输入接收VCOM作为负反馈电压。第一公共模式反馈电路1300可以产生公共模式反馈电压CMFB01。
在图6的示例实施例中，第三公共模式反馈电路1500可以检测与混频器10耦合的输出端口6的公共模式电压VCOM，以便确定可响应门控信号VGN变化的环路增益。而且，第三公共模式反馈电路1500可以调节或改变输出端口6的第二端T2的阻抗。
在图6的示例实施例中，电流源电路110可以响应公共模式反馈电压CMFB01而产生电流并且将所产生的电流输出到与混频器10耦合的输出端口6。
在图6的示例实施例中，公共模式电压发生器1200可以从输出端口6的第一端T1接收第一输出信号VOP，并且可以从输出端口6的第二端T2接收第二输出信号VON，以便产生公共模式电压VCOM。在示例中，混频器10的输出信号可以是差动信号。
在图6的示例实施例中，公共模式电压发生器1200可以接收差动输出信号VOP和VON，以便在第一电阻器R1和第二电阻器R2的连接点处产生公共模式电压VCOM。
图7是图解说明根据本发明另一示例实施例的公共模式反馈电路1500A的电路图。在示例中，公共模式反馈电路1500A可以是图6的第三公共模式反馈电路1500的代表。
在图7的示例实施例中，公共模式反馈电路1500A可以包括第一电流源IS4、第二电流源IS5、第一PMOS晶体管MP8、第二PMOS晶体管MP9、第三PMOS晶体管MP10、第一NMOS晶体管MN6、第二NMOS晶体管MN7和第三NMOS晶体管MN8。
在图7的示例实施例中，第一电流源IS4可以具有耦合到电源电压VDD的第一端。第一PMOS晶体管MP8可以具有与第一电流源IS4的第二端耦合的源极以及接收基准电压VREF的栅极。第二电流源IS5可以具有耦合到电源电压VDD的第一端。第二PMOS晶体管MP9可以具有与第二电流源IS5的第二端耦合的源极以及接收公共模式电压VCOM的栅极。
在图7的示例实施例中，第一NMOS晶体管MN6可以具有与第一PMOS晶体管MP8的漏极公共耦合的漏极和栅极以及耦合到地电压GND的源极。第二NMOS晶体管MN7可以具有与第一NMOS晶体管MN6的栅极耦合的栅极、耦合到地电压GND的源极以及与输出端口6的第二端T2耦合的漏极。输出端口6的第二端的电压可以是差动电压VON。
在图7的示例实施例中，第三NMOS晶体管MN8可以具有与第二PMOS晶体管MP9的漏极公共耦合的漏极和栅极以及耦合到地电压GND的源极。第三PMOS晶体管MP10可以耦合于第一电流源IS4的第二端与第二电流源IS5的第二端之间，并且可以具有响应门控信号VGN变化的电阻值。
在图7的示例实施例中，图7的公共模式反馈电路1500A可以具有与图4的公共模式反馈电路1400A相同的配置，除了公共模式反馈电路1500A的输出端可以耦合到输出端口6的第二端T2(例如，而不是第一端T1)。
在图7的示例实施例中，由于第二NMOS晶体管MN7的漏极可以与输出端口6的第二端T2耦合，从而其可以耦合到混频器19，因此可以根据门控信号VGN控制公共模式反馈电路1500A的增益，这可以调节输出端口6的第二端T2的阻抗。
图8是图解说明根据本发明另一示例实施例的公共模式反馈电路1500B的电路图。在示例中，公共模式反馈电路1500B可以是图6的第三公共模式反馈电路1500的代表。
在图8的示例实施例中，图7的公共模式反馈电路1500A中包含的NMOS晶体管MN6、MN7和MN8可以用图8的公共模式反馈电路1500B中的NPN晶体管BN4、BN5和BN6替代。
在图8的示例实施例中，公共模式反馈电路1500B可以包括第一电流源IS4、第二电流源IS5、第一PMOS晶体管MP8、第二PMOS晶体管MP9、第三PMOS晶体管MP10，以及第一NPN晶体管BN4、第二NPN晶体管BN5和第三NPN晶体管BN6。
在图8的示例实施例中，第一电流源IS4可以具有耦合到电源电压VDD的第一端。第一PMOS晶体管MP8可以具有与第一电流源IS4的第二端耦合的源极以及接收基准电压VREF的栅极。第二电流源IS5可以具有耦合到电源电压VDD的第一端。第二PMOS晶体管MP9可以具有与第二电流源IS5的第二端耦合的源极以及接收公共模式电压VCOM的栅极。
在图8的示例实施例中，第一NPN晶体管BN4可以具有与第一PMOS晶体管MP8的漏极公共耦合的集电极和基极以及耦合到地电压GND的发射极。第二NPN晶体管BN5可以具有与第一NPN晶体管BN4的基极耦合的基极、耦合到地电压GND的发射极以及与输出端口6的第二端T2耦合的集电极。输出端口6的第二端T2的电压可以是差动电压VON。
在图8的示例实施例中，第三NPN晶体管BN6可以具有与第二PMOS晶体管MP9的漏极公共耦合的集电极和基极以及耦合到地电压GND的发射极。第三PMOS晶体管MP10可以耦合于第一电流源IS4的第二端与第二电流源IS5的第二端之间，并且可以具有可响应门控信号VGN变化的电阻值。
在图7和8的示例实施例中，图8的公共模式反馈电路1500B中包含的元件可以与图7的公共模式反馈电路1500A中包含的那些元件类似，除了NMOS晶体管MN6、MN7和MN8分别被NPN晶体管BN4、BN5和BN6代替。因此，为了简洁，省略对图8的公共模式反馈电路1500B的示例操作的进一步描述。
下文中，将参考图6至8来描述图6的IP2校准电路600的示例操作。
在图6的IP2校准电路600的示例操作中并且参考图7和8，除了第三公共模式反馈电路1500的配置(例如，图7的公共模式反馈电路1500A、图8的公共模式反馈电路1500B等)，图6的IP2校准电路600可以被配置为图2的IP2校准电路200。
在图6的IP2校准电路600的示例操作中并且参考图7和8，IP2校准电路600可以应用门控信号VGN来控制输出端口6的第二端T2的阻抗。门控信号VGN可以是IM2校准信号。IP2校准电路600可以通过控制公共模式反馈电路的增益(例如，图7的公共模式反馈电路1500A、图8的公共模式反馈电路1500B等)来减小(例如最小化)IM2的输出电压并且可以增加(例如，最大化)IP2，从而控制混频器10的输出端的阻抗。
图9是图解说明根据本发明另一示例实施例的IP2校准电路900的电路图。
在图9的示例实施例中，IP2校准电路900可以包括具有与输出端口6的第一端T1耦合的输出端的第二公共模式反馈电路1400(例如，图4的公共模式反馈电路1400A，图5的公共模式反馈电路1400B等)以及具有与输出端口6的第二端T2耦合的输出端的第三公共模式反馈电路1500(例如，图7的公共模式反馈电路1500A，图8的公共模式反馈电路1500B等)以及第一公共模式反馈电路1300。
在图9的示例实施例中，IP2校准电路600可以包括混频器10和IP2控制器1000C。IP2控制器1000C可以包括第一公共模式反馈电路1300、第二公共模式反馈电路1400、第三公共模式反馈电路1500、电流源电路1100和公共模式电压发生器1200。电流源电路1100可以包括第一PMOS晶体管MP1和第二PMOS晶体管MP2。公共模式电压发生器1200可以包括第一电阻器R1和第二电阻器R2。混频器10可以将具有载频的射频输入信号转换为基带信号。
在图9的示例实施例中，第一公共模式反馈电路1300可以检测与混频器10耦合的输出端口6的公共模式电压VCOM，以便通过第一公共模式反馈电路1300的反转输入接收VCOM作为负反馈电压。第一公共模式反馈电路1300可以产生公共模式反馈电压CMFB01。
在图9的示例实施例中，第二公共模式反馈电路1400可以检测与混频器10耦合的输出端口6的公共模式电压VCOM，以便确定可响应第一门控信号VGP变化的环路增益。第二公共模式反馈电路1400也可以改变输出端口6的第二端T2的阻抗。
在图9的示例实施例中，第三公共模式反馈电路1500可以检测输出端口6的公共模式电压VCOM，以便确定可响应第二门控信号VGN变化的环路增益。第三公共模式反馈电路1500可以改变输出端口6的第二端T2的阻抗。
在图9的示例实施例中，电流源电路1100可以产生电流，并且可以响应公共模式反馈电压CMFB01将所产生的电流输出到与混频器10耦合的输出端口6。公共模式分压发生器1200可以从输出端口6的第一端T1接收第一输出信号VOP，并且可以从输出端口6的第二端T2接收第二输出信号VON，以便产生公共模式电压VCOM。在示例中，混频器10的输出信号可以是差动信号。
在图9的示例实施例中，公共模式电压发生器1200可以接收差动输出信号VOP和VON，以便在第一电阻器R1和第二电阻器R2的连接点处产生公共模式电压VCOM。
下文中，将更详细地描述图9的IP2校准电路900的示例操作。
在图9的IP2校准电路900的示例操作中，IP2校准电路900可以包括第二公共模式反馈电路1400(可以存在于图2的IP2校准电路中)和第三公共模式反馈电路1500(可以存在于图6的IP2校准电路600中)。
在图9的IP2校准电路900的示例操作中，第二公共模式反馈电路1400可以基于第一门控信号VGP来控制环路增益，并且可以改变输出端口6的第一输出端T1的阻抗。第三公共模式反馈电路1500可以基于第二门控信号VGN来控制环路增益，并且可以改变输出端口6的第二输出端T2的阻抗。第一和第二门控信号可以是IM2校准信号。
在图9的IP2校准电路900的示例操作中，从而IP2校准电路900通过控制至少一个公共模式反馈电路的增益以控制混频器10的输出端的阻抗，可以减小(例如，最小化)IM2的输出电压并且可以增大(例如，最大化)IP2。
图10是图解说明根据本发明另一示例实施例的IP2校准电路1050的电路图。
在图10的示例实施例中，IP2校准电路1060可以包括混频器10和IP2控制器1000D。IP2控制器1000D可以包括第一公共模式反馈电路1600、第二公共模式反馈电路1700、电流源电路1150和公共模式电压发生器1200。电流源电路1150可以包括第一PMOS晶体管MP1和第二PMOS晶体管MP2。公共模式电压发生器1200可以包括第一电阻器R1和第二电阻器R2。混频器10可以将具有载频的射频输入信号转换为基带信号。
在图10的示例实施例中，第一公共模式反馈电路1600可以检测与混频器10耦合的输出端口6的公共模式电压VCOM，以便通过第一公共模式反馈电路1600的反转输入接收VCOM作为负反馈电压。第一公共模式反馈电路1600可以包括可响应第一门控信号VGP而变化的环路增益，并且可以产生公共模式反馈电压CMFB01。
在图10的示例实施例中，第二公共模式反馈电路1700可以检测与混频器10耦合的输出端口6的公共模式电压VCOM，以便通过第二公共模式反馈电路1700的反转输入接收VCOM作为负反馈电压。第二公共模式反馈电路1700可以包括可响应第二门控信号VGN而变化的环路增益，并且可以产生第二公共模式反馈电压CMFB02。
在图10的示例实施例中，电流源电路1150可以产生电流并且可以将所产生的电流输出到与混频器10耦合的输出端口6以响应第一公共模式反馈电压CMFB01和第二公共模式反馈电压CMFB02。公共模式电压发生器1200可以从输出端口6的第一端T1接收第一差动输出信号VOP，并且可以从输出端口6的第二端T2接收第二差动输出信号VON，以便产生公共模式电压VCOM。混频器10的输出信号可以是差动信号。
在图10的示例实施例中，公共模式电压发生器1200可以接收差动输出信号VOP和VON，以便在第一电阻器R1和第二电阻器R2的连接点处产生公共模式电压VCOM。
图11是图解说明根据本发明另一示例实施例的图10的第一公共模式反馈电路1600的电路图。
在图11的示例实施例中，公共模式反馈电路1600可以包括第一PMOS晶体管MP11、第二PMOS晶体管MP12、第一NMOS晶体管MN9、第二NMOS晶体管MN10、第三NMOS晶体管MN11、第一电流源IS6和第二电流源IS7。
在图11的示例实施例中，第一PMOS晶体管MP11可以具有耦合到电源电压VDD的源极。第二PMOS晶体管MP12可以具有耦合到电源电压VDD的源极、输出第一公共模式反馈电压CMFB01的漏极、以及耦合到漏极的栅极。
在图11的示例实施例中，第一NMOS晶体管MN9可以具有与第一PMOS晶体管MP11的栅极和漏极公共耦合的漏极以及接收公共模式电压的栅极。第二NMOS晶体管MN10可以具有与第二PMOS晶体管MP12的漏极耦合的漏极以及接收基准电压VREF的栅极。
在图11的示例实施例中，第一电流源IS6可以耦合于第一NMOS晶体管MN9的源极与地电压GND之间。第二电流源IS7可以耦合于第二NMOS晶体管MN10的源极与地电压GND之间。
在图11的示例实施例中，第三NMOS晶体管MN11可以耦合于第一NMOS晶体管MN9的源极与第二NMOS晶体管MN10的源极之间。第三NMOS晶体管MN11可以具有可响应第一门控信号VGP改变的电阻值。
下文中，现在将更详细地描述图11的第一公共模式反馈电路1600的示例操作。
在图11的第一公共模式反馈电路1600的示例操作中，公共模式电压VCOM可以由图10的公共模式电压发生器1200产生。公共模式电压VCOM可以基于差动输出信号VOP和VON的公共模式分量而变化。
在图11的第一公共模式反馈电路1600的示例操作中，如果公共模式电压VCOM上升到在基准电压VREF之上，则流经第一NMOS晶体管MN9的电流可以增加，并且流经第二NMOS晶体管MN10的电流可以减小。因此，公共模式反馈电压CMFB01可以增加。
在图11的第一公共模式反馈电路1600的示例操作中，如果公共模式电压VCOM下降到基准电压VREF之下，则流经第一NMOS晶体管MN9的电流可以减小，并且流经第二NMOS晶体管MN10的电流可以增加。因此，公共模式反馈电压CMFB01可以减小。
在图11的第一公共模式反馈电路1600的示例操作中，如果公共模式反馈电压CMFB01增加，则从图10的电流源电路1150输出的电流可以减小。因此，与混频器10耦合的输出端口6的第一端T1的电压可以减小。
在图11的第一公共模式反馈电路1600的示例操作中，如果公共模式反馈电压CMFB01减小，则从图10的电流源电路1150输出的电流可以增加。因此，与混频器10耦合的输出端口6的第一端T1的电压可以增加。从而公共模式电压VCOM可以被反馈回第一公共模式反馈电路1600的反转输入。
在图11的第一公共模式反馈电路1600的示例操作中，第三NMOS晶体管MN11可以充当电阻器，并且可以具有响应第一门控信号VGP变化的电阻值。在示例中，第三NMOS晶体管MN11可以在三级管区中操作。基于第一控制信号VGP可以改变第三NMOS晶体管MN11的电阻值。从而可以控制第一公共模式反馈电路1600的环路增益。
图12是图解说明根据本发明另一示例实施例的公共模式反馈电路1700的电路图。
在图12的示例实施例中，第二公共模式反馈电路1700可以包括第一PMOS晶体管MP13、第二PMOS晶体管MP14、第一NMOS晶体管MN12、第二NMOS晶体管MN13、第三NMOS晶体管MN14、第一电流源IS8和第二电流源IS9。
在图12的示例实施例中，第一PMOS晶体管MP13可以具有耦合到电源电压VDD的源极。第二PMOS晶体管MP14可以具有耦合到电源电压VDD的源极，输出第二公共模式反馈电压CMFB02的漏极，以及耦合到漏极的栅极。
在图12的示例实施例中，第一NMOS晶体管MN12可以具有与第一PMOS晶体管MP13的栅极和漏极公共耦合的漏极以及接收公共模式电压VCOM的栅极。第二NMOS晶体管MN13可以具有与第二PMOS晶体管MP14的漏极耦合的漏极以及接收基准电压VREF的栅极。
在图12的示例实施例中，第一电流源IS8可以耦合于第一NMOS晶体管MN12的漏极与地电压GND之间。第二电流源IS9可以耦合于第二NMOS晶体管MN13的漏极与地电压GND之间。
在图12的示例实施例中，第三NMOS晶体管MN14可以耦合于第一NMOS晶体管MN12的源极与第二NMOS晶体管MN13的源极之间。第三NMOS晶体管MN14可以具有可响应第二门控信号VGN改变的电阻值。
下文中，现在将更详细地描述图12的第二公共模式反馈电路1700的示例操作。
在图12的第二公共模式反馈电路1700的示例操作中，公共模式电压VCOM可以由图10的公共模式电压发生器1200产生。公共模式电压VCOM可以基于差动输出信号VOP和VON的公共模式分量而变化。
在图12的第二公共模式反馈电路1700的示例操作中，如果公共模式电压VCOM上升到在基准电压VREF之上，则流经第一NMOS晶体管MN12的电流可以增加，并且流经第二NMOS晶体管MN13的电流可以减小。因此，第二公共模式反馈电压CMFB02可以增加。
在图12的第二公共模式反馈电路1700的示例操作中，如果公共模式电压VCOM下降到基准电压VREF之下，则流经第一NMOS晶体管MN12的电流可以减小，并且流经第二NMOS晶体管MN13的电流可以增加。因此，第二公共模式反馈电压CMFB02可以减小。
在图12的第二公共模式反馈电路1700的示例操作中，如果第二公共模式反馈电压CMFB02增加，则从电流源电路1150输出的电流可以减小。因此，与混频器10耦合的输出端口6的第一端T1的电压可以减小。
在图12的第二公共模式反馈电路1700的示例操作中，如果第二公共模式反馈电压CMFB02减小，则从电流源电路1150输出的电流可以增加。因此，与混频器10耦合的输出端口6的第一端T1的电压可以增加。从而，公共模式电压VCOM可以被反馈回第二公共模式反馈电路1700的反转输入。
在图12的第二公共模式反馈电路1700的示例操作中，第三NMOS晶体管MN14可以充当电阻器，并且可以具有响应第二门控信号VGN变化的电阻值。在示例中，第三NMOS晶体管MN14可以在三级管区中操作。基于第二控制信号VGN可以改变第三NMOS晶体管MN14的电阻值。从而可以控制第二公共模式反馈电路1700的环路增益。
下文中，将参考图10至12来更详细地描述图10的IP2校准电路1050的示例操作。
在图10的IP2校准电路1050的示例操作中并且进一步参考图11和12，IP2校准电路1050可以包括第一公共模式反馈电路1600和第二公共模式反馈电路1700，它们可以集中地能够控制环路增益。公共模式电压发生器1200可以产生可基于第一端T1和第二端T2的电压的变化而产生公共模式电压VCOM。
在图10的IP2校准电路1050的示例操作中并且进一步参考图11和12，公共模式电压VCOM可被反馈回第一公共模式反馈电路1600的反转输入。因此，可以稳定输出端口6的第一端T1的电压。第一公共模式反馈电路1600可以响应第一门控信号VGP来改变环路增益，并且可以控制输出端口6的第一端T1的阻抗。
在图10的IP2校准电路1050的示例操作中并且进一步参考图11和12，公共模式电压VCOM可被反馈回第二公共模式反馈电路1700的反转输入。因此，可以稳定输出端口6的第二端T2的电压。第二公共模式反馈电路1700可以响应第二门控信号VGN来改变环路增益，并且可以控制输出端口6的第二端T2的阻抗。图10的第一门控信号VGP和第二门控信号VGN可以是IM2校准信号。
在图10的IP2校准电路1050的示例操作中并且进一步参考图11和12，IP2校准电路1050可以通过控制公共模式反馈电路1600和1700的环路增益以控制第一端T1和第二端52的阻抗来减小(例如，最小化)IM2的输出电压并且可以增加(例如，最大化)IP2值。
在本发明的另一示例实施例中，IP2校准电路(例如，IP校准电路200、600、900、1050等)可以通过控制至少一个公共模式反馈电路的环路增益来减小(例如，最小化)IM2的输出电压并且可以增加(例如，最大化)IP2值。而且，IP2校准电路(例如，IP校准电路200、600、900、1050等)可以在半导体晶片上占据较小的空间量(例如，因为受控的阻抗)。
如此描述本发明的示例实施例，明显可以以许多方式改变上述示例实施例。例如，尽管上面已经描述了包括公共模式反馈电路的各种组合的校准电路的许多示例实施例，但是应当理解，根据本发明其他示例实施例的校准电路可以包括公共模式反馈电路的任意组合。
这些变化不应当被认为背离本发明的示例实施例的精神和范围，对于本领域普通技术人员明显的所有那些修改往往包含在所附权利要求的范围之内。

Claims (24)

1.一种校准电路，包括：
混频器，其被配置成将射频输入信号转换为基带信号；
第一公共模式反馈电路，其被配置成检测混频器的输出端口的公共模式电压，以便负反馈该公共模式电压以产生第一公共模式反馈电压；和
电流源电路，其被配置成将电流提供给混频器的输出端口，该电流源电路响应第一公共模式反馈电压而调节电流。
2.如权利要求1所述的校准电路，还包括：
第二公共模式反馈电路，其被配置成响应门控信号而调节环路增益，并且被配置成调节混频器的输出端口的第一端的阻抗。
3.如权利要求1所述的校准电路，其中所述门控信号包括二阶互调校准信号。
4.如权利要求1所述的校准电路，还包括：
公共模式电压发生器，其被配置成基于来自混频器的输出端口的第一端的第一输出信号和来自混频器的输出端口的第二端的第二输出信号而产生公共模式电压。
5.如权利要求4所述的校准电路，其中所述公共模式电压发生器包括串行耦合在输出端口的第一端和第二端之间的第一电阻器和第二电阻器，并且在第一电阻器和第二电阻器的连接点处输出该公共模式电压。
6.如权利要求2所述的校准电路，其中所述第二公共模式反馈电路被配置成响应门控信号而调节输出端口的第一端的阻抗。
7.如权利要求1所述的校准电路，其中所述第一公共模式反馈电路包括：
第一PMOS晶体管，其具有耦合到第一电压的源极；
第二PMOS晶体管，其具有耦合到第一电压的源极、输出第一公共模式反馈电压的漏极，以及与第二PMOS晶体管的漏极耦合的栅极；
第一NMOS晶体管，其具有与第一PMOS晶体管的栅极和漏极共同耦合的漏极、以及接收公共模式电压的栅极；
第二NMOS晶体管，其具有与第二PMOS晶体管的漏极耦合的漏极，和接收基准电压的栅极；和
电流源，其耦合于公共节点与第二电压之间，所述公共节点耦合于第一NMOS晶体管的源极与第二NMOS晶体管的源极之间。
8.如权利要求7所述的校准电路，其中所述第一电压是电源电压，所述第二电压是地电压。
9.如权利要求2所述的校准电路，其中所述第二公共模式反馈电路包括：
第一电流源，其具有耦合到第一电压的第一端；
第二电流源，其具有耦合到第一电压的第一端；
第一PMOS晶体管，其具有与第一电流源的第二端耦合的源极，以及接收基准电压的栅极；
第二PMOS晶体管，其具有与第二电流源的第二端耦合的源极，以及接收公共模式电压的栅极；
第三PMOS晶体管，其耦合于第一电流源的第二端与第二电流源的第二端之间，该第三PMOS晶体管具有基于门控信号调节的阻抗；
第一NMOS晶体管，其具有与第一PMOS晶体管的漏极共同耦合的漏极和栅极，以及耦合到第二电压的源极；
第二NMOS晶体管，其具有与第一NMOS晶体管的栅极耦合的栅极、耦合到第二电压的源极，以及与混频器的输出端口的至少一端的第一端和第二端之一耦合的漏极；和
第三NMOS晶体管，其具有与第二PMOS晶体管的漏极共同耦合的漏极和栅极，以及耦合到第二电压的源极。
10.如权利要求9所述的校准电路，其中所述第一电压是电源电压，所述第二电压是地电压。
11.如权利要求2所述的校准电路，其中所述第二公共模式反馈电路包括：
第一电流源，其具有耦合到第一电压的第一端；
第二电流源，其具有耦合到第一电压的第一端；
第一PMOS晶体管，其具有与第一电流源的第二端耦合的源极，以及接收基准电压的栅极；
第二PMOS晶体管，其具有与第二电流源的第二端耦合的源极，以及接收公共模式电压的栅极；
第三PMOS晶体管，其耦合于第一电流源的第二端与第二电流源的第二端之间，该第三PMOS晶体管具有基于门控信号调节的电阻；
第一NPN晶体管，其具有与第一PMOS晶体管的漏极共同耦合的集电极和基极，以及耦合到第二电压的发射极；
第二NPN晶体管，其具有与第一NPN晶体管的基极耦合的基极，耦合到第二电压的发射极，以及与混频器的输出端口的至少一端的第一端和第二端之一耦合的集电极；和
第三NPN晶体管，其具有与第二PMOS晶体管的漏极共同耦合的集电极和基极、以及耦合到第二电压的发射极。
12.如权利要求11所述的校准电路，其中所述第一电压是电源电压，所述第二电压是地电压。
13.如权利要求2所述的校准电路，其中所述电流源电路包括：
第一MOS晶体管，其耦合到电源电压和输出端口的第一端，该第一MOS晶体管将基于至少部分第一公共模式反馈电压变化的电流提供给输出端口的第一端；和
第二MOS晶体管，其耦合到电源电压和输出端口的第二端，该第二MOS晶体管将基于至少部分第一公共模式反馈电压变化的电流提供给输出端口的第二端。
14.如权利要求13所述的校准电路，其中所述第二公共模式反馈电路响应门控信号而改变输出端口的第一端和第二端之一的阻抗。
15.如权利要求2所述的校准电路，还包括：
第三公共模式反馈电路，其被配置成检测混频器的输出端口的公共模式电压，响应第二门控信号而调节环路增益，并且调节混频器的输出端口的第二端的第二阻抗。
16.如权利要求15所述的校准电路，其中所述第一和第二门控信号中的至少一个包括二阶互调校准信号。
17.如权利要求2所述的校准电路，其中所述第一公共模式反馈电路基于第一控制信号而改变第二环路增益以产生第一公共模式反馈电压，所述第二公共模式反馈电路基于第二控制信号而改变第一环路增益以产生第二公共模式反馈电压，并且电流源电路基于第一和第二公共模式反馈电压来调节电流。
18.如权利要求17所述的校准电路，其中所述第一控制信号和第二控制信号包括二阶互调失真校准信号。
19.如权利要求17所述的校准电路，其中所述第一公共模式反馈电路包括：
第一PMOS晶体管，其具有耦合到第一电压的源极；
第二PMOS晶体管，其具有耦合到第一电压的源极，接收公共模式反馈电压的漏极，以及与第二PMOS晶体管的漏极耦合的栅极；
第一NMOS晶体管，其具有与第一PMOS晶体管的栅极和漏极共同耦合的漏极，以及接收公共模式电压的栅极；
第二NMOS晶体管，其具有与第二PMOS晶体管的漏极耦合的漏极，和接收基准电压的栅极；
第三NMOS晶体管，其与第一NMOS晶体管的源极和第二NMOS晶体管的源极耦合，该第三NMOS晶体管具有基于第一控制信号调节的电阻；
第一电流源，其耦合于第一NMOS晶体管的源极与第二电压之间；
第二电流源，其耦合于第二NMOS晶体管的源极与第二电压之间；和
耦合于公共节点与第二电压之间的电流源，该公共节点耦合于第一NMOS晶体管的源极与第二NMOS晶体管的源极之间。
20.如权利要求17所述的校准电路，其中所述第二公共模式反馈电路包括：
第一PMOS晶体管，其具有耦合到第一电压的源极；
第二PMOS晶体管，其具有耦合到第一电压的源极，接收第一和第二公共模式反馈电压之一的漏极以及与第二PMOS晶体管的漏极耦合的栅极；
第一NMOS晶体管，其具有与第一PMOS晶体管的栅极和漏极耦合的漏极以及接收公共模式电压的栅极；
第二NMOS晶体管，其具有与第二PMOS晶体管的漏极耦合的漏极以及接收基准电压的栅极；
第三NMOS晶体管，其耦合于第一NMOS晶体管的源极与第二NMOS晶体管的源极之间，该第三NMOS晶体管具有基于第一控制信号调节的电阻；
第一电流源，其耦合于第一NMOS晶体管的源极与第二电压之间；和
第二电流源，其耦合于第二NMOS晶体管的源极与第二电压之间。
21.一种校准方法，包括：
检测混频器的输出端口的公共模式电压；
基于检测到的公共模式电压而产生至少一个公共模式反馈电压；
调节输出端口的至少一端的阻抗；和
将电流施加到混频器的输出端口，所施加的电流基于至少一个公共模式反馈电压。
22.如权利要求21所述的方法，还包括：
响应门控信号来调节环路增益。
23.如权利要求21所述的方法，其中所述门控信号包括二阶互调校准信号。
24.一种执行权利要求21所述的方法的校准电路。
CNA2006100513120A 2005-01-05 2006-01-05 校准电路及其方法 Pending CN1801635A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050000764A KR100633770B1 (ko) 2005-01-05 2005-01-05 공통모드 피드백 회로를 구비한 아이피투 교정회로 및아이피투 교정방법
KR764/05 2005-01-05

Publications (1)

Publication Number Publication Date
CN1801635A true CN1801635A (zh) 2006-07-12

Family

ID=36639657

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100513120A Pending CN1801635A (zh) 2005-01-05 2006-01-05 校准电路及其方法

Country Status (3)

Country Link
US (1) US7259569B2 (zh)
KR (1) KR100633770B1 (zh)
CN (1) CN1801635A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420622A (zh) * 2010-09-28 2012-04-18 英特尔移动通信技术有限公司 Ip2校准方法和技术
CN102981541A (zh) * 2012-11-06 2013-03-20 四川和芯微电子股份有限公司 电阻校准电路

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4587842B2 (ja) * 2005-02-28 2010-11-24 ルネサスエレクトロニクス株式会社 通信用半導体集積回路
DE102005028747B4 (de) * 2005-06-21 2010-12-16 Infineon Technologies Ag Mischeranordnung, Verwendung der Mischeranordnung und Verfahren zur Frequenzumsetzung
KR100693821B1 (ko) * 2005-10-31 2007-03-12 삼성전자주식회사 차동 증폭기 및 이를 위한 액티브 로드
KR100824785B1 (ko) 2006-11-22 2008-04-24 삼성전자주식회사 아이피투 교정기 및 아이피투 교정방법
KR100825813B1 (ko) 2007-05-08 2008-04-29 삼성전자주식회사 직접 변환 수신기에 사용되는 믹서
US8035447B2 (en) * 2007-08-21 2011-10-11 Qualcomm, Incorporated Active circuits with load linearization
US8131245B2 (en) * 2007-09-13 2012-03-06 Cambridge Silicon Radio Limited Mixer for downconversion of RF signals
US8010074B2 (en) * 2008-02-08 2011-08-30 Freescale Semiconductor, Inc. Mixer circuits for second order intercept point calibration
US8060043B2 (en) 2008-10-09 2011-11-15 Freescale Semiconductor Adaptive IIP2 calibration
US8204467B2 (en) * 2009-02-10 2012-06-19 Telefonaktiebolaget Lm Ericsson (Publ) Passive mixer mismatch tuning using self-tests to suppress IM2
KR101079373B1 (ko) * 2009-08-12 2011-11-02 삼성전기주식회사 차동 직류 옵셋 제거기능을 갖는 믹서
KR101133638B1 (ko) * 2010-10-21 2012-04-10 (주)에프씨아이 하향 주파수 혼합기
US8483646B2 (en) * 2011-12-12 2013-07-09 Linear Technology Corporation Second order intermodulation canceller
EP2779510B1 (en) 2013-03-15 2018-10-31 BlackBerry Limited Statistical weighting and adjustment of state variables in a radio
US8811538B1 (en) 2013-03-15 2014-08-19 Blackberry Limited IQ error correction
US8983486B2 (en) 2013-03-15 2015-03-17 Blackberry Limited Statistical weighting and adjustment of state variables in a radio
US9197279B2 (en) 2013-03-15 2015-11-24 Blackberry Limited Estimation and reduction of second order distortion in real time
US8942656B2 (en) 2013-03-15 2015-01-27 Blackberry Limited Reduction of second order distortion in real time
US11356186B1 (en) 2021-03-19 2022-06-07 Sequans Communications Sa Systems and method for calibrating a radio transceiver
CN113687174A (zh) * 2021-09-18 2021-11-23 中国电子科技集团公司第五十八研究所 一种以太网phy高线性度基带漂移校准电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5613233A (en) * 1994-09-30 1997-03-18 Rockwell International Corp. Apparatus with distortion cancelling feedback signal
US6026286A (en) 1995-08-24 2000-02-15 Nortel Networks Corporation RF amplifier, RF mixer and RF receiver
US5768700A (en) * 1996-03-14 1998-06-16 Advanced Micro Devices, Inc. High conversion gain CMOS mixer
US6438365B1 (en) 1998-06-02 2002-08-20 Philsar Semiconductor Inc. Balanced mixer with feedback pre-amplifier
US6510314B1 (en) 2000-09-08 2003-01-21 Visteon Global Technologies, Inc. Mixer circuit with output stage for implementation on integrated circuit
JP4170052B2 (ja) 2002-09-10 2008-10-22 シャープ株式会社 ミキサ回路
WO2004036776A1 (en) 2002-10-15 2004-04-29 Sirific Wireless Corporation Dc trimming circuit for radio frequency (rf) down-conversion

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420622A (zh) * 2010-09-28 2012-04-18 英特尔移动通信技术有限公司 Ip2校准方法和技术
CN102420622B (zh) * 2010-09-28 2014-07-09 英特尔移动通信有限责任公司 Ip2校准方法和技术
CN102981541A (zh) * 2012-11-06 2013-03-20 四川和芯微电子股份有限公司 电阻校准电路

Also Published As

Publication number Publication date
US20060145706A1 (en) 2006-07-06
KR20060080387A (ko) 2006-07-10
US7259569B2 (en) 2007-08-21
KR100633770B1 (ko) 2006-10-13

Similar Documents

Publication Publication Date Title
CN1801635A (zh) 校准电路及其方法
CN1607724A (zh) Ab类干线－至－干线运算放大器
CN1719723A (zh) 改善线形的差动放大电路以及混频电路
CN1255936C (zh) 功率放大器
CN1085438C (zh) 参考电压生成电路
CN1722609A (zh) 具有改良二阶截取点的用于直接转换收发器的混频器电路
CN1838529A (zh) 放大电路用偏置电路
CN1728547A (zh) 振幅控制电路
CN1910530A (zh) 具有温度补偿的晶体管装置和用于温度补偿的方法
CN1187890C (zh) 半导体放大器电路与系统
CN1773844A (zh) 可变增益放大器
CN1706106A (zh) 用于射频下变频的直流微调电路
CN1202621C (zh) 可抑制开关噪声的半导体器件、锁相环电路和电荷泵电路
CN1181611C (zh) 环形振荡电路及延迟电路
CN1671043A (zh) 高频功率放大器和通信设备
CN1531196A (zh) 可变增益放大电路
CN1918787A (zh) 恒定负载放大器
CN1812252A (zh) 压控振荡器
CN1377132A (zh) 射频可变增益放大器件
CN1166069C (zh) 可变电流源及其产生方法
CN1801604A (zh) 信号处理电路和使用该信号处理电路的通信设备
CN1206805C (zh) 可变增益放大器及滤波电路
CN1190895C (zh) 放大器
CN1356772A (zh) 振荡电路
JP2004104515A (ja) ミキサ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060712