CN1190895C - 放大器 - Google Patents

Abstract

一种放大器电路，包括一个电路输入端(14)和一个电路输出端(22)。一个反相器，连接在第一其第二电源电压(Vdd，Vss)之间、由第一和第二MOS晶体管(16，18)组成的一个反相器，并且具有连接到该电路输入端(14)的一个反相器输入端，和一个反相器输出端(20)，并且提供对应于一个电路输入电压的一个反相器输出电流。第一电阻单元包括一个第三MOS晶体管(24)和一个第四MOS晶体管(26)，该第三和第四晶体管的导电类型相反，并且每一个晶体管的栅极和漏极连接到该反相器输出端(20)和该电路输出端(22)，并且其分别的源极连接到该第一和第二电源电压(Vdd，Vss)的各个之一。第二电阻单元包括一个第五MOS晶体管(30)和第六MOS晶体管(32)，该第五和第六晶体管的导电类型相反，并且每一个晶体管具有连接在该电路输出端(22)和该电路输入端(14)之间的漏极-源极路径，并且其栅极连接到各个电压源(34，36)。该放大器电路适于使用CMOS技术集成，并且适于使用在射频环境中，同时提供良好噪声指数性能。公开的可选实施例还可以是上述成份的各种组合。

Description

放大器

技术领域

本发明涉及放大器电路，尤其涉及适于使用在射频并且适于与以低电源电压使用CMOS制造技术集成的放大器。该装置适于使用在手持便携式射频装置中，例如使用在移动电话中。

背景技术

放大器电路，例如图1示出的已知放大器电路，包括以反相器结构12构成的CMOS第一晶体管对16、18，反相输出20提供到放大器输出终端22。提供到反相输入的输入电压14根据晶体管16、18的跨导产生一个输出电流。该放大器输出端还连接到另外两个CMOS晶体管24、26的栅极端和漏极端。该输出电流通过起电阻作用的晶体管24、26吸取，通过其漏极的电流取决于其栅极电压。因此，作为放大器输出22的栅压取决于该输出电流。

结果是，通过把该电路的第一对晶体管设计得大于第二对晶体管，则能够获得具有增益大于1的一个反相放大器。

图2示出这种电路的一个小信号模型，其中晶体管24和26的每一个由其等效电阻表示。

从输出端到晶体管16、18每一个的漏极的电流i_T流动由下式给出：

           i_T＝g_m16·V_i+g_m18·V_i＝V_i(g_m16+g_m18)

因此，

$V_o=\frac{-1}{g_{m24}+g_{m26}}-V_i(g_{m16}+g_{m18})$

∴ $A_v=\frac{V_o}{V_i}=-\left(\frac{g_{m16}+g_{m18}}{g_{m24}+g_{m26}}\right)$

其中A_v是电路的电压增益。

通常，装置被选择使得g_m16＝g_m18，并且g_m24＝g_m26和设置使得g_m16＝K·g_m26

因此，

$A_v=-\frac{g_{m16}}{g_{m24}}=-K$

其中， $g_m=\sqrt{2\mathrm{\β}{I}_D},$

I_D是通过一个装置的电流，因此：

$A_v=\sqrt{\frac{I_{D16}}{I_{D24}}}=K$

晶体管16/18和晶体管24/26之间的电流比例设置为：

$\frac{I_{D_{16/18}}}{I_{D_{24/26}}}=K^2$

对于低噪声放大器，存在两个尤其要注意的要求。第一，信号源阻抗最好匹配放大器输入阻抗，以便提供对输出端的最佳功率传递。第二，必需具有良好的噪声系数，例如2dB或更小。但是，把信号源阻抗匹配到放大器输入阻抗至少产生一个3dB的噪声系数，这意味着其不可能产生一个可接受的噪声特性。

发明内容

本发明提供一种放大器电路，其适于集成使用CMOS技术，并且适于使用在射频环境中，同时提供良好的噪声指数性能。

根据本发明的第一方面，提供一种放大器电路，包括：

一个电路输入端，和一个电路输出端；

一个增益级，具有：

一个反相器，连接在第一和第二电源电压之间，并且具有连接到该电路输入端的一个反相器输入端，和一个反相输出端，并且提供对应于一个电路输入电压的一个反相器输出电流；

一个负载电路，包括连接到该反相器输出端和该电路输出端的一个第一电阻单元，并且提供对应于该反相器输出电流的一个电压输出；以及

一个反馈电路，包括在电路输出端和该电路输入端之间提供一个反馈电阻的一个第二电阻单元，该反馈电阻可被调整，使得该放大器的有效输入阻抗能够被设置为任何需要的值。

根据本发明另一方面，提供一个放大器电路，包括：

一个电路输入端，和一个电路输出端；

一个增益级，具有：

一个反相器，连接在第一和第二电源电压之间、由第一和第二MOS晶体管(16，18)组成，并且具有连接到该电路输入端的一个反相器输入端，和一个反相器输出端，并且提供对应于一个电路输入电压的一个反相器输出电流；

一个包括第一电阻单元的负载电路，包括至少一个第三MOS晶体管(24或26)，连接到反相器输出端和电路输出端，并且提供对应于反相器输出电流的电压输出；和

一个包括第二电阻单元的反馈电路，包括至少一个第四MOS晶体管(30或32)，其漏极和源极端连接在该电路输出端和输入端之间，并且其栅极连接到一个电压源以便其上加有一个电压，使得该第四MOS晶体管工作在其线性区域中。

根据本发明的另一方面，提供一种放大器电路，包括：

一个电路输入端，和一个电路输出端；

一个增益级，包括一个反相器，连接在第一和第二电源电压之间、由第一和第二MOS晶体管(16，18)组成，并且具有连接到该电路输入端的一个反相器输入端和一个反相器输出端，并且提供对应于一个电路输入电压的一个反相器输出电流；和

一个反馈电路，包括一个电阻单元，包括导电类型相反的第三和第四MOS晶体管(30，32)，每一个都具有连接在电路输出端和电路输入端之间的漏源极路径，并且其栅极连接到一个各自电压源，以便其上加有使得其工作在其线性区域中的一个电压。

根据本发明的另一方面，提供一种放大器电路，包括：

一个电路输入端，和一个电路输出端；

一个反相器，由连接在该电路输出端和一个第一电源电压之间、并且具有连接到该电路输入端的一个反相输入端的至少一个第一MOS晶体管(16或18)组成，以及一个反相输出端，并且提供对应于一个电路输入电压的一个反相器输出电流；

一个第一电阻的单元，由一个第二MOS晶体管(24或26)组成，其栅极和漏极连接到该反相器输出端和该电路输出端，并且其源极连接到该第一电源电压，提供对应于该反相器输出电流的一个电压输出；

一个第二电阻的单元，由第三和第四MOS晶体管(30，32)组成，该第三和第四晶体管的导电类型相反，并且每一晶体管具有连接在该电路输出端和该电路输入端之间的漏极-源极路径，以及其栅极连接到各自的电压源；和，

连接在该电路输出端和第二电源电压之间的一个第三电阻单元。

附图说明

为了更好地理解本发明并且更清晰地示出实现本发明的可能方式，现以实例的方式参考附图进行描述，其中：

图1示出根据已有技术的一个放大器电路；

图2示出图1电路的一个小信号模型；

图3是根据本发明第一方面的一个放大器电路的电路图；

图4示出图3电路的一个小信号模型；

图5示出图3电路的输入电阻；

图6示出用于噪声分析的图1的电路形式；

图7示出图1电路的噪声；

图8示出图1电路的噪声系数；

图9示出用于噪声分析的图3的电路形式；

图10示出图3电路的噪声系数；

图11是根据本发明另一方面的一个放大器电路的电路图；

图12是根据本发明另一方面的一个放大器电路的电路图；

图13是根据本发明另一方面的一个放大器电路的电路图。

具体实施方式

图3示出根据本发明的一种放大器电路。

该电路的基础是涉及图1的如上所述的已知类型的放大器10，其包括一个反相器12。电路输入端14连接到第一PMOS晶体管16和第二NMOS晶体管18的栅极端。该PMOS晶体管16的源极端连接到正电源电压Vdd，而其漏极端连接到一个反相器输出端20。该NMOS晶体管18的源极端连接到负电源电压Vss，而其漏极端连接到一个反相器输出端20。

反相器输出端20还连接到该电路输出端22。一个第三PMOS晶体管24的源极端连接到正电源电压Vdd，而其栅极和漏极端连接到该反相器输出端20。一个第四NMOS晶体管26的源极端连接到负电源电压Vss，而其栅极和漏极端连接到反向器输出端20。

因此，加在输入端14的一个输入电压在反相器输出端20产生对应的电流，其大小取决于该第一和第二晶体管16、18的跨导。

相反，第三和第四晶体管24、26的漏极中的电流取决于这两个晶体管的栅压。因此，这些晶体管的栅压，同样也是该输出端22处的电路输出电压采用产生该所需电流的一个值。

如果第三和第四晶体管24、26与第一和第二晶体管16、18匹配，则该第三和第四晶体管的栅压(即该电路的输出电压)等于该第一和第二晶体管的栅压(即该电路的输入电压)并且该放大器电路10以单位增益反相该输入电压。

相反，如果该第三和第四晶体管24、26小于第一和第二晶体管16、18一个特定因数，则该第三和第四晶体管中的电流相当地小于该第一和第二晶体管中的电流。这将以在第一和第二晶体管之间的跨导以及第三和第四晶体管之间的跨导产生一个给定的比例，并且该放大器增益具有相同的因数。

该第三和第四晶体管起一个电阻单元的作用，产生一个取决于其上所加电流的输出电压。

图3的电路也包括一个反馈部分28，其包含一个第五NMOS晶体管30和一个第六PMOS晶体管32。第五NMOS晶体管30的栅极连接到终端34的控制电压P1，其源极端连接到电路输出终端22，而其漏极端连接到该电路输入端14。第六PMOS晶体管32的栅极连接到终端34的控制电压P2，其源极端连接、到该电路输入端14，而其漏极端到电路输出终端22。

控制电压P1、P2的选择使得其偏置该第五和第六晶体管30、32工作在线性区域，其中以一个电阻的方式工作。该电压P1和P2将是在电源电压Vss到Vdd的范围之内。通常，P1将是在下式范围中：

                     (Vdd+Vss)/2＜P1≤Vdd

而P2将通常在下式范围中：

                     Vss≤P2＜(Vdd+Vss)/2

因此，控制电压P1、P2通常分别高于和低于中间值电源电压。

而且，这些装置的有效电阻值能够由所加的控制电压所控制。但是，该电阻值将是足够高的，使得该晶体管中没有电流或仅有可以忽略的电流，意味着它们的两端将没有电压降或仅有可以忽略的电压降，并且输入端14的直流电压将被偏置到电路输出端22的直流电平。即，电阻装置30、32使得电流在输出端22和输入端14之间流动，使得输入端14将被充电，直到其电压等于该输出端22的电压。这是该直流静态工作点。加到该输入端的信号将引起在输入端14和输出端22之间的电压差，因此引起流经装置30、32的一个电流。

原则上，第五和第六晶体管30、32能够由一个或多个电阻替代，但是在一个CMOS制造过程中不可能制造具有足够精度的电阻，因此晶体管30、32是一个有益的选择。而且，图3的电路允许通过调整该控制电压P1、P2来控制电阻的选择。

在不需要调整输入阻抗的情况下，也可能把该第五和第六晶体管栅极分别连接到该第一和第二电压馈送线。因此能把该第五和第六晶体管的大小设计成提供所需要的放大器参数。

图3的电路增益被表示成图4所示的小信号模型。

在图4中，

V_o(g_m24+g_m26)+V_i(g_m16+g_m18)+(V_o-V_i)g_m30＝0

V_o(g_m24+g_m26+g_m30)＝-V_i(g_m16+g_m18-g_m30)

因此，

$A_v=\frac{V_o}{V_i}=-\left(\frac{g_{m16}+g_{m18}-g_{m30}}{g_{m24}+g_{m26}+g_{m30}}\right)$

图3电路的输入电阻在图5中示出。

$R_{\mathrm{IN}}=\frac{R_f}{1+A_v}$

因此，

$R_{\mathrm{IN}}=\frac{1/g_{m_{30}}}{1+A_v}$

该输入电阻可与电源阻抗(例如50Ω)匹配以便提供最佳的功率匹配。

但是从噪音的角度看，图3电路的噪声系数比图1的噪声系数低得多。

为了噪声分析的目的，可以由图6示出图1的电路，其中R_P是M_16/18的输入电阻(主要是栅极的合成电阻)。

该放大器的噪音能够由图7所示的N_VA表示，产生由图8表示的噪声系数，其中该源电阻由R_s表示。

${\stackrel{\‾}{V}}_{\mathrm{ni}}^2=\frac{4\mathrm{KT}}{R_p}\·{(R_s//R_p)}^2+\frac{4\mathrm{KT}}{R_s}\·{(R_s//R_p)}^2$

其中K是Boltzmann常量而T是温度。

通常，为了功率匹配，R_p＝R_s，

因此

${\stackrel{\‾}{V}}_{\mathrm{ni}}^2=\frac{4\mathrm{KT}}{R_p}\·{\left(\frac{R_p}{2}\right)}^2\·2$

${\stackrel{\‾}{V}}_{\mathrm{ni}}^2=2\·\mathrm{KT}\·R_p$

并且该噪声系数F等于：

$F=\frac{(2.K.T.R_p+N_{\mathrm{VA}})}{\mathrm{KT}{R}_p\·A_V^2}\·A_V^2$

$F=2+\frac{N_{\mathrm{VA}}}{\mathrm{KT}{R}_p}$

因此，在图1的电路中，F必须大于2。

相比较，为了噪音计算的目的，图3可以用图9表示。

输入阻抗由反馈电阻R_f设置，其中：

$R_s=\frac{R_f}{1+A_V}$ 以便提供功率匹配。

因此，该噪声系数如图10中给定。

${\stackrel{\‾}{V}}_{\mathrm{ni}}^2=\frac{4\mathrm{KT}}{R_s}{\left(\frac{R_s}{2}\right)}^2+\frac{4\mathrm{KT}}{R_f}{\left(\frac{R_s}{2}\right)}^2=\mathrm{KT}{(R_s+\frac{R_s}{R_f})}^2$

因此，假设

R_f≈A_V.R_S

${\stackrel{\‾}{V}}_{\mathrm{ni}}^2=\mathrm{KT}(R_s+\frac{R_S}{A_V})=\mathrm{KTR}(1+\frac{1}{A_v})$

所以，噪声系数表示为：

$F=\frac{\mathrm{KT}{R}_s(1+\frac{1}{A_V})+4\mathrm{KT}{R}_p+N_{\mathrm{VA}}}{\mathrm{KT}\·R_s}$

$F=1+\frac{1}{A_V}+\frac{4R_p}{R_s}+\frac{N_{\mathrm{VA}}}{\mathrm{KT}{R}_s}$

例如，如果A_v是10，R_p是5Ω而R_s是50Ω，则，

F＝1+0.1+(4×5)/50+N_VA/KTR_s

 ＝1+0.5+N_VA/KTRs＝1.5+N_VA/KTR_s

根据图1的电路，噪声系数是N_VA/KTR_p，其中包含比R_p大十倍的R_s，因此噪声系数值被降低。

例如，如果N_VA＝K.T.25

则图1的噪声系数＝2+(K.T.25/K.T.5)

                     F＝7(8.4dB)

图3的噪声系数＝1.5+(K.T.25/K.T.50)

                     F＝2(3.0dB)

因此如上所述，图的3电路具比图1电路有好得多的噪声系数。

对于从电路输入端到输出端的任何增益值，反馈晶体管30、32的电阻值能够被设置为该有效输入阻抗的任何给定期望值。能够设计该晶体管参数，例如该装置的规模，以便提供需要的放大器参数，比如增益和输入阻抗。而且，能够通过调节该栅压来控制图1电路的晶体管电阻。

图3的电路示出在连接该输出端到输入端的该反馈环路中的第五和第六晶体管30、32。然而，根据需要的反馈电阻，有可能只提供一个这种晶体管。

而且作为一种选择方案，可以去除第三和第四晶体管24、26之一，以及由一个电阻或电流源替代。

图11示出根据本发明又一方面的可选实施例，其中可以消除第三和第四晶体管24、26，假如该反馈环路具有第五和第六晶体管30、32。在此情况中，该第五和第六晶体管30、32起输出端22的一个负载的作用，并且限定该放大器的增益。它们还限定了图5所示的输入电阻。

图12示出根据本发明第三方面的一个可选实施例，其中消除了图3实施例中的第一和第三晶体管16和24，并且以连接在Vdd和输出22之间的一个电阻34替代。另外，晶体管16、24能够以一个电流源(没示出)而不是电阻34所替代。

在根据本发明第四方面的一个进一步的实施例中，如图13所示，图3的第二和第四晶体管18和26被取消(即图12的镜像晶体管)，并且以一个电阻34所替代。如上所述，晶体管18、26还可以被一个电流源(没示出)而不是电阻34所替代。

已经参照使用CMOS技术的制造描述了该电路。但是，将认识到，任何形式的场MOS装置都可以使用在该电路中。

因此，该电路能够起对于该输出端具有最佳功率传递并具有低噪声的一个放大器的作用。

而且，该电路可用于提供总输入阻抗终端，例如被设计具有单位增益，或具有任何期望的增益，但是具有可被如上所述地控制的输入阻抗。

Claims (7)

1.一种放大器电路，包括：

电路输入端，和电路输出端；

反相器，包括连接在该电路输出端和第一电源电压之间的至少一个第一MOS晶体管，并且具有连接到该电路输入端的反相器输入端以及反相输出端，并且提供对应于电路输入电压的反相器输出电流；

第一电阻单元，包括第二MOS晶体管，其栅极和漏极连接到该反相器输出端和该电路输出端，并且其源极连接到该第一电源电压，提供对应于该反相器输出电流的电压输出；

第二电阻单元，包括第三和第四MOS晶体管，该第三和第四晶体管的导电类型相反，并且每一晶体管具有连接在该电路输出端和该电路输入端之间的漏极-源极路径，并且其栅极连接到相应的电压源；和，

连接在该电路输出端和第二电源电压之间的第三电阻单元。

2.如权利要求1的放大器电路，其中该反相器包括连接在该第一和第二电源电压之间的第一MOS晶体管和第二MOS晶体管。

3.如权利要求1或2的放大器电路，其中该第三电阻单元是一个电阻。

4.如权利要求1或2的放大器电路，其中该第三电阻单元是一个电流源。

5.如权利要求1或2的放大器电路，其中各电压源是可调的。

6.如权利要求1或2的放大器电路，其中各电压源是该第一和第二电源电压。

7.如权利要求1或2的放大器电路，其中该MOS晶体管是CMOS装置。

Images