JP2003502898A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JP2003502898A JP2003502898A JP2001504075A JP2001504075A JP2003502898A JP 2003502898 A JP2003502898 A JP 2003502898A JP 2001504075 A JP2001504075 A JP 2001504075A JP 2001504075 A JP2001504075 A JP 2001504075A JP 2003502898 A JP2003502898 A JP 2003502898A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- inverter
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
増幅器回路は、回路入力１４および回路出力２２を有する。第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタ１６、１８を有する反転器は、第１の電源電圧と第２の電源電圧Ｖｄｄ、Ｖｓｓとの間に接続される。この反転器は、反転器入力および反転器出力２０を有する。反転器入力は、回路入力１４に接続される。反転器出力２０は、回路入力電圧に対応する反転器出力電流を供給する。第１の抵抗素子は、第３のＭＯＳトランジスタ２４および第４のＭＯＳトランジスタ２６を有する。第３のトランジスタおよび第４のトランジスタは、反対の導電型のトランジスタである。第３のトランジスタおよび第４のトランジスタのおのおののゲート端子およびドレイン端子は、反転器出力２０および回路出力２２に接続される。第３のトランジスタおよび第４のトランジスタのそれぞれのソース端子は、第１の電源電圧および第２の電源電圧Ｖｄｄ、Ｖｓｓのそれぞれに接続される。第２の抵抗素子は、第５のＭＯＳトランジスタ３０および第６のＭＯＳトランジスタ３２を有する。第５のトランジスタおよび第６のトランジスタは、反対の導電型のトランジスタである。第５のＭＯＳトランジスタ３０および第６のＭＯＳトランジスタ３２のおのおののドレイン・ソース路は、回路出力２２と回路入力１４との間に接続される。第５のＭＯＳトランジスタ３０および第６のＭＯＳトランジスタ３２のおのおののゲートは、それぞれの電圧源３４、３５に接続される。この増幅器回路は、ＣＭＯＳ技術を用いて集積するのに適し、かつ、無線周波数で用いるのに適しており、一方、ノイズ指数に関して良好な特性が得られる。前記の部品を種々に組合わせた別の実施例が開示される。
Description
【０００１】
（発明の技術分野）
本発明は、増幅器回路に関する。さらに詳細に言えば、本発明は、電源電圧が
低く、無線周波数で用いるのに適切であり、ＣＭＯＳ製造技術を用いて集積する
のに適切である増幅器に関する。このように、このデバイスは、例えば、移動電
話のような携帯可能な無線デバイスに用いるのに適切である。
低く、無線周波数で用いるのに適切であり、ＣＭＯＳ製造技術を用いて集積する
のに適切である増幅器に関する。このように、このデバイスは、例えば、移動電
話のような携帯可能な無線デバイスに用いるのに適切である。
【０００２】
（発明の背景）
図１に示されたような増幅器回路は、よく知られている。この増幅器回路は、
反転器構造体１２に第１の対のＣＭＯＳトランジスタ１６、１８を有し、反転器
出力２０は、増幅器の出力端子２２に送られる。入力電圧１４が反転器の入力に
送られ、この入力電圧１４は、トランジスタ１６、１８の相互コンダクタンスに
応じて変化する出力電流を生ずる。増幅器の出力端子は、さらに別の２つのＣＭ
ＯＳトランジスタ２４、２６のゲート端子およびドレイン端子に接続される。こ
れらのトランジスタ２４、２６を通して出力電流が流れ、これらのトランジスタ
２４、２６は、抵抗器として働く。これらのトランジスタ２４、２６のドレイン
を流れる電流は、それらのゲートの電圧に応じて変化する。したがって、ゲート
電圧、すなわち増幅器の出力２２は、出力電流に応じて変化する。
反転器構造体１２に第１の対のＣＭＯＳトランジスタ１６、１８を有し、反転器
出力２０は、増幅器の出力端子２２に送られる。入力電圧１４が反転器の入力に
送られ、この入力電圧１４は、トランジスタ１６、１８の相互コンダクタンスに
応じて変化する出力電流を生ずる。増幅器の出力端子は、さらに別の２つのＣＭ
ＯＳトランジスタ２４、２６のゲート端子およびドレイン端子に接続される。こ
れらのトランジスタ２４、２６を通して出力電流が流れ、これらのトランジスタ
２４、２６は、抵抗器として働く。これらのトランジスタ２４、２６のドレイン
を流れる電流は、それらのゲートの電圧に応じて変化する。したがって、ゲート
電圧、すなわち増幅器の出力２２は、出力電流に応じて変化する。
【０００３】
その結果、第１の対のトランジスタが第２の対のトランジスタよりも大形であ
るように回路を設計することにより、１より大きな利得を有する反転増幅器を得
ることができる。
るように回路を設計することにより、１より大きな利得を有する反転増幅器を得
ることができる。
【０００４】
図２は、このような回路に対する小信号モデルを示した図である。ここでは、
トランジスタ２４および２６のおのおのは、それらに等価な抵抗器によって表さ
れている。
トランジスタ２４および２６のおのおのは、それらに等価な抵抗器によって表さ
れている。
【０００５】
出力からトランジスタ１６、１８のおのおののドレインに流れる電流ｉTは、
下記の式によって与えられる。
下記の式によって与えられる。
【０００６】
【数１】
【０００７】
したがって、下記の式が得られる。
【０００８】
【数２】
【０００９】
【数３】
【００１０】
ここで、
は、回路の電圧利得である。
【００１１】
通常は、デバイスは、ｇm16＝ｇm18およびｇm24＝ｇm26であるように選定され
、さらにｇm16＝Ｋ.ｇm26であるように設定される。
、さらにｇm16＝Ｋ.ｇm26であるように設定される。
【００１２】
したがって、下記の式が得られる。
【００１３】
【数４】
【００１４】
ここで、ｇmは、下記の式で与えられる。
【００１５】
【数５】
【００１６】
ＩDは、デバイスを流れる電流である。したがって、下記の式が得られる。
【００１７】
【数６】
【００１８】
トランジスタ１６／１８とトランジスタ２４／２６との間の電流の比は、下記
のように設定される。
のように設定される。
【００１９】
【数７】
【００２０】
低ノイズ増幅器の場合、ここで特に注目される２つの要請が存在する。第１の
要請は、出力への電力の伝送が最大であるために、信号源のインピーダンスと増
幅器の入力インピーダンスとが整合していることが好ましいことである。第２の
要請は、増幅器は、良好なノイズ指数を有することが必要である、例えば、ノイ
ズ指数が２ｄＢまたはそれ以下であることが必要であることである。しかし、信
号源のインピーダンスと増幅器の入力インピーダンスとの整合は、少なくとも３
ｄＢのノイズ指数を生ずる。このことは、受入れ可能なノイズ特性を生ずること
が可能ではないことを意味する。
要請は、出力への電力の伝送が最大であるために、信号源のインピーダンスと増
幅器の入力インピーダンスとが整合していることが好ましいことである。第２の
要請は、増幅器は、良好なノイズ指数を有することが必要である、例えば、ノイ
ズ指数が２ｄＢまたはそれ以下であることが必要であることである。しかし、信
号源のインピーダンスと増幅器の入力インピーダンスとの整合は、少なくとも３
ｄＢのノイズ指数を生ずる。このことは、受入れ可能なノイズ特性を生ずること
が可能ではないことを意味する。
【００２１】
（発明の要約）
本発明により、ＣＭＯＳ技術を用いて集積するのに適切であり、無線周波数に
用いるのに適切であり、一方、そのノイズ指数に関して良好な特性を有する増幅
器回路が得られる。
用いるのに適切であり、一方、そのノイズ指数に関して良好な特性を有する増幅
器回路が得られる。
【００２２】
本発明の第１の特徴によれば、
回路入力および回路出力と、
第１の電源電圧と第２の電源電圧との間に接続され、回路入力に接続された反
転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電流を
供給する反転器と、 反転器出力および回路入力に接続され、反転器出力電流に対応する電圧を供給
する第１の抵抗素子と、 回路出力と回路入力との間にフィードバック抵抗値を提供し、増幅器の能動入
力インピーダンスを要求された任意の値に設定することができるように、このフ
ィードバック抵抗値を調整することが可能である第２の抵抗素子と、 を含む増幅器回路が得られる。
転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電流を
供給する反転器と、 反転器出力および回路入力に接続され、反転器出力電流に対応する電圧を供給
する第１の抵抗素子と、 回路出力と回路入力との間にフィードバック抵抗値を提供し、増幅器の能動入
力インピーダンスを要求された任意の値に設定することができるように、このフ
ィードバック抵抗値を調整することが可能である第２の抵抗素子と、 を含む増幅器回路が得られる。
【００２３】
本発明の別の特徴によれば、
回路入力および回路出力と、
第１の電源電圧と第２の電源電圧との間に接続された第１のＭＯＳトランジス
タおよび第２のＭＯＳトランジスタ１６、１８を備え、回路入力に接続された反
転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電流を
供給する反転器と、 反転器出力および回路入力に接続された少なくとも第３のＭＯＳトランジスタ
２４または２６を備え、反転器出力電流に対応する電圧を供給する第１の抵抗素
子と、 少なくとも第４のＭＯＳトランジスタ３０または３２を備え、前記第４のＭＯ
Ｓトランジスタが回路出力と回路入力との間に接続されたドレイン端子およびソ
ース端子を有し、第４のＭＯＳトランジスタが線形領域の中で動作するように、
それに加えられた電圧を有するために電圧源に接続されたゲートを前記第４のＭ
ＯＳトランジスタが有する第２の抵抗素子と、 を備えた増幅器回路が得られる。
タおよび第２のＭＯＳトランジスタ１６、１８を備え、回路入力に接続された反
転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電流を
供給する反転器と、 反転器出力および回路入力に接続された少なくとも第３のＭＯＳトランジスタ
２４または２６を備え、反転器出力電流に対応する電圧を供給する第１の抵抗素
子と、 少なくとも第４のＭＯＳトランジスタ３０または３２を備え、前記第４のＭＯ
Ｓトランジスタが回路出力と回路入力との間に接続されたドレイン端子およびソ
ース端子を有し、第４のＭＯＳトランジスタが線形領域の中で動作するように、
それに加えられた電圧を有するために電圧源に接続されたゲートを前記第４のＭ
ＯＳトランジスタが有する第２の抵抗素子と、 を備えた増幅器回路が得られる。
【００２４】
本発明のまた別の特徴によれば、
回路入力および回路出力と、
第１の電源電圧と第２の電源電圧との間に接続された第１のＭＯＳトランジス
タおよび第２のＭＯＳトランジスタ１６、１８を備え、回路入力に接続された反
転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電流を
供給する反転器と、 それぞれが反対の導電型である第３のＭＯＳトランジスタおよび第４のＭＯＳ
トランジスタ３０、３２を備え、前記第３および第４のトランジスタのおのおの
が回路出力と回路入力との間に接続されたドレイン・ソース路を有し、その線形
領域の中で動作するように、それに加えられた電圧を有するために、それぞれの
電圧源に接続されたゲートを前記第３および第４のＭＯＳトランジスタが有する
抵抗素子と、 を備えた増幅器回路が得られる。
タおよび第２のＭＯＳトランジスタ１６、１８を備え、回路入力に接続された反
転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電流を
供給する反転器と、 それぞれが反対の導電型である第３のＭＯＳトランジスタおよび第４のＭＯＳ
トランジスタ３０、３２を備え、前記第３および第４のトランジスタのおのおの
が回路出力と回路入力との間に接続されたドレイン・ソース路を有し、その線形
領域の中で動作するように、それに加えられた電圧を有するために、それぞれの
電圧源に接続されたゲートを前記第３および第４のＭＯＳトランジスタが有する
抵抗素子と、 を備えた増幅器回路が得られる。
【００２５】
本発明のまた別の特徴によれば、
回路入力および回路出力と、
回路出力と第１の電源電圧との間に接続された少なくとも第１のＭＯＳトラン
ジスタ１６または１８を備え、回路入力に接続された反転器入力を有し、反転器
出力を有し、回路入力電圧に対応する反転器出力電流を供給する反転器と、 第２のＭＯＳトランジスタ２４または２６を備え、前記第２のＭＯＳトランジ
スタが反転器出力および回路出力に接続されたゲートおよびドレインを有し、前
記第２のＭＯＳトランジスタが第１の電源電圧に接続されたソースを有し、反転
器出力電流に対応する電圧出力を供給する第１の抵抗素子と、 それぞれが反対の導電型である第３のＭＯＳトランジスタおよび第４のＭＯＳ
トランジスタ３０、３２を備え、前記第３および第４のＭＯＳトランジスタは、
おのおのが回路出力と回路入力との間に接続されたドレイン・ソース路を有し、
それぞれの電源電圧に接続されたゲートを前記第３および第４のＭＯＳトランジ
スタが有する第２の抵抗素子と、 回路出力と第１の電源電圧との間に接続された第３の抵抗素子と、 を備えた増幅器回路が得られる。
ジスタ１６または１８を備え、回路入力に接続された反転器入力を有し、反転器
出力を有し、回路入力電圧に対応する反転器出力電流を供給する反転器と、 第２のＭＯＳトランジスタ２４または２６を備え、前記第２のＭＯＳトランジ
スタが反転器出力および回路出力に接続されたゲートおよびドレインを有し、前
記第２のＭＯＳトランジスタが第１の電源電圧に接続されたソースを有し、反転
器出力電流に対応する電圧出力を供給する第１の抵抗素子と、 それぞれが反対の導電型である第３のＭＯＳトランジスタおよび第４のＭＯＳ
トランジスタ３０、３２を備え、前記第３および第４のＭＯＳトランジスタは、
おのおのが回路出力と回路入力との間に接続されたドレイン・ソース路を有し、
それぞれの電源電圧に接続されたゲートを前記第３および第４のＭＯＳトランジ
スタが有する第２の抵抗素子と、 回路出力と第１の電源電圧との間に接続された第３の抵抗素子と、 を備えた増幅器回路が得られる。
【００２６】
（発明の詳細な説明）
例えば、添付図面を参照して下記の説明により、本発明をさらによく理解する
ことができ、さらに、どのように効果的に実行できるかを明確に示すことができ
る。
ことができ、さらに、どのように効果的に実行できるかを明確に示すことができ
る。
【００２７】
図３は、本発明に従う増幅器回路の図である。
【００２８】
この回路は、図１に関連して前に説明したよく知られている形式の増幅器１０
に基づいている。増幅器１０は、反転器１２を有する。回路入力１４は、第１の
ＰＭＯＳトランジスタ１６および第２のＮＭＯＳトランジスタ１８のゲート端子
に接続される。ＰＭＯＳトランジスタ１６のソース端子は、正電源電圧Ｖｄｄに
接続され、そのドレイン端子は、反転器出力２０に接続される。ＮＭＯＳトラン
ジスタ１８のソース端子は、負電源電圧Ｖｓｓに接続され、そのドレイン端子は
、反転器出力２０に接続される。
に基づいている。増幅器１０は、反転器１２を有する。回路入力１４は、第１の
ＰＭＯＳトランジスタ１６および第２のＮＭＯＳトランジスタ１８のゲート端子
に接続される。ＰＭＯＳトランジスタ１６のソース端子は、正電源電圧Ｖｄｄに
接続され、そのドレイン端子は、反転器出力２０に接続される。ＮＭＯＳトラン
ジスタ１８のソース端子は、負電源電圧Ｖｓｓに接続され、そのドレイン端子は
、反転器出力２０に接続される。
【００２９】
反転器の出力端子２０は、回路出力２２に接続される。第３のＰＭＯＳトラン
ジスタ２４のソース端子は、正電源電圧Ｖｄｄに接続され、そのゲート端子およ
びドレイン端子は、反転器出力２０に接続される。第４のＮＭＯＳトランジスタ
２６のソース端子は、負電源電圧Ｖｓｓに接続され、そのゲート端子およびドレ
イン端子は、反転器出力２０に接続される。
ジスタ２４のソース端子は、正電源電圧Ｖｄｄに接続され、そのゲート端子およ
びドレイン端子は、反転器出力２０に接続される。第４のＮＭＯＳトランジスタ
２６のソース端子は、負電源電圧Ｖｓｓに接続され、そのゲート端子およびドレ
イン端子は、反転器出力２０に接続される。
【００３０】
したがって、入力端子１４に加えられる入力電圧は、対応する電流を反転器出
力２０に生ずる。反転器出力２０を流れる対応する電流の大きさは、第１のトラ
ンジスタおよび第２のトランジスタ１６、１８の相互コンダクタンスに応じて変
化する。
力２０に生ずる。反転器出力２０を流れる対応する電流の大きさは、第１のトラ
ンジスタおよび第２のトランジスタ１６、１８の相互コンダクタンスに応じて変
化する。
【００３１】
第３のトランジスタおよび第４のトランジスタ２４、２６のドレインの電流は
、逆に、これらのトランジスタのゲート電圧に応じて変化する。したがって、こ
れらのトランジスタのゲート電圧および、したがって出力端子２２の回路出力電
圧は、要求された電流を生ずる値を取る。
、逆に、これらのトランジスタのゲート電圧に応じて変化する。したがって、こ
れらのトランジスタのゲート電圧および、したがって出力端子２２の回路出力電
圧は、要求された電流を生ずる値を取る。
【００３２】
第３のトランジスタおよび第４のトランジスタ２４、２６が第１のトランジス
タおよび第２のトランジスタ１６、１８と整合しているならば、第３のトランジ
スタおよび第４のトランジスタのゲート電圧（すなわち、回路の出力電圧）は、
第１のトランジスタおよび第２のトランジスタのゲート電圧（すなわち、回路の
入力電圧）に等しく、したがって増幅器回路１０は、利得１でもって入力を反転
する。
タおよび第２のトランジスタ１６、１８と整合しているならば、第３のトランジ
スタおよび第４のトランジスタのゲート電圧（すなわち、回路の出力電圧）は、
第１のトランジスタおよび第２のトランジスタのゲート電圧（すなわち、回路の
入力電圧）に等しく、したがって増幅器回路１０は、利得１でもって入力を反転
する。
【００３３】
これとは対照的に、第３のトランジスタおよび第４のトランジスタ２４、２６
が第１のトランジスタおよび第２のトランジスタ１６、１８よりも特定の因子だ
け小型であるならば、その場合には第３のトランジスタおよび第４のトランジス
タを流れる電流は、第１のトランジスタおよび第２のトランジスタを流れる電流
よりもそれに対応して小さい。このことは、第１のトランジスタと第２のトラン
ジスタとの間の相互コンダクタンスに１つの任意の比を生じ、第３のトランジス
タと第４のトランジスタとの相互コンダクタンスおよび増幅器の利得は同じ因子
を有する。
が第１のトランジスタおよび第２のトランジスタ１６、１８よりも特定の因子だ
け小型であるならば、その場合には第３のトランジスタおよび第４のトランジス
タを流れる電流は、第１のトランジスタおよび第２のトランジスタを流れる電流
よりもそれに対応して小さい。このことは、第１のトランジスタと第２のトラン
ジスタとの間の相互コンダクタンスに１つの任意の比を生じ、第３のトランジス
タと第４のトランジスタとの相互コンダクタンスおよび増幅器の利得は同じ因子
を有する。
【００３４】
第３のトランジスタおよび第４のトランジスタは、抵抗素子として働く出力電
圧を生ずる。この出力電圧は、それに加えられた電流に応じて変化する。
圧を生ずる。この出力電圧は、それに加えられた電流に応じて変化する。
【００３５】
図３の回路は、フィードバック部分２８を備えている。フィードバック部分２
８は、第５のＮＭＯＳトランジスタ３０および第６のＰＭＯＳトランジスタ３２
を有している。第５のＮＭＯＳトランジスタ３０のゲートは、端子３４において
制御電圧Ｐ１に接続される。第５のＮＭＯＳトランジスタ３０のソース端子は、
回路の出力端子２２に接続される。第５のＮＭＯＳトランジスタ３０のドレイン
端子は、回路の入力端子１４に接続される。第６のＰＭＯＳトランジスタ３２の
ゲートは、端子３６において制御電圧Ｐ２に接続される。第６のＰＭＯＳトラン
ジスタ３０のソース端子は、回路の入力端子１４に接続される。第６のＰＭＯＳ
トランジスタ３０のドレイン端子は、回路の出力端子２２に接続される。
８は、第５のＮＭＯＳトランジスタ３０および第６のＰＭＯＳトランジスタ３２
を有している。第５のＮＭＯＳトランジスタ３０のゲートは、端子３４において
制御電圧Ｐ１に接続される。第５のＮＭＯＳトランジスタ３０のソース端子は、
回路の出力端子２２に接続される。第５のＮＭＯＳトランジスタ３０のドレイン
端子は、回路の入力端子１４に接続される。第６のＰＭＯＳトランジスタ３２の
ゲートは、端子３６において制御電圧Ｐ２に接続される。第６のＰＭＯＳトラン
ジスタ３０のソース端子は、回路の入力端子１４に接続される。第６のＰＭＯＳ
トランジスタ３０のドレイン端子は、回路の出力端子２２に接続される。
【００３６】
制御電圧Ｐ１、Ｐ２は、第５のトランジスタおよび第６のトランジスタ３０、
３２をバイアスして、それらが線形領域で動作するように選定される。この場合
には、第５のトランジスタ３０および第６のトランジスタ３２は、抵抗器として
働く。電圧Ｐ１およびＰ２は、電源電圧ＶｓｓとＶｄｄの範囲内にある。典型的
な場合には、Ｐ１は、下記の式で表される範囲内にある。
３２をバイアスして、それらが線形領域で動作するように選定される。この場合
には、第５のトランジスタ３０および第６のトランジスタ３２は、抵抗器として
働く。電圧Ｐ１およびＰ２は、電源電圧ＶｓｓとＶｄｄの範囲内にある。典型的
な場合には、Ｐ１は、下記の式で表される範囲内にある。
【００３７】
【数８】
【００３８】
Ｐ２は、典型的な場合には、下記の式で表される範囲内にある。
【００３９】
【数９】
【００４０】
したがって典型的な場合には、制御電圧Ｐ１、Ｐ２は、それぞれ、電源電圧の
間の上下にある。
間の上下にある。
【００４１】
さらに、加えられる制御電圧によって、これらのデバイスの有効抵抗値を制御
することができる。けれども、これらの抵抗値は、十分に高く、これらのトラン
ジスタを流れる電流がないか又は無視できる位に小さい。このことは、これらの
デバイスの両端の電圧降下は、ないか又は無視できる位に小さいことを意味する
。入力端子１４の直流電圧は、回路出力２２において、この直流レベルにバイア
スされる。すなわち、抵抗性のデバイス３０、３２により、入力１４の電圧が出
力２２の電圧に等しくなるまで入力１４が充電されるように、出力２２と入力１
４との間に電流が流れることが可能である。これは、直流休止動作点である。入
力に信号を加えることにより、入力１４と出力２２の電圧の間に差が生じ、それ
によってデバイス３０、３２を電流が流れる。
することができる。けれども、これらの抵抗値は、十分に高く、これらのトラン
ジスタを流れる電流がないか又は無視できる位に小さい。このことは、これらの
デバイスの両端の電圧降下は、ないか又は無視できる位に小さいことを意味する
。入力端子１４の直流電圧は、回路出力２２において、この直流レベルにバイア
スされる。すなわち、抵抗性のデバイス３０、３２により、入力１４の電圧が出
力２２の電圧に等しくなるまで入力１４が充電されるように、出力２２と入力１
４との間に電流が流れることが可能である。これは、直流休止動作点である。入
力に信号を加えることにより、入力１４と出力２２の電圧の間に差が生じ、それ
によってデバイス３０、３２を電流が流れる。
【００４２】
原理的には、第５のトランジスタおよび第６のトランジスタ３０、３２は、１
つまたは多数の抵抗器によって置き換えることができるが、しかし、このための
ＣＭＯＳ処理工程の中で役に立つオプションであるように十分な精度で、これら
の抵抗器を製造することはできない。その上、図３の回路により、制御電圧Ｐ１
、Ｐ２を調整することによって抵抗値を制御するオプションが可能になる。
つまたは多数の抵抗器によって置き換えることができるが、しかし、このための
ＣＭＯＳ処理工程の中で役に立つオプションであるように十分な精度で、これら
の抵抗器を製造することはできない。その上、図３の回路により、制御電圧Ｐ１
、Ｐ２を調整することによって抵抗値を制御するオプションが可能になる。
【００４３】
入力インピーダンスの調整が要求されない場合には、第５のトランジスタおよ
び第６のトランジスタのゲートをそれぞれ第１の電圧源レールおよび第２の電圧
源レールに接続することがまた可能である。この時要求された増幅器パラメータ
を得るために、第５のトランジスタおよび第６のトランジスタの寸法を設計する
ことができる。
び第６のトランジスタのゲートをそれぞれ第１の電圧源レールおよび第２の電圧
源レールに接続することがまた可能である。この時要求された増幅器パラメータ
を得るために、第５のトランジスタおよび第６のトランジスタの寸法を設計する
ことができる。
【００４４】
図３の回路の利得は、図４に示された小信号モデルで表される。
【００４５】
図４において、下記の式が成立する。
【００４６】
【数１０】
【００４７】
【数１１】
【００４８】
したがって、下記の式が得られる。
【００４９】
【数１２】
【００５０】
図３の回路の入力抵抗値は、図５に示されている。
【００５１】
【数１３】
【００５２】
したがって、下記の式が得られる。
【００５３】
【数１４】
【００５４】
最適の電力整合を得るために、入力抵抗値をソース・インピーダンス（例えば
、50Ω）に整合することができる。
、50Ω）に整合することができる。
【００５５】
しかし、ノイズの観点から、図３の回路のノイズ因子は、図１の回路のノイズ
因子よりも大幅に低い。
因子よりも大幅に低い。
【００５６】
ノイズを解析する目的のために、図１の回路は、図６によって表すことができ
る。ここで、Ｒpは、Ｍ16/18の入力抵抗値（主として、ゲートのポリシリコンの
抵抗値）である。
る。ここで、Ｒpは、Ｍ16/18の入力抵抗値（主として、ゲートのポリシリコンの
抵抗値）である。
【００５７】
増幅器のノイズは、図７に示されているようにＮVAによって表すことができ、
その結果、図８によって表されたノイズ因子が得られる。ここで、ソース抵抗値
は、ＲSによって表される。
その結果、図８によって表されたノイズ因子が得られる。ここで、ソース抵抗値
は、ＲSによって表される。
【００５８】
【数１５】
【００５９】
ここで、Ｋは、ボルツマン定数であり、Ｔは、温度である。
【００６０】
通常は、電力整合に対してＲP＝ＲSである。
【００６１】
したがって、下記の式が得られる。
【００６２】
【数１６】
【００６３】
【数１７】
【００６４】
ノイズ因子Ｆは、下記の式に等しい。
【００６５】
【数１８】
【００６６】
【数１９】
【００６７】
したがって、図１の回路において、Ｆは、２よりも大きくなければならない。
【００６８】
比較をすれば、ノイズの計算の目的のために図３の回路は、図９によって表す
ことができる。
ことができる。
【００６９】
入力インピーダンスは、フィードバック抵抗器Ｒfによって設定される。ここ
で、電力の整合を得るために下記の式が得られる。
で、電力の整合を得るために下記の式が得られる。
【００７０】
【数２０】
【００７１】
したがって、ノイズ因子は、図１０で与えられる。
【００７２】
【数２１】
【００７３】
そこで、下記のように仮定される。
【００７４】
【数２２】
【００７５】
【数２３】
【００７６】
したがって、ノイズ因子は、下記の式で与えられる。
【００７７】
【数２４】
【００７８】
【数２５】
【００７９】
例えば、ＡVが10であり、ＲPが５Ωであり、ＲSが50Ωであるならば、下記の
式が得られる。
式が得られる。
【００８０】
【数２６】
【００８１】
図１の回路では、ノイズ指数は、ＮVA／ＫＴＲPであった。一方、この場合に
は、ＲPよりも10倍大きいＲSを含んでいる。したがって、ノイズ指数の値は、小
さくなる。
は、ＲPよりも10倍大きいＲSを含んでいる。したがって、ノイズ指数の値は、小
さくなる。
【００８２】
例えば、ＮVA＝Ｋ．Ｔ．25ならば、図１および図３のノイズ指数として下記の
式が得られる。
式が得られる。
【００８３】
【数２７】
【００８４】
【数２８】
【００８５】
したがって、前に説明したように、図３の回路は、図１の回路よりも非常に良
好なノイズ因子を有する。
好なノイズ因子を有する。
【００８６】
回路の入力から出力への利得の任意の値に対して、能動入力インピーダンスの
任意に要求された値を与えるために、フィードバック・トランジスタ３０、３２
の抵抗値を設定することができる。利得および入力インピーダンスのような要求
された増幅器パラメータを得るために、デバイスの寸法のようなトランジスタの
パラメータを設計することができる。さらに、ゲート電圧を調整することによっ
て、トランジスタの抵抗値を図１の回路で制御することができる。
任意に要求された値を与えるために、フィードバック・トランジスタ３０、３２
の抵抗値を設定することができる。利得および入力インピーダンスのような要求
された増幅器パラメータを得るために、デバイスの寸法のようなトランジスタの
パラメータを設計することができる。さらに、ゲート電圧を調整することによっ
て、トランジスタの抵抗値を図１の回路で制御することができる。
【００８７】
図３の回路は、出力を入力に接続するフィードバック・ループの第５のトラン
ジスタおよび第６のトランジスタ３０、３２を示している。しかし、要求された
フィードバック抵抗値に応じて、唯一のトランジスタを得ることが可能である。
ジスタおよび第６のトランジスタ３０、３２を示している。しかし、要求された
フィードバック抵抗値に応じて、唯一のトランジスタを得ることが可能である。
【００８８】
さらに、これとは異なって、第３のトランジスタおよび第４のトランジスタ２
４、２６のいずれかを取り除き、抵抗器または電流源で置き換えることができる
。
４、２６のいずれかを取り除き、抵抗器または電流源で置き換えることができる
。
【００８９】
図１１は、本発明のさらに別の特徴による別の実施例を示した図である。この
実施例では、第３のトランジスタおよび第４のトランジスタ２４、２６が取り除
かれ、第５のトランジスタおよび第６のトランジスタ３０、３２を有するフィー
ドバック・ループが備えられている。この場合には、第５のトランジスタおよび
第６のトランジスタ３０、３２は、出力２２に対して負荷として働き、増幅器の
利得を定める。これらは、図５に示されたように入力抵抗値を定める。
実施例では、第３のトランジスタおよび第４のトランジスタ２４、２６が取り除
かれ、第５のトランジスタおよび第６のトランジスタ３０、３２を有するフィー
ドバック・ループが備えられている。この場合には、第５のトランジスタおよび
第６のトランジスタ３０、３２は、出力２２に対して負荷として働き、増幅器の
利得を定める。これらは、図５に示されたように入力抵抗値を定める。
【００９０】
図１２は、本発明の第３の特徴による別の実施例を示した図である。この実施
例では、図３の第１のトランジスタおよび第３のトランジスタ１６および２４が
取り除かれ、Ｖｄｄと出力２２との間に接続された抵抗器３４でもって置き換え
られている。また、これとは異なって、トランジスタ１６、２４を抵抗器３４で
置き換えるよりは、むしろ電流源（図示されていない）で置き換えることができ
る。
例では、図３の第１のトランジスタおよび第３のトランジスタ１６および２４が
取り除かれ、Ｖｄｄと出力２２との間に接続された抵抗器３４でもって置き換え
られている。また、これとは異なって、トランジスタ１６、２４を抵抗器３４で
置き換えるよりは、むしろ電流源（図示されていない）で置き換えることができ
る。
【００９１】
本発明の第４の特徴によるさらに別の実施例では、図１３に示されているよう
に、図３の第２のトランジスタおよび第４のトランジスタ１８および２６（すな
わち、図１２のミラー）が取り除かれ、抵抗器３４でもって置き換えられている
。前に説明したように、トランジスタ１８、２６を抵抗器３４で置き換えるより
は、むしろ電流源（図示されていない）で置き換えることができる。
に、図３の第２のトランジスタおよび第４のトランジスタ１８および２６（すな
わち、図１２のミラー）が取り除かれ、抵抗器３４でもって置き換えられている
。前に説明したように、トランジスタ１８、２６を抵抗器３４で置き換えるより
は、むしろ電流源（図示されていない）で置き換えることができる。
【００９２】
前記したＣＭＯＳ技術を用いて製造することに関連して、回路が説明された。
しかし、任意の形式のフィールドＭＯＳデバイスを回路に用いることができるこ
とが理解される。
しかし、任意の形式のフィールドＭＯＳデバイスを回路に用いることができるこ
とが理解される。
【００９３】
したがって、この回路は、最大の電力を出力に伝送する増幅器として働くこと
ができ、かつ低ノイズであることができる。
ができ、かつ低ノイズであることができる。
【００９４】
さらに、この回路を用いて、一般の入力インピーダンスの終端を得ることがで
きる、例えば、１の利得を有するように、または任意の利得を有するように設計
することができ、しかし、その入力インピーダンスは、前に説明したように制御
可能である。
きる、例えば、１の利得を有するように、または任意の利得を有するように設計
することができ、しかし、その入力インピーダンスは、前に説明したように制御
可能である。
【図１】
先行技術による増幅器回路を示した図。
【図２】
図１の回路に対する小信号モデルを示した図。
【図３】
本発明の第１の特徴による増幅器回路の回路図。
【図４】
図３の回路に対する小信号モデルを示した図。
【図５】
図３の入力抵抗を表した図。
【図６】
ノイズ解析のために図１の回路を表した図。
【図７】
図１の回路のノイズを表した図。
【図８】
図１の回路のノイズ因子を表した図。
【図９】
ノイズ解析のために図３の回路を表した図。
【図１０】
図３のノイズ因子を表した図。
【図１１】
本発明の別の特徴による増幅器回路の回路図。
【図１２】
本発明の別の特徴による増幅器回路の回路図。
【図１３】
本発明の別の特徴による増幅器回路の回路図。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年６月２５日（２００１．６．２５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
（発明の要約）
本発明により、ＣＭＯＳ技術を用いて集積するのに適切であり、かつ、無線周
波数に用いるのに適切であり、一方、そのノイズ指数に関して良好な特性を有す
る増幅器回路が得られる。
波数に用いるのに適切であり、一方、そのノイズ指数に関して良好な特性を有す
る増幅器回路が得られる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明の第１の特徴によれば、
回路入力および回路出力と、
第１の電源電圧と第２の電源電圧との間に接続され、回路入力に接続された
反転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電流
を供給する反転器と、 前記反転器出力および前記回路出力に接続され、反転器出力電流に対応する
電圧出力を供給する第１の抵抗素子を備えた負荷回路と、 を有する利得ステージと、 前記回路出力と前記回路入力との間にフィードバック抵抗値を提供し、増幅器
の能動入力インピーダンスを要求された任意の値に設定することができるように
前記フィードバック抵抗値を調整することが可能である第２の抵抗素子を備えた
フィードバック回路と、 を含む増幅器回路が得られる。
反転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電流
を供給する反転器と、 前記反転器出力および前記回路出力に接続され、反転器出力電流に対応する
電圧出力を供給する第１の抵抗素子を備えた負荷回路と、 を有する利得ステージと、 前記回路出力と前記回路入力との間にフィードバック抵抗値を提供し、増幅器
の能動入力インピーダンスを要求された任意の値に設定することができるように
前記フィードバック抵抗値を調整することが可能である第２の抵抗素子を備えた
フィードバック回路と、 を含む増幅器回路が得られる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明のまた別の特徴によれば、
回路入力および回路出力と、
第１の電源電圧と第２の電源電圧との間に接続された第１のＭＯＳトランジス
タおよび第２のＭＯＳトランジスタ１６、１８を備え、前記回路入力に接続され
た反転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電
流を供給する反転器と、 反転器出力および回路入力に接続された少なくとも第３のＭＯＳトランジスタ
２４または２６を備え、前記反転器出力電流に対応する電圧出力を供給する第１
の抵抗素子を備えた負荷回路と、 を有する利得ステージと、 少なくとも第４のＭＯＳトランジスタ３０または３２を備え、前記第４のＭＯ
Ｓトランジスタは、前記回路出力と前記回路入力との間に接続されたドレイン端
子およびソース端子を有し、かつ、第４のＭＯＳトランジスタがその線形領域の
中で動作するようにそれに加えられた電圧を有するために電圧源に接続されたゲ
ートを有する第２の抵抗素子を備えたフィードバック回路と、 を含む増幅器回路が得られる。
タおよび第２のＭＯＳトランジスタ１６、１８を備え、前記回路入力に接続され
た反転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電
流を供給する反転器と、 反転器出力および回路入力に接続された少なくとも第３のＭＯＳトランジスタ
２４または２６を備え、前記反転器出力電流に対応する電圧出力を供給する第１
の抵抗素子を備えた負荷回路と、 を有する利得ステージと、 少なくとも第４のＭＯＳトランジスタ３０または３２を備え、前記第４のＭＯ
Ｓトランジスタは、前記回路出力と前記回路入力との間に接続されたドレイン端
子およびソース端子を有し、かつ、第４のＭＯＳトランジスタがその線形領域の
中で動作するようにそれに加えられた電圧を有するために電圧源に接続されたゲ
ートを有する第２の抵抗素子を備えたフィードバック回路と、 を含む増幅器回路が得られる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明のまた別の特徴によれば、
回路入力および回路出力と、
第１の電源電圧と第２の電源電圧との間に接続された第１のＭＯＳトランジス
タおよび第２のＭＯＳトランジスタ１６、１８を有し、前記回路入力に接続され
た反転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電
流を供給する反転器を備えた利得ステージと、 反対の導電型である第３のＭＯＳトランジスタおよび第４のＭＯＳトランジス
タ３０、３２を有し、前記第３および第４のＭＯＳトランジスタは、おのおのが
前記回路出力と前記回路入力との間に接続されたドレイン・ソース路を有し、か
つ、その線形領域の中で動作するように、それに加えられた電圧を有するために
、それぞれの電圧源に接続されたゲートを有する抵抗素子を備えたフィードバッ
ク回路と、 を含む増幅器回路が得られる。
タおよび第２のＭＯＳトランジスタ１６、１８を有し、前記回路入力に接続され
た反転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電
流を供給する反転器を備えた利得ステージと、 反対の導電型である第３のＭＯＳトランジスタおよび第４のＭＯＳトランジス
タ３０、３２を有し、前記第３および第４のＭＯＳトランジスタは、おのおのが
前記回路出力と前記回路入力との間に接続されたドレイン・ソース路を有し、か
つ、その線形領域の中で動作するように、それに加えられた電圧を有するために
、それぞれの電圧源に接続されたゲートを有する抵抗素子を備えたフィードバッ
ク回路と、 を含む増幅器回路が得られる。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，
ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ
Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ
，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，
ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ
Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ
)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，
ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，
ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ
Ｎ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ
，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，
ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，Ｋ
Ｐ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ
，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，
ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，Ｓ
Ｇ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ
，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ
【要約の続き】
型のトランジスタである。第５のＭＯＳトランジスタ３
０および第６のＭＯＳトランジスタ３２のおのおののド
レイン・ソース路は、回路出力２２と回路入力１４との
間に接続される。第５のＭＯＳトランジスタ３０および
第６のＭＯＳトランジスタ３２のおのおののゲートは、
それぞれの電圧源３４、３５に接続される。この増幅器
回路は、ＣＭＯＳ技術を用いて集積するのに適し、か
つ、無線周波数で用いるのに適しており、一方、ノイズ
指数に関して良好な特性が得られる。前記の部品を種々
に組合わせた別の実施例が開示される。
Claims (12)
- 【請求項１】 回路入力および回路出力と、 第１の電源電圧と第２の電源電圧との間に接続され、前記回路入力に接続され
た反転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出力電
流を供給する反転器と、 前記反転器出力および前記回路入力に接続され、前記反転器出力電流に対応す
る電圧出力を供給する第１の抵抗素子と、 前記回路出力と前記回路入力との間にフィードバック抵抗値を提供し、増幅器
の能動入力インピーダンスを要求された任意の値に設定することができるように
前記フィードバック抵抗値を調整することが可能である第２の抵抗素子と、 を含む増幅器回路。 - 【請求項２】 回路入力および回路出力と、 第１の電源電圧と第２の電源電圧との間に接続された第１のＭＯＳトランジス
タおよび第２のＭＯＳトランジスタ（１６、１８）を備え、前記回路入力に接続
された反転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出
力電流を供給する反転器と、 前記反転器出力および前記回路入力に接続された少なくとも第３のＭＯＳトラ
ンジスタ（２４または２６）を備え、前記反転器出力電流に対応する電圧出力を
供給する第１の抵抗素子と、 少なくとも第４のＭＯＳトランジスタ（３０または３２）を備え、前記第４の
ＭＯＳトランジスタは、前記回路出力と前記回路入力との間に接続されたドレイ
ン端子およびソース端子を有し、前記第４のＭＯＳトランジスタがその線形領域
の中で動作するように加えられた電圧を有し電圧源に接続されたゲートを有する
第２の抵抗素子と、 を含む増幅器回路。 - 【請求項３】 請求項２記載の増幅器回路において、前記第１の抵抗素子は
、 それぞれが反対の導電型であり、おのおのが前記反転器出力および前記回路出
力に接続されたゲート端子およびドレイン端子を有し、前記第１の電源電圧およ
び前記第２の電源電圧のそれぞれに接続されたソース端子を有する第３のＭＯＳ
トランジスタ（２４）および第５のＭＯＳトランジスタ（２６）、を含む増幅器
回路。 - 【請求項４】 請求項２または請求項３記載の増幅器回路において、前記第
２の抵抗素子は、それぞれが反対の導電型であり、おのおのが前記回路出力と前
記回路入力との間に接続されたドレイン・ソース路を有し、それぞれの電源電圧
に接続されたゲートを有する第４のＭＯＳトランジスタ３０および第６のＭＯＳ
トランジスタ３２を含む増幅器回路。 - 【請求項５】 回路入力および回路出力と、 第１の電源電圧と第２の電源電圧との間に接続された第１のＭＯＳトランジス
タおよび第２のＭＯＳトランジスタ（１６、１８）を備え、前記回路入力に接続
された反転器入力を有し、反転器出力を有し、回路入力電圧に対応する反転器出
力電流を供給する反転器と、 それぞれが反対の導電型である第３のＭＯＳトランジスタおよび第４のＭＯＳ
トランジスタ（３０、３２）を備え、おのおのが前記回路出力と前記回路入力と
の間に接続されたドレイン・ソース路を有し、その線形領域の中で動作するよう
に加えられた電圧を有し、それぞれの電圧源に接続されたゲートを有する抵抗素
子と、 を含む増幅器回路。 - 【請求項６】 回路入力および回路出力と、 前記回路出力と第１の電源電圧との間に接続された少なくとも第１のＭＯＳト
ランジスタ（１６または１８）を備え、前記回路入力に接続された反転器入力を
有し、反転器出力を有し、回路入力電圧に対応する反転器出力電流を供給する反
転器と、 第２のＭＯＳトランジスタ（２４または２６）を有し、前記第２のＭＯＳトラ
ンジスタは、前記反転器出力および前記回路出力に接続されたゲートおよびドレ
インを有し、前記第２のＭＯＳトランジスタは、前記第１の電源電圧に接続され
たソースを有し、前記反転器出力電流に対応する電圧出力を供給する第１の抵抗
素子と、 それぞれが反対の導電型である第３のＭＯＳトランジスタおよび第４のＭＯＳ
トランジスタ（３０、３２）を備え、前記第３および第４のＭＯＳトランジスタ
は、おのおのが前記回路出力と前記回路入力との間に接続されたドレイン・ソー
ス路を有し、前記第３および第４のＭＯＳトランジスタは、それぞれの電源電圧
に接続されたゲートを有する第２の抵抗素子と、 前記回路出力と第２の電源電圧との間に接続された第３の抵抗素子と、 を含む増幅器回路。 - 【請求項７】 請求項６記載の増幅器回路において、前記反転器は、前記第
１の電源電圧と前記第２の電源電圧との間に接続された第１のＭＯＳトランジス
タ（１６または１８）および第２のＭＯＳトランジスタ（１６または１８）を含
む増幅器回路。 - 【請求項８】 請求項６または請求項７記載の増幅器回路において、前記第
３の抵抗素子は、抵抗器である増幅器回路。 - 【請求項９】 請求項６または請求項７記載の増幅器回路において、前記第
３の抵抗素子は、電流源である増幅器回路。 - 【請求項１０】 請求項４から請求項９のいずれかに記載の増幅器回路にお
いて、それぞれの前記電圧源は、調整可能である増幅器回路。 - 【請求項１１】 請求項４から請求項９のいずれかに記載の増幅器回路にお
いて、それぞれの前記電圧源は、前記第１の電源電圧および前記第２の電源電圧
である増幅器回路。 - 【請求項１２】 請求項１から請求項１１のいずれかに記載の増幅器回路に
おいて、前記ＭＯＳトランジスタは、ＣＭＯＳデバイスである増幅器回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9913548.5 | 1999-06-10 | ||
| GB9913548A GB2351195A (en) | 1999-06-10 | 1999-06-10 | An MOS voltage to current converter with current to voltage output stage and MOS feedback |
| PCT/EP2000/003629 WO2000077931A1 (en) | 1999-06-10 | 2000-04-20 | Amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003502898A true JP2003502898A (ja) | 2003-01-21 |
Family
ID=10855125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001504075A Pending JP2003502898A (ja) | 1999-06-10 | 2000-04-20 | 増幅器 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6603347B2 (ja) |
| EP (1) | EP1188238A1 (ja) |
| JP (1) | JP2003502898A (ja) |
| KR (1) | KR20020056830A (ja) |
| CN (1) | CN1190895C (ja) |
| AU (1) | AU4750500A (ja) |
| CA (1) | CA2376755A1 (ja) |
| GB (1) | GB2351195A (ja) |
| TW (1) | TW521487B (ja) |
| WO (1) | WO2000077931A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013179890A1 (ja) * | 2012-05-28 | 2013-12-05 | ソニー株式会社 | 単相差動変換回路、バラン、スイッチ、および通信装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667842B2 (en) * | 2001-03-01 | 2003-12-23 | Agere Systems, Inc. | Negative feedback impedance matched preamplifier |
| WO2003049280A1 (en) * | 2001-12-07 | 2003-06-12 | Koninklijke Philips Electronics N.V. | A low noise electronic circuit |
| GB0212000D0 (en) * | 2002-05-24 | 2002-07-03 | Koninkl Philips Electronics Nv | Analogue mixer |
| US7154325B2 (en) * | 2004-06-30 | 2006-12-26 | Stmicroelectronics, Inc. | Using active circuits to compensate for resistance variations in embedded poly resistors |
| US7535304B2 (en) * | 2004-09-30 | 2009-05-19 | Telefonaktiebolaget L M Ericsson (Publ) | Amplifier coupling on a reduced area |
| CN100508389C (zh) * | 2005-08-08 | 2009-07-01 | 晶豪科技股份有限公司 | 脉冲产生器和脉冲产生方法 |
| KR101101512B1 (ko) | 2010-07-29 | 2012-01-03 | 삼성전기주식회사 | 씨모스 파워 증폭기 |
| CN103391061A (zh) * | 2013-07-15 | 2013-11-13 | 天津大学 | 用于可变增益放大器的具有宽可调谐范围的负载电路 |
| CN104916313B (zh) * | 2015-06-16 | 2019-06-25 | 北京灵汐科技有限公司 | 基于忆阻器件的神经网络突触结构及突触权重构建方法 |
| US9997227B2 (en) * | 2015-12-18 | 2018-06-12 | Intel Corporation | Non-volatile ferroelectric logic with granular power-gating |
| US10804860B2 (en) * | 2018-04-02 | 2020-10-13 | Novatek Microelectronics Corp. | Gain amplifier for reducing inter-channel error |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3392341A (en) * | 1965-09-10 | 1968-07-09 | Rca Corp | Self-biased field effect transistor amplifier |
| US3872390A (en) * | 1973-12-26 | 1975-03-18 | Motorola Inc | CMOS operational amplifier with internal emitter follower |
| US3986043A (en) * | 1974-12-20 | 1976-10-12 | International Business Machines Corporation | CMOS digital circuits with active shunt feedback amplifier |
| JPS525204A (en) * | 1975-07-01 | 1977-01-14 | Seiko Epson Corp | Hearing aid |
| US4091338A (en) * | 1976-01-19 | 1978-05-23 | Sharp Kabushiki Kaisha | Crystal oscillator implemented with CMOS technology |
| FR2365263A1 (fr) * | 1976-09-16 | 1978-04-14 | Labo Cent Telecommunicat | Perfectionnements aux etages de commutation electroniques |
| US4446443A (en) * | 1981-02-09 | 1984-05-01 | Zenith Radio Corporation | Amplifier having reduced power dissipation and improved slew rate |
| US4439741A (en) | 1982-06-28 | 1984-03-27 | Motorola, Inc. | Stabilized high efficiency radio frequency amplifier |
| JPS603098A (ja) * | 1983-06-20 | 1985-01-09 | 株式会社日立製作所 | 電圧電流変換回路 |
| US4958132A (en) * | 1989-05-09 | 1990-09-18 | Advanced Micro Devices, Inc. | Complementary metal-oxide-semiconductor translator |
| US4996499A (en) * | 1989-09-15 | 1991-02-26 | Delco Electronics Corporation | Amplitude stabilized oscillator amplifier |
| US4998028A (en) * | 1990-01-26 | 1991-03-05 | International Business Machines Corp. | High speed CMOS logic device for providing ECL compatible logic levels |
| GB2241621B (en) * | 1990-02-23 | 1994-11-02 | Alan Geoffrey Pateman | A new method of amplification |
| FR2667743A1 (fr) | 1990-10-09 | 1992-04-10 | Sgs Thomson Microelectronics | Amplificateur monobroche en circuit integre. |
| US5221910A (en) * | 1990-10-09 | 1993-06-22 | Sgs-Thomson Microelectronics S.A. | Single-pin amplifier in integrated circuit form |
| US5192920A (en) | 1992-03-18 | 1993-03-09 | Eastman Kodak Company | High-sensitivity, low-noise transistor amplifier |
| US5574405A (en) | 1995-08-22 | 1996-11-12 | Lucent Technologies Inc. | Low noise amplifier/mixer/frequency synthesizer circuit for an RF system |
| US5721500A (en) | 1996-02-07 | 1998-02-24 | Lucent Technologies Inc. | Efficient CMOS amplifier with increased transconductance |
-
1999
- 1999-06-10 GB GB9913548A patent/GB2351195A/en not_active Withdrawn
- 1999-08-02 TW TW088113178A patent/TW521487B/zh not_active IP Right Cessation
-
2000
- 2000-04-20 CN CNB008114056A patent/CN1190895C/zh not_active Expired - Fee Related
- 2000-04-20 JP JP2001504075A patent/JP2003502898A/ja active Pending
- 2000-04-20 CA CA002376755A patent/CA2376755A1/en not_active Abandoned
- 2000-04-20 WO PCT/EP2000/003629 patent/WO2000077931A1/en active Application Filing
- 2000-04-20 EP EP00929405A patent/EP1188238A1/en not_active Withdrawn
- 2000-04-20 AU AU47505/00A patent/AU4750500A/en not_active Abandoned
- 2000-04-20 KR KR1020017015631A patent/KR20020056830A/ko not_active Application Discontinuation
-
2002
- 2002-06-03 US US10/158,915 patent/US6603347B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013179890A1 (ja) * | 2012-05-28 | 2013-12-05 | ソニー株式会社 | 単相差動変換回路、バラン、スイッチ、および通信装置 |
| JPWO2013179890A1 (ja) * | 2012-05-28 | 2016-01-18 | ソニー株式会社 | 単相差動変換回路、バラン、スイッチ、および通信装置 |
| US9621139B2 (en) | 2012-05-28 | 2017-04-11 | Sony Corporation | Single phase differential conversion circuit, balun, switch, and communication device |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9913548D0 (en) | 1999-08-11 |
| WO2000077931A1 (en) | 2000-12-21 |
| TW521487B (en) | 2003-02-21 |
| US6603347B2 (en) | 2003-08-05 |
| KR20020056830A (ko) | 2002-07-10 |
| EP1188238A1 (en) | 2002-03-20 |
| CA2376755A1 (en) | 2000-12-21 |
| CN1190895C (zh) | 2005-02-23 |
| AU4750500A (en) | 2001-01-02 |
| CN1369136A (zh) | 2002-09-11 |
| US20020190784A1 (en) | 2002-12-19 |
| GB2351195A (en) | 2000-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Garde et al. | Super class-AB recycling folded cascode OTA | |
| JP5080651B2 (ja) | デュアルパス電流増幅器 | |
| US7629853B2 (en) | Amplifying apparatus and bias stabilization circuit | |
| US7786803B2 (en) | Operational transconductance amplifier (OTA) | |
| KR101333421B1 (ko) | 저전압 저전력 ａ/ｂ급 출력단 | |
| JP2003502898A (ja) | 増幅器 | |
| US6642791B1 (en) | Self-biased amplifier circuit and method for self-basing amplifier circuit | |
| JPH08501674A (ja) | 適応出力インピーダンスを備えたラインドライバ | |
| EP0996996B1 (en) | A high speed and high gain operational amplifier | |
| WO2001089082A2 (en) | An ultra linear high frequency transconductor structure | |
| JPH10303664A (ja) | 可変利得増幅器 | |
| US6717451B1 (en) | Precision analog level shifter with programmable options | |
| US20040239426A1 (en) | Operational amplifier generating desired feedback reference voltage allowing improved output characteristic | |
| EP0759226A1 (en) | Active resistor for stability compensation | |
| US9729126B2 (en) | Method and implementation for accurate gain-bandwidth product tuning | |
| Xia et al. | A novel±0.8 V high-performance voltage-tunable CDTA with enhanced bandwidth | |
| US20100013556A1 (en) | Transconductance amplifier | |
| US6411167B2 (en) | Amplifier output stage | |
| JPH11511280A (ja) | 供給の独立のバイアス電圧および電流を発生するための低電圧バイアス回路 | |
| JP2003505907A (ja) | 集積回路 | |
| US20080106247A1 (en) | Trimmed current mirror | |
| US20020070789A1 (en) | Field effect transistor square multiplier | |
| CN102969994B (zh) | 电压可变增益放大电路 | |
| JPH1065461A (ja) | 差動増幅回路 | |
| Tan et al. | A 270 MHz, 1 V pk-pk, Low-Distortion Variable Gain Amplifier in a 0.35 μm CMOS Process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060802 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |