CN1728547A - 振幅控制电路 - Google Patents
振幅控制电路 Download PDFInfo
- Publication number
- CN1728547A CN1728547A CNA2005100848242A CN200510084824A CN1728547A CN 1728547 A CN1728547 A CN 1728547A CN A2005100848242 A CNA2005100848242 A CN A2005100848242A CN 200510084824 A CN200510084824 A CN 200510084824A CN 1728547 A CN1728547 A CN 1728547A
- Authority
- CN
- China
- Prior art keywords
- signal
- transistor
- voltage
- circuit
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000012163 sequencing technique Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 69
- 239000004020 conductor Substances 0.000 description 57
- 229910044991 metal oxide Inorganic materials 0.000 description 54
- 150000004706 metal oxides Chemical class 0.000 description 54
- 239000004065 semiconductor Substances 0.000 description 54
- 230000004044 response Effects 0.000 description 16
- 230000010355 oscillation Effects 0.000 description 9
- 230000009467 reduction Effects 0.000 description 8
- 238000007600 charging Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 5
- 238000001914 filtration Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000008676 import Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000014616 translation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
- H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1246—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance
- H03B5/1253—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance the transistors being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/0038—Circuit elements of oscillators including a current mirror
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供一种振幅控制电路,其包含配置用来接收差分信号及以该差分信号振幅为基础提供一第一信号的一第一电路,配置用来接收偏压信号及以该偏压信号为基础提供一第二信号的一第二电路,及配置用来提供偏压至该第一电路及提供该偏压信号至该第二电路的一第三电路。该偏压信号乃经设定以提供该差分信号的选择振幅。
Description
技术领域
本案涉及一种振幅控制电路。
背景技术
振幅控制电路(ACC’s)系控制被系统提供及处理的功率。同时,振幅控制电路可使系统适应可变操作环境及信号动态。振幅控制电路可被用于任何适当系统,如通信系统,处理控制系统,测试设备及声控系统。例如,通信系统中,接收器处的振幅控制系确保固定振幅电平被提供至解调器。同时,传送器处的振幅控制系协助降低接收器的动态范围要求。
如通信系统及声控系统的许多系统包含至少一电压控制振荡器(VCO)。电压控制振荡器系提供可以控制信号调整的一被选择振荡频率。通常,控制信号系改变如电容值的组件值来改变振荡频率。被耦合至电压控制振荡器的振幅控制电路系控制振荡输出信号的振幅。电压控制振荡器可被用于如可携式通信系统的任何适当系统。
通常,可携式通信系统中的电压控制振荡器系被建造提供低相位噪声电平但消耗最少功率。为了达成这些目标,生产者系以互补金属氧化半导体(CMOS)技术来发展电压控制振荡器。包含振幅控制电路的一互补金属氧化半导体电压控制振荡器中,振幅控制电路系不需来自电压控制振荡器的差分输出信号的回授而可提供电流至电压控制振荡器。该结果系为处理相依。同时,包含振幅控制电路的双极接面晶体管电压控制振荡器并不转移井至互补金属氧化半导体技术及进一步至低电压互补金属氧化半导体技术。
针对这些及其它原因,需要本发明。
发明内容
本发明的一观点系提供一种振幅控制电路,包含一第一电路,被配置接收差分信号及以该差分信号振幅为基础提供一第一信号,一第二电路,被配置接收偏压信号及以该偏压信号为基础提供一第二信号,及一第三电路,被配置提供偏压至该第一电路及提供该偏压信号至该第二电路。该偏压信号系被设定提供该差分信号的选择振幅。
附图说明
图1系为描述电压控制振荡器的一实施例中的振幅控制电路的一
实施例图标。
图2系为描述电阻器的一实施例图标。
图3系为描述开关的一实施例图标。
图4系为描述放大器电路的一实施例图标。
图5系为描述放大器电路的另一实施例图标。
图6系为描述箝位电路的一实施例图标。
图7系为描述电压控制振荡器的另一实施例中的振幅控制电路的另一实施例图标。
图8系为描述振幅控制电路的一实施例的开放回路交流响应图标。
图9A系为描述振幅控制电路的一实施例开始时的瞬时响应图标。
图9B系为描述振幅控制电路的一实施例开始时的各差分输出信号的峰值对峰值电压摆动图标。
具体实施方式
以下详细说明中,系参考形成此一部份且藉由本发明可被实施的图标特定实施例来显示的附图。此考量中,如”顶部”,”底部”,”正面”,”背面”,”前导”,”尾随”等系参考被说明的图标方向来使用。因为本发明实施例组件可以若干不同方向来放置,所以方向性术语系可被用来描述而丝毫不受限制。应了解只要不背离本发明范围,其它实施例亦可被使用且可作结构或逻辑改变。因此,以下详细说明并不采用限制观念,而本发明范围系藉由附带权利要求来界定。
图1系为描述电压控制振荡器20的一实施例中的振幅控制电路24的一实施例图标。电压控制振荡器20包含一电压控制振荡器核心22及振幅控制电路24。电压控制振荡器核心22系经由输出导体26及28及尾端电流偏压导体30被电子耦合至振幅控制电路24。同时,电压控制振荡器核心22及振幅控制电路24系经由功率传导路径32被电子耦合至电源供给电压VDD。
振幅控制电路24系经由输出导体26及28接收来自电压控制振荡器核心22的差分输出信号。该差分输出信号彼此振荡异相。各差分输出信号系偏压晶体管差分对中的一晶体管。该差分对的被滤波输出包含与该差分输出信号振幅相关的直流(DC)组成。被滤波输出的直流组成系被与可程序参考电压比较来控制电压控制振荡器核心22的尾端电流及该差分输出信号的振幅。其它实施例中,振幅控制电路24可被用于任何适当电路来控制被接收自该电路的信号振幅。
电压控制振荡器核心22包含n频道金属氧化半导体(NMOS)变抗器34及36,电感器38及40,p频道金属氧化半导体(PMOS)晶体管42,44及46。变抗器34的栅极系经由控制信号路径48被电子耦合至变抗器36的栅极。变抗器34的漏极及源极系经由输出导体26被一起电子耦合至电感器38的一终端。同时,变抗器36的漏极及源极系经由输出导体28被一起电子耦合至电感器40的一终端。电感器38的另一终端系经由共同模式信号路径50被一起电子耦合至电感器40的另一终端。
变抗器34及36及电感器38及40系以变抗器34及36的电容值及电感器38及40的电感值为基础以共振频率振荡。变抗器34及36的电容值系被控制信号路径48上的控制电压VCNTRL控制。控制电压VCNTRL系经由变抗器34及36控制电压控制振荡器核心22的振荡频率。共同模式电压VCM系被提供偏压于共同模式信号路径50上。晶体管42,44及46系提供负电阻来消除变抗器34及36及电感器38及40所出现的能量损失,并设定输出信号OUTPUT1及OUTPUT2的振幅于输出导体26及28上。
变抗器34的漏极及源极系经由输出导体26被电子耦合至晶体管42的漏极-源极路径及晶体管44的栅极。变抗器36的漏极及源极系经由输出导体28被电子耦合至晶体管44的漏极-源极路径及晶体管42的栅极。同时,晶体管42及晶体管44的漏极-源极路径系经由尾端电流传导路径52被一起电子耦合至晶体管46的漏极-源极路径。晶体管46的漏极-源极路径另一侧经由功率传导路径32被电子耦合至电源供给电压VDD。晶体管46的栅极经由尾端电流偏压导体30被电子耦合至振幅控制电路24。
电压控制振荡器核心22系振荡分别提供振荡差分输出信号OUTPUT1及OUTPUT2于输出导体26及28上。振幅控制电路24系提供尾端电流偏压VTC于尾端电流偏压导体30上来控制流经晶体管46的电流量。流经晶体管46的电流系被提供至变抗器34及36及电感器38及40来取代损失能量,并设定输出信号OUTPUT1及OUTPUT2的振幅于输出导体26及28上。
电压控制振荡器核心22的操作中,当输出信号OUTPUT1相对高于输出信号OUTPUT2时,晶体管44系被施加偏压来传导较少电流,而晶体管42系被施加偏压来传导较多电流。流经晶体管46的电流系经由晶体管42来对输出导体26充电。输出导体26上的输出信号OUTPUT1振幅系与流经晶体管46的电流振幅相关。较大电流振幅系提供较大输出信号OUTPUT1振幅。较小电流振幅系提供较小输出信号OUTPUT1振幅。
当电压控制振荡器核心22振荡时,输出导体26系放电而输出导体28系充电来提供相对输出信号OUTPUT2的低输出信号OUTPUT1。晶体管44系被施加偏压来传导较多电流,而晶体管42系被施加偏压来传导较少电流。流经晶体管46的电流系经由晶体管44来对输出导体28充电。输出导体28上的输出信号OUTPUT2振幅系与流经晶体管46的电流振幅相关。较大电流振幅系提供较大输出信号OUTPUT2振幅。较小电流振幅系提供较小输出信号OUTPUT2振幅。
回授回路中,振幅控制电路24接收输出信号OUTPUT1及OUTPUT2,并提供尾端电流偏压VTC来调节流经晶体管46的电流及输出信号OUTPUT1及OUTPUT2的振幅。
为了接收输出信号OUTPUT1及OUTPUT2,振幅控制电路24包含直流阻隔电容器54及56,其被耦合至晶体管58及60的n频道金属氧化半导体差分对及被耦合至n频道金属氧化半导体晶体管66的电阻器62及64。电容器54的一侧或终端系经由输出导体26被电子耦合至电压控制振荡器核心22,而电容器56的一侧或终端系经由输出导体28被电子耦合至电压控制振荡器核心22。电容器54另一终端系经由传导路径68被电子耦合至晶体管58的栅极及电阻器62的一终端。电容器56另一终端系经由传导路径70被电子耦合至晶体管60的栅极及电阻器64的一终端。电阻器62及64另一终端系经由传导路径72被电子耦合至晶体管66的栅极及漏极-源极路径的一侧。晶体管66的漏极-源极路径的另一侧系被电子耦合至参考如接地74。
晶体管58及60的漏极-源极路径系经由放大器输入路径80被电子耦合于一侧,而经由传导路径76被电子耦合于另一侧。传导路径76系被电子耦合至参考如接地78。
输出信号OUTPUT1及OUTPUT2的交流(AC)组成系通过电容器54及56至晶体管58及60的栅极。电容器54系阻隔输出导体26上的输出信号OUTPUT1的直流组成,而电容器56系阻隔输出导体28上的输出信号OUTPUT2的直流组成。晶体管58的栅极系经由传导路径68接收输出信号OUTPUT1的交流组成,而晶体管60的栅极系经由传导路径70接收输出信号OUTPUT2的交流组成。
晶体管66系为提供直流电压VDC于传导路径72上的二极管相连晶体管。晶体管66系被施加接近阈值的偏压来提供阈值电压附近当作传导路径72上的直流电压VDC。经由电阻器62及64被提供于传导路径68及70上的电压系大约与直流电压VDC相同。传导路径68上的输出信号OUTPUT1交流组成系于经由电阻器62被提供的电压附近振荡,而传导路径70上的输出信号OUTPUT2交流组成系于经由电阻器64被提供的电压附近振荡。
输出信号OUTPUT1及OUTPUT2的交流组成系彼此异相。当传导路径68上的信号相对于传导路径70上的信号转变为高时,晶体管60系被施加偏压来传导经由放大器输入路径80所提供的较少电流,而晶体管58系被施加偏压来传导经由放大器输入路径80所提供的较多电流。电流流经晶体管58至传导路径76及参考78。当传导路径68上的信号相对于传导路径70上的信号转变为低时,晶体管58系被施加偏压来传导经由放大器输入路径80所提供的较少电流,而晶体管60系被施加偏压来传导经由放大器输入路径80所提供的较多电流。电流流经晶体管60至传导路径76及参考78。一实施例中,输出信号OUTPUT1及OUTPUT2的交流组成本质上系对称且彼此呈180度异相者,晶体管58系被施加偏压约一半时间传导较多电流,而晶体管60系被施加偏压另一半时间传导较多电流。
振幅控制电路24包含经由放大器输入路径80被电子耦合至晶体管58及60的一电阻器80,一电容器84及一放大器86。晶体管58及60系经由放大器输入路径80被电子耦合至电阻器82的一终端及电容器84的一终端。电阻器80的另一终端及电容器84的另一终端系经由功率传导路径32被电子耦合至电源供给电压VDD。晶体管58及60系经由放大器输入路径80被电子耦合至放大器86的负输入。
当晶体管58及60系被施加偏压来传导时,电流系从电容器84及流经电阻器82经由放大器输入路径80被供应至晶体管58及60。该被供应电流系与各晶体管58及60上的偏压强度及持续时间相关,而该偏压系与输出信号OUTPUT1及OUTPUT2的振幅相关。来自晶体管58及60差分对的最终信号系藉由电容器84滤波及集成来提供接近直流电压VSQ于放大器86负输入处的放大器输入路径80上。该接近直流电压VSQ系与输出信号OUTPUT1及OUTPUT2的振幅相关。
振幅控制电路24包含一电容器88,电阻器90及92,n频道金属氧化半导体晶体管94及一电流源96。放大器86的正输入系经由放大器输入路径98被电子耦合至电容器88的一终端及电阻器90的一终端。电容器88的另一终端及电阻器90的另一终端系经由功率传导路径32被电子耦合至电源供给电压VDD。放大器86的正输入系经由放大器输入路径98被电子耦合至晶体管94漏极-源极路径的一侧。晶体管94漏极-源极路径的另一侧系被电子耦合至参考如接地100。一实施例中,所有74,78及100处的参考均相同。一实施例中,所有74,78及100均接地。
晶体管94的栅极系经由传导路径102被电子耦合至电流源96的一侧及电阻器92的一终端。电流源96的另一侧系经由功率传导路径32被电子耦合至电源供给电压VDD,而电阻器92的另一终端系经由传导路径72被电子耦合至晶体管66的栅极及漏极-源极路径。
电流源96系提供流经电阻器92及晶体管66的电流至74处的参考。流经电阻器92及晶体管66的电流系创造电压VRG于传导路径102上。晶体管66系为提供直流电压VDC于传导路径72上的二极管相连晶体管。电压VRG等于直流电压VDC加上跨越电阻器92的电压,且与电阻器92的电阻值成正比。
一实施例中,电阻器92系为多晶硅电阻器且来自电流源96的电流系被产生自藉由电流漏入多晶硅电阻器分割的带隙参考电压。电阻器92的电阻值及电流漏入多晶硅电阻器的电阻值系一起改变来确保处理,电压及温度改变时的跨越电阻器92的固定电压。一实施例中,电阻器92系为如可程序电阻器的一变阻器,而电阻器92的电阻值系被变异来改变电压VRG。一实施例中,电阻器92系具有一固定电阻值,而流经电流源96的电流系被变异来改变电压VRG。
电压VRG系施加偏压给晶体管94传导较多或较少电流经由晶体管94至100处的参考。流经晶体管94的电流系被电阻器90经由放大器输入路径98供应至晶体管94。流经电阻器90的电流系产生跨越电阻器90的电压降。放大器输入路径98上的最终电压VREF系被电容器88滤波且被当作放大器86的正输入处的参考电压。放大器86的输出系经由尾端电流偏压导体30被电子耦合至晶体管46的栅极。
被标示为89的放大器电路包含放大器86及电容器84及88。放大器电路89接收放大器输入路径80上的电压信号VSQ及放大器输入路径98上的参考电压VREF,及提供尾端电流偏压VTC至晶体管46的栅极。在此说明的一实施例中,放大器电路89包含其它适当组件。
放大器86系比较电压信号VSQ及参考电压VREF。若电压信号VSQ大于参考电压VREF,则放大器86提供低输出电压当作尾端电流偏压导体30上的尾端电流偏压VTC。电压信号VSQ及参考电压VREF间的较大差异系产生较低尾端电流偏压VTC。该较低尾端电流偏压VTC系施加偏压给晶体管46传导较多电流来提供较多电流至电压控制振荡器核心22。被提供至电压控制振荡器核心22的增加电流系增加输出信号OUTPUT1及OUTPUT2的振幅,其降低电压信号VSQ朝向参考电压VREF。
若电压信号VSQ小于参考电压VREF,则放大器86提供高输出电压当作尾端电流偏压导体30上的尾端电流偏压VTC。电压信号VSQ及参考电压VREF间的较大差异系产生较高尾端电流偏压VTC。该较高尾端电流偏压VTC系施加偏压给晶体管46传导较少电流来提供减少电流至电压控制振荡器核心22。被提供至电压控制振荡器核心22的减少电流系降低输出信号OUTPUT1及OUTPUT2的振幅,其增加电压信号VSQ朝向参考电压VREF。稳定状态中,电压信号VSQ本质上等于参考电压VREF。
输出信号OUTPUT1及OUTPUT2的振幅,如峰值对峰值振幅系藉由调整参考电压VREF来设定。若参考电压VREF被降低,则输出信号OUTPUT1及OUTPUT2的振幅系被增加来降低电压信号VSQ。若参考电压VREF被增加,则输出信号OUTPUT1及OUTPUT2的振幅系被降低来增加电压信号VSQ。
一实施例中,参考电压VREF系藉由调整电阻器92的电阻值来设定。若电阻器92的电阻值被增加,则电压VRG系增加来施加偏压给晶体管94传导较多电流并降低参考电压VREF,其增加输出信号OUTPUT1及OUTPUT2的振幅。若电阻器92的电阻值被降低,则电压VRG系降低来施加偏压给晶体管94传导较少电流并增加参考电压VREF,其降低输出信号OUTPUT1及OUTPUT2的振幅。提高电阻器92的电阻值系增加输出信号OUTPUT1及OUTPUT2的振幅,而降低电阻器92的电阻值系降低输出信号OUTPUT1及OUTPUT2的振幅。
电压控制振荡器20的一实施例操作中,电压控制振荡器核心22系提供差分输出信号OUTPUT1及OUTPUT2于输出导体26及28上。各输出信号OUTPUT1及OUTPUT2包含正弦地且具有A振幅的交流组件。各输出信号OUTPUT1及OUTPUT2的交流组件系藉由以下方程序I来表示。
方程式I
OUTPUTAC=Axcos(ωt)
传导路径68及70上的信号包含输出信号OUTPUT1及OUTPUT2的异相交流组件及来自传导路径72的直流阚值电压VT。传导路径68及70上的信号系藉由以下方程序II来表示。
方程式II
Input68,70=VT±Axcos(ωt)
当晶体管58及60被施加偏压来传导较多或较少电流时,电流系流经电阻器82。流经晶体管58及60的电流系藉由以下方程序III来表示。
方程式III
I=μxCOXxW/LXA2x[1+cos(2ωt)]/2
其中μ为装置移动率,COX为晶体管58及60的氧化电容,而W/L为晶体管58及60的长宽比。
电流I的直流组成系被采用自上述方程式III并藉由以下方程序IV来表示。
方程式IV
IDC=μxCOXxW/LXA2
流经电阻器82(R82)及电容器84的电流系藉由以下方程序V所表示提供接近直流电压VSQ于放大器输入路径80上。
方程式V
VSQ=VDD-R82x[μxCOXxW/LXA2]
放大器输入路径80上的接近直流电压VSQ系被与放大器输入路径98上的参考电压VREF比较来获得尾端电流偏压VTC。该尾端电流偏压VTC系调整流经晶体管46的电流及输出信号OUTPUT1及OUTPUT2的振幅。
为了设定输出信号OUTPUT1及0UTPUT2的振幅为一被选择值,电阻器92的电阻值系被设定来调整参考电压VREF。一实施例中,晶体管58,60及94本质上为相同晶体管,而电阻器82及90具有本质上相同参考值,使输出信号OUTPUT1及OUTPUT2的选择振幅可藉由设定跨越电阻器92的电压等于被开平方根分割的被选择A来达成,如以下方程序VI至IX所导出者。
参考电压VREF系等于电源供给电压VDD减去跨越电阻器90的电压(R90),其系藉由以下方程序VI-VIII来表示。
方程式VI
VREF=VDD-R90x[μxCOXxW/LX(VRG-VT)2]
其中,
方程式VII
其可被重写如下:
方程式VIII
VREF=VDD-R90x[μxCOXxW/LX(VT+VR92-VT)2]
VREF=VDD-R90x[μxCOXxW/LXVR922]
上述方程式VI-VIII中,μ为装置移动率,COX为晶体管94的氧化电容,而W/L为晶体管94的长宽比。同时,VRG系为传导路径102上的电压,VDC系为传导路径72上的电压,VR92系为跨越电阻器92的电压。
稳定状态中,电压信号VSQ本质上等于参考电压VREF。藉由将电压信号VSQ的方程式V等于参考电压VREF的方程式VIII,输出信号OUTPUT1及OUTPUT2的振幅A及跨越电阻器92的电压间的关系系藉由以下方程序IX来导出及表示。
方程式IX
VDD-R82x[1/4μxCOXxW/LXA2]=VDD-R90x[1/2μxCOXxW/LXVR922]
因此,
1/2xA2=VR922或
因此,各输出信号OUTPUT1及OUTPUT2的振幅A系等于跨越电阻器92的电压,VR92的平方。也就是说,跨越电阻器92的电压,VR92系等于振幅A的平方根。
晶体管58,60及94本质上相同且方程式VIII为真的一实施例中,电流源96系提供流经电阻器92的20微安培电流及等于。3伏特的阈值电压VT。为了获得200毫伏特的振幅A,VR92系被设定为或141毫伏特。应用欧姆定律系产生电阻器92的7仟欧姆电阻值及。41伏特的电压VRG。同时,为了获得400毫伏特的振幅A,VR92系被设定为
或282毫伏特。应用欧姆定律系产生电阻器92的14仟欧姆电阻值及。58伏特的电压VRG。振幅A的平方根系提供较小电压VRG于传导路径102上。该较小电压VRG系致动低电压互补金属氧化半导体操作。
图2系为描述电阻器92的一实施例图标。电阻器92包含电阻组件110,112,114及116及开关118,120及122。电阻器92系为包含并联电阻组件110,112,114及116的一可程序电阻器网络。电阻组件112,114及116系被切换进或出该电阻器网络来改变电阻器92的电阻值。其它实施例中,电阻器92包含任何适当数量的电阻组件及开关。同时,其它实施例中,电阻器92系为如具有串联电阻组件的电阻器网络的一可程序电阻器网络。
开关118,120及122的各终端1系经由传导路径102被电子耦合至电阻组件110的一终端。开关118的终端2系经由传导路径124被电子耦合至电阻组件112的一终端。开关120的终端2系经由传导路径126被电子耦合至电阻组件114的一终端,开关122的终端2系经由传导路径128被电子耦合至电阻组件116的一终端。各电阻组件112,114及116的其它终端系经由传导路径72被一起电子耦合。
开关118,120及122系经由控制信号路径134,132及130被电子耦合至如微处理器的控制电路(无图标)。开关122的终端3系被电子耦合至控制信号路径130来接收控制信号CONTROL1。开关120的终端3系被电子耦合至控制信号路径132来接收控制信号CONTROL2,而开关118的终端3系被电子耦合至控制信号路径134来接收控制信号CONTROL3。该控制电路系提供控制信号CONTROL1,CONTROL2,CONTROL3来切换122,120及118以切换进或出该电阻组件116,114及112。一实施例中,该控制电路包含被设定维持控制信号CONTROL1,CONTROL2,CONTROL3于被选择电压电平的一缓存器。
开关122,120及118系被控制来引导或当作终端1及2间的开放电路以响应控制信号CONTROL1,CONTROL2及CONTROL3。一实施例中,开关118系引导以响应接收高控制信号CONTROL3及当作开放电路以响应低控制信号CONTROL3,开关120系引导以响应接收高控制信号CONTROL2及当作开放电路以响应低控制信号CONTROL2,开关122系引导以响应接收高控制信号CONTROL1及当作开放电路以响应低控制信号CONTROL1。其它实施例中,开关118系引导及当作开放电路以响应接收任何适当控制信号值。
电阻器92系具有等于电阻组件110电阻值的最大电阻值。电阻组件112,114及116系被切换进或出电阻器网络来改变电阻器92的电阻值。当电阻组件被切换进电阻器网络时,电阻器92的电阻值系被降低。设定电阻器92的电阻值系设定参考电压VREF及输出信号OUTPUT1及OUTPUT2的振幅。
图3系为描述开关118的一实施例图标。开关118包含p频道金属氧化半导体晶体管140及n频道金属氧化半导体晶体管142及反向器144。p频道金属氧化半导体晶体管140及n频道金属氧化半导体晶体管142系被并联于开关118的终端1及2间。p频道金属氧化半导体晶体管140的漏极-源极路径及n频道金属氧化半导体晶体管142的漏极-源极路径系经由传导路径102被电子耦合于一侧上。p频道金属氧化半导体晶体管140的漏极-源极路径及n频道金属氧化半导体晶体管142的漏极-源极路径系经由传导路径124被电子耦合于另一侧上。n频道金属氧化半导体晶体管142的栅极路径系经由开关118的终端3处的传导路径134被电子耦合至反向器144的输入。控制信号CONTROL3系被接收于终端3处的传导路径134上。反向器144的输出系经由传导路径146被电子耦合至p频道金属氧化半导体晶体管140的栅极。一实施例中,各开关120及122系类似开关118。
操作时,高控制信号CONTROL3系开启n频道金属氧化半导体晶体管142。n频道金属氧化半导体晶体管142的漏极-源极路径系传导于终端1及2间。反向器144接收高控制信号CONTROL3及提供低输出信号至p频道金属氧化半导体晶体管140的栅极。p频道金属氧化半导体晶体管140被打开而p频道金属氧化半导体晶体管140的漏极-源极路径亦传导于终端1及2间。有了n频道金属氧化半导体晶体管142及p频道金属氧化半导体晶体管140的传导,开关118系提供终端1及2间的低阻抗来切换电阻器112进入电阻器网络。
低控制信号CONTROL3系关闭n频道金属氧化半导体晶体管142,而n频道金属氧化半导体晶体管142的漏极-源极路径系当作终端1及2间的开放电路。反向器144接收低控制信号CONTROL3并提供高输出信号至p频道金属氧化半导体晶体管140的栅极。p频道金属氧化半导体晶体管140被关闭而p频道金属氧化半导体晶体管140的漏极-源极路径系当作终端1及2间的开放电路。由于n频道金属氧化半导体晶体管142及p频道金属氧化半导体晶体管140被关闭,开关118系提供终端1及2间的高阻抗或开放电路来切换电阻器112出电阻器网络。
图4系为描述放大器电路200的一实施例图标。放大器电路200包含一差分放大器202,电容器204及206,及电阻器208及210。一实施例中,放大器电路200系被用于取代放大器电路89(图1显示)。差分放大器202系经由尾端电流偏压导体30被电子耦合至晶体管46的栅极。电阻器208的一终端系被电子耦合至放大器输入路径98,而电阻器210的一终端系被电子耦合至放大器输入路径80。放大器电路200接收放大器输入路径80上的电压信号VSQ及放大器输入路径98上的参考电压VREF。响应时,放大器电路200系经由尾端电流偏压导体30提供尾端电流偏压VTC至晶体管46的栅极。
差分放大器202的一输入系经由传导路径212被电子耦合至电阻器208的另一终端及电容器204的一终端,而差分放大器202的另一输入系经由传导路径214被电子耦合至电阻器210的另一终端及电容器206的一终端。差分放大器202及电容器204及206的另一终端系经由功率传导路径32被电子耦合至电源供给电压VDD。
差分放大器202包含一晶体管216及 218差分对,电流镜晶体管220及222,一电流源224及被标示为226的一箝位电路。一实施例中,晶体管216及218系为n频道金属氧化半导体晶体管,晶体管220及222系为p频道金属氧化半导体晶体管,而箝位电路226系为二极管相连n频道金属氧化半导体晶体管。其它实施例中,箝位电路226包含任何适当数量晶体管或任何适当类型晶体管。
晶体管218的栅极系经由传导路径212被电子耦合至电阻器208及电容器204的一终端,而晶体管216的栅极系经由传导路径214被电子耦合至电阻器210及电容器206的一终端。晶体管218的漏极-源极路径一侧系经由传导路径228被电子耦合至晶体管216的漏极-源极路径一侧及电流源224的一终端。电流源224的另一终端系被电子耦合至参考如接地230。
晶体管218的漏极-源极路径另一侧系经由传导路径232被电子耦合至晶体管222的栅极及漏极-源极路径一侧及晶体管220的栅极。电流源224的另一终端系被电子耦合至参考如接地230。晶体管216的漏极-源极路径另一侧系经由尾端电流偏压导体30被电子耦合至晶体管220的漏极-源极路径一侧及箝位电路226的漏极-源极路径一侧。晶体管220及222的漏极-源极路径另一侧及箝位电路226的漏极-源极路径另一侧系被电子耦合至功率传导路径32来接收电源供给电压VDD。
电阻器208接收参考电压VREF及提供对应信号至电容器204及晶体管218的栅极。电容器204系滤波传导路径212上的信号。电阻器210接收电压信号VSQ及提供对应信号至电容器206及晶体管216的栅极。电容器206系滤波及集成传导路径214上的信号。
一实施例中,为了稳定放大器电路200及振幅控制电路,主极点系被形成于传导路径214上。电阻器82(图1显示)系提供低阻抗路径至电源供给电压VDD,而电阻器210提供被耦合至电容器206的大电阻值。同时,由于传导路径212上的信号被施加偏压于电源供给电压VDD及如接地的参考间的差异中间点附近,则电容器204及206可为任何适当类型电容器,如被耦合至电源供给电压VDD的p频道金属氧化半导体电容器或被耦合至参考的n频道金属氧化半导体电容器。
晶体管216及218的差分对系识别该被接收信号间差异。晶体管216及218的一系被施加偏压来传导较多电流,而另一者系被施加偏压来传导较少电流。电流镜晶体管220及222系当作一主动负载并提供高有效负载电阻,其系经由差分放大器202来增加增益。
箝位电路226系设定尾端电流偏压VTC的下限,其设定输出信号OUTPUT1及OUTPUT2振幅的上限。振幅控制电路24(图1显示)系于激活时提供尾端电流偏压VTC以确保电压控制振荡器核心22(图1显示)开始振荡。激活时,电压控制振荡器核心22并不振荡而电压信号VSQ接近电源供给电压VDD,其大于参考电压VREF。尾端电流偏压VTC很低且被箝位电路226限制。尾端电流偏压VTC的下限系受电源供给电压VDD减去跨越箝位电路226的电压降所约束。限制输出信号OUTPUT1及OUTPUT2振幅系避免电源供给电压VDD以上或参考以下的过电压情况。这些过电压情况可能导致基板电流及装置应力。箝位电路226系为n频道金属氧化半导体二极管相连晶体管。其它实施例中,箝位电路226可为任何适当箝位电路。
操作时,电阻器208接收参考电压VREF并提供信号至晶体管218的栅极。同时,电阻器210接收电压信号VSQ并提供信号至晶体管216的栅极。晶体管216及218的差分对系识别该被接收信号间差异,使晶体管216及218的一系被施加偏压来传导较多电流,而另一者系被施加偏压来传导较少电流。若晶体管218被施加偏压来传导较多电流,则流经晶体管218的电流系大于流经晶体管216的电流。电流镜晶体管220及222系系被施加偏压来传导较多电流,而尾端电流偏压VTC系被改变至高电压电位。若晶体管216被施加偏压来传导较多电流,则流经晶体管216的电流系大于流经晶体管218的电流。电流镜晶体管220及222系系被施加偏压来传导较少电流,而尾端电流偏压VTC系被放电至低电压。箝位电路226系箝位尾端电流偏压VTC的下限,及设定输出信号OUTPUT1及OUTPUT2振幅的上限。
图5系为描述放大器电路300的一实施例图标。放大器电路300包含一差分放大器302及电容器304及306。一实施例中,放大器电路300系被用于取代放大器电路89(图1显示)。
差分放大器302的一输入系经由放大器输入路径98被电子耦合至电容器304的一终端,而差分放大器302的另一输入系经由放大器输入路径80被电子耦合至电容器306的一终端。差分放大器302的输出系经由尾端电流偏压导体30被电子耦合至晶体管46的栅极。差分放大器302及电容器304及306的其它终端系经由功率传导路径32被电子耦合至电源供给电压VDD。
放大器电路300接收放大器输入路径80上的电压信号VSQ及放大器输入路径98上的参考电压VREF。响应时,放大器电路300系经由尾端电流偏压导体30提供尾端电流偏压VTC至晶体管46的栅极。
差分放大器302包含一晶体管316及318差分对,电流镜晶体管320及322,一电流源324,一箝位电路326,及一电容器327。一实施例中,晶体管316及318系为n频道金属氧化半导体晶体管,晶体管320及322系为p频道金属氧化半导体晶体管,而箝位电路326系为二极管相连n频道金属氧化半导体晶体管。其它实施例中,箝位电路326包含任何适当数量晶体管或任何适当类型晶体管。
晶体管318的栅极系经由放大器输入路径98被电子耦合至电容器304,而晶体管316的栅极系经由放大器输入路径80被电子耦合至电容器306。晶体管318的漏极-源极路径一侧系经由传导路径328被电子耦合至晶体管316的漏极-源极路径一侧及电流源324的一终端。电流源324的另一终端系被电子耦合至参考如接地330。
晶体管318的漏极-源极路径另一侧系经由传导路径332被电子耦合至晶体管322的栅极及漏极-源极路径一侧及晶体管320的栅极。晶体管316的漏极-源极路径另一侧系经由尾端电流偏压导体30被电子耦合至晶体管320的漏极-源极路径一侧,箝位电路326的漏极-源极路径一侧及电容器327的一终端。晶体管320及322的漏极-源极路径另一侧,电容器327的另一终端及箝位电路326的漏极-源极路径另一侧,系被电子耦合至功率传导路径32来接收电源供给电压VDD。
晶体管318的栅极接收参考电压VREF,而晶体管316的栅极接收电压信号VSQ。晶体管316及318的差分对系识别该被接收信号间差异。晶体管316及318的一系被施加偏压来传导较多电流,而另一者系被施加偏压来传导较少电流。电流镜晶体管320及322系当作一主动负载并提供高有效负载电阻,其系经由差分放大器302来增加增益。
箝位电路326系设定尾端电流偏压VTC的下限,其设定输出信号OUTPUT1及OUTPUT2振幅的上限。振幅控制电路24(图1显示)系于激活时提供尾端电流偏压VTC以确保电压控制振荡器核心22(图1显示)开始振荡。激活时,电压控制振荡器核心22并不振荡而电压信号VSQ接近电源供给电压VDD,其大于参考电压VREF。尾端电流偏压VTC很低且被箝位电路326限制。尾端电流偏压VTC的下限系受电源供给电压VDD减去跨越箝位电路326的电压降所约束。限制输出信号OUTPUT1及OUTPUT2振幅系避免电源供给电压VDD以上或参考以下的过电压情况。这些过电压情况可能导致基板电流及装置应力。箝位电路326系为n频道金属氧化半导体二极管相连晶体管。其它实施例中,箝位电路326可为任何适当箝位电路。
为了稳定放大器电路300及振幅控制电路,主极点系被形成于尾端电流偏压导体30处。差分放大器302的输出系提供被耦合至电容器327的高阻抗输出。一实施例中,电容器327系为一堆栈金属电容器。一实施例中,电容器327系为一电源供给电压耦合p频道金属氧化半导体电容器。其它实施例中,电容器327可为任何适当电容器,如电压相依电容器。
操作时,晶体管318的栅极接收参考电压VREF,而晶体管316的栅极接收电压信号VSQ。晶体管316及318的差分对系识别该被接收信号间差异,使晶体管316及318的一系被施加偏压来传导较多电流,而另一者系被施加偏压来传导较少电流。若晶体管318被施加偏压来传导较多电流,则流经晶体管318的电流系大于流经晶体管316的电流。电流镜晶体管320及322系系被施加偏压来传导较多电流,而尾端电流偏压VTC系被改变至高电压电位。若晶体管316被施加偏压来传导较多电流,则流经晶体管316的电流系大于流经晶体管318的电流。电流镜晶体管320及322系系被施加偏压来传导较少电流,而尾端电流偏压VTC系被放电至低电压。箝位电路326系箝位尾端电流偏压VTC的下限,及设定输出信号OUTPUT1及OUTPUT2振幅的上限。
图6系为描述箝位电路400的一实施例图标。箝位电路400包含电阻器402及具有串接二极管相连箝位结构的n频道金属氧化半导体晶体管404及406。其它实施例中,箝位电路可具有任何适当数量晶体管或任何适当类型晶体管。
一实施例中,箝位电路400系被用于取代图4的放大器电路200中的箝位电路226。一实施例中,箝位电路400系被用于取代图5的放大器电路300中的箝位电路326。
晶体管404的漏极-源极路径一侧系被电子耦合至尾端电流偏压导体30。晶体管404的漏极-源极路径另一侧系经由功率传导路径32被电子耦合至晶体管406的栅极及漏极-源极路径一侧及电源供给电压VDD。晶体管406的漏极-源极路径另一侧系经由传导路径408被电子耦合至晶体管404的栅极及电阻器402的一终端。电阻器402的另一终端系被电子耦合至参考如接地410。
晶体管406系为经由传导路径408提供栅极偏压至晶体管404的栅极的二极管相连晶体管。电阻器402系提供高电阻值。当尾端电流偏压VTC降低时,晶体管404系箝位该尾端电流偏压VTC至电源供给电压VDD减去晶体管404的阈值电压及晶体管406的阈值电压总和。该串接二极管相连箝位结构系有助于消除稳定状态处或附近的干扰。
图7系为描述电压控制振荡器500的一实施例中的振幅控制电路524的一实施例图标。电压控制振荡器500包含一电压控制振荡器核心522及振幅控制电路524。电压控制振荡器核心522系经由输出导体526及528及尾端电流偏压导体530被电子耦合至振幅控制电路524。同时,电压控制振荡器核心522及振幅控制电路524系经由功率传导路径532被电子耦合至电源供给电压VDD。
振幅控制电路524系经由输出导体526及528接收来自电压控制振荡器核心522的差分输出信号。该差分输出信号彼此振荡异相。各差分输出信号系偏压晶体管差分对中的一晶体管。晶体管的差分对系传导与该差分输出信号振幅相关的电流。被该晶体管差分传导的电流系被与可程序参考电压比较来控制电压控制振荡器核心522的尾端电流及该差分输出信号的振幅。其它实施例中,振幅控制电路524可被用于任何适当电路来控制被接收自该电路的信号振幅。
电压控制振荡器核心522包含n频道金属氧化半导体变抗器534及536,电感器538及540,及p频道金属氧化半导体晶体管542,544及546。变抗器534的栅极系经由控制信号路径548被电子耦合至变抗器536的栅极。变抗器534的漏极及源极系经由输出导体526被一起电子耦合至电感器538的一终端。同时,变抗器536的漏极及源极系经由输出导体528被一起电子耦合至电感器5540的一终端。电感器538的另一终端系经由共同模式信号路径550被一起电子耦合至电感器5540的另一终端。
变抗器534及536及电感器538及540系以变抗器534及536的电容值及电感器538及540的电感值为基础以共振频率振荡。变抗器534及536的电容值系被控制信号路径548上的控制电压VCNTRL控制。控制电压VCNTRL系经由变抗器534及536控制电压控制振荡器核心522的振荡频率。共同模式电压VCM系被提供偏压于共同模式信号路径550上。晶体管542,544及546系提供负电阻来消除变抗器534及536及电感器538及540所出现的能量损失,并设定输出信号OUTPUT1及OUTPUT2的振幅于输出导体526及528上。
变抗器534的漏极及源极系经由输出导体526被电子耦合至晶体管542的漏极-源极路径及晶体管544的栅极。变抗器536的漏极及源极终端系经由输出导体528被电子耦合至晶体管544的漏极-源极路径及晶体管542的栅极。同时,晶体管542及晶体管544的漏极-源极路径系经由尾端电流传导路径552被电子耦合至晶体管546的漏极-源极路径。晶体管546的漏极-源极路径另一侧经由功率传导路径532被电子耦合至电源供给电压VDD。晶体管546的栅极经由尾端电流偏压导体530被电子耦合至振幅控制电路524。
电压控制振荡器核心522系振荡分别提供振荡差分输出信号OUTPUT1及OUTPUT2于输出导体526及528上。一部份振幅控制电路524被耦合至晶体管546来形成提供尾端电流偏压VTC于尾端电流偏压导体530上的电流镜结构。包含尾端电流偏压VTC的该电流镜结构系控制流经晶体管546的电流量。流经晶体管546的电流系被提供至变抗器534及536及电感器538及540来取代损失能量,并设定输出信号OUTPUT1及OUTPUT2的振幅。
电压控制振荡器核心522的操作中,当输出信号OUTPUT1相对高于输出信号OUTPUT2时,晶体管544系被施加偏压来传导较少电流,而晶体管542系被施加偏压来传导较多电流。流经晶体管546的电流系经由晶体管542来对输出导体526充电。输出导体526上的输出信号OUTPUT1振幅系与流经晶体管546的电流振幅相关。较大电流振幅系提供较大输出信号OUTPUT1振幅。较小电流振幅系提供较小输出信号OUTPUT1振幅。
当电压控制振荡器核心522振荡时,输出导体526系放电而输出导体528系充电来提供相对输出信号OUTPUT2的低输出信号OUTPUT1。晶体管544系被施加偏压来传导较多电流,而晶体管542系被施加偏压来传导较少电流。流经晶体管546的电流系经由晶体管544来对输出导体528充电。输出导体528上的输出信号OUTPUT2振幅系与流经晶体管546的电流相关。较大电流振幅系提供较大输出信号OUTPUT2振幅。较小电流振幅系提供较小输出信号OUTPUT2振幅。回授回路中,振幅控制电路524接收输出信号OUTPUT1及OUTPUT2,并提供尾端电流偏压VTC及流经晶体管546的电流,其设定输出信号OUTPUT1及OUTPUT2的振幅。
为了接收输出信号OUTPUT1及OUTPUT2,振幅控制电路524包含直流阻隔电容器554及556,其被耦合至晶体管558及560的n频道金属氧化半导体差分对及被耦合至n频道金属氧化半导体晶体管566的电阻器562及564。电容器554的一侧或终端系经由输出导体526被电子耦合至电压控制振荡器核心522,而电容器556的一侧或终端系经由输出导体528被电子耦合至电压控制振荡器核心522。电容器554另一终端系经由传导路径568被电子耦合至晶体管558的栅极及电阻器562的一终端。电容器556另一终端系经由传导路径570被电子耦合至晶体管560的栅极及电阻器564的一终端。电阻器562及564另一终端系经由传导路径572被电子耦合至晶体管566的栅极及漏极-源极路径的一侧。晶体管566的漏极-源极路径的另一侧系被电子耦合至参考如接地574。
晶体管558及560的漏极-源极路径系经由传导路径580被电子耦合于一侧,而经由传导路径576被电子耦合于另一侧。传导路径576系被电子耦合至参考如接地578。
输出信号OUTPUT1及OUTPUT2的交流(AC)组成系通过电容器554及556至晶体管558及560的栅极。电容器554系阻隔输出导体526上的输出信号OUTPUT1的直流组成,而电容器556系阻隔输出导体528上的输出信号OUTPUT2的直流组成。晶体管558的栅极系经由传导路径568接收输出信号OUTPUT1的交流组成,而晶体管560的栅极系经由传导路径570接收输出信号OUTPUT2的交流组成。
晶体管566系为提供直流电压VDC于传导路径572上的二极管相连晶体管。晶体管566系被施加接近阈值的偏压来提供阈值电压附近当作传导路径572上的直流电压VDC。传导路径572上的直流电压VDC系经由电阻器562及564被提供于传导路径568及570上。传导路径568上的输出信号OUTPUT1交流组成系于经由电阻器562被提供的电压附近振荡,而传导路径570上的输出信号OUTPUT2交流组成系于经由电阻器564被提供的电压附近振荡。
输出信号OUTPUT1及OUTPUT2的交流组成系彼此异相。当传导路径568上的信号相对于传导路径570上的信号转变为高时,晶体管560系被施加偏压来传导经由传导路径580所提供的较少电流,而晶体管558系被施加偏压来传导经由传导路径580所提供的较多电流。电流流经晶体管558至传导路径576及参考578。当传导路径568上的信号相对于传导路径570上的信号转变为低时,晶体管558系被施加偏压来传导经由传导路径580所提供的较少电流,而晶体管560系被施加偏压来传导经由传导路径580所提供的较多电流。电流流经晶体管560至传导路径576及参考578。一实施例中,输出信号OUTPUT1及OUTPUT2的交流组成本质上系对称且彼此呈180度异相者,晶体管558系被施加偏压约一半时间传导较多电流,而晶体管560系被施加偏压另一半时间传导较多电流。
振幅控制电路524包含一电容器582,一n频道金属氧化半导体晶体管584,p频道金属氧化半导体晶体管586及587,及一电流限制装置581。晶体管558及560系经由传导路径580被电子耦合至电容器582的一侧或终端,晶体管584的栅极,及晶体管586的漏极-源极路径的一侧。晶体管586的漏极-源极路径的另一侧系经由功率传导路径532被电子耦合至电源供给电压VDD,而电容器582的另一终端系被电子耦合至参考如接地588。
晶体管586系为提供可程序电流量至电容器582及晶体管558及560的电流镜一部份。被晶体管558及560传导的电流量系与各晶体管558及560上的偏压强度及持续时间相关,其系与输出信号OUTPUT1及OUTPUT2的振幅相关。若经由晶体管586所提供的可程序电流量大于被晶体管558及560传导的电流量,则电容器582充电至较高电压。若经由晶体管586所提供的可程序电流量小于被晶体管558及560传导的电流量,则电容器582放电至较低电压。传导路径580上的最终信号系藉由电容器582滤波及集成来提供接近直流电压于晶体管584栅极处的传导路径580。传导路径580上的接近直流电压系与输出信号OUTPUT1及OUTPUT2的振幅相关。
晶体管584系被传导路径580上的电压信号施加偏压。晶体管584的漏极-源极路径的一侧系经由传导路径583被电子耦合至电流限制装置581的一终端。晶体管584的漏极-源极路径的另一侧系经由尾端电流偏压导体530被电子耦合至晶体管546的栅极及晶体管587的栅极及漏极-源极路径的一侧。晶体管587的漏极-源极路径的另一侧系经由功率传导路径532被电子耦合至电源供给电压VDD,而电流限制装置581的另一终端系被电子耦合至参考如接地585。
晶体管587及546系以电流镜结构来耦合。传导路径580上的电压信号系对晶体管584施加偏压来控制经由晶体管587供应的电流量及尾端电流偏压导体530上的尾端电流偏压VTC振幅。经由晶体管587被供应的电流量系经由晶体管546被映像及提供至电压控制振荡器核心522其它处来设定输出信号OUTPUT1及OUTPUT2的振幅。电流限制装置581系形成经由晶体管587被供应的电流上限,其形成经由晶体管546被供应的电流上限及输出信号OUTPUT1及OUTPUT2的振幅上限。电流限制装置581可为任何适当电流限制装置,如电阻器。
振幅控制电路24包含一p频道金属氧化半导体晶体管,一n频道金属氧化半导体晶体管594,一电流源596及一电阻器592。晶体管586及590系以电流镜结构来耦合。晶体管586的栅极系经由传导路径591被电子耦合至晶体管590的栅极及漏极-源极路径的一侧及晶体管594的漏极-源极路径的一侧。晶体管590的漏极-源极路径的另一侧系经由功率传导路径532被电子耦合至电源供给电压VDD,而晶体管594的漏极-源极路径的另一侧系被电子耦合至参考如接地600。一实施例中,所有574,578,585及600处的参考均为相同电压。一实施例中,所有574,578,585及600处的参考均被电子耦合接地。
晶体管594的栅极系经由传导路径602被电子耦合至电流源596的一侧及电阻器592的一终端。电流源596的另一侧系经由功率传导路径532被电子耦合至电源供给电压VDD,而电阻器592的另一终端经由传导路径572被电子耦合至晶体管566的栅极及漏极-源极路径。
电流源596系提供流经电阻器592及晶体管566的电流至参考574。流经电阻器592及晶体管566的电流系创造电压VRG于传导路径602上。晶体管566系为提供直流电压VDC于传导路径572上的二极管相连晶体管。电压VRG等于直流电压VDC加上跨越电阻器592的电压,且与电阻器592的电阻值成正比。
一实施例中,电阻器592系为多晶硅电阻器且来自电流源596的电流系被产生自藉由电流漏入多晶硅电阻器分割的带隙参考电压。电阻器592的电阻值及电流漏入多晶硅电阻器的电阻值系一起改变来确保处理,电压及温度改变时的跨越电阻器592的固定电压。一实施例中,电阻器592系为如类似第二及三图的可程序电阻器的可程序电阻器的一变阻器,而电阻器592的电阻值系被变异来改变电压VRG。一实施例中,电阻器592系具有一固定电阻值,而流经电流源596的电流系被变异来改变电压VRG。
晶体管590及586系以电流镜结构来耦合。偏压VRG系对晶体管594施加偏压来传导经由晶体管590及594的电流至参考600。经由晶体管590的电流系经由晶体管586被映像及供应至电容器582及晶体管558及560。
若经由晶体管586所供应的电流大于被晶体管558及560传导的电流,则电容器582充电至较高电压。晶体管584栅极处的较高电压系对晶体管584施加偏压来传导较多电流及提供较大电流至电压控制振荡器核心22。电压控制振荡器核心225中的较大电流系增加输出信号OUTPUT1及OUTPUT2的振幅,其增加被晶体管558及560传导的电流量。
若经由晶体管586所供应的电流小于被晶体管558及560传导的电流,则电容器582放电至较低电压。晶体管584栅极处的较低电压系对晶体管584施加偏压来提供较小电流至电压控制振荡器核心22。电压控制振荡器核心225中的较小电流系降低输出信号OUTPUT1及OUTPUT2的振幅,其降低被晶体管558及560传导的电流量。稳定状态中,被晶体管558及560传导的平均直流电流系等于经由晶体管586所供应的电流。
输出信号OUTPUT1及OUTPUT2的振幅,如峰值对峰值振幅系藉由调整流经由晶体管586的参考电流IREF来设定。若参考电流IREF被降低,则输出信号OUTPUT1及OUTPUT2的振幅系被降低。此降低被晶体管558及560传导的电流。若参考电流IREF被增加,则输出信号OUTPUT1及OUTPUT2的振幅系被增加。此增加被晶体管558及560传导的电流。
参考电流IREF系藉由调整电阻器592的电阻值来设定。若电阻器592的电阻值被增加,则电压VRG系增加对晶体管594施加偏压来传导较多电流,其增加参考电流IREF。若电阻器592的电阻值被降低,则电压VRG系降低对晶体管594施加偏压来传导较少电流,其降低参考电流IREF。提高电阻器592的电阻值系增加参考电流IREF及输出信号OUTPUT1及OUTPUT2的振幅,而降低电阻器92的电阻值系降低参考电流IREF及输出信号OUTPUT1及OUTPUT2的振幅。
图8系为描述振幅控制电路24的一实施例(图1显示)的开放回路交流响应600图标。振幅控制电路24的图标实施例包含取代放大器电路89的图4的放大器电路200。交流响应600包含一增益曲线602及一相位曲线604。增益曲线602系绘制增益对频率响应,而相位曲线604系绘制相位对频率响应。606处的增益系以分贝(Db)为单位沿y轴被绘制,而608处的增益系以度为单位沿y轴被绘制。610处的频率系以对数度量的赫兹(HZ)为单位沿x轴被绘制。
相位边际系为振幅控制电路24稳定性的一测量方法。相位边际系为1的增益处的相位及负180度相位间的相位差。于612处,增益曲线602系与被标示为614的1或0分贝的增益交叉。约10MHZ的交叉频率系于616处被追踪至相位曲线604。于618处,相位曲线604系于被标示为620的负107度相位处的该被追踪频率交叉。负107度及负180度间的差异系为正73度的相位边际,其指出振幅控制电路24很稳定。
表I包含具有放大器电路200的振幅控制电路24一实施的各种处理,电压及温度(PVT)情况的时间域结果。五个处理被包含于时间域结果且被标示为TT,FF,SS,FS及SF处理。电压系从1.08伏特被改变为1.32伏特,或1.2伏特加或减百分的10。温度包含摄氏0度,75度及125度。
表I
时间域结果(P;V;T) | VR92(mV) | 被选择振幅-A(mV) | 振荡振幅-A(mV) | 变异 |
TT;1.2V; 75℃ | 141 | 200 | 201 | ~±1.5% |
FF;1.32V;0℃ | 202 | |||
SS;1.08V;125℃ | 197 | |||
FS;1.2V; 75℃ | 196 | |||
SF;1.2V; 75℃ | 202 | |||
FF;1.08V;125℃ | 196 | |||
SS;1.32V;0℃ | 203 |
电阻器92(图1显示)系被设定获得141毫伏特的跨越电阻器92(VR92)的电压及200毫伏特的选择振幅-A。输出信号OUTPUT1及OUTPUT2的最终振荡振幅-A系介于低约196毫伏特及高约203毫伏特,或约正负1.5百分比变异间。
表II包含具有放大器电路200的振幅控制电路24一实施的处理,电压,温度,带隙(BG)电压的变异及电阻器92的变异的稳定性分析结果。带隙电压系被用来提供电流源96(图1显示)。三个处理被包含于稳定性分析结果且被标示为TT,FF及SS处理。电压系从1.08伏特被改变为1.32伏特,或1.2伏特加或减百分的10。温度包含摄氏0度,75度及125度。同时,带隙电压变异包含0百分比,加5百分比,及减5百分比,而电阻器92的变异系被标示为RN,RL及RH电阻器。
表II
稳定性分析(P;V;T;BG;R) | 开放回路增益(dB) | 相位边际 | 封闭回路频宽(MHz) |
TT;1.2V; 75℃; BG 0%:RN | 46 | 81° | 17 |
FF;1.32V;0℃;BG+5%:RL | 52 | 82° | 21 |
SS;1.08V;125℃;BG-5%:RH | 48 | 73° | 18 |
开放回路增益范围系从46dB至52dB。相位边际范围系从73度至82度,而封闭回路频宽(BW)变化于17及21百万赫兹(MHZ)间。
第九A及B图系为描述包含放大器电路200(图4显示)的振幅控制电路24一实施例开始时的瞬时响应图标。图9A系为描述702处的参考电压VREF,704处的电压信号VSQ,及706处的尾端电流偏压VTC的图标700。电压702,704及706系以沿y轴的伏特(V)单位,沿x轴的秒(S)的时间单位针对时间来绘制。图9B系为描述各差分输出信号OUTPUT1及OUTPUT2的峰值对峰值电压摆动图标800。曲线802及804系概略画出峰值对峰值电压摆动的电压包络。曲线802系概略画出最大电压,而曲线804系概略画出最小电压。曲线802及804系系以沿y轴的伏特(V)单位,沿x轴的秒(S)的时间单位针对时间来绘制。
激活时,电压控制振荡器核心22并不振荡,而晶体管58及60被施加约阈值电压VT来传导流经电阻器82的少量电流。最终电压信号VSQ704于708处约为900毫伏特。参考电压VREF于710处被设定为约600毫伏特。
放大器电路200提供尾端电流偏压VTC706,其于712处系被箝位电路226箝位至620毫伏特电压。尾端电流偏压VTC706于712处系对晶体管406施加偏压来提供流经晶体管406至电压控制振荡器核心22剩余者的最大电流。电压控制振荡器核心22于806处开始振荡并提供输出信号OUTPUT1及OUTPUT2的峰值对峰值电压摆动的最大电压。曲线802系标示约1.2伏特的峰值对峰值电压摆动的最大电压,而曲线804系标示约负600毫伏特的峰值对峰值电压摆动的最小电压。峰值对峰值电压摆动系约正或负900毫伏特或约1.8伏特,从负600毫伏特至正1.2伏特。
输出信号OUTPUT1及OUTPUT2系被提供至振幅控制电路24及晶体管58及60以增加流经晶体管58及60的电流。被增加的电流系降低电压信号VSQ704朝向参考电压702。一旦电压信号VSQ704大于参考电压702,则放大器电路200系提供低尾端电流偏压VTC706至提供大电流给电压控制振荡器核心22剩余者的晶体管406。大电流可维持输出信号OUTPUT1及OUTPUT2的大峰值对峰值摆动,其被提供至晶体管58及60以进一步降低电压信号VSQ704朝向参考电压702。
于714处,当电压信号VSQ704接近参考电压VREF702,如激活后介于500毫微秒及1.2微秒时,放大器电路200系提供逐增低尾端电流偏压VTC706。714处的该逐增低尾端电流偏压VTC706系对晶体管406施加偏压来提供降低电流至电压控制振荡器核心22。于808处,该降低电流系降低输出信号OUTPUT1及OUTPUT2的峰值对峰值电压摆动及振幅。808处的该被降低输出信号OUTPUT1及OUTPUT2的峰值对峰值电压摆动系被提供至晶体管58及60来降低流经晶体管58及60的电流。
当电压信号VSQ704于716处与参考电压VREF702交叉时,放大器电路200系于718处提供较大及逐增尾端电流偏压VTC706。718处的该较大及逐增尾端电流偏压VTC706系对晶体管406施加偏压来提供降低电流至电压控制振荡器核心22。该降低电流系于810处降低输出信号OUTPUT1及OUTPUT2的峰值对峰值电压摆动及振幅。810处的该被降低输出信号OUTPUT1及OUTPUT2的峰值对峰值电压摆动及振幅系被提供至晶体管58及60来降低流经晶体管58及60的电流,及于约与参考电压VREF702相同电平处停止降低电压信号VSQ704。
稳定状态中,电压信号VSQ704约为被标示为720与参考电压VREF702相同的电平,而放大器电路200系于722处提供尾端电流偏压VTC706。722处的尾端电流偏压VTC706系对晶体管406施加偏压于812处提供电流至提供输出信号OUTPUT1及OUTPUT2的峰值对峰值电压摆动及振幅的电压控制振荡器核心22。812处的输出信号OUTPUT1及OUTPUT2的峰值对峰值电压摆动系被提供至晶体管58及60来提供可维持电压信号VSQ704约与参考电压VREF702相同电平的电流。
812处,曲线802系标示约400毫伏特的峰值对峰值电压摆动的最大电压,而812处,曲线804系标示约0伏特的峰值对峰值电压摆动的最小电压。812处的峰值对峰值电压摆动系约正或负200毫伏特或约400毫伏特,从0至400毫伏特。
虽然特定实施例已在此被描绘及说明,但熟练技术人士应了解只要不偏离本发明范围,各种替代及/或相等实施均可作该被显示及说明特定实施例的替代。此申请书预期涵盖在此被讨论的特定实施例任何改良或变异。因此,预期本发明仅受权利要求及其同等者的限制。
Claims (39)
1.一种振幅控制电路,包含:
一第一电路,配置用以接收差分信号并以该差分信号振幅为基础提供一第一信号;
一第二电路,配置用以接收偏压信号并以该偏压信号为基础提供一第二信号;及
一第三电路,配置用以提供偏压至该第一电路及提供该偏压信号至该第二电路,其中该偏压信号乃设定用以提供该差分信号的选择振幅。
2.如权利要求1所述的振幅控制电路,其中该第三电路包含一多晶硅电阻器。
3.如权利要求2所述的振幅控制电路,其中该多晶硅电阻器系配置用来接收电流以提供作为该偏压信号部份的跨越该多晶硅电阻器的电压。
4.如权利要求1所述的振幅控制电路,其中该第三电路包含配置用来调整该偏压信号的一可程序电阻器。
5.如权利要求4所述的振幅控制电路,其中该可程序电阻器接收电流以提供作为该偏压信号部份的跨越该可程序电阻器的电压。
6.如权利要求1所述的振幅控制电路,其中该第三电路包含具有一多晶硅电阻器的一带隙参考的一电流源。
7.如权利要求1所述的振幅控制电路,其中该第一电路包含配置用来经该第三电路而约以阈值电压施加偏压的一差分对晶体管。
8.如权利要求1所述的振幅控制电路,其中该第二电路包含经配置而藉该偏压信号施加偏压来传导流经电阻器的电流及提供该第二信号的一晶体管。
9.如权利要求1所述的振幅控制电路,其中该第二电路包含经配置而藉该偏压信号施加偏压来传导流经电流镜的电流及提供该第二信号的一晶体管。
10.如权利要求1所述的振幅控制电路,包含一第四电路,其经配置而接收该第一信号及该第二信号,并以该第一信号及该第二信号间的差异为基础提供一第三信号,其中该第三信号控制流经电流镜的电流以设定该差分信号的振幅。
11.如权利要求10所述的振幅控制电路,其中该第四电路包含配置用以限制流经该电流镜的电流的一电流限制装置。
12.如权利要求1所述的振幅控制电路,包含一差分放大器,其经配置而接收该第一信号及该第二信号,并以该第一信号及该第二信号间的差异为基础提供一第三信号,其中该第三信号控制该差分放大器的振幅。
13.如权利要求1所述的振幅控制电路,包含具有一箝位电路的一差分放大器,其中该差分放大器乃配置用以接收该第一信号及该第二信号,并以该第一信号及该第二信号间的差异为基础提供一第三信号,该箝位电路乃配置用以限制该第三信号的低值。
14.如权利要求1所述的振幅控制电路,包含具有配置用以接收该第一信号的一输入的一差分放大器,其中该差分放大器乃配置为在该输入处具有一主极点。
15.如权利要求1所述的振幅控制电路,包含具有配置用以提供一第三信号的一输出的一差分放大器,其中该差分放大器乃配置为在该输出处具有一主极点。
16.一种电压控制振荡器,包含:
一第一电路,配置用以提供振荡差分信号;
一第二电路,配置用以接收该振荡差分信号,并以该振荡差分信号振幅为基础来提供一第一信号;
一第三电路,配置用以接收该第一信号及一参考信号,并以该第一信号及该参考信号的比较为基础来提供一第二信号;及
一第四电路,配置用以提供该差分信号至该第三电路及提供一直流偏压至该第二电路,其中该参考信号乃经调整而提供该振荡差分信号的选择振幅。
17.如权利要求16所述的电压控制振荡器,其中该第四电路提供可调整该参考信号的一可调整信号,其中该可调整信号经度量调节而用于低电压操作。
18.如权利要求16所述的电压控制振荡器,其中该第四电路提供可调整该参考信号的一可调整信号,其中该可调整信号大约等于该振荡差分信号的选择振幅的平方根。
19.如权利要求16所述的电压控制振荡器,其中该参考信号为经由电阻器提供的参考电压及经由电流镜提供的参考电流的其一。
20.如权利要求16所述的电压控制振荡器,其中该第一电路包含配置用来藉该第二信号施加偏压来提供电流至该第一电路的一晶体管。
21.如权利要求16所述的电压控制振荡器,其中该第一电路包含一尾端电流晶体管,而该第三电路包含一电流镜晶体管,其中该尾端电流晶体管及该电流镜晶体管乃配置于电流镜中提供电流至该第一电路。
22.一种振幅控制电路,包含:
一第一电路,配置用以接收一第一信号及一第二信号,并以该第一信号及该第二信号的振幅为基础提供一第三信号;
一第二电路,配置用以接收偏压信号,并以该偏压信号为基础提供一第四信号;
一第三电路,配置用以接收该第三信号及该第四信号,及提供一第五信号来控制该第一信号及该第二信号的振幅;及
一第四电路,包含可程序化的电阻器,其程序化至一选择电阻值提供跨越该可程序电阻器的选择电压以获得该第一信号及该第二信号的选择振幅,其中该第四电路乃配置用以提供该偏压信号至该第二电路,而跨越该可程序电阻器的电压为该偏压信号的一部份。
23.如权利要求22所述的振幅控制电路,其中该跨越该可程序电阻器的电压等于该第一信号及该第二信号的选择振幅的平方根。
24.如权利要求22所述的振幅控制电路,其中该第一信号及该第二信号为异相振荡信号。
25.如权利要求22所述的振幅控制电路,其中该第四电路包含一二极管连接晶体管,配置用以提供约为阈值电压的偏压至该第一电路,而该偏压信号包含该偏压加上跨越该可程序电阻器的选择电压。
26.如权利要求25所述的振幅控制电路,其中该第二电路包含经配置而传导流经电阻器的电流以提供该第四信号的一晶体管。
27.如权利要求25所述的振幅控制电路,其中该第二电路包含经配置而传导流经电流镜的电流以提供该第四信号的一晶体管。
28.一种振幅控制电路,包含:
以信号振幅为基础提供第一信号的装置;
提供偏压电压至提供第一信号的该装置的装置;
提供包含该偏压电压的偏压信号的装置;
调整该偏压信号以提供该信号的选择振幅的装置;及
以该偏压信号为基础提供第二信号的装置。
29.如权利要求28所述的振幅控制电路,其中该调整装置包含:
供应电流至电阻器网络的装置;及
切换进及出该电阻器网络的电阻组件的装置。
30.如权利要求28所述的振幅控制电路,包含:
比较该第一信号及该第二信号以获得输出的装置;及
以该输出为基础设定该信号振幅的装置。
31.如权利要求30所述的振幅控制电路,其中该比较装置包含:
限制该输出的装置。
32.如权利要求30所述的振幅控制电路,其中设定该振幅的该装置包含:
传导流经电流镜的电流的装置。
33.一种控制信号振幅的方法,包含:
于第一电路处接收一偏压电压及差分信号;
以该接收差分信号振幅为基础提供一第一信号;
于第二电路处接收包含该偏压电压的一偏压信号;及
以该偏压信号为基础提供一第二信号。
34.如权利要求33所述的方法,包含:
比较该第一信号及该第二信号;及
以该比较为基础提供一第三信号来控制该差分信号振幅。
35.如权利要求33所述的方法,包含:
选择电阻器的电阻值;及
以该偏压电压及该选择电阻值为基础提供该偏压信号。
36.如权利要求35所述的方法,其中提供该偏压信号包含:
提供电流至该电阻器。
37.如权利要求33所述的方法,其中接收偏压及差分信号包含:
阻隔该差分信号的直流组成;及
于差分晶体管对处接收该差分信号的交流组成。
38.如权利要求33所述的方法,其中提供该第二信号包含:
对晶体管施加偏压来控制流经电阻器的电流。
39.如权利要求33所述的方法,其中提供该第二信号包含:
对晶体管施加偏压来控制流经电流镜的电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/890,764 US7061337B2 (en) | 2004-07-14 | 2004-07-14 | Amplitude control circuit |
US10/890764 | 2004-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1728547A true CN1728547A (zh) | 2006-02-01 |
CN100592624C CN100592624C (zh) | 2010-02-24 |
Family
ID=35598861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200510084824A Expired - Fee Related CN100592624C (zh) | 2004-07-14 | 2005-07-14 | 振幅控制电路与电压控制振荡器及控制信号振幅的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7061337B2 (zh) |
CN (1) | CN100592624C (zh) |
DE (1) | DE102005032996A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101636911B (zh) * | 2007-01-31 | 2012-04-18 | 英特尔公司 | Vco幅度控制 |
CN111352463A (zh) * | 2018-12-20 | 2020-06-30 | 三星电机株式会社 | 电流控制装置 |
CN112468147A (zh) * | 2019-09-09 | 2021-03-09 | 亚德诺半导体国际无限责任公司 | 具有电流再循环的差分箝位电路 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8089353B2 (en) * | 2006-08-05 | 2012-01-03 | Min Ming Tarng | 4Less—Xtaless, capless, indless, dioless TSOC design of SOC or 4Free—Xtalfree, capfree, indfree, diofree TSOC design of SOC |
US7876188B2 (en) * | 2006-11-06 | 2011-01-25 | Tang System | Green technologies: the killer application of EMI-free on-chip inductor |
US20090146751A1 (en) * | 2007-12-05 | 2009-06-11 | Mobius Microsystems, Inc. | Clock, Frequency Reference, and Other Reference Signal Generator |
US8095813B2 (en) * | 2004-03-22 | 2012-01-10 | Integrated Device Technology, Inc | Integrated circuit systems having processor-controlled clock signal generators therein that support efficient power management |
EP1672799B1 (en) * | 2004-12-17 | 2008-03-19 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
JP2007251228A (ja) * | 2006-03-13 | 2007-09-27 | Toshiba Corp | 電圧制御発振器、動作電流調整装置、および、電圧制御発振器の動作電流調整方法 |
JP2007266700A (ja) * | 2006-03-27 | 2007-10-11 | Toshiba Corp | 電圧制御発振器、および、電圧制御発振器の調整回路 |
KR101208565B1 (ko) * | 2006-07-04 | 2012-12-06 | 삼성전자주식회사 | 높은 개시 이득과 함께 위상 노이즈 및 지터를 줄일 수 있는 전압 제어 발진기 및 그 방법 |
DE102006032276B4 (de) * | 2006-07-12 | 2011-10-27 | Infineon Technologies Ag | Amplitudenregelungsschaltung |
US8208596B2 (en) * | 2007-01-17 | 2012-06-26 | Sony Corporation | System and method for implementing a dual-mode PLL to support a data transmission procedure |
US7791368B2 (en) * | 2007-02-06 | 2010-09-07 | Agere Systems Inc. | Method and apparatus for regulating a power supply of an integrated circuit |
US8081011B2 (en) * | 2007-02-06 | 2011-12-20 | Agere Systems | Method and apparatus for regulating a power supply of an integrated circuit |
US20080211590A1 (en) * | 2007-03-01 | 2008-09-04 | Stephen Wu | Method and system for a varactor-tuned voltage-controlled ring oscillator with frequency and amplitude calibration |
US7541872B2 (en) * | 2007-07-09 | 2009-06-02 | Texas Instruments Incorporated | Startup circuit for subregulated amplifier |
US7978017B2 (en) * | 2007-12-05 | 2011-07-12 | Integrated Device Technology, Inc. | Control voltage generator for a clock, frequency reference, and other reference signal generator |
US20090146748A1 (en) * | 2007-12-05 | 2009-06-11 | Mobius Microsystems, Inc. | Amplitude Controller for a Clock, Frequency Reference, and Other Reference Signal Generator |
US20090146750A1 (en) * | 2007-12-05 | 2009-06-11 | Mobius Microsystems, Inc. | Common Mode Controller for a Clock, Frequency Reference, and Other Reference Signal Generator |
US8093958B2 (en) * | 2007-12-05 | 2012-01-10 | Integrated Device Technology, Inc. | Clock, frequency reference, and other reference signal generator with a controlled quality factor |
US7863989B2 (en) * | 2008-03-10 | 2011-01-04 | Spectra Linear, Inc. | Replica-bias automatic gain control |
US7834709B2 (en) * | 2008-10-03 | 2010-11-16 | Plx Technology, Inc. | Circuit for voltage controlled oscillator |
JP5176971B2 (ja) * | 2009-01-15 | 2013-04-03 | 富士通株式会社 | 直流電位生成回路、多段回路、及び通信装置 |
US20100201451A1 (en) * | 2009-02-06 | 2010-08-12 | Stephen Wu | Method and system for frequency calibration of a voltage controlled ring oscillator |
US8159308B1 (en) | 2009-04-20 | 2012-04-17 | Marvell International Ltd. | Low power voltage controlled oscillator (VCO) |
TW201044791A (en) * | 2009-04-24 | 2010-12-16 | Integrated Device Tech | Clock, frequency reference, and other reference signal generator with frequency stability over temperature variation |
US8164159B1 (en) | 2009-07-18 | 2012-04-24 | Intergrated Device Technologies, inc. | Semiconductor resonators with electromagnetic and environmental shielding and methods of forming same |
GB2504500A (en) * | 2012-07-31 | 2014-02-05 | Toumaz Microsystems Ltd | Amplitude control for a voltage controlled oscillator of a phase locked loop |
US9547324B2 (en) | 2014-04-03 | 2017-01-17 | Qualcomm Incorporated | Power-efficient, low-noise, and process/voltage/temperature (PVT)—insensitive regulator for a voltage-controlled oscillator (VCO) |
EP3010150A1 (en) * | 2014-10-16 | 2016-04-20 | Stichting IMEC Nederland | Oscillator device |
US9344036B1 (en) * | 2015-02-06 | 2016-05-17 | Qualcomm Incorporated | Voltage-controlled oscillator (VCO) with amplitude control |
KR20220072514A (ko) | 2020-11-25 | 2022-06-02 | 에스케이하이닉스 주식회사 | 주파수 발생 회로 |
US11716089B1 (en) * | 2022-03-16 | 2023-08-01 | Xilinx, Inc. | Delay-tracking biasing for voltage-to-time conversion |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2711027B1 (fr) * | 1993-10-05 | 1995-11-17 | Ebauchesfabrik Eta Ag | Circuit de correction du déphasage et des amplitudes. |
US5714911A (en) * | 1994-11-23 | 1998-02-03 | Analog Devices | Quadrature oscillator having amplitude control means based on a trigonometric identity |
KR100224310B1 (ko) * | 1996-12-05 | 1999-10-15 | 정선종 | 씨모스 전압 제어 발진기 |
US6680655B2 (en) * | 2001-08-01 | 2004-01-20 | Sige Semiconductor Inc. | Automatic gain control for a voltage controlled oscillator |
US6653908B1 (en) * | 2001-10-18 | 2003-11-25 | National Semiconductor Corporation | Oscillator circuit with automatic level control for selectively minimizing phase noise |
FR2840131B1 (fr) * | 2002-05-24 | 2005-04-01 | St Microelectronics Sa | Dispositif de controle d'amplitude pour oscillateur electrique et oscillateur electrique comprenant un tel dispositif |
US6812802B1 (en) * | 2003-04-22 | 2004-11-02 | Freescale Semiconductor, Inc. | Method and apparatus for controlling a voltage controlled oscillator |
-
2004
- 2004-07-14 US US10/890,764 patent/US7061337B2/en active Active
-
2005
- 2005-07-14 CN CN200510084824A patent/CN100592624C/zh not_active Expired - Fee Related
- 2005-07-14 DE DE102005032996A patent/DE102005032996A1/de not_active Ceased
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101636911B (zh) * | 2007-01-31 | 2012-04-18 | 英特尔公司 | Vco幅度控制 |
CN111352463A (zh) * | 2018-12-20 | 2020-06-30 | 三星电机株式会社 | 电流控制装置 |
CN111352463B (zh) * | 2018-12-20 | 2022-07-05 | 三星电机株式会社 | 电流控制装置 |
CN112468147A (zh) * | 2019-09-09 | 2021-03-09 | 亚德诺半导体国际无限责任公司 | 具有电流再循环的差分箝位电路 |
Also Published As
Publication number | Publication date |
---|---|
US20060012447A1 (en) | 2006-01-19 |
CN100592624C (zh) | 2010-02-24 |
DE102005032996A1 (de) | 2006-03-23 |
US7061337B2 (en) | 2006-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1728547A (zh) | 振幅控制电路 | |
CN1297073C (zh) | 电压控制振荡器、无线电通信设备和电压控制振荡的方法 | |
CN1187890C (zh) | 半导体放大器电路与系统 | |
CN1607724A (zh) | Ab类干线-至-干线运算放大器 | |
CN1249918C (zh) | 射频可变增益放大器件 | |
CN1838529A (zh) | 放大电路用偏置电路 | |
CN1134901C (zh) | 高频放大器、发射装置、接收装置及控制放大器状态的方法 | |
CN1574630A (zh) | 高频开关电路和半导体装置 | |
CN1801635A (zh) | 校准电路及其方法 | |
CN1713514A (zh) | 压控振荡器,和pll电路及使用其的无线通信设备 | |
CN1158028A (zh) | 输出电路 | |
CN1671043A (zh) | 高频功率放大器和通信设备 | |
CN1910530A (zh) | 具有温度补偿的晶体管装置和用于温度补偿的方法 | |
CN101078943A (zh) | 一种压控电流源及带有压控电流源的低压差稳压电源 | |
CN1015852B (zh) | 能精密闭环控注入信号幅度的变频级 | |
CN1255936C (zh) | 功率放大器 | |
CN1585263A (zh) | 高频可变增益放大器件、控制器件及变频器件和通讯器件 | |
CN1706106A (zh) | 用于射频下变频的直流微调电路 | |
CN1914795A (zh) | 可变增益电路 | |
CN1338822A (zh) | 可抑制开关噪声的半导体器件、锁相环电路和电荷泵电路 | |
CN1645741A (zh) | 低噪声差动偏置电路以及差动信号处理装置 | |
CN1453940A (zh) | 高频开关、高频开关·放大电路及移动体通信终端 | |
CN1741374A (zh) | 放大装置 | |
CN1181611C (zh) | 环形振荡电路及延迟电路 | |
CN1697197A (zh) | 半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100224 Termination date: 20200714 |
|
CF01 | Termination of patent right due to non-payment of annual fee |