CN1202621C - 可抑制开关噪声的半导体器件、锁相环电路和电荷泵电路 - Google Patents
可抑制开关噪声的半导体器件、锁相环电路和电荷泵电路 Download PDFInfo
- Publication number
- CN1202621C CN1202621C CNB011237104A CN01123710A CN1202621C CN 1202621 C CN1202621 C CN 1202621C CN B011237104 A CNB011237104 A CN B011237104A CN 01123710 A CN01123710 A CN 01123710A CN 1202621 C CN1202621 C CN 1202621C
- Authority
- CN
- China
- Prior art keywords
- transistor
- current
- channel transistor
- power supply
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000002401 inhibitory effect Effects 0.000 title description 10
- 238000005086 pumping Methods 0.000 title 1
- 101710115990 Lens fiber membrane intrinsic protein Proteins 0.000 claims description 40
- 102100026038 Lens fiber membrane intrinsic protein Human genes 0.000 claims description 40
- 239000003990 capacitor Substances 0.000 description 14
- 230000000630 rising effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 5
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 4
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 102100036203 Microfibrillar-associated protein 5 Human genes 0.000 description 2
- 101710147471 Microfibrillar-associated protein 5 Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
一种半导体器件包括：串联在第一电源(AVDD)和第二电源(AVSS)之间的第一和第二输出级晶体管(MP1、MN1)，由推挽操作的结果产生输出信号；接在第一电源(AVDD)和第二电源(AVSS)间的第一晶体管(MN12)；与第一晶体管(MN12)串联的第一恒流源(MN10)；与第一晶体管(MN12)和第一恒流源(MN10)串联的第一特定晶体管(MP10)，其作为电流镜和第一输出级晶体管(MP1)连接；接在第一电源(AVDD)和第二电源(AVSS)间的第二晶体管(MP19)，其控制极输入第二输入信号(DOWNB)；与第二晶体管(MP19)串联的第二恒流源(MP17)；与第二晶体管(MP19)和第一恒流源(MN10)串联的第二特定晶体管(MN21)，作为电流镜与第二输出级晶体管(MN1)连接。
Description
发明领域
本发明涉及一种半导体器件、电荷泵电路和PLL电路，尤其涉及能够抑制开关噪声的半导体器件、电荷泵电路和锁相环电路。
背景技术
作为常规电荷泵电路，日本未决专利申请(JP-A-Heisei 11-339463)公开的技术已经是公知的了。如图1所示，当分别与上升信号输入端10和下降信号输入端11连接的开关晶体管2、3导通或关断时，晶体管2、3上的寄生电容使得恒流晶体管1、4的漏极12、13的电压互不相同。
由于这个原因，当开启信号分别输入到上升信号输入端10和下降信号输入端11时电流值是不同的，这一差别导致了错误信号的产生。
如图2所示，为解决上述问题，通常在恒流晶体管1的漏极和正电源VDD之间接入第一电容器6，在恒流晶体管1的漏极和负电源端VSS之间接入第二电容器7，在恒流晶体管4的漏极和正电源端VDD之间接入第三电容器8，在恒流晶体管4的漏极和负电源端VSS之间接入第四电容器9。
第一电容器6和第二电容器7用于保持开关晶体管2的漏极电压和源极电压基本相等，第三电容器8和第四电容器9用于保持开关晶体管3的漏极电压和源极电压基本相等。这里，所设计的第一电容器6至第四电容器9的电容值比恒流晶体管1和恒流晶体管4的漏极端12、13上的漏极寄生电容要大得多。
因此，当开启信号被分别输入到上升信号输入端10和下降信号输入端11时，能够减少漏极端12、13上的电压变化，从而能够抑制误差电流。
根据上述结构，需要几微微法或几十微微法这样比较大的电容，所带来的问题是电容要占据较大的面积。
还有，没有对引起开关噪声的开关晶体管2和开关晶体管3的寄生电容采取措施，从而没有抑制开关噪声。在上述结构中，开关电压从0到VDD，这个值很高。因此，这样高的电压给寄生电容充电带来了开关噪声。
另外，日本未决专利申请(JP-A-2000-49596)公开了一种在PLL电路中使用的电荷泵电路。该电荷泵电路通过使用电流镜电路，根据频率/相位比较器发出的上升信号发送或关断恒定电流，将恒流源产生的由含有模拟开关的开关电路控制接通或关断并且被电流镜复制的电流经过始终导通的模拟开关回馈给后一级环路滤波器；同样，根据下降信号发送或关断恒定电流，把由含有模拟开关的开关电路控制接通或关断并且被电流镜复制的电流回馈给后一级环路滤波器。
希望电荷泵能够抑制开关噪声。
希望电荷泵能够抑制噪声而不需要较大的面积。
发明内容
本发明是考虑了上述问题而作出的。因此，本发明的一个目的是提供一种能够抑制开关噪声的半导体器件。
本发明的另一个目的是提供一种不需要较大面积的、能够抑制开关噪声的半导体器件。
本发明的又一个目的是提供一种能够抑制开关噪声和补偿电流误差的半导体器件。
本发明还有一个目的是提供一种不需要较大面积的、能够抑制开关噪声和补偿电流误差的半导体器件。
为了实现本发明的上述目的，提供了一种半导体器件，包括：第一和第二输出级晶体管，相互串联在第一电源和第二电源之间，作为推挽操作的结果产生第一输出信号；第三和第四输出级晶体管，相互串联在所述第一电源和所述第二电源之间，作为推挽操作的结果产生第二输出信号；导电类型彼此相反的第一和第二差动晶体管对，它们的控制极分别和第一和第二输入端相连接；第一恒流源，连接在所述第一差动晶体管对的源极和所述第二电源之间，第二恒流源，连接在所述第二差动晶体管对和所述第一电源之间；第一电流镜电路晶体管，连接在所述第一差动晶体管对的一个晶体管的漏极和所述第一电源之间；第二电流镜电路晶体管，连接在所述第二差动晶体管对的一个晶体管的漏极和所述第二电源之间；导电类型彼此相反的第三和第四差动晶体管对，它们的控制极分别和第三和第四输入端相连接；第三恒流源，连接在所述第三差动晶体管对的源极和所述第二电源之间，第四恒流源，连接在所述第四差动晶体管对的源极和所述第一电源之间；第三电流镜电路晶体管，连接在所述第三差动晶体管对的一个晶体管的漏极和所述第一电源之间；以及第四电流镜电路晶体管，连接在所述第四差动晶体管对的一个晶体管的漏极和所述第二电源之间；其中所述第一输出级晶体管和所述第一电流镜电路晶体管组成第一电流镜电路，所述第二输出级晶体管和所述第四电流镜电路晶体管组成第四电流镜电路，所述第三输出级晶体管和所述第三电流镜电路晶体管组成第三电流镜电路，而所述第四输出级晶体管和所述第二电流镜电路晶体管组成第二电流镜电路。
该半导体器件还包括：电流误差补偿电路，在所述推挽操作时对分别流经所述第一和第二输出级晶体管的电流的误差和分别流经所述第三和第四输出级晶体管的电流的误差进行补偿。
该半导体器件还包括：分别和所述第一和第三恒流源并联的第五和第六恒流源；并且其中所述电流误差补偿电路产生一控制信号，该控制信号对应于一参考信号和表示所述第一与第二输出信号之间平均值的信号之间的差值；而所述第五和第六恒流源响应所述控制信号改变送到所述第一和第三差动晶体管对的电流的值。
在该半导体器件中，其中所述第一差动晶体管对中的至少一个晶体管和所述第三差动晶体管对中的至少一个晶体管是MOS型晶体管。
在本发明中，为抑制开关噪声通过使用电流镜构成电荷泵电路。另外为了补偿在充电情况下的电流误差，使用了电流补偿电路。
来自相位比较器的UP、UPB、DOWN、DOWNB信号被输入到差动电路，电流镜电路构成差动电路的负载，所以流经负载的电流被输出到PLL的滤波器。
另外，差动电路的电流误差补偿端补偿上升和下降的电流误差，补偿电流误差的操作是用各滤波器的电容端电压的中间值和参考电压值(ref)进行比较，并将比较结果反馈到电荷泵(共模反馈)。
附图说明
图1是常规电荷泵电路的电路图；
图2是另一个常规电荷泵电路的电路图；
图3是说明常规典型PLL电路的电路图；
图4是说明本发明第一实施例的电荷泵电路的电路图；
图5是说明和本发明第一实施例的电荷泵电路连接的电流误差补偿电路的电路图；
图6是详细说明本发明第一实施例的电流误差补偿电路的电路图。
具体实施方式
以下将参考附图详细说明本发明实施例。
本实施例中的充电电路包括有MOS型晶体管，其根据从PLL(锁相环)电路的频率相位比较器发出的、锁定在输入信号相位的下降指示信号(DOWN)和上升指示信号(UP)经过环路滤波器驱动可变频率振荡器。
首先参考图3说明常规的典型PLL电路。
PLL电路100包括含有电阻和电容的第一或第二环路滤波器120、VCO(电压控制振荡器)130、分频电路140、频率相位检测电路150、电荷泵110等。
滤波器120起低通滤波器的作用，并产生作为控制电压的电容C2的端电压。
分频电路140根据分频比率对VCO 130的振荡信号进行分频，并将所产生的分频信号作为输出信号。
频率相位检测电路150检测输入信号和由分频电路140对VCO130的振荡信号的分频信号之间的频率和相位误差，并根据检测的误差产生上升指示信号(UP)和下降指示信号(DOWN)。
电荷泵110根据上升指示信号(UP)从电源VDD将一定的电流灌入环路滤波器120，并在电容C1、C2中堆积电荷。另外，电荷泵110根据下降指示信号(DOWN)从环路滤波器120泄放一定的电流，泄放累积在电容C1、C2中的电荷并灌入电荷泵110中。
在PLL电路100中，上述系列操作允许输入信号和输出信号中的相位和频率分量互相一致(同步状态)。
以下将参考图4和图5说明本实施例中的电荷泵电路。本实施例中的电荷泵电路被提供给PLL电路用于高速通信。
如图4所示，该电荷泵电路具有上升级部分K1和下降级部分K2。
如图5所示，从电荷泵电路的输出端C和输出端CB(输出端C的反相端)输出的输出信号通过PLL滤波器50输出到VCO。另外，PLL滤波器50是由电阻R和电容器CO组成的低通滤波器。
首先，参考图4说明电荷泵电路的上升级部分K1。
在上升级部分K1中，由N沟道型晶体管MN12、MN13构成的差动放大器和由P沟道型晶体管MP13、MP14构成的差动放大器并联连接。
N沟道型晶体管MN12、MN13构成差动放大器，N沟道型晶体管MN12、MN13的源极互相连接，N沟道型晶体管MN12的栅极和输入端(UP)A1连接，上升指令(UP)信号输入到输入端A1。N沟道型晶体管MN13的栅极和输入端(UPB)A2连接。上升指示(UP)信号的反相信号输入到输入端A2。
在构成恒流源的N沟道型晶体管MN10的源极和低电位侧的电源AVSS连接，其漏极和N沟道型晶体管MN12、MN13的源极连接在一起。用于恒流源的N沟道型晶体管MN10是吸取电流型的晶体管，有10μA的电流通过它。
P沟道型晶体管MP10、MP1构成电流镜电路，起差动放大器MN12、MN13的有源负载的作用。各P沟道型晶体管MP10、MP1的源极与高电位侧的电源AVDD连接。P沟道型晶体管MP1的栅极和N沟道型晶体管MN12的漏极连接、其漏极连接到输出端C。P沟道型晶体管MP10的漏极和N沟道型晶体管MN12的漏极连接，P沟道型晶体管MP10的漏极和栅极连接在一起。
P沟道型晶体管MP11的漏极和N沟道型晶体管MN13的漏极连接，其源极和高电位侧的电源AVDD连接。为使差动放大器MN12、MN13的负载完全相同，P沟道型晶体管MP11的性质和P沟道型晶体管MP10相同。
用于恒流源的N沟道型晶体管MN11的漏极和N沟道型晶体管MN12、MN13的源极连接，其源极和低电位侧的电源AVSS连接。用于恒流源的N沟道型晶体管MN11和图6中的N沟道型晶体管MN26构成电流镜电路。
P沟道型晶体管MP13、MP14构成差动放大器。P沟道型晶体管MP13、MP14的源极连接在一起，P沟道型晶体管MP13的栅极和输入端A1连接，P沟道型晶体管MP14的栅极和输入端A2连接。
用于恒流源的P沟道型晶体管MP12的源极和高电位侧的电源AVDD连接，其漏极和P沟道型晶体管MP13、MP14的源极共同连接在一起。有10μA的电流流经用于恒流源的P沟道型晶体管MP 12。
构成电流镜电路的N沟道型晶体管MN15、MN2起差动放大器MP13、MP14的有源负载的作用。N沟道型晶体管MN15、MN2的各源极和低电位侧的电源AVSS连接。N沟道型晶体管MN2的栅极和P沟道型晶体管MP14的漏极连接，其漏极和输出端CB连接。N沟道型晶体管MN15的漏极和P沟道型晶体管MP14的漏极连接。N沟道型晶体管MN15的栅极和漏极连接在一起。
N沟道型晶体管MN14的漏极和P沟道型晶体管MP13的漏极连接，其源极和低电位侧的电源AVSS连接。为使差动放大器MP13、MP14的负载完全相同，使用的N沟道型晶体管MN14的性质和N沟道型晶体管MN15相同。
以下说明电荷泵电路的下降级部分K2。
在下降级部分K2中，包括N沟道型晶体管MN18、MN19的差动放大器和包括P沟道型晶体管MP18、MP19的差动放大器并联。
N沟道型晶体管MN18、MN19构成差动放大器，N沟道型晶体管MN18、MN19的源极互相连接，N沟道型晶体管MN18的栅极和输入端(DOWN)A3连接。下降指令(DOWN)信号输入到输入端A3。N沟道型晶体管MN19的栅极和输入端(DOWNB)A4连接。下降指令(DOWN)的反相信号输入到输入端A4。
用于恒流源的N沟道型晶体管MN16的源极和低电位侧的电源AVSS连接，其漏极和N沟道型晶体管MN18、MN19的源极连接在一起。用于恒流源的N沟道型晶体管MN16是吸取电流型的晶体管，有10μA的电流通过它。
P沟道型晶体管MP15、MP2构成电流镜电路，起差动放大器MN18、MN19的有源负载作用。各P沟道型晶体管MP15、MP2的源极与高电位侧的电源AVDD连接。P沟道型晶体管MP2的栅极和N沟道型晶体管MN18的漏极连接、其漏极连接到输出端CB。P沟道型晶体管MP15的漏极和N沟道型晶体管MN18的漏极连接，P沟道型晶体管MP15的漏极和栅极连接在一起。
P沟道型晶体管MP16的源极和高电位侧的电源AVDD连接，其漏极和N沟道型晶体管MN19的漏极连接。为使差动放大器MN18、MN19的负载完全相同，使用的P沟道型晶体管MP16的性质和P沟道型晶体管MP15相同。
用于恒流源的N沟道型晶体管MN17的源极和低电位侧的电源AVSS连接，其漏极和N沟道型晶体管MN18、MN19的源极连接。用于恒流源的N沟道型晶体管MN17和图6中的N沟道型晶体管MN26构成电流镜电路。
P沟道型晶体管MP18、MP19构成差动放大器。P沟道型晶体管MP18、MP19的源极连接在一起，P沟道型晶体管MP18的栅极和输入端A3连接，P沟道型晶体管MP19的栅极和输入端A4连接。
用于恒流源的P沟道型晶体管MP17的源极和高电位侧的电源AVDD连接，其漏极和P沟道型晶体管MP18、MP19的源极共同连接在一起。有10μA的电流流经用于恒流源的P沟道型晶体管MP 17。
构成电流镜电路的N沟道型晶体管MN21、MN1起差动放大器MP18、MP19的有源负载的作用。N沟道型晶体管MN21、MN1的各源极和低电位侧的电源AVSS连接。N沟道型晶体管MN1的栅极和P沟道型晶体管MP19的漏极连接，其漏极和输出端C连接。N沟道型晶体管MN21的漏极和P沟道型晶体管MP19的漏极连接。N沟道型晶体管MN21的栅极和漏极连接在一起。
N沟道型晶体管MN20的源极和低电位侧的电源AVSS连接，其漏极和P沟道型晶体管MP18的漏极连接，为使差动放大器MP18、MP19的负载完全相同，使用的N沟道型晶体管MN20其性质和N沟道型晶体管MN21相同。
另外，电流从输入端A0流向电荷泵电路。对于各恒流源，在输入端A0、用于恒流源的N沟道型晶体管MN10、用于恒流源的P沟道型晶体管MP12、用于恒流源的N沟道型晶体管MN16、用于恒流源的P沟道型晶体管MP17之间的电路(组)允许MN10、MP12、MN16、MP17流过的电流值(恒定电流值)为设定的10μA。
以下说明本发明的操作。
电流镜电路MP10、MP1的接入取代了差动放大器MN12、MN13的负载电阻，电流镜使晶体管MP1的漏极电流IdP1等于晶体管MP10的漏极电流IdP10。
电流镜电路MN15、MN2的接入取代了差动放大器MP13、MP14的负载电阻，电流镜使晶体管MN2的漏极电流IdN2等于晶体管MN15的漏极电流IdN15。
电流镜电路MP15、MP2的接入取代了差动放大器MN18、MN19的负载电阻，电流镜使晶体管MP2的漏极电流IdP2等于晶体管MP15的漏极电流IdP15。
电流镜电路MN21、MN1的接入取代了差动放大器MP18、MP19的负载电阻，电流镜使晶体管MN1的漏极电流IdN1等于晶体管MN21的漏极电流IdN21。
首先说明当施加给输入端(UP)A1的电压高于输入端(UPB)A2电压的情况。这时施加给输入端(DOWN)A3的电压低于输入端(DOWNB)的电压。
当输入端(UP)A1输入高电压信号时，使得N沟道型晶体管MN12的栅极电压较高。因此，有10μA的电流从高电位一侧的电源AVDD流入P沟道型晶体管MP10、N沟道型晶体管MN12和用于恒流源的N沟道型晶体管MN10。这时，电流镜使得P沟道型晶体管MP1的漏极电流IdP1等于P沟道型晶体管MP10的漏极电流Id10为10μA。
当输入端(UP)A1输入高电压信号时，输入端(UPB)A2输入和该高电压信号反相的低电压信号。这样使得N沟道型晶体管MN13的栅极电压较低。因此，基本上没有电流从高电位一侧的电源AVDD流入P沟道型晶体管MP11和N沟道型晶体管MN13。
当输入端(UP)A1输入高电压信号时，使P沟道型晶体管MP13的栅极电位较高，因此，电流基本不流入P沟道型晶体管MP13和N沟道型晶体管MN14。
当输入端(UP)A1输入高电压信号时，输入端(UPB)A2输入和该高电压信号反相的低电压信号，这样使得P沟道型晶体管MP14的栅极电压较低。因此，10μA电流从高电位一侧的电源AVDD流入用于恒流源的P沟道型晶体管MP12、P沟道型晶体管MP14和N沟道型晶体管MN15。这时，电流镜使N沟道型晶体管MN12的漏极电流IdN2和N沟道型晶体管MN15的漏极电流IdN15等于10μA。
当输入端(DOWN)A3输入低电压信号时，使N沟道型晶体管MN18的栅极电位较低。因此，基本上没有电流从高电位一侧的电源AVDD流入P沟道型晶体管MP15、N沟道型晶体管MN18和用于恒流源的N沟道型晶体管MN16，这时，电流镜使P沟道型晶体管MP2的漏极电流IdP2和P沟道型晶体管MP15的漏极电流IdP15基本等于0μA。
当输入端(DOWN)A3输入低电压信号时，输入端(DOWNB)A4输入和该低电压信号反相的高电压信号，这样使得N沟道型晶体管MN19的栅极电压较高。因此，10μA电流从高电位一侧的电源AVDD流入P沟道型晶体管MP16、N沟道型晶体管MN19和用于恒流源的N沟道型晶体管MN16。
当输入端(DOWN)A3输入低电压信号时，使P沟道型晶体管MP18的栅极电压较低。因此，10μA电流从高电位一侧的电源AVDD流入用于恒流源的P沟道型晶体管MP17、P沟道型晶体管MP18和N沟道型晶体管MN20。
当输入端(DOWN)A3输入低电压信号时，输入端(DOWNB)A4输入和该低电压信号反相的高电压信号，这样使得P沟道型晶体管MP19的栅极电压较高。因此，基本没有电流流入P沟道型晶体管MP19和N沟道型晶体管MN21。这时，电流镜使N沟道型晶体管MN1的漏极电流IdN1等于N沟道型晶体管MN21的漏极电流Id21，基本为0μA。
根据上述说明，当输入端(UP)A1的输入电压比输入端(UPB)A2的输入电压高、且输入端(DOWN)A3的输入电压比输入端(DOWNB)A4的输入电压低时，执行下列操作。
10μA的P沟道型晶体管MP1的漏极电流IdP1从高电位一侧的电源AVDD流入输出端C。这时，从输出端C经N沟道型晶体管MN1流入低电位一侧的电源AVSS的电流处于切断状态(漏极电流IdN1非常小)。这样，从高电位一侧的电源AVDD流入P沟道型晶体管MP1的电流流入输出端C，因此，输出端C电位上升。
另外，10μA的N沟道型晶体管MN2的漏极电流IdN2从输出端CB经过N沟道型晶体管MN2流入低电位一侧的电源AVSS，这时从高电位一侧的电源AVDD经过P沟道型晶体管MP2流入输出端CB的电路基本上被切断(漏极电流IdP2非常小)。这样，从输出端CB经过N沟道型晶体管MN2流入低电位一侧的电源AVSS的10μA电流使输出端CB的电位降低。
以下将说明当输入端(UP)A1的输入电压低于输入端(UPB)A2的输入电压时的情况。这时，输入到输入端(DOWN)A3的电压高于输入端(DOWNB)A4的电压。
当输入端(UP)A1输入低电压信号时，使N沟道型晶体管MN12栅极电压较低。这样，电流基本不从高电位一侧的电源AVDD流入P沟道型晶体管MP10、N沟道型晶体管MN12和用于电流源的N沟道型晶体管MN10。这时电流镜使得P沟道型晶体管MP1的漏极电流IdP1和P沟道型晶体管MP10的漏极电流Id10基本等于0μA。
当输入端(UP)A1输入低电压信号时，与其低电压信号反相的高电压信号输入给输入端(UPB)A2，这样使得N沟道型晶体管MN13栅极电压较高。因此，有10μA电流从高电位一侧的电源AVDD流入P沟道型晶体管MP11、N沟道型晶体管MN13和用于恒流源的N沟道型晶体管MN10。
当输入端(UP)A1输入低电压信号时，使得P沟道型晶体管MP13的栅极电压较低，因此，有10μA电流从高电位一侧的电源AVDD流入用于恒流源的P沟道型晶体管MP12、P沟道型晶体管MP13和N沟道型晶体管MN14。
当输入端(UP)A1输入低电压信号时，与其低电压信号反相的高电压信号输入到输入端(UPB)A2，这样使得P沟道型晶体管MP14的栅极电压较高。因此，基本没有电流流入P沟道型晶体管MP14和N沟道型晶体管MN15。这时电流镜使得N沟道型晶体管MN2的漏极电流IdN2和N沟道型晶体管MN15的漏极电流IdN15基本等于0μA。
当输入端(DOWN)A3输入高电压信号时，使N沟道型晶体管MN18的栅极电压较高。因此，有10μA电流从高电位一侧的电源AVDD流入P沟道型晶体管MP15、N沟道型晶体管MN18和用于恒流源的N沟道型晶体管MN16。这时电流镜使得P沟道型晶体管MP2的漏极电流IdP2和P沟道型晶体管MP15的漏极电流IdP15等于10μA。
当输入端(DOWN)A3输入高电压信号时，与其高电压信号反相的低电压信号输入给输入端(DOWNB)A4。这样使得N沟道型晶体管MN19的栅极电压较低。因此，基本没有电流从高电位一侧的电源AVDD流入P沟道型晶体管MP16和N沟道型晶体管MN19。
当输入端(DOWN)A3输入高电压信号时，使P沟道型晶体管MP18的栅极电压较高。因此，基本没有电流流入P沟道型晶体管MP18和N沟道型晶体管MN20。
当输入端(DOWN)A3输入高电压信号时，与其高电压信号反相的低电压信号输入给输入端(DOWNB)A4。这样使得P沟道型晶体管MP19的栅极电压较低。因此，有10μA电流从高电位一侧的电源AVDD流入用于恒流源的P沟道型晶体管MP17、P沟道型晶体管MP19和N沟道型晶体管MN21。这时电流镜使得N沟道型晶体管MN1的漏极电流IdN1和N沟道型晶体管MN21的漏极电流Id21等于10μA。
根据上述说明，当比输入端(UPB)A2的输入电压低的输入电压加载到输入端(UP)A1、且比输入端(DOWNB)A4的输入电压高的输入电压加载到输入端(DOWN)A3时，执行下列操作。
P沟道型晶体管MP2的10μA漏极电流IdP2从高电位一侧的电源AVDD流入输出端CB。这时，从输出端CB经N沟道型晶体管MN2流入低电位一侧电源AVSS的电流处于切断状态(漏极电流IdN2非常小)。这样，从高电位一侧的电源AVDD流入P沟道型晶体管MP1的电流流入输出端CB，因此，输出端CB电位上升。
另外，10μA的N沟道型晶体管MN1的漏极电流IdN1从输出端C经过N沟道型晶体管MN1流入低电位一侧的电源AVSS，这时从高电位一侧的电源AVDD经过P沟道型晶体管MP1流入输出端C的电流基本上被切断(漏极电流IdP1非常小)。这样，从输出端C经过N沟道型晶体管MN1流入低电位一侧的电源AVSS的10μA电流使输出端C的电位降低。
一般情况下，当UP信号和DOWN信号从相位比较器输入到开关晶体管时的开关电压是0到VDD这样的高电位。因此，在寄生电容中充电的高电压带来开关噪声。
反之，在本实施例中，由电流镜相电路构成差动放大器的负载。因此能够将0到VDD之间的开关电压的变化转换成小电流的变化(本实施例中为0到10μA)。该小电流从输出端C和CB输出到PLL滤波器50。这时，构成电流镜相电路的晶体管(MP1、MP2、MN1和MN2)的栅极电位的变化为500mV(在电源为3.3v的情况下)。这样，栅极电位的幅度等于或小于常规电路的1/6。因此，开关噪声也能够降低到比常规电路的噪声小得多的程度。
以下将参考图4至图6说明电流误差补偿电路(共模反馈电路)。
电流误差补偿电路60和上述电荷泵电路连接(图4)。
如上所述，把输出信号送到输出端C的输出级由P沟道晶体管MP1和N沟道晶体管MN1组成的推挽晶体管构成。同样把输出信号送到输出端CB的输出级由P沟道晶体管MP2和N沟道晶体管MN2组成的推挽晶体管构成。
在推挽对管中，由于常规晶体管的典型特性，使得N沟道晶体管MN1、MN2降低(下拉)输出端C、CB电位的力要比P沟道晶体管MP1和P沟道晶体管MP2提高(上推)输出端C、CB电位的力大得多。
由于这个原因，可能存在这种情况，即从推挽对管输出的输出信号C、CB的电位(平均值)逐渐降低，从而停止VCO的振荡。
所以，在本实施例中安装了电流误差补偿电路60，以保持输出端C、CB的电位平均值为设定值。如图5所示，信号CQ1、CQ2的电位平均值和参考电压ref输入到差动放大器61，将这些输入信号之间的差值信号送到电流误差补偿输入端CMFBIN(参考图4)。
这里，当输出信号C输入到PLL滤波器50时，信号CQ1的电压(电容端电压)为通过PLL滤波器50的电阻上的电压降。
同样，当输出信号CB输入到PLL滤波器50时，信号CQ2的电压(电容端电压)为通过PLL滤波器50的电阻上的电压降。
以下将参考图6说明电流误差补偿电路60的详细电路结构。
在图4、图5中，将电流误差补偿电路60的输出端CMFBOUT输出的信号输入到电流误差补偿输入端CMFBIN。
差动放大器61由P沟道型晶体管MP23、MP24、MP27和MP28构成。信号CQ1输入到P沟道型晶体管MP23的栅极，信号CQ2输入到P沟道型晶体管MP28的栅极，将参考电压ref提供给各P沟道型晶体管MP24、MP27的栅极。
用于恒流源的P沟道型晶体管MP21的漏极和各P沟道型晶体管MP23、MP24的源极连接，用于恒流源的P沟道型晶体管MP21的源极与高电位一侧的电源AVDD连接。
用于恒流源的P沟道型晶体管MP25的漏极和各P沟道型晶体管MP27、MP28的源极连接，用于恒流源的P沟道型晶体管MP25的源极与高电位一侧的电源AVDD连接。
在节点NR处分别通过电阻R21和电阻R22对高电位一侧的电源AVDD和低电位一侧的电源AVSS之间的电压进行分压来设置参考电压。
以下将说明电流补偿电路60的操作过程。
在差动放大器61中，将各信号CQ1、CQ2的电位和参考电压ref进行比较，并将以这个差值为基础的信号输出到输出端CMFBOUT。
将输出端CMFBOUT输出的信号输入到电流误差补偿输入端CMFBIN，从而控制了用于恒流源的N沟道型晶体管MN11和用于恒流源的N沟道型晶体管MN17的栅极电压。因此，流经各用于恒流源的N沟道型晶体管MN11和用于恒流源的N沟道型晶体管MN17的电流值上升或下降。
如上所述，此处用于恒流源的N沟道型晶体管MN11、N沟道型晶体管MN17和电流误差补偿电路60的N沟道型晶体管MN26组成电流镜电路。
用于恒流源的N沟道型晶体管MN11和用于恒流源的N沟道型晶体管MN17分别与用于恒流源的N沟道型晶体管MN10和用于恒流源的N沟道型晶体管MN16并联，因此输入到电流误差补偿输入端CMFBIN的信号控制了流经差动放大对管(MN12、MN13、MN18、MN19)的电流值。
如上所述，电流误差补偿电路60执行同相信号反馈控制(CMFB)，所以信号CQ1、CQ2的电位和参考电压ref相同，因此不必担心VCO的振荡停止。
另外，电流误差补偿电路不仅对上述推挽晶体管的性质进行补偿，对温度也有补偿作用。
根据本实施例，从上述说明可以得到以下结果。
电荷泵中开关噪声的大幅度降低抑制了由开关噪声引起的抖动。
由于流入电荷泵的电流等于差动电流，所以永远不会引入常规电荷泵中产生的残留电流，这样能够抑制由残留电流导致的抖动。
当切换MOS晶体管时由寄生电容引起的送到电荷泵的电流峰值数量被降低，结果抑制了开关噪声。
在VCO差动控制情况下电流误差补偿很麻烦，而电荷泵的电流误差补偿能够容易地执行。这样仅使用芯片内的电容差就能够获得稳定的差动控制型PLL。
根据本发明，开关噪声得到了控制。
Claims (4)
1.一种半导体器件，包括：
第一和第二输出级晶体管(MP1、MN1)，相互串联在第一电源(AVDD)和第二电源(AVSS)之间，作为推挽操作的结果产生第一输出信号(C)；
第三和第四输出级晶体管(MP2、MN2)，相互串联在所述第一电源(AVDD)和所述第二电源(AVSS)之间，作为推挽操作的结果产生第二输出信号(CB)；
导电类型彼此相反的第一和第二差动晶体管对(MN12、MN13、MP13、MP14)，它们的控制极分别和第一和第二输入端(A1、A2)相连接；
第一恒流源(MN10)，连接在所述第一差动晶体管对(MN12、MN13)的源极和所述第二电源(AVSS)之间，第二恒流源(MP12)，连接在所述第二差动晶体管对(MP13、MP14)和所述第一电源(AVDD)之间；
第一电流镜电路晶体管(MP10)，连接在所述第一差动晶体管对(MN12、MN13)的一个晶体管(MN12)的漏极和所述第一电源(AVDD)之间；
第二电流镜电路晶体管(MN15)，连接在所述第二差动晶体管对(MP13、MP14)的一个晶体管(MP14)的漏极和所述第二电源(AVSS)之间；
导电类型彼此相反的第三和第四差动晶体管对(MN18、MN19、MP18、MP19)，它们的控制极分别和第三和第四输入端(A3、A4)相连接；
第三恒流源(MN16)，连接在所述第三差动晶体管对(MN18、MN19)的源极和所述第二电源(AVSS)之间，第四恒流源(MP17)，连接在所述第四差动晶体管对(MP18、MP19)的源极和所述第一电源(AVDD)之间；
第三电流镜电路晶体管(MP15)，连接在所述第三差动晶体管对(MN18、MN19)的一个晶体管(MN18)的漏极和所述第一电源(AVDD)之间；以及
第四电流镜电路晶体管(MN21)，连接在所述第四差动晶体管对(MP18、MP19)的一个晶体管(MP19)的漏极和所述第二电源(AVSS)之间；
其中所述第一输出级晶体管(MP1)和所述第一电流镜电路晶体管(MP10)组成第一电流镜电路，
所述第二输出级晶体管(MN1)和所述第四电流镜电路晶体管(MN21)组成第四电流镜电路，
所述第三输出级晶体管(MP2)和所述第三电流镜电路晶体管(MP15)组成第三电流镜电路，而
所述第四输出级晶体管(MN2)和所述第二电流镜电路晶体管(MN15)组成第二电流镜电路。
2.根据权利要求1所述的半导体器件，还包括：
电流误差补偿电路(60)，在所述推挽操作时对分别流经所述第一和第二输出级晶体管(MP1、MN1)的电流的误差和分别流经所述第三和第四输出级晶体管(MP2、MN2)的电流的误差进行补偿。
3.根据权利要求2所述的半导体器件，还包括：
分别和所述第一和第三恒流源(MN10、MN16)并联的第五和第六恒流源(MN11、MN17) 并且
其中所述电流误差补偿电路(60)产生一控制信号(CMFBIN)，该控制信号对应于一参考信号(ref)和表示所述第一与第二输出信号(C、CB)之间平均值的信号之间的差值；并且
所述第五和第六恒流源(MN11、MN17)响应所述控制信号(CMFBIN)改变送到所述第一和第三差动晶体管对(MN12、MN13、MN18、MN19)的电流的值。
4.根据权利要求1至3中任一权利要求所述的半导体器件，其中所述第一差动晶体管对(MN12、MN13)中的至少一个晶体管和所述第三差动晶体管对(MN18、MN19)中的至少一个晶体管是MOS型晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP229335/2000 | 2000-07-28 | ||
| JP2000229335A JP3493575B2 (ja) | 2000-07-28 | 2000-07-28 | 半導体装置、チャージポンプ回路およびｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1338822A CN1338822A (zh) | 2002-03-06 |
| CN1202621C true CN1202621C (zh) | 2005-05-18 |
Family
ID=18722468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011237104A Expired - Fee Related CN1202621C (zh) | 2000-07-28 | 2001-07-27 | 可抑制开关噪声的半导体器件、锁相环电路和电荷泵电路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6636105B2 (zh) |
| EP (1) | EP1176724B1 (zh) |
| JP (1) | JP3493575B2 (zh) |
| KR (1) | KR100398860B1 (zh) |
| CN (1) | CN1202621C (zh) |
| DE (1) | DE60123343T2 (zh) |
| TW (1) | TW525351B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709653B2 (en) | 2008-06-10 | 2010-05-04 | Shenzhen Mindray Bio-Medical Electronics Co. Ltd. | Asymmetric cyanine compounds, their preparation methods and their uses |
| US7960099B2 (en) | 2007-07-20 | 2011-06-14 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | White blood cell differentiation reagent containing an asymmetric cyanine fluorescent dye and method of use thereof |
| US8067602B2 (en) | 2008-01-04 | 2011-11-29 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Asymmetric cyanine fluorescent dyes, compositions and their use in staining biological samples |
| US8367358B2 (en) | 2008-12-17 | 2013-02-05 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Reagent, kit and method for differentiating and counting leukocytes |
| US8685661B2 (en) | 2009-07-31 | 2014-04-01 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Reagent and kit for classifying and counting leukocytes, the preparation thereof, and process for classifying and counting leukocytes |
| US8940499B2 (en) | 2008-10-17 | 2015-01-27 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Reagent for blood analysis and method of use thereof |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7015736B1 (en) * | 2003-07-17 | 2006-03-21 | Irf Semiconductor, Inc. | Symmetric charge pump |
| US7034588B2 (en) * | 2004-08-27 | 2006-04-25 | Pericom Technology Inc. | Calibration of up and down charge-pump currents using a sample-and-hold circuit during idle times |
| US7983373B2 (en) * | 2007-02-07 | 2011-07-19 | Vintomie Networks B.V., Llc | Clock distribution for 10GBase-T analog front end |
| JP5180793B2 (ja) * | 2008-11-28 | 2013-04-10 | キヤノン株式会社 | クロック生成回路、集積回路及び撮像センサ |
| CN101807915B (zh) * | 2010-04-15 | 2012-05-30 | 复旦大学 | 应用于整数分频锁相环路中的鉴频鉴相器和电荷泵电路 |
| CN103066832B (zh) * | 2012-12-07 | 2016-06-22 | 广州慧智微电子有限公司 | 一种能快速启动的电荷泵 |
| TWI511442B (zh) | 2012-12-24 | 2015-12-01 | Novatek Microelectronics Corp | 資料控制電路 |
| CN103916107A (zh) * | 2013-01-08 | 2014-07-09 | 联咏科技股份有限公司 | 数据控制电路 |
| CN103825610B (zh) * | 2013-11-27 | 2017-01-18 | 无锡芯响电子科技有限公司 | 基于电流镜开关逻辑的除二分频器电路 |
| TWI547097B (zh) * | 2014-07-24 | 2016-08-21 | 登豐微電子股份有限公司 | 延時電路 |
| US10270630B2 (en) | 2014-09-15 | 2019-04-23 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
| US10536309B2 (en) * | 2014-09-15 | 2020-01-14 | Analog Devices, Inc. | Demodulation of on-off-key modulated signals in signal isolator systems |
| US9413231B2 (en) * | 2014-12-03 | 2016-08-09 | Fairchild Semiconductor Corporation | Charge pump circuit for providing voltages to multiple switch circuits |
| US9831860B2 (en) * | 2015-03-16 | 2017-11-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Clock generation circuit |
| CN106849646B (zh) * | 2017-03-30 | 2019-09-10 | 中国人民解放军国防科学技术大学 | 一种具有抗辐照特性的低抖动电荷泵 |
| CN107634758A (zh) * | 2017-09-15 | 2018-01-26 | 北京华大九天软件有限公司 | 一种锁相环低噪声源端开关电荷泵 |
| CN117560091B (zh) * | 2024-01-02 | 2024-03-29 | 南京美辰微电子有限公司 | Gpon olt光模块突发模式接收端噪声检测电路 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847519A (en) * | 1987-10-14 | 1989-07-11 | Vtc Incorporated | Integrated, high speed, zero hold current and delay compensated charge pump |
| US5212456A (en) * | 1991-09-03 | 1993-05-18 | Allegro Microsystems, Inc. | Wide-dynamic-range amplifier with a charge-pump load and energizing circuit |
| JP3306235B2 (ja) | 1994-10-31 | 2002-07-24 | 三菱電機株式会社 | チャージポンプ回路及びｐｌｌ回路 |
| US5473283A (en) * | 1994-11-07 | 1995-12-05 | National Semiconductor Corporation | Cascode switched charge pump circuit |
| JPH08272467A (ja) * | 1995-03-31 | 1996-10-18 | Mitsubishi Electric Corp | 基板電位発生回路 |
| JPH10190455A (ja) | 1996-12-26 | 1998-07-21 | Texas Instr Japan Ltd | チャージポンプ回路 |
| JPH1168560A (ja) * | 1997-08-20 | 1999-03-09 | Nec Corp | Ｐｌｌ周波数シンセサイザおよびチャージポンプ回路 |
| KR19990031656A (ko) * | 1997-10-14 | 1999-05-06 | 구본준 | 차지펌프회로 |
| JP4018221B2 (ja) * | 1998-02-06 | 2007-12-05 | 富士通株式会社 | チャージポンプ回路、ｐｌｌ回路、及び、ｐｌｌ周波数シンセサイザ |
| JP3947308B2 (ja) * | 1998-06-17 | 2007-07-18 | 沖電気工業株式会社 | 半導体集積回路 |
| JP3227699B2 (ja) | 1998-07-29 | 2001-11-12 | 日本電気株式会社 | チャージポンプ回路及びそれを備えたｐｌｌ回路 |
| JP2000175441A (ja) * | 1998-12-03 | 2000-06-23 | Nec Corp | チャージポンプ回路 |
| JP3405257B2 (ja) | 1999-03-05 | 2003-05-12 | セイコーエプソン株式会社 | チャージポンプ回路 |
| US6229345B1 (en) * | 1999-09-15 | 2001-05-08 | Cypress Semiconductor Corp. | High speed charge-pump |
| US6236269B1 (en) * | 1999-10-07 | 2001-05-22 | National Semiconductor Corporation | Complementary CMOS differential amplifier circuit |
| US6292061B1 (en) * | 2000-05-01 | 2001-09-18 | Sandcraft, Inc. | Low-voltage CMOS phase-locked loop (PLL) for high-performance microprocessor clock generation |
-
2000
- 2000-07-28 JP JP2000229335A patent/JP3493575B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-02 TW TW090116094A patent/TW525351B/zh not_active IP Right Cessation
- 2001-07-20 EP EP01250272A patent/EP1176724B1/en not_active Expired - Lifetime
- 2001-07-20 DE DE60123343T patent/DE60123343T2/de not_active Expired - Fee Related
- 2001-07-26 US US09/915,725 patent/US6636105B2/en not_active Expired - Fee Related
- 2001-07-26 KR KR10-2001-0045052A patent/KR100398860B1/ko not_active IP Right Cessation
- 2001-07-27 CN CNB011237104A patent/CN1202621C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7960099B2 (en) | 2007-07-20 | 2011-06-14 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | White blood cell differentiation reagent containing an asymmetric cyanine fluorescent dye and method of use thereof |
| US8067602B2 (en) | 2008-01-04 | 2011-11-29 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Asymmetric cyanine fluorescent dyes, compositions and their use in staining biological samples |
| US7709653B2 (en) | 2008-06-10 | 2010-05-04 | Shenzhen Mindray Bio-Medical Electronics Co. Ltd. | Asymmetric cyanine compounds, their preparation methods and their uses |
| US8940499B2 (en) | 2008-10-17 | 2015-01-27 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Reagent for blood analysis and method of use thereof |
| US8367358B2 (en) | 2008-12-17 | 2013-02-05 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Reagent, kit and method for differentiating and counting leukocytes |
| US8685661B2 (en) | 2009-07-31 | 2014-04-01 | Shenzhen Mindray Bio-Medical Electronics Co., Ltd. | Reagent and kit for classifying and counting leukocytes, the preparation thereof, and process for classifying and counting leukocytes |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1176724A1 (en) | 2002-01-30 |
| JP3493575B2 (ja) | 2004-02-03 |
| US6636105B2 (en) | 2003-10-21 |
| EP1176724B1 (en) | 2006-09-27 |
| JP2002043936A (ja) | 2002-02-08 |
| US20020017935A1 (en) | 2002-02-14 |
| DE60123343T2 (de) | 2007-06-06 |
| DE60123343D1 (de) | 2006-11-09 |
| TW525351B (en) | 2003-03-21 |
| KR20020010087A (ko) | 2002-02-02 |
| CN1338822A (zh) | 2002-03-06 |
| KR100398860B1 (ko) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1202621C (zh) | 可抑制开关噪声的半导体器件、锁相环电路和电荷泵电路 | |
| CN1268060C (zh) | 时钟同步装置 | |
| CN1061802C (zh) | 温度补偿压电振荡器 | |
| CN1297073C (zh) | 电压控制振荡器、无线电通信设备和电压控制振荡的方法 | |
| CN1677867A (zh) | Pll频率合成器电路及其频率调谐方法 | |
| CN1057648C (zh) | 差分放大器 | |
| CN1183740C (zh) | 振荡器和使用这种振荡器的锁相环 | |
| CN1232032C (zh) | 变换信号逻辑电平的电平变换电路 | |
| CN1677905A (zh) | 发光二极管驱动电路和光纤链路用光发射机 | |
| JP2005316799A (ja) | ボルテージレギュレータ回路 | |
| CN1181611C (zh) | 环形振荡电路及延迟电路 | |
| CN1881584A (zh) | 半导体集成电路装置、电子部件安装板和布局设计方法 | |
| CN1760681A (zh) | 电压检测电路 | |
| CN1015852B (zh) | 能精密闭环控注入信号幅度的变频级 | |
| CN1671051A (zh) | 抑制时钟馈通效应低相位噪声切换式电容电路与相关方法 | |
| CN1179259C (zh) | 可稳定供给不超过额定电压的电源电压的电压发生电路 | |
| CN1820417A (zh) | Pll频率合成器 | |
| CN101048719A (zh) | 电源装置以及便携设备 | |
| CN1543027A (zh) | 偏流生成电路、激光二极管驱动电路和光通信用发送器 | |
| CN1087520C (zh) | 中间电压发生电路 | |
| CN1156083C (zh) | 电荷激励电路及锁相环路频率合成器 | |
| CN1222851C (zh) | 振荡电路、电子设备、时钟 | |
| JP5894565B2 (ja) | レギュレータ、および、スイッチ装置 | |
| CN1679236A (zh) | 半导体装置 | |
| CN1076143C (zh) | 利用跨导稳定截止频率的装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030327 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030327 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050518 Termination date: 20090827 |