CN1820417A - Pll频率合成器 - Google Patents
Pll频率合成器 Download PDFInfo
- Publication number
- CN1820417A CN1820417A CNA2005800004406A CN200580000440A CN1820417A CN 1820417 A CN1820417 A CN 1820417A CN A2005800004406 A CNA2005800004406 A CN A2005800004406A CN 200580000440 A CN200580000440 A CN 200580000440A CN 1820417 A CN1820417 A CN 1820417A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- charge pump
- frequency
- control signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 101
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 238000001914 filtration Methods 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 2
- 239000013256 coordination polymer Substances 0.000 description 48
- 230000008859 change Effects 0.000 description 20
- 230000014509 gene expression Effects 0.000 description 15
- 230000035945 sensitivity Effects 0.000 description 13
- 238000012217 deletion Methods 0.000 description 5
- 230000037430 deletion Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000001953 sensory effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种PLL频率合成器。在PLL频率合成器中,设置输入来自环路滤波器(LF)的振荡频率控制信号(VT)的线性化电路(6)。该线性化电路(6),根据振荡频率控制信号(VT)的电位水平,随着其电位水平越高而输出越大的值的电荷泵电流控制信号CPCONT。电荷泵(CP),接受上述电荷泵电流控制信号(CPCONT),使与该值对应的电流流入或流出。因此,能够通过简单的电路结构,将PLL频率合成器的环路增益特性调整为恒定。因此,即便安装在压控振荡器上的可变电容元件对于所输入的振荡频率控制信号的电位具有非线性,也能将具有该压控振荡器的PLL频率合成器的环路增益特性调整为恒定。
Description
技术领域
本发明涉及使用在无线通信领域的半导体集成电路中,用于发送/接收电波所需要的本地信号的PLL频率合成器,特别涉及该PLL频率合成器的特性改善。
背景技术
将以往的PLL频率合成器的结构表示为图11。
图11所示的以往的PLL频率合成器,具有压控振荡器VCO、可编程分频器DIV、相位比较器PFD、电荷泵电路CP、以及环路滤波器LF。
上述压控振荡器VCO,根据振荡频率控制信号VT(后述)使振荡频率发生变化。上述分频器DIV,以与从外部输入的信道选择信号对应的分频比对来自压控振荡器VCO的振荡频率进行分频。上述相位比较器PFD,检测来自上述分频器DIV的输出信号fDIV与从外部输入的参考信号fREF之间的相位差,输出该相位差信号。上述电荷泵电路CP根据来自上述相位比较器PFD的相位差信号,使电流流入或流出输出点。上述环路滤波器LF,对来自上述电荷泵电路CP的输出电流的高频成分进行滤波,并且将该输出电流转换为直流电压值。上述环路滤波器LF的输出,作为振荡频率控制信号VT,反馈到压控振荡器VCO。
如这样构成的以往的PLL频率合成器的输出频率fout,使用参考信号的频率fref与程控分频器DIV的分频比N,以通过下面的式1表示的频率来表现。
fout=N·fref .....(1)
在实际的无线电收发机中,通过使上述参考信号的频率fref或分频比N变化、或者使这两者变化,从而获得预定的输出频率fout,将该输出频率fout的信号作为本地信号,用于无线信号的发送/接收。
该PLL频率合成器的开环增益GH(s),以下面的式2表示。
此处,KVCO为压控振荡器VCO的灵敏度,N为分频数,ZIf(s)为环路滤波器的传递函数,Kp为相位比较器PFD和电荷泵电路CP的变频增益。该变频增益Kp在将电荷泵电流设定为ICP时,以下面的式(3)表示。
压控振荡器VCO的灵敏度KVCO,以相对于所输入的振荡频率控制信号VT的变化的振荡频率的变化的比率来表示。在作为无线通信设备的PLL频率合成器而普遍使用的LC型压控振荡器LC-VCO中,通过振荡频率控制信号VT输出到可变电容,可变电容的电容值根据该振荡频率控制信号VT的电压而变化,使压控振荡器VCO的振荡频率发生变化。
此处,作为可变电容而频繁地被使用的MOS型可变电容、p-n结型可变电容的可变电容特性,一般地对于输入(即振荡频率控制信号VT)为非线性,结果是压控振荡器VCO的振荡频率特性,对于输入的振荡频率控制信号VT也变成非线性。将j-n结电容用作了可变电容的普通的压控振荡器VCO,具有图12A所示那样的振荡频率fVCO的特性,其灵敏度KVCO变成图12B所示那样的特性。此处,电荷泵电流ICP,一般地如图12C所示那样为恒定电流,因此,具有这样的压控振荡器VCO的PLL频率合成器的开环增益GH(s),如图12D所示那样变成非线性,变成PLL频率合成器整体的环路增益特性按照振荡频率控制信号VT的电位而进行变化。由振荡频率控制信号VT的电位造成的该环路增益特性的变动,成为锁定时间的变动、相位噪声特性的变动等的原因,构成特性劣化的主要因素。
为了解决这一课题,作为以往技术,存在专利文献1所记载的技术。在该技术中,将振荡频率控制信号VT进行A/D转换,使用DSP(Digital Signal Processor)通过高速采样检测出PLL频率合成器的收敛过程中的瞬态响应,从而求出压控振荡器VCO的灵敏度KVCO,根据该结果使相位比较器PED和电荷泵电路CP的变频增益Kp发生变化,使PLL频率合成器的传递特性保持恒定。
专利文献1:日本特开平10-154934号公报
发明内容
但是,上述以往的技术存在如下的问题:由于需要A/D转换器、DSP、以及D/A转换器,因此价格增高,电路面积大幅度增加,并无法避免地造成整个PLL频率合成器的电路面积的增大,结果导致安装PLL频率合成器的产品尺寸增大,成本上升。而且,从这些电路产生的噪声还构成使PLL频率合成器的特性劣化的主要因素。
本发明是为了解决上述以往的课题而完成的,其目的在于,一方面抑制电路面积的增加和价格的增高,一方面不招致PLL频率合成器的特性劣化地将PLL频率合成器的环路特性的变动抑制到最小。
为了实现以上的目的,在本发明中,不象以往那样使用A/D转换器、DSP、以及D/A转换器,而是采用以简单的结构使相位比较器和电荷泵电路的变频增益发生变化的结构。
即,本发明的PLL频率合成器的特征在于,包括:压控振荡器,根据振荡频率控制信号的电位使振荡频率发生变化;分频器,以预定的分频比对来自上述压控振荡器的振荡频率进行分频;相位比较器,接受来自上述分频器的输出信号和来自外部的参考信号,检测这两个信号间的相位差,输出相位差信号;电荷泵电路,根据上述相位比较器的相位差信号,使恒定电流流入或流出;环路滤波器,对上述电荷泵电路输出的高频成分进行滤波,并且将从上述电荷泵电路流入或流出的电流转换成电压,作为上述振荡频率控制信号输出;以及线性化电路,控制上述相位比较器和上述电荷泵电路的变频增益,以补偿对PLL频率合成器的环路增益的上述振荡频率控制信号的非线性。
本发明的PLL频率合成器的特征在于:上述线性化电路,接受上述环路滤波器的振荡频率控制信号,根据该振荡频率控制信号的电位,连续地控制上述相位比较器和电荷泵电路的变频增益。
本发明的PLL频率合成器的特征在于:上述线性化电路具有晶体管,其流过的电流根据上述环路滤波器的振荡频率控制信号的电位而变化的;根据流过该晶体管的电流的值,连续地控制上述相位比较器和电荷泵电路的变频增益。
本发明的PLL频率合成器的特征在于:上述线性化电路具有的晶体管为多个晶体管,根据流过上述多个晶体管的电流的总和,连续地控制上述相位比较器和电荷泵电路的变频增益。
本发明的PLL频率合成器的特征在于:上述线性化电路具有的多个晶体管,阈值电压各不相同。
本发明的PLL频率合成器的特征在于:上述线性化电路,具有产生偏压的偏压发生电路,上述线性化电路具有的晶体管,源极被输入上述偏压发生电路的偏压,栅极被输入上述环路滤波器的振荡频率控制信号,根据流过该晶体管的电流的值,连续地控制上述相位比较器和电荷泵电路的变频增益。
本发明的PLL频率合成器的特征在于:上述线性化电路具有的晶体管为多个晶体管,根据流过上述多个晶体管的电流的总和,连续地控制上述相位比较器和电荷泵电路的变频增益。
本发明的PLL频率合成器的特征在于:上述偏压发生电路,产生多个不同的偏压,上述线性化电路具有的多个晶体管的各自的源极被输入来自上述偏压发生电路的不同的偏压。
本发明的PLL频率合成器的特征在于:上述偏压发生电路,根据从外部输入的偏压设定信号,变更产生的多个偏压。
本发明的PLL频率合成器的特征在于:上述线性化电路具有的多个晶体管,由P型或者N型的MOS晶体管构成,或者由P型和N型的MOS晶体管构成。
本发明的PLL频率合成器的特征在于:上述线性化电路具有电压-电流转换电路,将来自上述环路滤波器的振荡频率控制信号的电压转换为电流;和电荷泵电流控制电路,接受来自上述电压-电流转换电路的电流,生成与该接受的电流的值对应的电荷泵电流控制信号,将该电荷泵电流控制信号输出到上述电荷泵电路,上述电荷泵电路,根据来自上述电荷泵电流控制电路的电荷泵电流控制信号,调整流过的电流的值。
根据以上内容,在本发明中,线性化电路例如根据来自环路滤波器的振荡频率控制信号的电位,连续地控制相位比较器和电荷泵电路的变频增益,因此,不需要象以往那样使用A/D转换器、DSP和D/A转换器,能够以使用了线性化电路的相对简单的结构,不依赖振荡频率控制信号的电位就将PLL频率合成器的环路增益特性调整为恒定。
特别是在本发明中,线性化电路利用晶体管对输入电压的电流驱动能力的变化,控制相位比较器和上述电荷泵电路的变频增益,因此,能够以更为简单的结构,将PLL频率合成器的环路增益特性调整为恒定。
如以上说明的那样,根据本发明,使用线性化电路连续地控制相位比较器和电荷泵电路的变频增益,因此能够以比以往简单的结构将PLL频率合成器的环路增益特性调整为恒定。因此,能够在整个宽频抑制锁定时间的变动、相位噪声特性的变动等,能够以低价格和高性能提供宽频无线通信领域所需要的宽频PLL频率合成器。
特别是,根据本发明,能够以更为简单的结构,将PLL频率合成器的环路增益特性调整为恒定。
附图说明
图1是表示本发明的第1实施方式的PLL频率合成器的整体结构的图。
图2是表示上述PLL频率合成器具有的线性化电路的结构的图。
图3是表示上述线性化电路的具体结构的图。
图4A是表示本发明的第1实施方式的PLL频率合成器具有的压控振荡器的振荡频率特性的图;图4B是表示本发明的第1实施方式的PLL频率合成器中该压控振荡器的灵敏度的图;图4C是表示本发明的第1实施方式的PLL频率合成器中电荷泵电流特性的图;图4D是表示本发明的第1实施方式的PLL频率合成器的环路增益特性的图。
图5是表示本发明的第2实施方式的PLL频率合成器具有的线性化电路的具体结构的图。
图6是表示上述PLL频率合成器具有的电荷泵的电流特性的图。
图7是表示本发明的第3实施方式的PLL频率合成器具有的线性化电路的具体结构的图。
图8是表示本发明的第4实施方式的PLL频率合成器具有的线性化电路的具体结构的图。
图9是表示本发明的第5实施方式的PLL频率合成器具有的线性化电路的具体结构的图。
图10A是表示在本发明的第5实施方式的PLL频率合成器中压控振荡器的振荡频率特性的图;图10B是表示在本发明的第5实施方式的PLL频率合成器中该压控振荡器的灵敏度的图;图10C是表示在本发明的第5实施方式的PLL频率合成器中电荷泵电流特性的图;图10D是表示在本发明的第5实施方式的PLL频率合成器的环路增益特性的图。
图11是表示以往的PLL频率合成器的结构的图。
图12A是表示以往的PLL频率合成器具有的压控振荡器的振荡频率特性的图;图12B是表示在以往的PLL频率合成器中该压控振荡器的灵敏度的图;图12C是表示在以往的PLL频率合成器中电荷泵电流特性的图;图12D是表示以往的PLL频率合成器的环路增益特性的图。
具体实施方式
下面参照附图对本发明的实施方式的PLL频率合成器进行说明。
(第1实施方式)
图1是表示本发明的第1实施方式的PLL频率合成器的结构的图。
在该图中,PLL频率合成器具有压控振荡器VCO、可编程分频器DIV、相位比较器PFD、电荷泵电路CP、以及环路滤波器LF。
上述压控振荡器VCO,根据振荡频率控制信号VT的电压使振荡频率发生变化。上述分频器DIV,以与从外部输入的信道选择信号对应的分频比对来自压控振荡器VCO的振荡频率fOUT进行分频。上述相位比较器PFD,检测来自上述分频率DIV的输出信号fDIV与从外部输入的参考信号fREF之间的相位差,输出其相位差信号。上述电荷泵电路CP,根据来自上述相位比较器PFD的相位差信号,使电流流入或流出输出点。上述环路滤波器LF,对来自上述电荷泵电路CP的输出电流的高频成分进行滤波,并且将该输出电流转换为直流电压值。上述环路滤波器LF的输出,作为振荡频率控制信号VT被反馈到压控振荡器VCO。
而且,在本实施方式中,还具有线性化电路6,其中,该线性化电路6连续地控制相位比较器PFD和电荷泵电路CP的变频增益Kp,以补偿上述压控振荡器VCO的灵敏度(具体而言为输出的振荡频率fOUT的变化的比率)对于振荡频率控制信号VT的非线性。以下,对该线性化电路6进行说明。
将上述线性化电路6的内部结构表示为图2。该图的线性化电路6具有V-I转换电路(电压-电流转换电路)7、和电荷泵偏压电流控制电路(以下简称为CP偏压控制电路)8。上述V-I转换电路7,输入来自环路滤波器LF的振荡频率控制信号VT,将该振荡频率控制信号VT的电位水平,转换为对应于该电位水平的电流值V-IOUT。而且,上述CP偏压控制电路(电荷泵偏压电流控制电路)8,根据由上述V-I转换电路7获得的电流值V-IOUT,输出作为控制电荷泵电路CP的电荷泵电流ICP的偏压电流值的信号的电荷泵电流控制信号CPCONT。
将上述图2所示的线性化电路6内的V-I转换电路7、和CP偏压控制电路8的具体结构表示为图3。在图3中,V-I转换电路7的P型晶体管MP1与N型晶体管MN1的串联电路配置在电源和接地之间。来自环路滤波器LF的振荡频率信号VT输入到N型晶体管MN1的栅极,根据该振荡频率信号VT的电位,其流过的电流I1的值发生变化。即,N型晶体管MN1的电流驱动能力,随着振荡频率信号VT的电位的上升而增大,流过的电流值I1增加。
此外,在图3所示CP偏压控制电路8中,具有P型晶体管MP2,由该P型晶体管MP2和上述V-I转换电路7的P型晶体管MP1构成电流镜电路,该电流镜电路对流过上述V-I转换电路7的N型晶体管MN1的电流值I1进行反映,将该电流值I1取入到CP偏压控制电路8内。而且,CP偏压控制电路8,从由2个P型晶体管MP3、MP4构成的电流镜电路和基准电流源10生成电流I0,将该电流值I0与上述取入的电流值I1相加,使该合计电流值I0+I1流入N型晶体管MN2,将该电流值I0+I1作为电荷泵电流控制信号CPCONT,从作为上述N型晶体管MN2的栅极的结点,赋予图1所示的电荷泵电路CP,控制该电荷泵电路CP的电荷泵电流ICP。对于如何使用该电荷泵电流控制信号CPCONT来控制电荷泵电流ICP,省略相关图示,但是,只需使得从电荷泵电路CP流过与电荷泵电流控制信号CPCONT的值成比例的电流即可。
图4表示本实施方式的PLL频率合成器的各部和整体的环路增益特性。图4A表示使用了p-n结型可变电容的普通的压控振荡器VCO的振荡频率fVCO的特性。图4B表示该压控振荡器VCO的灵敏度KVCO的特性。正如通过该图4A、图4B可以明确的那样,随着振荡频率控制信号VT的电位的增大,压控振荡器VCO的振荡频率fVCO的变化的比率变小,灵敏度KVCO也变小。图4C表示电荷泵电路CP的电流特性。该图4C所示的虚线为图1所示的以往例中的电荷泵电流ICP,为恒定值,但在本实施方式中,如用实线所表示的那样,通过线性化电路6,电荷泵电流ICP变成随着振荡频率信号VT的电位的增大而增加。因此,如图4D所示那样,PLL频率合成器整体的环路增益GH(s)特性,与将电荷泵电路CP的电流ICP和压控振荡器VCO的灵敏度KVCO的特性相乘的值成比例。因而,以往如该图4D中以虚线所示的那样,PLL频率合成器整体的环路增益GH(s)特性,随着振荡频率控制信号VT的电位的增大而单调减少,对振荡频率控制信号VT的变动大,与此不同,在本实施方式中,可以通过线性化电路6,使这种变动如该图4D中实线所示那样地减少。
由此,本实施方式的PLL频率合成器,仅添加图3所示的极为简单的线性化电路6,不依赖振荡频率控制信号VT的电位水平地使PLL频率合成器整体的环路增益GH(s)的特性达到大致恒定,因此,能够通过增加极小规模的电路实现在整个宽频使PLL频率合成器的锁定时间、相位噪声特性的变动降低的效果。
(第2实施方式)
下面,对本发明的第2实施方式进行说明。本实施方式对上述第1实施方式所示的线性化电路6进行了变形。
即,图5所示的线性化电路6′,在V-I转换电路7′中,配置有P型和N型晶体管MP1A、MN1A的串联电路、及其他的P型和N型晶体管MP1B、MN1B的串联电路这2个电路,来自上述环路滤波器LF的振荡频率信号VT分别输入到上述这2个N型晶体管MN1A、MN1B的栅极。因此,与图3所示的V-I转换电路7同样地,分别流过各串联电路的2个N型晶体管MN1A、MN1B的电流I1A、I1B,根据该各自晶体管的栅极接受的振荡频率信号VT的电位发生变化。而且,在CP偏压控制电路8′中,还具有电流取入用的2个P型晶体管MP2A、MP2B,流入上述V-I转换电路7′的2个电流I1A、I1B,通过电流镜结构被取入到CP偏压控制电路8′内。该被取入的2个电流I1A、I1B,如图6中也表示的那样,与基准电流IO相加,作为电荷泵电流控制信号CPCONT,从N型晶体管MN2的栅极赋予给图1的电荷泵电路CP。
此处,在上述V-I转换电路7′中,2个N型晶体管MN1A、MN1B具有不同的阈值电压,即便是相同的偏压值(振荡频率控制信号VT)也由于电流驱动能力的差,而使流过的电流量I1A、I1B相互不同。因此,在本实施方式中,对于振荡频率控制信号VT的变化,能够对来自CP偏压控制电路8′的电荷泵电流控制信号CPCONT进行更为细微的控制。由此,能够使电荷泵电流ICP对振荡频率控制信号VT的电位依赖,接近压控振荡器VCO的灵敏度特性,可以进一步降低由振荡频率控制信号VT的电位变化给PLL频率合成器带来的变动。
另外,在本实施方式中为使2个N型晶体管MN1A、MN1B的阈值电压相互不同,对电荷泵电流控制信号CPCONT进行了细微的控制,但显然也可以设置3个以上的N型晶体管,也可以通过以阈值电压以外的参数控制流过各N型晶体管的电流,从而对电荷泵电流控制信号CPCONT进行细微的控制。
(第3实施方式)
接着,对本发明的第3实施方式进行说明。本实施方式对上述第1实施方式所示的线性化电路6进行了变形。
即,图7所示的线性化电路6″,在V-I转换电路7″中,在栅极接受振荡频率控制信号VT的N型晶体管MN1的源极和接地之间,配置有N型晶体管MN3。在该N型晶体管MN3的栅极上,连接有运算放大器12,上述N型晶体管MN1的源电压、和由偏压发生电路11产生的偏压输入到该运算放大器12。上述运算放大器12控制N型晶体管MN3,使上述N型晶体管MN1的源电压、与由偏压发生电路11产生的偏压一致。另外,图7所示的CP偏压控制电路8,与图1的偏压控制电路8为同一结构。
因此,流入V-I转换电路7″的N型晶体管MN1的电流I1,由偏压发生电路11的偏压、同环路滤波器LF的振荡频率控制信号VT的电位决定。由此,通过由从外部输入的偏压设定信号,对偏压发生电路11的偏压进行各种各样的设定,可以对来自CP偏压控制电路8的电荷泵电流控制信号CPCONT进行比上述第1实施方式和第2实施方式更为细微的控制,因此,能够进一步将由振荡频率控制信号VT的电位给PLL频率合成器的环路增益带来的变动抑制在更小的范围。
(第4实施方式)
下面,对本发明的第4实施方式进行说明。本实施方式对表示上述第2实施方式的图5的线性化电路6′进行了进一步变形。
即,在图8所示的线性化电路6中,对图5所示的V-I转换电路7′进一步添加了具有图7的偏压发生电路11的结构。具体而言,则是在V-I转换电路7中,在栅极接受振荡频率控制信号VT的N型晶体管MN1A、MN1B的源极与接地之间,配置有N型晶体管MN3A、MN3B。在这些N型晶体管MN3A、MN3B各自的栅极上,连接有运算放大器12A、12B,运算放大器12A接受对应的N型晶体管MN1A的源电压、和来自偏压发生电路11的第1偏压,另一运算放大器12B接受对应的N型晶体管MN1B的源电压、和来自偏压发生电路11的第2偏压。
因此,在本实施方式中,通过由N型晶体管MN1A、MN1B的阈值电压的设定带来的电流驱动能力的优化、以及偏压发生电路11对第1和第2偏压值的控制,能够生成对基于振荡频率控制信号VT的压控振荡器VCO的灵敏度的非线性进行了良好的补偿的电荷泵电流ICP,由此,能够将PLL频率合成器整体的环路增益特性的变动抑制到极小。
另外,在本实施方式中例示了在栅极接受振荡频率控制信号VT的N型晶体管MN1A、MN1B的个数为2个,偏压发生电路11产生的偏压也为2种的例子,但显然无论N型晶体管的个数、还是产生的偏压,都可以分别为3个以上。
(第5实施方式)
接着,对本发明的第5实施方式进行说明。本实施方式对上述图8所示的第4实施方式的线性化电路6进行了进一步变形。
即,图9所示的线性化电路6″″,在V-I转换电路7″″中,在栅极接受振荡频率控制信号VT的2个晶体管,由N型晶体管MN1A和P型晶体管MP1B构成。进而配置有P型和N型晶体管MP4、MN4,该P型晶体管MP4和N型晶体管MN4用于通过电流镜结构将流过由上述P型晶体管MP1B和N型晶体管MN1B构成的串联电路的电流I1B输出到外部。
因此,在本实施方式中,当振荡频率控制信号VT的电位增大,变成该振荡频率控制信号VT的电位与输入到N型晶体管MN1A的源极的偏压的差大于等于N型晶体管MN1A的阈值电压时,在这一时刻电流流过N型晶体管MN1A;另一方面,当振荡频率控制信号VT的电位减少,变成该振荡频率控制信号VT的电位与输入到P型晶体管MP1B的源极的偏压的差小于等于该P型晶体管MP1B的阈值电压时,在这一时刻电流流过P型晶体管MP1B。
作为可变电容使用了MOS型可变电容时的普通的压控振荡器VCO的振荡频率fVCO的特性,变成如图10A所示那样,压控振荡器VCO的灵敏度KVCO的特性变成如图10B所示那样。此处,由来自CP偏压控制电路8′的电荷泵电流控制信号CPCONT控制的电荷泵电路CP的电荷泵电流ICP,如图10C所示那样,当振荡频率控制信号VT的电位低时,通过流过P型晶体管MP1B的电流I1B来增加;当振荡频率控制信号VT的电位高时,也通过流过N型晶体管MN1A的电流I1A来增加,由此,构成对压控振荡器VCO的灵敏度特性的非线性进行补偿的形式。如图10D所示那样,PLL频率合成器整体的环路增益GH(s)的特性,在以虚线表示的以往例子中,随着振荡频率控制信号VT的电位变动而大幅变动,但在以实线表示的本实施方式中,对于振荡频率控制信号VT的电位,能够在整个宽频取得大致恒定的值,对于降低PLL频率合成器的环路增益特性的变动具有极大的效果。
另外,图7、图8及图9所示的偏压发生电路11,能够通过从外部输入的偏压设定信号,可变地控制输出的偏压,因此,可以考虑在制造PLL频率合成器时的压控振荡器VCO的灵敏度KVCO的特性的变化、构成线性化电路6″、6、6″″的晶体管的电流驱动能力的变化等,来设定最佳的偏压。
工业上的可利用性
如以上说明的那样,本发明使用与来自环路滤波器的振荡频率控制信号对应地控制相位比较器和电荷泵电路的变频增益的线性化电路,对由振荡频率控制信号的电位造成的压控振荡器的灵敏度特性的非线性进行补偿,不依赖振荡频率控制信号的电位地使PLL频率合成器的环路增益特性达到恒定,因此,适用于通信领域中较宽频的PLL频率合成器等的用途,是非常有用的。
权利要求书
(按照条约第19条的修改)
1.(删除)
2.(删除)
3.(删除)
4.(修改后)一种PLL频率合成器,其特征在于,包括:
压控振荡器,根据振荡频率控制信号的电位使振荡频率发生变化;
分频器,以预定的分频比对来自上述压控振荡器的振荡频率进行分频;
相位比较器,接受来自上述分频器的输出信号和来自外部的参考信号,检测这两个信号间的相位差,输出相位差信号;
电荷泵电路,根据上述相位比较器的相位差信号,使恒定电流流入或流出;
环路滤波器,对上述电荷泵电路输出的高频成分进行滤波,并且将从上述电荷泵电路流入或者流出的电流转换成电压,作为上述振荡频率控制信号输出;以及
线性化电路,控制上述相位比较器和上述电荷泵电路的变频增益,以补偿对PLL频率合成器的环路增益的上述振荡频率控制信号的非线性,
其中,上述线性化电路,
具有多个晶体管,其接受上述滤波器的振荡频率滤波信号,流过的电流根据上述环路滤波器的振荡频率控制信号的电位而变化,
根据流过上述晶体管的电流的值,连续地控制上述电荷泵电路的增益。
5.根据权利要求4所述的PLL频率合成器,其特征在于:
上述线性化电路具有的多个晶体管,阈值电压各不相同。
6.(修改后)一种PLL频率合成器,其特征在于,包括:
压控振荡器,根据振荡频率控制信号的电位使振荡频率发生变化;
分频器,以预定的分频比对来自上述压控振荡器的振荡频率进行分频;
相位比较器,接受来自上述分频器的输出信号和来自外部的参考信号,检测这两个信号间的相位差,输出相位差信号;
电荷泵电路,根据上述相位比较器的相位差信号,使恒定电流流入或流出;
环路滤波器,对上述电荷泵电路输出的高频成分进行滤波,并且将从上述电荷泵电路流入或者流出的电流转换成电压,作为上述振荡频率控制信号输出;以及
线性化电路,控制上述相位比较器和上述电荷泵电路的变频增益,以补偿对PLL频率合成器的环路增益的上述振荡频率控制信号的非线性,
其中,上述线性化电路,
具有晶体管,其流过的电流根据上述环路滤波器的振荡频率控制信号的电位而变化,和产生偏压的偏压发生电路,
上述线性化电路具有的晶体管,源极被输入上述偏压发生电路的偏压,栅极被输入上述环路滤波器的振荡频率控制信号,
根据流过该晶体管的电流的值,连续地控制上述电荷泵电路的增益。
7.(修改后)根据权利要求6所述的PLL频率合成器,其特征在于:
上述线性化电路具有的晶体管为多个晶体管,
根据流过上述多个晶体管的电流的总和,连续地控制上述电荷泵电路的增益。
8.根据权利要求7所述的PLL频率合成器,其特征在于:
上述偏压发生电路,产生多个不同的偏压,
上述线性化电路具有的多个晶体管,其各自的源极被输入来自上述偏压发生电路的不同的偏压。
9.根据权利要求8所述的PLL频率合成器,其特征在于:
上述偏压发生电路,根据从外部输入的偏压设定信号,变更产生的多个偏压。
10.(删除)
11.(删除)
Claims (11)
1.一种PLL频率合成器,其特征在于,包括:
压控振荡器,根据振荡频率控制信号的电位使振荡频率发生变化;
分频器,以预定的分频比对来自上述压控振荡器的振荡频率进行分频;
相位比较器,接受来自上述分频器的输出信号和来自外部的参考信号,检测这两个信号间的相位差,输出相位差信号;
电荷泵电路,根据上述相位比较器的相位差信号,使恒定电流流入或流出;
环路滤波器,对上述电荷泵电路输出的高频成分进行滤波,并且将从上述电荷泵电路流入或流出的电流转换成电压,作为上述振荡频率控制信号输出;以及
线性化电路,控制上述相位比较器和上述电荷泵电路的变频增益,以补偿对PLL频率合成器的环路增益的上述振荡频率控制信号的非线性。
2.根据权利要求1所述的PLL频率合成器,其特征在于:
上述线性化电路,接受上述环路滤波器的振荡频率控制信号,根据该振荡频率控制信号的电位,连续地控制上述相位比较器和电荷泵电路的变频增益。
3.根据权利要求2所述的PLL频率合成器,其特征在于:
上述线性化电路,
具有晶体管,其流过的电流根据上述环路滤波器的振荡频率控制信号的电位而变化,
根据流过该晶体管的电流的值,连续地控制上述相位比较器和电荷泵电路的变频增益。
4.根据权利要求3所述的PLL频率合成器,其特征在于:
上述线性化电路具有的晶体管为多个晶体管,
根据流过上述多个晶体管的电流的总和,连续地控制上述相位比较器和电荷泵电路的变频增益。
5.根据权利要求4所述的PLL频率合成器,其特征在于:
上述线性化电路具有的多个晶体管,阈值电压各不相同。
6.根据权利要求3所述的PLL频率合成器,其特征在于:
上述线性化电路,具有产生偏压的偏压发生电路,
上述线性化电路具有的晶体管,源极被输入上述偏压发生电路的偏压,栅极被输入上述环路滤波器的振荡频率控制信号,
根据流过该晶体管的电流的值,连续地控制上述相位比较器和电荷泵电路的变频增益。
7.根据权利要求6所述的PLL频率合成器,其特征在于:
上述线性化电路具有的晶体管为多个晶体管,
根据流过上述多个晶体管的电流的总和,连续地控制上述相位比较器和电荷泵电路的变频增益。
8.根据权利要求7所述的PLL频率合成器,其特征在于:
上述偏压发生电路,产生多个不同的偏压,
上述线性化电路具有的多个晶体管,其各自的源极被输入来自上述偏压发生电路的不同的偏压。
9.根据权利要求8所述的PLL频率合成器,其特征在于:
上述偏压发生电路,根据从外部输入的偏压设定信号,来变更产生的多个偏压。
10.根据权利要求4、5、7、8中任一项所述的PLL频率合成器,其特征在于:
上述线性化电路具有的多个晶体管,由P型或N型的MOS晶体管构成,或者由P型和N型的MOS晶体管构成。
11.根据权利要求2所述的PLL频率合成器,其特征在于:
上述线性化电路,包括
电压-电流转换电路,将来自上述环路滤波器的振荡频率控制信号的电压转换为电流;和
电荷泵电流控制电路,接受来自上述电压-电流转换电路的电流,生成与该接受的电流的值对应的电荷泵电流控制信号,将该电荷泵电流控制信号输出到上述电荷泵电路,
上述电荷泵电路,根据来自上述电荷泵电流控制电路的电荷泵电流控制信号,调整流过的电流的值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004247794 | 2004-08-27 | ||
JP247794/2004 | 2004-08-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1820417A true CN1820417A (zh) | 2006-08-16 |
CN100512012C CN100512012C (zh) | 2009-07-08 |
Family
ID=35967275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800004406A Expired - Fee Related CN100512012C (zh) | 2004-08-27 | 2005-05-12 | Pll频率合成器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7327195B2 (zh) |
JP (1) | JP4106069B2 (zh) |
CN (1) | CN100512012C (zh) |
WO (1) | WO2006022054A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101873132A (zh) * | 2009-04-23 | 2010-10-27 | 瑞萨电子株式会社 | Pll电路 |
CN102340307A (zh) * | 2011-10-09 | 2012-02-01 | 中国科学院微电子研究所 | 压控振荡器装置及压控振荡器的校正方法 |
US8878615B2 (en) | 2011-10-09 | 2014-11-04 | Institute of Microelectronics, Chinese Academy of Sciences | Voltage-controlled oscillator device and method of correcting voltage-controlled oscillator |
CN110535463A (zh) * | 2018-05-25 | 2019-12-03 | 哉英电子股份有限公司 | Pll电路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100843200B1 (ko) * | 2006-08-22 | 2008-07-02 | 삼성전자주식회사 | 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치 |
WO2008044350A1 (fr) * | 2006-10-12 | 2008-04-17 | Panasonic Corporation | Circuit pll |
GB0626024D0 (en) * | 2006-12-29 | 2007-02-07 | Nokia Corp | Dynamically adjusted phase locked loop |
US7586347B1 (en) * | 2007-09-27 | 2009-09-08 | Integrated Device Technology, Inc. | Clock generator with self-bias bandwidth control |
US8035452B2 (en) * | 2008-03-28 | 2011-10-11 | International Business Machines Corporation | Structure for transforming an input voltage to obtain linearity between input and output functions and system and method thereof |
JP6430738B2 (ja) * | 2014-07-14 | 2018-11-28 | シナプティクス・ジャパン合同会社 | Cdr回路及び半導体装置 |
JP2022098601A (ja) * | 2020-12-22 | 2022-07-04 | ルネサスエレクトロニクス株式会社 | 位相同期回路 |
CN113193867B (zh) * | 2021-04-22 | 2022-09-16 | 香港中文大学(深圳) | 一种兼容c波段和毫米波频段的本振锁相频率综合器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10107628A (ja) | 1996-09-27 | 1998-04-24 | New Japan Radio Co Ltd | 周波数シンセサイザ |
JPH10154934A (ja) | 1996-11-21 | 1998-06-09 | Fujitsu Ltd | 高安定化されたpll周波数シンセサイザ回路 |
US5933037A (en) * | 1997-08-29 | 1999-08-03 | Adaptec, Inc. | High speed phase lock loop having constant bandwidth |
JPH11251902A (ja) * | 1998-02-27 | 1999-09-17 | Nec Yamagata Ltd | Pll回路 |
JP2000013220A (ja) * | 1998-06-22 | 2000-01-14 | Oki Electric Ind Co Ltd | 位相同期回路 |
-
2005
- 2005-05-12 US US10/559,867 patent/US7327195B2/en not_active Expired - Fee Related
- 2005-05-12 CN CNB2005800004406A patent/CN100512012C/zh not_active Expired - Fee Related
- 2005-05-12 JP JP2006531274A patent/JP4106069B2/ja not_active Expired - Fee Related
- 2005-05-12 WO PCT/JP2005/008708 patent/WO2006022054A1/ja active Application Filing
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101873132A (zh) * | 2009-04-23 | 2010-10-27 | 瑞萨电子株式会社 | Pll电路 |
CN101873132B (zh) * | 2009-04-23 | 2014-02-19 | 瑞萨电子株式会社 | Pll电路 |
CN102340307A (zh) * | 2011-10-09 | 2012-02-01 | 中国科学院微电子研究所 | 压控振荡器装置及压控振荡器的校正方法 |
US8878615B2 (en) | 2011-10-09 | 2014-11-04 | Institute of Microelectronics, Chinese Academy of Sciences | Voltage-controlled oscillator device and method of correcting voltage-controlled oscillator |
CN110535463A (zh) * | 2018-05-25 | 2019-12-03 | 哉英电子股份有限公司 | Pll电路 |
CN110535463B (zh) * | 2018-05-25 | 2024-05-14 | 哉英电子股份有限公司 | Pll电路 |
Also Published As
Publication number | Publication date |
---|---|
WO2006022054A1 (ja) | 2006-03-02 |
US7327195B2 (en) | 2008-02-05 |
JP4106069B2 (ja) | 2008-06-25 |
CN100512012C (zh) | 2009-07-08 |
JPWO2006022054A1 (ja) | 2008-05-08 |
US20070096834A1 (en) | 2007-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1820417A (zh) | Pll频率合成器 | |
CN1346178A (zh) | 宽输出频率范围的vco电路及带该vco电路的pll电路 | |
CN112290889B (zh) | 一种片内rc振荡器、芯片及通信终端 | |
US8779862B2 (en) | Matrix structure oscillator | |
CN1108445A (zh) | 模拟滤波器电路和采用该电路的半导体集成电路器件 | |
US7289782B2 (en) | Linearized fractional-N synthesizer having a gated offset | |
CN1116734C (zh) | 相位检测器 | |
CN1156973C (zh) | 滤波电路 | |
CN1169296C (zh) | Pll电路和使用该电路的无线通信终端机 | |
CN102035544B (zh) | 电流源、电子装置和集成电路 | |
CN104202048A (zh) | 一种宽带全集成锁相环频率综合器 | |
CN1856932A (zh) | 压控数字模拟振荡器和使用该振荡器的频率合成器 | |
CN1747326A (zh) | 展频脉冲产生器和产生展频脉冲的方法 | |
CN1897463A (zh) | 压控振荡器电路和锁相环(pll)电路 | |
CN1677838A (zh) | 带有噪音减少电路的振荡电路 | |
EP3796124A1 (en) | Power-efficient, low-noise, and process/voltage/temperature (pvt)-insensitive regulator for a voltage-controlled oscillator (vco) | |
CN106209086A (zh) | 电压控制环形振荡器 | |
US7902935B2 (en) | Bias circuit and voltage-controlled oscillator | |
US20110234274A1 (en) | Semiconductor device | |
CN1578152A (zh) | 低通滤波电路及反馈系统 | |
CN103718464B (zh) | 锁相环 | |
CN1677821A (zh) | 具有整流子的电荷泵电路 | |
CN85107280A (zh) | 无电感正交解调器 | |
CN1682446A (zh) | 锁相回路 | |
CN1254119C (zh) | 无线通信基带调制的多通道相位匹配控制方法与实现电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090708 Termination date: 20180512 |
|
CF01 | Termination of patent right due to non-payment of annual fee |