JP2022098601A - 位相同期回路 - Google Patents

位相同期回路 Download PDF

Info

Publication number
JP2022098601A
JP2022098601A JP2020212080A JP2020212080A JP2022098601A JP 2022098601 A JP2022098601 A JP 2022098601A JP 2020212080 A JP2020212080 A JP 2020212080A JP 2020212080 A JP2020212080 A JP 2020212080A JP 2022098601 A JP2022098601 A JP 2022098601A
Authority
JP
Japan
Prior art keywords
phase
signal
circuit
locked loop
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020212080A
Other languages
English (en)
Inventor
直晃 檜山
naoaki Hiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2020212080A priority Critical patent/JP2022098601A/ja
Priority to US17/540,938 priority patent/US11545986B2/en
Priority to CN202111542672.1A priority patent/CN114665873A/zh
Publication of JP2022098601A publication Critical patent/JP2022098601A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

【課題】半導体装置に内蔵される位相同期回路において、面積増加を抑制しつつ、消費電流を削減すること可能な技術を提供する。【解決手段】位相同期回路ＰＬＬ１は、位相比較器（ディレイフリップフロップ）DFFと、パルス生成回路ＰＧＮと、チャージポンプ回路ＣＰと、ループフィルタ回路Ｆｉｌｔｅｒと、電圧制御発振器ＶＣＯと、を有する。位相比較器は、受信した基準クロックに同期して第一のレベルをサンプリングし、帰還クロックにより第一のレベルと異なる第二のレベルに初期化される第一の信号を生成する。パルス生成回路は、基準クロックに基づいて、第二の信号を生成する。第一の信号と第二の信号は、チャージポンプ回路とループフィルタ回路を通して制御電圧として電圧制御発振器に入力することにより、電圧制御発振器の出力信号の位相を制御する。【選択図】図２

Description

本開示は、位相同期回路に適用して有効な技術に関する。
位相同期回路（ＰＬＬ：phase locked loop）は、図１に示すように、位相周波数比較回路（位相比較器とも言う）PFD（Phase-Frequency Detector）と、チャージポンプ回路CP（Charge Pump）と、逓倍率Ｎのループフィルタ回路Filter、電圧制御発振回路VCO（Voltage-Controlled Oscillator）と、分周回路DIV（Divider）と、を有する。位相周波数比較回路PFDは、基準周波数ｆｎの基準入力信号ＩＮＰＵＴと分周回路DIVから出力されたフィードバック信号ＦＥＥＤＢＡＣＫとの位相と周波数とを比較し、フィードバック信号ＦＥＥＤＢＡＣＫの位相と周波数とが入力信号ＩＮＰＵＴの位相と周波数とに一致するように、アップ信号UPまたはダウン信号DNを生成する。チャージポンプ回路CPは、アップ信号UPまたはダウン信号DNに基づいて電圧出力信号VCPを生成し、ループフィルタ回路Filterへ出力する。電圧制御発振回路VCOは、ループフィルタ回路Filterから出力された電圧制御信号VCNTに基づいて、基準周波数ｆｎのN倍の周波数ｆｏｕｔ（＝Ｎ×ｆｎ）を有する出力信号ＯＵＴＰＵＴを生成する。出力信号ＯＵＴＰＵＴは、分周回路DIVにより１／Ｎ分周されてフィードバック信号ＦＥＥＤＢＡＣＫとして位相周波数比較回路PFDに入力される。
X. Gao, E. Klumperink, P. J. F. Geraedts and B. Nauta, "Jitter Analysis and a Benchmarking Figure-of-Merit for Phase-Locked Loops," IEEE Trans. Circuits Syst. II, vol. 56, no.2, pp. 117-121, Feb. 2009
エナジーハーベスト向けの半導体製品では、可能な限り低消費電力な回路が求められる。図１の位相同期回路PLLでは、電圧制御発振回路VCOの周波数で動作する分周回路DIVの消費電流が大きい。位相同期回路PLLの全体の消費電流の内、３割程度は分周回路DIVの消費電流である。
分周回路DIVの消費電流を削減する方法として、Sub-Sampling PLLを用いて分周回路DIVを取り除く方法がある。Sub-Sampling PDを用いて電圧制御発振回路VCOの出力位相を直接検出することで、分周回路DIVを取り除いても正常動作するSub-Sampling PLLが構成できる。Sub-Sampling PLLはLC発振器を想定した回路であり、数10MHzで動作するエナジーハーベスト向けの半導体製品での使用は面積が大きく採用されない。
数10MHzで動作する位相同期回路PLLの発振器としてリング（Ring）発振器が主に用いられるが、Ring発振器で構成可能な分周回路DIVを省略した位相同期回路PLLが存在しない。数10MHzで動作するLC発振器を準備しようとした場合、Ring発振器の4000倍の面積が必要となる。
本開示の課題は、半導体装置に内蔵される位相同期回路において、面積増加を抑制しつつ、消費電流を削減すること可能な技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
一実施の形態によれば、位相同期回路は、位相比較器と、パルス生成回路と、チャージポンプ回路と、ループフィルタ回路と、電圧制御発振器と、を具備する。位相比較器は、受信した基準クロックに同期して第一のレベルをサンプリングし、帰還クロックにより第一のレベルと異なる第二のレベルに初期化される第一の信号を生成する。パルス生成回路は、基準クロックに基づいて、第二の信号を生成し、第一の信号と第二の信号をチャージポンプ回路とループフィルタ回路を通して制御電圧として電圧制御発振器に入力することにより、帰還クロックである電圧制御発振器の出力信号の位相が所定の値に制御される。
上記一実施の形態に係る位相同期回路によれば、面積増加を抑制しつつ、消費電流を削減することができる。
図１は、位相同期回路の構成例を示すブロック図である。 図２は、実施例１に係る位相同期回路の構成例を示すブロック図である。 図３は、位相周波数比較回路PFDの構成例を示す回路図である。 図４は、図２のディレイフリップフロップDFFの構成例を示す回路図である。 図５は、ダウン信号DNのみでループを構成した場合の動作を示す波形図であり、（A）は電圧制御信号VCNTが一定の場合を示し、（B）は電圧制御信号VCNTが減少する場合を示し、（C）は電圧制御信号VCNTが増加する場合を示す。 図６は、ダウン信号DNのみでループを構成した場合の動作を示す他の波形図であり、（A）は電圧制御信号VCNTが一定の場合を示し、（B）は電圧制御信号VCNTが減少する場合を示し、（C）は電圧制御信号VCNTが増加する場合を示す。 図７は、実施例２に係る位相同期回路の構成例を示すブロック図である。 図８は、実施例３に係る位相同期回路の構成例を示すブロック図である。 図９は、実施例４に係る位相同期回路の構成例を示すブロック図である。
以下、実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
図２は、実施例１に係る位相同期回路の構成例を示すブロック図である。位相同期回路PLL1（PLL: phase locked loop）は、ディレイフリップフロップ（Reset付きD型フリップフロップともいう）DFFと、パルス発生回路（パルス生成回路とも言う）PGN（Pulse Generator）と、チャージポンプ回路CP（Charge Pump）と、逓倍率Ｎのループフィルタ回路Filterと、電圧制御発振回路（電圧制御発振器とも言う）VCO（Voltage-Controlled Oscillator）と、を有する。位相同期回路PLL1において、つまり、図２の位相同期回路PLL1では、図１の位相周波数比較回路PFDがディレイフリップフロップDFFに置き換えられている。つまり、ディレイフリップフロップDFFは位相周波数比較回路（位相比較器）として動作する。分周回路DIV（Divider）は削除されている。位相同期回路PLL1は、半導体装置に内蔵された位相同期回路であり、半導体装置が構成された半導体チップ内に形成されている。
位相比較器としてのディレイフリップフロップDFFは、基準周波数ｆｎの基準入力信号ＩＮＰＵＴが入力されるクロック端子Ｃと、電源電位ＶＤＤが入力される入力端子Ｄと、チャージポンプ回路CPへダウン信号ＤＮを出力する出力端子Ｑと、電圧制御発振回路VCOの発振信号（VCO源振（VCOSOF）、出力信号）ＯＵＴＰＵＴがフィードバック信号ＦＥＥＤＢＡＣＫとして入力されるリセット端子Ｒと、を有する。ディレイフリップフロップDFFを用いて、基準入力信号ＩＮＰＵＴと電圧制御発振回路VCOの出力信号ＯＵＴＰＵＴとの位相比較が直接行われる。基準入力信号ＩＮＰＵＴは、基準クロックである。
パルス発生回路PGNから出力されるパルス信号Pulseは、チャージポンプ回路CPへアップ信号ＵＰとして出力される。パルス発生回路PGNは、基準入力信号ＩＮＰＵＴに同期した一定時間幅のパルス波形を有するパルス信号Pulseを出力する。
チャージポンプ回路CPは、アップ信号UPであるパルス信号Pulseまたはダウン信号DNに基づいて電圧出力信号VCPを生成し、ループフィルタ回路Filterへ出力する。電圧制御発振回路VCOは、ループフィルタ回路Filterから出力された電圧制御信号VCNTに基づいて、基準周波数ｆｎのN倍の周波数ｆｏｕｔ（＝Ｎ×ｆｎ）を有する出力信号ＯＵＴＰＵＴを生成する。出力信号ＯＵＴＰＵＴは、フィードバック信号ＦＥＥＤＢＡＣＫとしてディレイフリップフロップDFFのリセット端子Ｒに入力される。フィードバック信号ＦＥＥＤＢＡＣＫは、帰還クロックということもできる。
位相比較器としてのディレイフリップフロップDFFは、受信した基準クロックＩＮＰＵＴに同期して第一のレベル(入力端子Ｄの電源電位ＶＤＤの電圧レベル)をサンプリングし、帰還クロック（フィードバック信号ＦＥＥＤＢＡＣＫ）により第二のレベル(接地電位ＧＮＤの電圧レベル)に初期化される第一の信号(ダウン信号DN)を生成する。パルス生成回路PGNは、基準クロックＩＮＰＵＴに基づいて、第二の信号(パルス信号Pulse)を生成する。第一の信号(ダウン信号DN)と第二の信号(パルス信号Pulse)とをチャージポンプ回路CPとループフィルタ回路Filterとを通して制御電圧(電圧制御信号VCNT)として電圧制御発振器（電圧制御発振回路VCO）に入力する。これにより、電圧制御発振器の出力信号の位相が所定の値に制御される。
上記の構成により、電圧制御発振回路VCOの出力信号ＯＵＴＰＵＴの位相をディレイフリップフロップDFFで直接検出し、分周回路DIV（Divider）の削除された位相同期回路PLL1が構成される。つまり、位相同期回路PLL1は、面積増加を抑制しつつ、消費電流を削減することができるので、数10MHzで動作するエナジーハーベスト向けの半導体製品での使用に適している。
また、リング（Ring）発振器の出力クロックを基準入力信号ＩＮＰＵＴとし、ディレイフリップフロップDFFの入力端子Dへ入力することで、Ring発振器の出力位相の直接検出が可能となる。Ring発振器を用いた位相同期回路PLL1でも、分周回路DIVを削除した構成を取ることが可能となる。分周回路DIVを削除した副次的な効果として、チャージポンプ回路CPに起因するノイズを低減することができる。
図３は、位相周波数比較回路PFDの構成例を示す回路図である。図４は、図２のディレイフリップフロップDFFの構成例を示す回路図である。図２の位相同期回路PLL1では、図３に示す位相周波数比較回路PFDの代わりに、図２のディレイフリップフロップDFFが採用されるので、半導体素子の数を削減できる。ディレイフリップフロップDFFを構成する半導体素子の数は、位相周波数比較回路PFDを構成する半導体素子の数より少ないためである。位相同期回路PLL1の半導体素子の数を削減できるので、位相同期回路PLL1の消費電流も削減できる。
図５は、ダウン信号DNのみでループを構成した場合の動作を示す波形図である。図５において、図４に示すディレイフリップフロップDFFのクロック端子Cとリセット端子Rの各波形（FR、FD）と、ダウン信号DNの波形と、パルス信号Pulseの波形と、電圧制御信号VCNTの波形とが示されている。また、図５において、（A）は電圧制御信号VCNTが一定の場合を示し、（B）は電圧制御信号VCNTが減少する場合を示し、（C）は電圧制御信号VCNTが増加する場合を示す。
図５に示すように、パルス発生回路PGNから入力されたPulse信号のHigh幅でFR-FDの位相オフセットが決まる構成とされる。ダウン信号DNのみで位相同期回路PLL1の帰還ループを構成した場合、必ずFDがFRから遅れる構成とされる。ダウン信号DNのパルス幅変化で位相遅れや位相進みを後段に伝える構成とされる。したがって、ダウン信号DNのみで位相同期回路PLL1の帰還ループを構成した場合、FDが必ずFRよりも遅延するため、図３に示す位相周波数比較回路PFDを、図４に示すReset付きD型フリップフロップDFFに置き換え可能である。
図６は、ダウン信号DNのみでループを構成した場合の動作を示す他の波形図である。図６が図５と異なる点は、図５のFDが図６ではVCO源振（VCOSOF）へ変更されている点である。図６において、（A）は電圧制御信号VCNTが一定の場合を示し、（B）は電圧制御信号VCNTが減少する場合を示し、（C）は電圧制御信号VCNTが増加する場合を示している。
図６に示すように、FDをVCO源振（VCOSOF）に置き換えても同様な動作が可能である。したがって、位相同期回路PLL1の帰還ループから分周回路DIVを取り除くことが可能である。
位相同期回路PLL1とRing発振器とは、エナジーハーベスト向けの半導体製品が構成される半導体チップに形成される。実施例１を適用することで、面積効率のよいRing発振器を用いた位相同期回路PLL1でもエナジーハーベスト用途で重要視されている超低消費電力化を実現できる。
また、位相同期回路PLL1は、図１の位相同期回路PLLと比較して、消費電流を30%削減すること可能である。また、面積オーバーヘッド無しに位相同期回路の消費電流の３割を削減できるので、次世代エナジーハーベスト向け半導体製品に採用できる。
実施例１の位相同期回路PLL1では、起動後に周波数引き込みを別途実施する必要がある。実施例２では、実施例１の位相同期回路PLL1に、周波数引き込みに用に別ループ（PLLB）を追加して用意した場合の位相同期回路PLL2の構成例を示す。図７は、実施例２に係る位相同期回路の構成例を示すブロック図である。
図７に示すように、位相同期回路PLL2は、位相同期回路PLL1に、周波数引き込みに用に別ループPLLBが追加された構成である。別ループPLLBは、位相周波数比較回路PFDと、チャージポンプ回路CP0と、分周回路DIV（Divider）と、シーケンサSequencerと、を有する。Sequencerは、カウンタ回路、ロック検出回路、周波数引込検出回路などで構成できる。
別ループPLLBにおいて、位相周波数比較回路PFDは、基準周波数ｆｎの基準入力信号ＩＮＰＵＴと分周回路DIVから出力されたフィードバック信号ＦＥＥＤＢＡＣＫとの位相と周波数とを比較し、フィードバック信号ＦＥＥＤＢＡＣＫの位相と周波数とが入力信号ＩＮＰＵＴの位相と周波数とに一致するように、アップ信号UPまたはダウン信号DNを生成する。チャージポンプ回路CP0は、アップ信号UPまたはダウン信号DNに基づいて電圧出力信号VCPを生成し、ループフィルタ回路Filterへ出力する。フィードバック信号ＦＥＥＤＢＡＣＫは、電圧制御発振回路VCOの出力信号ＯＵＴＰＵＴは、分周回路DIVにより１／Ｎ分周されてフィードバック信号ＦＥＥＤＢＡＣＫとして位相周波数比較回路PFDに入力される。
実施例２の位相同期回路PLL2では、２つのチャージポンプ回路CP、CP0を用意する必要があり、位相同期回路PLL2の面積が増大する。実施例３は、複数のマルチプレクサMUXを用いて信号の切替えを行うことにより、最小限の回路ブロックで周波数引き込みを実現した位相同期回路PLL3の構成例である。図８は、実施例３に係る位相同期回路の構成例を示すブロック図である。
図８に示すように、位相同期回路PLL3には、３つのマルチプレクサMUX1，MUX2，MUX3が設けられる。第１マルチプレクサMUX1は、チャージポンプ回路CP（Charge Pump）のアップ信号として、パルス発生回路PGNのパルス信号Pulseと位相周波数比較回路PFDのアップ信号UPの内の選択された一方を供給する。第２マルチプレクサMUX2は、チャージポンプ回路CP（Charge Pump）のダウン信号として、位相周波数比較回路PFDのダウン信号DNとディレイフリップフロップDFFのダウン信号ＤＮの内の選択された一方を供給する。第３マルチプレクサMUX3は、フィードバック信号ＦＥＥＤＢＡＣＫとして、電圧制御発振回路VCOの出力信号ＯＵＴＰＵＴと分周回路DIVの出力信号の内の選択された一方を供給する。
例えば、ロック信号LOCKの第1レベルに基づいて、第１マルチプレクサMUX1はパルス信号Pulseを選択し、第２マルチプレクサMUX2はディレイフリップフロップDFFのダウン信号ＤＮを選択し、第３マルチプレクサMUX3は電圧制御発振回路VCOの出力信号ＯＵＴＰＵＴを選択する。一方、ロック信号LOCKの第２レベルに基づいて、第１マルチプレクサMUX1は位相周波数比較回路PFDのアップ信号UPを選択し、第２マルチプレクサMUX2は位相周波数比較回路PFDのダウン信号DNを選択し、第３マルチプレクサMUX3は分周回路DIVの出力信号を選択する。
実施例２、実施例３の位相同期回路PLL2、PLL3では、位相同期回路PLL2、PLL3の位相ロック後に逓倍数の変更等があった場合、周波数ロックが外れてしまう。実施例４では、デッドゾーン位相周波数比較回路DZPFD（Dead Zone PFD）を用いてバックグラウンドで周波数ロックを実現する構成例を示す。図９は、実施例４に係る位相同期回路の構成例を示すブロック図である。
図９に示すように、位相同期回路PLL4は、チャージポンプ回路CP0にアップ信号UPまたはダウン信号DNを供給するデッドゾーン位相周波数比較回路DZPFDを有する。デッドゾーン位相周波数比較回路DZPFDには、入力信号ＩＮＰＵＴと電圧制御発振回路VCOの出力信号ＯＵＴＰＵＴを分周する分周回路DIVの出力信号とが入力されている。デッドゾーン位相周波数比較回路DZPFDは、入力信号ＩＮＰＵＴの位相と分周回路DIVの出力信号の位相との位相差が小さい領域において不感帯を有している。位相同期回路PLL4では、このデッドゾーン位相周波数比較回路DZPFDの不感帯を利用して周波数ロックを実現する。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は、上記実施形態および実施例に限定されるものではなく、種々変更可能であることはいうまでもない。
PLL1、PLL2、PLL3、PLL4：位相同期回路
PFD：位相周波数比較回路
DZPFD：デッドゾーン位相周波数比較回路
PGN：パルス発生回路
CP、CP0：チャージポンプ回路
Filter：ループフィルタ回路
DIV：分周回路
VCO：電圧制御発振回路
DFF：ディレイフリップフロップ
MUX1，MUX2，MUX3：マルチプレクサ

Claims (5)

  1. 位相比較器と、
    パルス生成回路と、
    チャージポンプ回路と、
    ループフィルタ回路と、
    電圧制御発振器と、を含み、
    前記位相比較器は、
    受信した基準クロックに同期して第一のレベルをサンプリングし、
    帰還クロックにより前記第一のレベルと異なる第二のレベルに初期化される第一の信号を生成し、
    前記パルス生成回路は、
    前記基準クロックに基づいて、第二の信号を生成し、
    前記第一の信号と前記第二の信号を前記チャージポンプ回路と前記ループフィルタ回路を通して制御電圧として前記電圧制御発振器に入力することにより、前記帰還クロックである前記電圧制御発振器の出力信号の位相が所定の値に制御される、位相同期回路。
  2. 請求項1において、
    前記位相比較器は、ディレイフリップフロップを含み、
    前記ディレイフリップフロップは、
    前記基準クロックが入力されるクロック端子と、
    前記第一のレベルの電源電位が入力される入力端子と、
    前記チャージポンプ回路へ前記第一の信号を出力する出力端子と、
    前記電圧制御発振器の前記出力信号が前記帰還クロックとして入力されるリセット端子と、を有する、位相同期回路。
  3. 請求項２において、
    前記基準クロックは、リング発振器の出力クロックである、位相同期回路。
  4. 請求項３において、
    前記位相同期回路と前記リング発振器とは、半導体チップに形成される、位相同期回路。
  5. 請求項４において、
    前記半導体チップにはエナジーハーベスト向けの半導体製品が構成されている、位相同期回路。
JP2020212080A 2020-12-22 2020-12-22 位相同期回路 Pending JP2022098601A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020212080A JP2022098601A (ja) 2020-12-22 2020-12-22 位相同期回路
US17/540,938 US11545986B2 (en) 2020-12-22 2021-12-02 Phase locking circuit
CN202111542672.1A CN114665873A (zh) 2020-12-22 2021-12-16 锁相电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020212080A JP2022098601A (ja) 2020-12-22 2020-12-22 位相同期回路

Publications (1)

Publication Number Publication Date
JP2022098601A true JP2022098601A (ja) 2022-07-04

Family

ID=82022537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020212080A Pending JP2022098601A (ja) 2020-12-22 2020-12-22 位相同期回路

Country Status (3)

Country Link
US (1) US11545986B2 (ja)
JP (1) JP2022098601A (ja)
CN (1) CN114665873A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022098601A (ja) * 2020-12-22 2022-07-04 ルネサスエレクトロニクス株式会社 位相同期回路
US11757615B2 (en) * 2021-11-08 2023-09-12 Nvidia Corporation Wideband phase-locked loop for delay and jitter tracking
CN115694477B (zh) * 2022-11-16 2023-05-16 华南理工大学 一种基于小范围死区产生模块架构的亚采样锁相环

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179382B2 (ja) * 1997-08-27 2001-06-25 山形日本電気株式会社 Ｐｌｌ回路
FR2793091B1 (fr) * 1999-04-30 2001-06-08 France Telecom Dispositif d'asservissement de frequence
JP2001195149A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 内部クロック信号発生回路
US7327195B2 (en) * 2004-08-27 2008-02-05 Matsushita Electric Industrial Co., Ltd. PLL frequency synthesizer
JP2008131353A (ja) * 2006-11-21 2008-06-05 Matsushita Electric Ind Co Ltd Ｐｌｌロック検出回路および半導体装置
FR2914807B1 (fr) * 2007-04-06 2012-11-16 Centre Nat Detudes Spatiales Cnes Dispositif d'extraction d'horloge a asservissement numerique de phase sans reglage externe
US7548123B2 (en) * 2007-07-13 2009-06-16 Silicon Laboratories Inc. Dividerless PLL architecture
US7928779B2 (en) * 2009-06-17 2011-04-19 Integrated Device Technology, Inc. Methods and apparatuses for incremental bandwidth changes responsive to frequency changes of a phase-locked loop
JP5006417B2 (ja) * 2010-01-28 2012-08-22 日本電波工業株式会社 Ｐｌｌ発振回路
JP2012205046A (ja) * 2011-03-25 2012-10-22 Renesas Electronics Corp 半導体集積回路およびその動作方法
US20140021987A1 (en) * 2011-03-31 2014-01-23 Semiconductor Technology Academic Research Center Injection-locked-type frequency-locked oscillator
US8917126B1 (en) * 2013-12-23 2014-12-23 International Business Machines Corporation Charge pump operating voltage range control using dynamic biasing
US9240795B2 (en) * 2014-01-31 2016-01-19 Silicon Laboratories, Inc. Apparatus and methods for phase-locked loop oscillator calibration and lock detection
US9503105B2 (en) * 2014-10-20 2016-11-22 Texas Instruments Incorporated Phase frequency detector (PFD) circuit with improved lock time
US10418981B2 (en) * 2017-04-12 2019-09-17 Samsung Electronics Co., Ltd. System and method for calibrating pulse width and delay
US11063599B2 (en) * 2019-04-23 2021-07-13 Samsung Electronics Co., Ltd Apparatus and method for automatic search of sub-sampling phase locked loop (SS-PLL) locking acquisition
KR20210009924A (ko) * 2019-07-18 2021-01-27 삼성전자주식회사 서브 샘플링 pll 회로를 포함하는 pll 회로 및 클록 발생기
US11411567B2 (en) * 2020-12-10 2022-08-09 Qualcomm Incorporated Phase interpolation-based fractional-N sampling phase-locked loop
JP2022098601A (ja) * 2020-12-22 2022-07-04 ルネサスエレクトロニクス株式会社 位相同期回路

Also Published As

Publication number Publication date
CN114665873A (zh) 2022-06-24
US11545986B2 (en) 2023-01-03
US20220200609A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
JP2022098601A (ja) 位相同期回路
Chang et al. A spread-spectrum clock generator with triangular modulation
Cheng et al. A dual-slope phase frequency detector and charge pump architecture to achieve fast locking of phase-locked loop
US7184503B2 (en) Multi-loop circuit capable of providing a delayed clock in phase locked loops
Mann et al. The design of a low-power low-noise phase lock loop
van de Beek et al. A 2.5-10-GHz clock multiplier unit with 0.22-ps RMS jitter in standard 0.18-/spl mu/m CMOS
JPH09270704A (ja) 位相同期回路
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的系统
Gupta et al. High speed CMOS charge pump circuit for PLL applications using 90nm CMOS technology
JP2007053685A (ja) 半導体集積回路装置
Qian et al. A sub-sampling PLL with robust operation under supply interference and short re-locking time
JP5958812B2 (ja) 位相同期ループ回路及びデッドゾーン生成回路
Kuo et al. A fast locking PLL with phase error detector
Chow et al. A new phase-locked loop with high speed phase frequency detector
Patel et al. Design and analysis of phase-locked loop and performance parameters
Ge et al. A fast locking charge-pump PLL with adaptive bandwidth
TWI411236B (zh) 相位鎖定迴路電路
CN115765728B (zh) 一种鉴频鉴相器及锁相环
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치
Liu et al. A 4.8-GHz Time-Interleaved Multi-Reference PLL with 16.1-fs Jitter
Xu et al. A 2.0-2.9 GHz digital ring-based injection-locked clock multiplier using a self-alignment frequency tracking loop for reference spur reduction
Meng et al. Area efficiency PLL design using capacitance multiplication based on self-biased architecture
Noruzpur et al. A New Semi-Digital Low Power Low Jitter and Fast PLL in 0.18 μm Technology
US20230093490A1 (en) Clock synthesis, distribution, and modulation techniques
GB2454163A (en) Phase Detector and Phase Locked Loop

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240604