CN1790750B - 薄膜晶体管、其制造方法、显示设备及其制造方法 - Google Patents

薄膜晶体管、其制造方法、显示设备及其制造方法 Download PDF

Info

Publication number
CN1790750B
CN1790750B CN2005101248664A CN200510124866A CN1790750B CN 1790750 B CN1790750 B CN 1790750B CN 2005101248664 A CN2005101248664 A CN 2005101248664A CN 200510124866 A CN200510124866 A CN 200510124866A CN 1790750 B CN1790750 B CN 1790750B
Authority
CN
China
Prior art keywords
pattern
layer
conductive adhesive
barrier
capping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2005101248664A
Other languages
English (en)
Other versions
CN1790750A (zh
Inventor
金湘甲
金时烈
朴弘植
崔熙焕
秦洪基
吴旼锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1790750A publication Critical patent/CN1790750A/zh
Application granted granted Critical
Publication of CN1790750B publication Critical patent/CN1790750B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种薄膜晶体管及其制造方法、以及一种显示设备及其制造方法，该薄膜晶体管包括在基板上的栅电极、栅极绝缘层、沟道图案、源电极和漏电极。沟道图案包括：形成在栅电极上并覆盖栅电极的半导体图案；形成在半导体图案上并彼此隔开的第一和第二导电粘合图案。源电极包括顺序形成在第一导电粘合图案上的第一阻挡图案、源极图案和第一覆盖图案。漏电极包括顺序形成在第二导电粘合图案上的第二阻挡图案、漏极图案和第二覆盖图案。第一覆盖图案、第二覆盖图案、源极图案和漏极图案的端部包括倾斜的截面轮廓。第一和第二阻挡图案包括从钛、钽、钨和铬所构成的组中选取的金属，第一和第二覆盖图案包括从钼和钼合金所构成的组中选取的金属。

Description

薄膜晶体管、其制造方法、显示设备及其制造方法
技术领域
本发明涉及一种薄膜晶体管、该薄膜晶体管的制造方法、具有该薄膜晶体管的显示设备以及该显示设备的制造方法。更具体而言，本发明涉及一种用于显示设备的阵列基板的薄膜晶体管、该薄膜晶体管的制造方法、具有该薄膜晶体管的显示设备以及该显示设备的制造方法。
背景技术
通常，液晶显示设备包括阵列基板和滤色器基板。阵列基板包括用作开关器件的薄膜晶体管以及电连接到薄膜晶体管以接收像素电压的像素电极。滤色器基板包括公共电极。
薄膜晶体管包括形成有栅电极的栅极线、用于栅极线的栅极绝缘层、栅极绝缘层上的沟道图案以及形成有源电极和漏电极的数据线。
近来，诸如栅极线、数据线等的信号线已由于液晶显示设备的尺寸增大而变得更长了。由于信号线的变长，施加到信号线上的信号发生延迟或失真。为了防止信号的延迟和失真，信号线包括低电阻金属，比如铝(Al)、铝合金等。
然而，当加热时，在低电阻金属(例如铝)上形成了不利的不规则物。更具体而言，当铝被加热到约180度的高温时，由于铝的铝原子之间的压缩应力而在铝的表面上形成了凹凸部分。在数据线包括铝的情况下，铝与导电粘合层(该导电粘合层可以是数据线之下的N+掺杂非晶硅层)接触，由此提高了铝与导电粘合层之间的接触电阻。提高的接触电阻在高温下引起铝分散到导电粘合层中，形成了不规则物。
此外，当蚀刻导电粘合层以形成沟道层时，导电粘合层图案被暴露在源电极、漏电极或数据线之外。结果，在液晶显示设备上出现了不利的余像(after-image)。
所需的是一种形成没有以上问题的显示设备的方法。
发明内容
本发明提供了一种用于显示设备的薄膜晶体管。
本发明还提供了一种适于制造以上薄膜晶体管的方法。
本发明还提供了一种具有以上薄膜晶体管的显示设备。
本发明还提供了一种适于制造以上显示设备的方法。
在本发明的一个方面中，薄膜晶体管包括在基板上的栅电极，在所述基板上以绝缘所述栅电极的栅极绝缘层，沟道图案，源电极和漏电极。
所述沟道图案包括：在所述栅电极上的半导体图案，该半导体图案覆盖所述栅电极；在所述半导体图案上的第一导电粘合图案(conductiveadhesive pattern)；以及形成在所述半导体图案上并与所述第一导电粘合图案隔开的第二导电粘合图案。所述源电极包括顺序形成在所述第一导电粘合图案上的第一阻挡图案、源极图案和第一覆盖图案(capping pattern)。所述漏电极包括顺序形成在所述第二导电粘合图案上的第二阻挡图案、漏极图案和第二覆盖图案。
在本发明的另一方面中，如下提供了一种薄膜晶体管的制造方法。在基板上顺序形成栅电极和栅极绝缘层。在所述栅极绝缘层上形成半导体层和导电粘合层，使得所述半导体层和所述导电粘合层覆盖所述栅电极。在所述基板之上沉积阻挡层、导电薄层和覆盖层。部分地蚀刻所述覆盖层和所述导电薄层，从而在所述栅电极上形成第一覆盖图案、与所述第一覆盖图案隔开的第二覆盖图案、源极图案、以及与所述源极图案隔开的漏极图案。部分地蚀刻所述阻挡层和所述导电粘合层，从而在所述栅电极上形成第一阻挡图案、与所述第一阻挡图案隔开的第二阻挡图案、第一导电粘合图案、以及与所述第一导电粘合图案隔开的第二导电粘合图案。
在本发明的又一方面中，显示设备包括：第一显示基板，其具有薄膜晶体管和电连接到漏电极的像素电极；第二显示基板；以及在所述第一和第二基板之间的液晶层。
所述薄膜晶体管包括在第一基板上的栅电极，在所述第一基板上以绝缘所述栅电极的栅极绝缘层，沟道图案，源电极和漏电极。
所述沟道图案包括：在所述栅电极上的半导体图案，该半导体图案覆盖所述栅电极；在所述半导体图案上的第一导电粘合图案；以及在所述半导体图案上与所述第一导电粘合图案隔开的第二导电粘合图案。所述源电极包括顺序形成在所述第一导电粘合图案上的第一阻挡图案、源极图案和第一覆盖图案。所述漏电极包括顺序形成在所述第二导电粘合图案上的第二阻挡图案、漏极图案和第二覆盖图案。
所述第二显示基板包括面对所述第一基板的第二基板以及面对所述像素电极的公共电极。
在本发明的又一方面中，如下提供了一种显示设备的制造方法。在第一基板上顺序形成栅电极和栅极绝缘层。在所述栅极绝缘层上顺序形成半导体层、导电粘合层、阻挡层、导电薄层和覆盖层。部分地蚀刻所述覆盖层和所述导电薄层，从而在所述栅电极上形成第一覆盖图案、与所述第一覆盖图案隔开的第二覆盖图案、源极图案、以及与所述源极图案隔开的漏极图案。部分地蚀刻所述阻挡层和所述导电粘合层，从而在所述栅电极上形成第一阻挡图案、与所述第一阻挡图案隔开的第二阻挡图案、第一导电粘合图案、以及与所述第一导电粘合图案隔开的第二导电粘合图案。像素电极电连接到所述漏电极。在面对所述第一基板的第二基板上形成公共电极。在所述第一和第二基板之间形成液晶层。
根据以上，通过干式蚀刻工艺来形成所述阻挡图案和所述导电粘合图案，使得所述显示设备可以防止在所述源电极和所述漏电极附近的所述导电粘合图案的残余物并改善其显示质量。
附图说明
通过结合附图参考以下详细描述，本发明的以上和其他优点将变得更加明了，其中：
图1是根据本发明一示例性实施例的薄膜晶体管的示意性电路图；
图2是图1中的薄膜晶体管的平面图；
图3是沿线I1-I2得到的剖面图，示出了图2中的薄膜晶体管；
图4-11是示出图3中的薄膜晶体管的制造方法的剖面图；
图12是根据本发明一示例性实施例的显示设备的等效电路图；
图13是具有图3中的薄膜晶体管的显示设备的平面图；
图14是沿线II1-II2得到的剖面图，示出了图13中的显示设备；以及
图15-24是示出图14所示的显示设备的制造方法的剖面图。
具体实施方式
应理解的是，当称一个元件或一层在另一元件或层“上”、“连接到”或“耦合到”其上时，它可以直接在、连接到或耦合到另一元件上或层上，或者还可以存在插入元件或层。相反，当称一个元件“直接在”、“直接连接到”或“直接耦合到”另一个元件或层上时，则不存在插入元件或层。通篇用相同的附图标记表示相同的元件。如此处所使用的，术语“和/或”包括相关所列项中的一个或多个的任何以及所有组合。
应理解的是，尽管术语第一、第二等在此处可用于描述各种元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应受限于这些术语。这些术语仅用于将一个元件、部件、区域、层或部分与其他区域、层或部分区分开。因此，在不偏离本发明的教导的前提下，以下所讨论的第一元件、部件、区域、层或部分也可以称为第二元件、部分、区域、层或部分。
为便于描述，此处可以使用诸如“在...之下”、“在...下面”、“下(lower)”、“在...之上”、“上(upper)”等等空间相对关系术语以描述如图所示的一个元件或功能部件与另一个(些)元件或部件之间的关系。应当理解，空间相对性术语是意于概括除附图所示取向之外的使用或操作中的器件的不同取向的。例如，如果附图中的器件翻转过来，被描述为“在”其他元件或功能部件“之下”或“下面”的元件将会在其他元件或功能部件的“上方”。这样，示例性术语“在...下面”就能够涵盖之上和之下两个取向。器件还可以采取其他取向(旋转90度或在其他方向)，则此处所用的空间相对关系描述符做相应解释。
这里所用的术语仅仅是为了描述特定实施例，并非要限制本发明。如此处所用的，除非上下文另有明确表述，否则单数形式“一(a)”、“一(an)”和“该(the)”均同时旨在包括复数形式。需要进一步理解的是，术语“包括(includes)”和/或“包括(including)”当用于本说明书中时，指定了所述特征、整体、步骤、操作、元件和/或部件的存在，但并不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或增加。
除非另行定义，此处使用的所有术语(包括技术术语和科学术语)都具有本发明所属领域内的普通技术人员所通常理解的同样的含义。进一步应当理解的是，诸如常用词典中所定义的术语，除非此处如此加以明确定义，否则应当被解释为具有与它们在相关领域的语境中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义。
以下，将参照附图详细描述本发明。
图1是根据本发明一示例性实施例的薄膜晶体管的示意性电路图。图2是图1的薄膜晶体管的平面图。图3是沿图2所示的线I1-I2得到的剖面图。
参照图1，薄膜晶体管TFT包括：栅极线GL，栅电极110从所述栅极线GL分支出来；数据线DL，源电极130从所述数据线DL分支出来；以及与源电极130间隔开的漏电极140。
栅极线GL具有条形形状并且形成在基板上。栅极线GL将外部提供的栅信号传输给栅电极110。
数据线DL也形成在基板上。数据线DL基本垂直于栅极线GL并且与栅极线GL电绝缘。数据线DL将数据信号传输给源电极130。
当高于薄膜晶体管TFT的阈值电压的栅电压通过栅极线GL施加到栅电极110时，形成在薄膜晶体管TFT内部的沟道层的电特性从绝缘体变为导体，使得施加到源电极130的数据信号通过沟道层施加到漏电极140上。
参照图2和3，薄膜晶体管TFT包括栅电极110、栅极绝缘层115、沟道图案120、源电极130和漏电极140。
栅电极110从形成在基板上的栅极线GL分支出来。栅电极110包括金属材料或金属合金，比如钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)、钕(Nd)等。在本实施例中，栅电极110可以形成为单层或包括铝-钕(Al-Nd)和钼(Mo)的双层结构。
当高于薄膜晶体管TFT的阈值电压的栅电压通过栅极线GL施加到栅电极110时，在电连接到源电极130和漏电极140的沟道图案120处形成沟道。因此，施加到数据线DL的数据信号通过源电极130被传输到漏电极140。相反，当电压电平低于薄膜晶体管TFT的阈值电压的栅电压通过栅极线GL施加到栅电极110时，在电连接到源电极130和漏电极140的沟道图案120处不形成沟道。因此，施加到数据线DL的数据信号不传输到漏电极140。
栅极绝缘层115形成在其上形成有栅电极110的基板上，并将栅电极110与沟道图案120电绝缘。栅极绝缘层115可以包括氮化硅(SiNx)或氧化硅(SiOx)。
沟道图案120形成在对应于栅电极110的栅极绝缘层115上。沟道图案120可以包括半导体图案122、第一导电粘合图案127a和第二导电粘合图案127b。
半导体图案122可以包括非晶硅。当施加到栅电极110的栅电压高于薄膜晶体管TFT的阈值电压时，在沟道图案120内部形成沟道，由此将源电极130与漏电极140电连接。阈值电压的电平取决于沟道图案120的宽度和长度，并且半导体图案122具有约2000埃至约2500埃的厚度。
半导体图案122包括形成在其上的凹槽。该凹槽形成在对应于栅电极110的半导体图案122上。形成该凹槽的半导体图案122部分具有约500埃的厚度。然而，为了防止在通过蚀刻工艺形成源电极130、漏电极140和沟道图案120时损坏半导体图案122，使半导体图案122形成为具有约2000埃至约2500埃的总厚度。
第一和第二导电粘合图案127a和127b形成在半导体图案122上并彼此分隔。第一和第二导电粘合图案127a和127b包括N+掺杂非晶硅。第一和第二导电粘合图案127a和127b降低了半导体图案122与源电极130和漏电极140之间的接触电阻。在本实施例中，第一和第二导电粘合图案127a和127b具有约200埃的厚度。
源电极130包括第一阻挡图案131、源极图案133和第一覆盖图案135。漏电极140包括第二阻挡图案141、漏极图案143和第二覆盖图案145。
第一和第二阻挡图案131和141分别形成在第一和第二导电粘合图案127a和127b上。第一和第二阻挡图案131和141分别防止源极图案133和漏极图案143的导电金属的扩散。
第一和第二阻挡图案131和141可以用作形成源极图案133和漏极图案143以及第一和第二覆盖图案135和145期间的蚀刻停止层。第一和第二阻挡图案131和141具有相对于源极图案133和漏极图案143以及第一和第二覆盖图案135和145的蚀刻选择性。第一和第二阻挡图案131和141包括钛(Ti)、钽(Ta)、钨(W)、铬(Cr)等。
源极图案133和漏极图案143将数据信号施加给数据线DL。为了防止由于源极图案133和漏极图案143的延长所致的信号延迟和信号失真，源极图案133和漏极图案143包括具有低电阻率(specific resistance)的金属，比如铝、铝合金等。通常，铝具有约2.65×10-6Ω·cm的低电阻率。
第一和第二覆盖图案135和145分别形成在源极图案133和漏极图案143上。第一和第二覆盖图案135和145可以包括钼、钼合金等。钼合金的实例可以是钼-铌(MoNb)、钼-钨(MoW)、钼-铜(MoCu)等。
第一和第二覆盖图案135和145可以防止因加热引起的源极图案133和漏极图案143上的有问题的不规则物的形成。并且，第二覆盖图案145可以改善接触特性，比如像素电极与第二覆盖图案145之间的接触电阻。
如果第一和第二阻挡图案131和141以及第一和第二覆盖图案135和145包括氮，则会由于氮而产生残余产物。因此，在本实施例中，优选的是第一和第二阻挡图案131和141以及第一和第二覆盖图案135和145不包括氮。
图4至11是示出图3中的薄膜晶体管的制造方法的剖面图。
参照图4，在第一基板105上形成导电薄膜。在本实施例中，该导电薄膜的实例可以包括钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)、钕(Nd)等。该导电薄膜可以形成为包括铝-钕(Al-Nd)和钼(Mo)的双层结构。
部分地蚀刻该导电薄膜以在第一基板105上形成栅电极110。栅电极110从栅极线GL分支出来(参见图2)。在本实施例中，可以在形成栅极线GL和栅电极110时形成存储电容器线(未示出)。存储电容器线设置在相邻设置的栅极线GL之间并且定向为基本平行于栅极线GL。
参照图5，在其上形成有栅电极110的第一基板105上形成栅极绝缘层115。在本实施例中，用于栅极绝缘层115的示例性材料包括氮化硅(SiNx)、氧化硅(SiOx)等。
参照图6，在栅极绝缘层115上形成非晶硅层。并且在该非晶硅层上形成重掺杂N型杂质的N+非晶硅层。非晶硅层具有约2000埃至约2500埃的厚度，并且N+非晶硅层具有约500埃的厚度。
通过光刻工艺部分地蚀刻非晶硅层和N+非晶硅层，从而在栅极绝缘层115上形成半导体图案121并且在半导体图案121上形成导电粘合层126。半导体图案121覆盖于栅电极110上方。
尽管图中未示出，可以在源电极和漏电极经受光刻工艺时部分地蚀刻非晶硅层和N+非晶硅层，以形成半导体图案以及第一和第二导电图案。
参照图7，在导电粘合层126上顺序形成阻挡层151、导电薄层153和覆盖层155。在本实施例中，通过溅射工艺来形成阻挡层151、导电薄层153和覆盖层155。
阻挡层151相对于源极图案、漏极图案、第一覆盖图案和第二覆盖图案具有蚀刻选择性，从而使阻挡层151用作终止导电薄层153的蚀刻的蚀刻停止物。在本实施例中，阻挡层151可以包括钛(Ti)、钽(Ta)、钨(W)、铬(Cr)等。
导电薄层153包括具有低电阻率的材料，比如铝、铝合金等。铝的电阻率可以低至约2.65×10-6Ω·cm。
覆盖层155可以包括钼、钼合金等。钼合金的实例可以是钼-铌(MoNb)、钼-钨(MoW)、钼-铜(MoCu)等。
覆盖层155可以避免由于加热所引起的源极图案和漏极图案上的不规则物。并且，覆盖层155可以改善接触特性，比如形成在其上的像素电极与覆盖层155之间的接触电阻。
如果覆盖层155包括氮，则通过反应溅射(reactive sputtering)工艺来形成覆盖层155。在反应溅射工艺期间，在将氩(Ar)气和氮(N)气供应到真空室中之后，向阴极施加负电压(-)。响应于所施加的电压而发射出电子。发射出的电子与氩气原子碰撞以形成氩离子(Ar+)和等离子体。当氩离子(Ar+)行进至靶(阴极)并与靶的表面碰撞时，靶的原子堆叠在基板上以形成氮化物薄层。在形成氮化物薄层时产生的反应粒子会引起形成在基板上的氮化物薄层的污染。因此，在本实施例中，优选的是覆盖层155不包括氮。
尽管图中未示出，但除栅电极之外，还可以在第一基板上顺序形成栅极绝缘层、非晶硅层、N+非晶硅层、阻挡层、导电薄层和覆盖层。
参照图8，在其上形成有覆盖层155的基板105上涂敷光致抗蚀剂(未示出)。利用掩模曝光并显影光致抗蚀剂以形成对应于源电极和漏电极的光致抗蚀剂图案129。
参照图9，利用光致抗蚀剂图案129作为蚀刻掩模，部分地蚀刻覆盖层155和导电薄层153，从而形成第一和第二覆盖图案135和145以及源极图案133和漏极图案143。通过湿式蚀刻工艺来形成第一和第二覆盖图案135和145以及源极图案133和漏极图案143。可以利用不同的工艺或者利用单一工艺来形成第一和第二覆盖图案135和145以及源极图案133和漏极图案143。
在用于第一和第二覆盖图案135和145以及源极图案133和漏极图案143的湿式蚀刻工艺中，用于该湿式蚀刻工艺的蚀刻剂可以包括磷酸(H3PO4)、醋酸(CH3COOH)、硝酸(HNO3)或其混合物。由于导电薄层之下的阻挡层151相对于该导电薄层具有蚀刻选择性，所以阻挡层151在湿式蚀刻工艺期间不被蚀刻。
参照图10，利用光致抗蚀剂图案129作为掩模部分地蚀刻阻挡层151和导电粘合层(未示出)，以形成第一阻挡图案131、第二阻挡图案141、第一导电粘合图案127a和第二导电粘合图案127b。可以通过干式蚀刻工艺来形成第一阻挡图案131、第二阻挡图案141、第一导电粘合图案127a和第二导电粘合图案127b。第一和第二导电粘合图案127a和127b的蚀刻部分可以具有基本竖直的轮廓使得它们不暴露在源极图案133和漏极图案143的外部，由此改善薄膜晶体管的特性。换言之，由第一阻挡图案131、第一导电粘合图案127a和半导体图案122所限定的侧壁相对于基板105形成了直角，并且由第二导电图案141、第二导电粘合图案127b和半导体图案122所限定的侧壁相对于基板105形成了直角。形成薄膜晶体管所需的工艺步骤的数目可以减少，因为阻挡层151和导电粘合层通过干式蚀刻工艺基本被同时蚀刻。
用于干式蚀刻工艺的蚀刻气体可以包括氯(Cl)、氟(F)等。
蚀刻气体包括含氯的化合物，其实例包括氯气(Cl2)、氯化氢(HCl)和氯化硼(BCl3)。如果蚀刻气体包括含氯的化合物并且阻挡层151包括钛，则由以下示出的化学方程式(1)来表示用于蚀刻阻挡层151的化学反应。可选择地，蚀刻气体可以包括含氟化合物，其实例包括六氟化硫(SF6)和四氟化碳(CF4)。如果蚀刻气体包括含氟化合物并且阻挡层151包含钛，则通过以下示出的化学方程式(2)来表示用于蚀刻阻挡层151的化学反应。
Ti+4Cl-＞TiCl4    (1)
Ti+4F-＞TiF4      (2)
在干式蚀刻工艺期间，吸附在工艺室壁上的光致抗蚀剂图案129或氧气(O2)与阻挡层151反应从而形成了金属氧化物，这劣化了基板的蚀刻比率。包括含氟化合物的蚀刻气体可以容易地去除金属氧化物。当蚀刻气体包括氯化硼(BCl3)与氟(F)时，可以很容易地去除诸如氧化钛(TiO2)的金属氧化物，正如化学方程式(3)所表示的：
3TiO2+2BCl3-＞3TiCl2+2B2O3    (3)
在蚀刻第一和第二阻挡图案131和141以及第一和第二导电粘合图案127a和127b时过蚀刻包括非晶硅的半导体图案122，由此形成凹槽。可以调整半导体图案122的厚度以控制薄膜晶体管的阈值电压。
尽管图中未示出，但在针对源电极和漏电极的光刻工艺期间部分地蚀刻非晶硅层和N+非晶硅层。结果，形成了具有凹槽的半导体图案122以及第一和第二导电粘合图案127a和127b。
参照图11，光致抗蚀剂图案129的剥离完成了薄膜晶体管的形成，该薄膜晶体管具有栅电极110、栅极绝缘层115、沟道图案120、源电极130和漏电极140。如图11所示，第一覆盖图案、第二覆盖图案、源极图案和漏极图案的端部具有倾斜的截面轮廓。
图12是根据本发明另一示例性实施例的显示设备的电路图。图13是具有图3的薄膜晶体管的显示设备的平面图。图14是沿图13所示的线II1-II2得到的剖面图。
参照图12至14，该显示设备包括第一显示基板、第二显示基板和液晶层。在图12至14中，相同的附图标记表示与图1至11中相同的元件。因此，将省略对相同元件的任何进一步的重复描述。
第一显示基板10包括第一基板105、薄膜晶体管100和像素电极170。
第一基板105是透光的透明玻璃。在本实施例中，用于第一基板105的透明玻璃不包括碱离子。当透明玻璃包括碱离子时，碱离子从玻璃被洗提(elute)到液晶层30中，不利地改变了液晶层的电阻以及密封剂(未示出)与玻璃之间的粘附力。
薄膜晶体管100包括栅电极110、栅极绝缘层115、沟道图案120、源电极130和漏电极140。
如图13所示，栅电极110从第一基板105上的栅极线GL分支出来。栅极线GL接收驱动薄膜晶体管100的控制信号并将该控制信号传输给栅电极110。用于栅电极110的示例性材料可以包括钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)及其合金。栅电极110可以形成为单层或具有导电金属的双层结构。
栅极绝缘层115形成在其上形成有栅极线GL和栅电极110的第一基板105之上。栅极绝缘层115将栅极线GL与沟道图案120电绝缘。栅极绝缘层115可以包括氮化硅(SiNx)或氧化硅(SiOx)。
沟道图案120包括半导体图案122以及第一和第二导电粘合图案127a和127b。示例性的半导体图案122可以包括非晶硅，并且第一和第二导电粘合图案127a和127b的实例可以包括N+非晶硅。
在对应于栅电极110的半导体图案122上形成凹槽。形成部分凹槽的半导体图案122具有约500埃的厚度。然而，为了防止在通过蚀刻工艺形成源电极130、漏电极140和沟道图案120时损坏半导体图案122，半导体图案122具有约2000埃至约2500埃的总厚度。
源电极130包括第一阻挡图案131、源极图案133和第一覆盖图案135。漏电极140包括第二阻挡图案141、漏极图案143和第二覆盖图案145。
第一和第二阻挡图案131和141分别形成在第一和第二导电粘合图案127a和127b上。第一和第二阻挡图案131和141分别防止了源极图案133和漏极图案143的导电金属的扩散。
第一和第二阻挡图案131和141可以用作在形成源极图案133和漏极图案143以及第一和第二覆盖图案135和145时的蚀刻停止层。第一和第二阻挡图案131和141具有相对于源极图案133和漏极图案143以及第一和第二覆盖图案135和145的蚀刻选择性。第一和第二阻挡图案131和141的实例包括钛(Ti)、钽(Ta)、钨(W)、铬(Cr)等。
源极图案133和漏极图案143将数据信号施加给数据线DL。为了防止由于源极图案133和漏极图案143的延长所致的信号延迟和信号失真，源极图案133和漏极图案143包括具有低电阻率的金属，比如铝、铝合金等。铝的一个实例具有约2.65×10-6Ω·cm的电阻率。
第一和第二覆盖图案135和145分别形成在源极图案133和漏极图案143上。第一和第二覆盖图案135和145可以包括钼、钼合金等。钼合金的实例可以包括钼-铌(MoNb)、钼-钨(MoW)、钼-铜(MoCu)等。
第一和第二覆盖图案135和145可以防止加热所引起的源极图案133和漏极图案143上的不规则物的形成。并且，第二覆盖图案145可以改善接触特性，比如像素电极与第二覆盖图案145之间的接触电阻。
如果第一和第二阻挡图案131和141以及第一和第二覆盖图案135和145包括氮，则会产生由氮所致的残余产物。因此，在本实施例中，第一和第二阻挡图案131和141以及第一和第二覆盖图案135和145优选不包括氮。
第一显示基板10可以进一步包括在第一基板105上的钝化层160，所述第一基板105上形成有源电极130和漏电极140。钝化层160包括氮化硅以保护薄膜晶体管。
像素电极170电连接到漏电极140。像素电极170可以包括氧化铟锡(ITO)、氧化铟锌(IZO)等。通过部分地蚀刻透明导电层而形成像素电极170。
第二显示基板20包括第二基板205和公共电极210。
第二基板205包括透明玻璃。第二基板205具有与第一基板105基本相同的光学特性。
公共电极210形成在第二基板205之上。公共电极210的实例包括透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锡(TO)、氧化锌(ZO)等。公共电极210可以形成在第一显示基板10上使得公共电极210基本平行于像素电极170。
第二基板20可以进一步包括滤色器层(未示出)以及光阻挡构件(未示出)。
滤色器层可以对应于像素形成在第二基板20上。滤色器层选择性地使具有预定波长的光透过。滤色器层包括红色滤色器部分、绿色滤色器部分和蓝色滤色器部分。滤色器层包括光聚合引发剂、单体、粘合剂、色素、分散剂、溶剂、光致抗蚀剂等中的一种或多种。由此，滤色器层可以形成在第一基板10上。
光阻挡构件阻挡通过非有效显示区域的光从而防止光泄漏并改善设备的显示质量。
第一显示基板10和第二显示基板20通过设置在其间的隔离物(未示出)而彼此分隔。该隔离物可以包括柱状隔离物、球状隔离物或其组合。
第一显示基板10和第二显示基板20分别包括形成在其上的配向层(未示出)。
当在第一和第二显示基板10和20之间设置液晶层30并通过密封剂将其密封时，完成了具有第一显示基板10、第二显示基板20和液晶层30的显示设备。
图15至24是示出图14所示的显示设备的制造方法的剖面图。
参照图15，在第一基板105上形成导电薄膜。在本实施例中，示例性的导电薄膜可以包括钼(Mo)、铝(Al)、铬(Cr)、铜(Cu)、钕(Nd)或其合金。并且，该导电薄膜可以形成为包括铝-钕(Al-Nd)和钼(Mo)的双层结构。
部分地蚀刻该导电薄膜以在第一基板105上形成栅电极110。栅电极110从栅极线GL(未示出)分支出来。
参照图16，在其上形成有栅电极110的第一基板105上方形成栅极绝缘层115。在本实施例中，用于栅极绝缘层115的材料的实例包括氮化硅(SiNx)、氧化硅(SiOx)等。
参照图17，在栅极绝缘层115上形成非晶硅层121。并且在该非晶硅层121上形成N+非晶硅层126。非晶硅层121具有约2000埃至约2500埃的厚度，并且N+非晶硅层126具有约500埃的厚度。
参照图18，在非晶硅层126上顺序形成阻挡层151、导电薄层153和覆盖层155。在本实施例中，通过溅射工艺来形成阻挡层151、导电薄层153和覆盖层155。
阻挡层151相对于导电薄层153和覆盖层155具有蚀刻选择性，由此用作蚀刻停止物从而终止导电粘合层126的蚀刻。在本实施例中，阻挡层151可以包括钛(Ti)、钽(Ta)、钨(W)、铬(Cr)等。
导电薄层153具有低电阻率。例如，导电薄层153可以包括诸如铝、铝合金等的材料。铝的电阻率可以低至约2.65×10-6Ω·cm。
覆盖层155可以包括钼、钼合金等。钼合金的实例可以是钼-铌(MoNb)、钼-钨(MoW)、钼-铜(MoCu)等。
覆盖层155可以避免由于加热所引起的源极图案和漏极图案上的不规则物。并且，覆盖层155可以改善接触特性，比如形成在其上的像素电极与覆盖层155之间的接触电阻。
在覆盖层155包括氮的情况下，如上所述，通过反应溅射工艺来形成覆盖层155。正如之前曾提到的，优选的是覆盖层155不包括氮。
参照图19，在其上形成有覆盖层155的基板105上涂敷光致抗蚀剂(未示出)。利用掩模曝光并显影光致抗蚀剂以形成对应于源电极和漏电极的光致抗蚀剂图案129。
参照图20，利用光致抗蚀剂图案129作为蚀刻掩模，部分地蚀刻覆盖层155和导电薄层153，从而形成第一和第二覆盖图案135和145以及源极图案133和漏极图案143。通过湿式蚀刻工艺来形成第一和第二覆盖图案135和145以及源极图案133和漏极图案143。可以利用不同的工艺或者利用单一工艺来形成第一和第二覆盖图案135和145以及源极图案133和漏极图案143。
在用于第一和第二覆盖图案135和145以及源极图案133和漏极图案143的湿式蚀刻工艺中，用于该湿式蚀刻工艺的蚀刻剂可以包括磷酸(H3PO4)、醋酸(CH3COOH)、硝酸(HNO3)或其组合。由于导电薄层之下的阻挡层151相对于该导电薄层具有蚀刻选择性，所以阻挡层151在湿式蚀刻工艺期间不被蚀刻。
参照图21，利用光致抗蚀剂图案129作为掩模部分地蚀刻阻挡层151、导电粘合层126和非晶硅层121，以形成第一阻挡图案131、第二阻挡图案141、第一导电粘合图案127a、第二导电粘合图案127b和半导体图案122。第一和第二导电粘合图案127a和127b以及半导体图案122限定了沟道图案120。
可以通过干式蚀刻工艺来形成第一阻挡图案131、第二阻挡图案141、第一导电粘合图案127a、第二导电粘合图案127b和半导体图案122。因此，第一和第二导电粘合图案127a和127b的蚀刻部分可以具有基本竖直的轮廓并防止了第一和第二导电粘合图案127a和127b以及半导体图案122的残余物的聚积，由此改善了薄膜晶体管的特性。
此外，用于薄膜晶体管的工艺步骤的数目可以减少，因为阻挡层151和导电粘合层(未示出)通过干式蚀刻工艺基本被同时蚀刻。
用于干式蚀刻工艺的蚀刻气体可以包括氯(Cl)、氟(F)等。
蚀刻气体包括含氯的化合物，其实例包括氯气(Cl2)、氯化氢(HCl)和氯化硼(BCl3)。在蚀刻气体包括含氯化合物并且阻挡层151包含钛的情况下，由以上示出的化学方程式(1)来表示用于蚀刻阻挡层151的化学反应。可选择地，如果蚀刻气体包括含氟化合物、比如六氟化硫(SF6)或四氟化碳(CF4)，并且阻挡层151包括钛，则通过以上示出的化学方程式(2)来表示用于蚀刻阻挡层151的化学反应。
在干式蚀刻工艺期间，吸附在工艺室壁上的光致抗蚀剂图案129或氧气(O2)与阻挡层151反应从而形成了金属氧化物，这改变了基板的蚀刻比率。包括含氟化合物的蚀刻气体可以容易地去除金属氧化物。当蚀刻气体包括氯化硼(BCl3)与氟(F)时，可以很容易地去除诸如氧化钛(TiO2)的金属氧化物，正如以上示出的化学方程式(3)所表示的。
在蚀刻第一和第二阻挡图案131和141以及第一和第二导电粘合图案127a和127b时可以过蚀刻包括非晶硅的半导体图案122，由此形成凹槽。这样就可以调整半导体图案122的厚度，从而可控制薄膜晶体管的阈值电压。
参照图22，剥离光致抗蚀剂图案129。在完成剥离之后，就完成了薄膜晶体管的形成，该薄膜晶体管具有栅电极110、栅极绝缘层115、沟道图案120、源电极130和漏电极140。
参照图23，在第二基板205上形成透明导电材料以形成公共电极210。
在形成公共电极210之前，可以在第二基板205上形成光阻挡构件(未示出)和滤色器层。为了形成光阻挡构件和滤色器层，在第二基板205上顺序沉积不透明材料和光致抗蚀剂。通过光刻工艺部分地去除不透明材料以形成光阻挡构件。光阻挡构件可以形成在第一显示基板上。在其上形成有光阻挡构件的第二基板上形成滤色器层。并且，可以在其上形成有光阻挡构件和滤色器层的第二基板上形成保护涂层(overcoating layer)。
由此，形成了具有公共电极210的第二显示基板20。
参照图24，在于第一和第二显示基板10和20之间注入液晶之后，通过密封剂密封第一和第二显示基板10和20，从而在第一和第二显示基板10和20之间形成液晶层30。可选择地，在将液晶滴落到其上形成有密封剂的第一显示基板10或第二显示基板20上之后，将第一和第二显示基板10和20彼此连结，由此在第一和第二显示基板10和20之间形成液晶层30。
如上所述形成了液晶显示器面板，该液晶显示器面板具有第一显示基板10、第二显示基板20和液晶层30。
数据线和源电极包括低电阻金属，以改善显示设备的显示质量。并且，由于覆盖层和阻挡层分别形成于低电阻金属之上和之下，避免了低电阻金属上不规则物的形成以及低电阻金属原子的扩散。
此外，由于通过干式蚀刻工艺来形成阻挡图案和导电粘合图案，防止了源电极和漏电极附近导电粘合图案的残余物的聚积，改善了设备的显示质量。
尽管已描述了本发明的示例性实施例，但应理解的是，本发明不应受限于这些示例性实施例，在权利要求所限定的本发明的主旨和范围内，本领域普通技术人员可以对本发明进行各种变化和修改。

Claims (21)

1.一种薄膜晶体管，包括：
在基板上的栅电极；
在所述基板上以绝缘所述栅电极的栅极绝缘层；
沟道图案，所述沟道图案包括：
在所述栅电极上的半导体图案，使该半导体图案覆盖所述栅电极；
在所述半导体图案上的第一导电粘合图案；以及
形成在所述半导体图案上并与所述第一导电粘合图案隔开的第二导电粘合图案；
源电极，所述源电极具有顺序形成在所述第一导电粘合图案上的第一阻挡图案、源极图案和第一覆盖图案；以及
漏电极，所述漏电极具有顺序形成在所述第二导电粘合图案上的第二阻挡图案、漏极图案和第二覆盖图案，
其中所述第一覆盖图案、第二覆盖图案、源极图案和漏极图案的端部包括倾斜的截面轮廓，
所述源极图案和漏极图案包括从铝和铝合金所构成的组中选取的金属，
所述第一和第二阻挡图案包括从钛、钽、钨和铬所构成的组中选取的金属，
所述第一和第二覆盖图案包括从钼和钼合金所构成的组中选取的金属。
2.根据权利要求1所述的薄膜晶体管，其中所述钼合金包括钼-铌。
3.根据权利要求1所述的薄膜晶体管，其中所述第一阻挡图案的端部以及面对所述第一阻挡图案的所述端部的所述第二阻挡图案的端部包括竖直的轮廓，并且
所述第一导电粘合图案的端部以及面对所述第一导电粘合图案的所述端部的所述第二导电粘合图案的端部包括竖直的轮廓。
4.根据权利要求1所述的薄膜晶体管，其中所述半导体图案包括对应于所述栅电极的凹槽。
5.根据权利要求4所述的薄膜晶体管，其中所述第一和第二导电粘合图案分别设置在所述凹槽的两侧。
6.一种薄膜晶体管的制造方法，该方法包括：
在基板上形成栅电极；
在所述基板上形成栅极绝缘层；
在所述栅极绝缘层上形成非晶硅层和n+非晶硅层；
蚀刻所述非晶硅层和所述n+非晶硅层以在所述栅极绝缘层上形成半导体层和导电粘合层，使得所述半导体层和所述导电粘合层覆盖所述栅电极；
在所述基板之上沉积阻挡层、导电薄层和覆盖层；
部分地蚀刻所述覆盖层和所述导电薄层，从而在所述栅电极上形成第一覆盖图案、与所述第一覆盖图案隔开的第二覆盖图案、源极图案、以及与所述源极图案隔开的漏极图案；以及
部分地蚀刻所述阻挡层和所述导电粘合层，从而在所述栅电极上形成第一阻挡图案、与所述第一阻挡图案隔开的第二阻挡图案、第一导电粘合图案、以及与所述第一导电粘合图案隔开的第二导电粘合图案。
7.根据权利要求6所述的方法，其中所述第一和第二阻挡图案包括从钛、钽、钨和铬所构成的组中选取的金属。
8.根据权利要求6所述的方法，其中所述源极图案和漏极图案包括从铝和铝合金所构成的组中选取的金属。
9.根据权利要求6所述的方法，其中所述第一和第二覆盖图案包括从钼和钼合金所构成的组中选取的金属。
10.根据权利要求9所述的方法，其中所述钼合金包括钼-铌。
11.根据权利要求6所述的方法，其中形成所述第一和第二阻挡图案以及所述第一和第二导电粘合图案还包括在对应于所述栅电极的半导体图案处形成凹槽。
12.根据权利要求11所述的方法，其中所述第一和第二导电粘合图案分别设置在所述凹槽的两侧。
13.根据权利要求6所述的方法，其中通过以下步骤形成所述第一和第二覆盖图案以及所述源极图案和漏极图案：
部分地蚀刻所述覆盖层以形成所述第一和第二覆盖图案；以及
部分地蚀刻所述导电薄层以形成所述源极图案和所述漏极图案。
14.根据权利要求6所述的方法，其中通过湿式蚀刻工艺形成所述第一和第二覆盖图案以及所述源极图案和漏极图案。
15.根据权利要求14所述的方法，其中通过使用相同蚀刻剂的湿式蚀刻工艺来形成所述第一和第二覆盖图案以及所述源极图案和漏极图案。
16.根据权利要求6所述的方法，其中通过干式蚀刻工艺来形成所述第一和第二阻挡图案、所述第一和第二导电粘合图案以及所述半导体图案。
17.根据权利要求16所述的方法，其中用于所述干式蚀刻工艺的蚀刻气体包括氯或氟。
18.根据权利要求17所述的方法，还包括去除在所述干式蚀刻工艺期间产生的金属氧化物。
19.根据权利要求18所述的方法，其中所述金属氧化物由于所述金属氧化物与所述蚀刻气体之间的反应而被去除。
20.一种显示设备，包括：
第一显示基板，该第一显示基板包括：
薄膜晶体管，该薄膜晶体管具有：
在第一基板上的栅电极；
在所述第一基板上以绝缘所述栅电极的栅极绝缘层；
沟道图案，所述沟道图案具有：在所述栅电极上的半导体图案，该半导体图案覆盖所述栅电极；在所述半导体图案上的第一导电粘合图案；以及在所述半导体图案上并与所述第一导电粘合图案隔开的第二导电粘合图案；
源电极，所述源电极具有顺序形成在所述第一导电粘合图案上的第一阻挡图案、源极图案和第一覆盖图案；以及
漏电极，所述漏电极具有顺序形成在所述第二导电粘合图案上的第二阻挡图案、漏极图案和第二覆盖图案；以及
电连接到所述漏电极的像素电极；
第二显示基板，该第二显示基板具有面对所述第一基板的第二基板以及面对所述像素电极的公共电极；以及
在所述第一和第二显示基板之间的液晶层，
其中所述第一覆盖图案、第二覆盖图案、源极图案和漏极图案的端部包括倾斜的截面轮廓，
所述源极图案和漏极图案包括从铝和铝合金所构成的组中选取的金属，
所述第一和第二阻挡图案包括从钛、钽、钨和铬所构成的组中选取的金属，
所述第一和第二覆盖图案包括从钼和钼合金所构成的组中选取的金属。
21.一种显示设备的制造方法，该方法包括：
在第一基板上顺序形成栅电极和栅极绝缘层；
在所述栅极绝缘层上顺序形成半导体层、导电粘合层、阻挡层、导电薄层和覆盖层；
部分地蚀刻所述覆盖层和所述导电薄层，从而在所述栅电极上形成第一覆盖图案、与所述第一覆盖图案隔开的第二覆盖图案、源极图案、以及与所述源极图案隔开的漏极图案；
部分地蚀刻所述阻挡层、所述导电粘合层和所述半导体层，从而在所述栅电极上形成第一阻挡图案、与所述第一阻挡图案隔开的第二阻挡图案、第一导电粘合图案、与所述第一导电粘合图案隔开的第二导电粘合图案、以及半导体图案；
形成电连接到所述漏电极的像素电极；
在面对所述第一基板的第二基板上形成公共电极；以及
在所述第一和第二基板之间形成液晶层。
CN2005101248664A 2004-12-08 2005-11-23 薄膜晶体管、其制造方法、显示设备及其制造方法 Expired - Lifetime CN1790750B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040103221A KR20060064388A (ko) 2004-12-08 2004-12-08 박막 트랜지스터, 이의 제조 방법, 이를 갖는 표시장치 및표시장치의 제조 방법
KR103221/04 2004-12-08

Publications (2)

Publication Number Publication Date
CN1790750A CN1790750A (zh) 2006-06-21
CN1790750B true CN1790750B (zh) 2012-05-09

Family

ID=36573174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005101248664A Expired - Lifetime CN1790750B (zh) 2004-12-08 2005-11-23 薄膜晶体管、其制造方法、显示设备及其制造方法

Country Status (5)

Country Link
US (2) US7405425B2 (zh)
JP (1) JP2006165488A (zh)
KR (1) KR20060064388A (zh)
CN (1) CN1790750B (zh)
TW (1) TWI431779B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5292665B2 (ja) * 2005-10-31 2013-09-18 株式会社ジャパンディスプレイ 表示装置
JP5412026B2 (ja) * 2006-09-11 2014-02-12 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
KR100937173B1 (ko) 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101402189B1 (ko) * 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
KR100986897B1 (ko) * 2008-11-10 2010-10-08 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI476917B (zh) 2009-04-16 2015-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN102033343B (zh) 2009-09-25 2012-09-19 北京京东方光电科技有限公司 阵列基板及其制造方法
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
WO2015023006A1 (en) * 2013-08-12 2015-02-19 Silicon Display Technology Display device of thin film transistor with touch sensor and method of manufacturing the same
KR102235599B1 (ko) * 2014-02-26 2021-04-05 삼성디스플레이 주식회사 레이저빔 어닐링 장치 및 이를 이용한 디스플레이 장치 제조방법
KR102223139B1 (ko) * 2014-09-02 2021-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法
CN110459474B (zh) * 2019-06-27 2021-04-02 惠科股份有限公司 一种薄膜晶体管的制作方法和显示装置
JP2022145974A (ja) * 2021-03-22 2022-10-05 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862629A (ja) 1994-08-16 1996-03-08 Toshiba Corp 液晶表示装置
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
KR100318369B1 (ko) * 1998-12-17 2002-08-28 엘지.필립스 엘시디 주식회사 전극형성방법
JP2000221488A (ja) 1999-01-29 2000-08-11 Sharp Corp 液晶表示装置
JP2000307118A (ja) * 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
KR100799463B1 (ko) 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
JP4118706B2 (ja) * 2003-02-25 2008-07-16 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2004311520A (ja) * 2003-04-02 2004-11-04 Advanced Display Inc 表示装置の製造方法
CN100549770C (zh) * 2003-12-03 2009-10-14 三星电子株式会社 液晶显示器及其面板
KR101122232B1 (ko) * 2004-12-17 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
US7800109B2 (en) * 2005-04-22 2010-09-21 Chunghwa Picture Tubes, Ltd. Thin film transistor with electrodes resistant to oxidation and erosion
US7408190B2 (en) * 2005-07-05 2008-08-05 Chunghwa Picture Tubes, Ltd. Thin film transistor and method of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-221488A 2000.08.11
JP特开平8-62629A 1996.03.08

Also Published As

Publication number Publication date
TW200625651A (en) 2006-07-16
US7405425B2 (en) 2008-07-29
KR20060064388A (ko) 2006-06-13
US20060118786A1 (en) 2006-06-08
JP2006165488A (ja) 2006-06-22
CN1790750A (zh) 2006-06-21
US20090017574A1 (en) 2009-01-15
US7588972B2 (en) 2009-09-15
TWI431779B (zh) 2014-03-21

Similar Documents

Publication Publication Date Title
US7588972B2 (en) Thin film transistor, method of manufacturing the same, display apparatus having the same and method of manufacturing the display apparatus
US6218221B1 (en) Thin film transistor with a multi-metal structure and a method of manufacturing the same
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
TWI416737B (zh) 薄膜電晶體及其製造方法
US11362117B2 (en) Manufacturing method of array substrate, array substrate, and display device
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
JPH11340462A (ja) 液晶表示装置およびその製造方法
CN101170086A (zh) 制备薄膜晶体管基底的方法
US10347662B2 (en) Array substrate, manufacturing method thereof, and display panel
US6693297B2 (en) Thin film transistor formed by an etching process with high anisotropy
WO2009093410A1 (ja) 半導体素子およびその製造方法
US20120094472A1 (en) Methods for fabricating thin film pattern and array substrate
US20060046460A1 (en) Method of fabricating poly-crystal ito film and polycrystal ito electrode
US8093595B2 (en) Thin film array panel and manufacturing method thereof
US6104042A (en) Thin film transistor with a multi-metal structure a method of manufacturing the same
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
CN100483233C (zh) 平面显示器的像素结构及其制造方法
US20190013334A1 (en) Manufacturing method for array substrate
JP2008304830A (ja) 表示デバイスの製造方法
US20070231974A1 (en) Thin film transistor having copper line and fabricating method thereof
JP2737982B2 (ja) 薄膜トランジスタの製造方法
JP3393470B2 (ja) 液晶表示装置及びその製造方法
JPH0254577A (ja) 薄膜トランジスタの製造方法
CN101286529A (zh) 薄膜晶体管、薄膜晶体管制造方法及液晶显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121026

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121026

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20120509

CX01 Expiry of patent term