TWI431779B - 薄膜電晶體，製造該電晶體之方法，具有該電晶體之顯示裝置，及製造該顯示裝置之方法 - Google Patents

薄膜電晶體，製造該電晶體之方法，具有該電晶體之顯示裝置，及製造該顯示裝置之方法 Download PDF

Info

Publication number
TWI431779B
TWI431779B TW094134805A TW94134805A TWI431779B TW I431779 B TWI431779 B TW I431779B TW 094134805 A TW094134805 A TW 094134805A TW 94134805 A TW94134805 A TW 94134805A TW I431779 B TWI431779 B TW I431779B
Authority
TW
Taiwan
Prior art keywords
pattern
barrier
layer
capping
conductive bonding
Prior art date
Application number
TW094134805A
Other languages
English (en)
Other versions
TW200625651A (en
Inventor
Sang-Gab Kim
Shi-Yul Kim
Hong-Sick Park
Hee-Hwan Choe
Hong-Kee Chin
Min-Seok Oh
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200625651A publication Critical patent/TW200625651A/zh
Application granted granted Critical
Publication of TWI431779B publication Critical patent/TWI431779B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

薄膜電晶體，製造該電晶體之方法，具有該電晶體之顯示裝置，及製造該顯示裝置之方法
本發明係關於一種薄膜電晶體，一種製造該電晶體的方法，一種具有該電晶體之顯示裝置及一種製造該顯示裝置之方法。更特定言之，本發明係關於一種用於一顯示器裝置之一陣列基板的薄膜電晶體，一種製造該薄膜電晶體之方法，一種具有該薄膜電晶體之顯示裝置及一種製造該顯示裝置之方法。
一般而言，一液晶顯示裝置包括一陣列基板及一彩色濾光片基板。該陣列基板包括一充當轉換器件之薄膜電晶體及一電性連接至該薄膜電晶體以接收一像素電壓之像素電極。該彩色濾光片基板包括一共同電極。
該薄膜電晶體包括一由閘電極所形成之閘極線、一該閘極線之閘極絕緣層、一位於該閘極絕緣層上之通道圖案、一由一源電極及一汲電極所形成之資料線。
近來，由於該液晶顯示裝置尺寸之增加，諸如閘極線、資料線等之訊號線變得更長。由於訊號線變長，施加到該等訊號線之訊號經延遲或失真。為防止訊號的延遲或失真，訊號線包括一諸如鋁(Al)、鋁合金及其類似物之低電阻金屬。
然而，當受熱時在該低電阻金屬(例如鋁)上形成不需要之不規則性。更特定言之，當將鋁加熱到一約180度之高溫時，由於鋁中鋁原子間之壓縮應力在鋁之一表面形成凹凸部分。在包含鋁的資料線處，鋁接觸一導電黏接層(其可為該資料線下之一N＋ 摻雜非晶矽層)，其增強鋁與該導電黏接層之間的接觸阻力。經增強之接觸阻力導致鋁在高溫下分散至該導電黏接層中，形成該不規則性。
此外，當蝕刻該導電黏接層以形成一通道層時，該導電黏接層圖案暴露於源電極、汲電極或該資料線之外。因此在液晶顯示裝置上出現不需要之後像。
需要一種形成無該等上述問題之液晶顯示裝置的方法。
本發明提供一用於一顯示裝置之薄膜電晶體。
本發明亦提供一適於製造上述薄膜電晶體之方法。
本發明亦提供一具有上述薄膜電晶體之顯示裝置。
本發明亦提供一適於製造上述顯示裝置之方法。
在本發明之一個態樣中，一薄膜電晶體包括一位於一基板上之閘電極、一位於該基板上以使該閘電極絕緣之閘極絕緣層、一通道圖案、一源電極及一汲電極。
該通道圖案包括一位於該閘電極上之半導體圖案以便該半導體圖案覆蓋該閘電極、一位於該半導體圖案上之第一導電黏接圖案及一形成於該半導體圖案上且與該第一導電黏接圖案間隔之第二黏接圖案。該源電極包括依次形成於該第一導電連接圖案之上的一第一障壁圖案、一源極圖案及一第一封頂圖案(capping pattern)。該汲電極包括依次形成於該第二導電連接圖案之上的一汲極圖案(drain pattern)及一第二封頂圖案。
在本發明之另一態樣中，如下提供一製造一薄膜電晶體之方法。一閘電極及一閘極絕緣層依次形成於一基板上。一半導體層及一導電黏接層形成於該閘極絕緣層上以便該半導體層及該導電黏接層覆蓋該閘電極。一障壁層、一導電薄層及一封頂層置於該基板之上。該封頂層及該導電薄層經部分蝕刻以在該閘電極上形成一第一封頂圖案、一與該第一封頂圖案間隔之第二封頂圖案、一源極圖案及一與該源極圖案間隔之汲極圖案。該障壁層及該導電黏接層經部分蝕刻以在該閘電極上形成一第一障壁圖案、一與該第一障壁圖案間隔之第二障壁圖案、一第一導電黏接圖案及一與該第一黏接圖案間隔之第二黏接圖案。
在本發明之又一態樣中，一顯示裝置包括一具有一薄膜電晶體及一電性連接至該汲電極之像素電極的第一顯示基板、一第二顯示基板及一位於該第一與第二基板之間之液晶層。
該薄膜電晶體包括一第一基板上之閘電極、一該第一基板上使該閘電極絕緣之閘極絕緣層、一通道圖案、一源電極及一汲電極。
該通道圖案包括一位於該閘電極上之半導體圖案以便該半導體圖案覆蓋該閘電極、一位於該半導體圖案上之第一導電黏接圖案及一位於該半導體圖案上與該第一導電黏接圖案間隔之第二黏接圖案。該源電極包括依次形成於該第一導電黏接圖案上之一第一障壁圖案、一源極圖案及一第一封頂圖案。該汲電極包括依次形成於該第二導電黏接圖案上之一位於該第二障壁圖案上之第二障壁圖案、一汲極圖案及一第二封頂圖案。
該第二顯示基板包括一面向該第一基板之第二基板及一面向該像素電極之共同電極。
在本發明之再一態樣中，如下提供一製造一顯示裝置之方法。一閘電極及一閘極絕緣層依次形成於一第一基板上。一半導體層、一導電黏接層、一障壁層、一導電薄層及一封頂層依次形成於該閘極絕緣層之上。該封頂層及該導電薄層經部分蝕刻以在該閘電極上形成一第一封頂圖案、一與該第一封頂圖案間隔之第二封頂圖案、一源極圖案及一與該源極圖案間隔之汲極圖案。該障壁層及該導電黏接層經部分蝕刻以在該閘電極上形成一第一障壁圖案、一與該第一障壁圖案間隔之第二障壁圖案、一第一導電黏接圖案及一與該第一導電黏接層間隔之第二導電黏接圖案。該像素電極經電性連接至該汲電極。一共同電極係形成於面向該第一基板之一第二基板上。一液晶層形成於該第一與第二基板之間。
根據上文，藉由該乾式蝕刻法形成該障壁圖案及該導電黏接圖案，以便該顯示裝置可防止該源電極及汲電極周圍之該導電黏接圖案之殘餘且改良其顯示性能。
應理解當一元件或層經稱作"位於...之上"、"連接至..."或"耦接至..."另一元件或層時，其可直接位於其它元件或層上、連接或耦接至其它元件或層，或可存在介於其間之元件或層。相反，當一元件經稱作"直接位於...之上"、"直接連接至..."或"直接耦接至..."另一元件或層時，不存在介於其間之元件或層。全文中相同數字指相同元件。如本文中所用，術語"及/或"包括一或多個該等相關列出之項目任何及所有組合。
應理解，雖然該等術語第一、第二等可在本文中用於描述不同元件、組件、區域、層及/或部分，此等元件、組件、區域、層及/或部分應不受此等術語限制。此等術語僅用於將一個元件、組件、區域、層或部分區別於另一區域、層或部分。因此，下文所討論之一第一元件、組件、區域、層或部分可稱為一第二元件、組件、區域、層或部分而不違背本發明之教示。
為方便說明可在本文中使用空間上相對之術語，諸如"在...之下"、"在...下面"、"下面的"、"在...之上"、"上面的"及其類似物來描述如在諸圖中所說明之一個元件或特徵與另外之(諸等)元件或(諸等)特徵的關係。應理解該等空間相對之術語意欲除諸圖中所描述之方位外，涵蓋處於使用或操作中之該裝置之不同方位。舉例而言，若將諸圖中之器件翻轉，則描述為在其它元件或特徵"下面"或"之下之元件將隨後位於其它元件或特徵"之上"。因此，該例示性術語"在...下面"可涵蓋之上及之下兩者之一方位。該器件可另外定位(經90度旋轉或在其它方位)且據此解釋本文所用之該等空間相對之描述詞。
本文所用之術語係僅用於描述特定實施例之目的且不意欲限制本發明。如本文中所用，該等單數形式，"一"("a"、"an")及"該"同樣意欲包括複數形式，除非上下文另外明確指出。應進一步理解當術語"包括"("include"及/或"including")用於此說明書中時，其表示存在所敍述之特徵、整數、步驟、操作、元件及/或組件，但不排除存在或增加一或多個其它特徵、整數、步驟、操作、元件、組件及/或其群族。
除非另作定義，本文所用之所有術語(包括技術及科學術語)具有如普通熟習此項技術者通常所理解之相同的意義。應進一步理解諸如彼等在通常所用之辭典中所定義之術語應解釋為具有一與其在相關技術之內容中意義相一致之意義且不應解釋為一理想化或過度正式之意義，除非本文中特別限定如此。
在下文中，將參考附圖詳細解釋本發明。
圖1係一展示一根據本發明之一例示性實施例之薄膜電晶體的示意性電路圖。圖2係圖1中之薄膜電晶體之平面圖。圖3係一沿展示於圖2中之線l1 －l2 的截面圖。
參考圖1，一薄膜電晶體TFT包括一自其分枝出一閘電極110的閘極線GL、一自其分枝出一源電極130之資料線DL及一與該源電極130間隔之汲電極140。
該閘極線GL具有一條狀外形且形成於一基板上。該閘極線GL將一外部所提供之閘訊號傳輸至該閘電極110。
該資料線DL亦係形成於該基板上。該資料線DL實質上垂直於該閘極線GL且與該閘極線GL電性絕緣。該資料線DL將一資料訊號傳輸至源電極130。
當經該閘極線GL對該閘電極110施加一高於該薄膜電晶體TFT之臨限電壓之閘極電壓時，形成於該薄膜電晶體TFT內部之一通道層之一電特徵由一絕緣體變為一導體以致施加於源電極130之該資料訊號經該通道層施加於汲電極140。
參考圖2及圖3，該薄膜電晶體TFT包括該閘電極110、一閘極絕緣層115、一通道圖案120、源電極130及汲電極140。
閘電極110自形成於該基板上之該閘極線GL處分枝得到。該閘極線110包括一金屬材料或一金屬合金，諸如鉬(Mo)、鋁(Al)、鉻(Cr)、銅(Cu)、釹(Nd)等。在本實施例中，閘電極110可形成為含有鋁－釹(Al－Nd)及鉬(Mo)之一單層或一雙層結構。
當經該閘極線GL對該閘電極110施加一高於該薄膜電晶體TFT之臨限電壓之閘極電壓時，在電性連接至源電極130及汲電極140之通道圖案120處形成一通道。因此，施加給該資料線DL之該資料訊號經該源電極傳輸至該汲電極140。相反，當經閘極線GL向閘極110施加一具有比薄膜電晶體之臨限電壓更低之電壓水平的閘極電壓時，在電性連接至源電極130及汲電極140之通道圖案120處不形成該通道。因此，施加於該資料線DL之該資料訊號未傳輸至該汲電極140。
該閘極絕緣層115形成於其上形成閘電極110之基板上，且使閘極110與通道圖案120電性絕緣。該閘極絕緣層115可包括氮化矽(SiNx)或氧化矽(SiOx)。
該通道圖案120形成於對應於閘電極110之閘極絕緣層115之上。該通道圖案120可包括一半導體圖案122、一第一導電黏接圖案127a及一第二導電黏接圖案127b。
該半導體圖案122可包括非晶矽。當施加於該閘電極110之閘極電壓高於該薄膜電晶體TFT之臨限電壓時，一通道形成於該通道圖案120內部，藉此電性連接源電極130與汲電極140。該臨限電壓之水平視該通道圖案120之寬度及長度而定，且該半導體圖案122具有一約2000至約2500埃的厚度。
該半導體圖案122包括一形成於其上之凹陷。該凹陷形成於對應於閘電極110之半導體圖案122之上。形成該凹陷之半導體圖案122之部分的厚度為約500埃。然而，為防止當經一蝕刻方法形成源電極130、汲電極140及通道圖案120時由於該凹陷而損害半導體圖案122，所形成之半導體圖案122之總厚度為約2000至約2500埃。
該第一及第二導電黏接圖案127a及127b形成於該半導體圖案122之上且相互間隔。該第一及第二導電黏接圖案127a及127b包括N＋ 摻雜非晶矽。該第一及第二導電黏接圖案127a及127b減小該半導體122與該源電極130及該汲電極140之間之接觸阻力。在本發明實施例中，該第一及第二導電黏接圖案127a及127b具有之厚度為約200埃。
該源電極130包括一第一障壁圖案131、一源極圖案133及一第一封頂圖案135。該汲電極140包括一第二障壁圖案141、一汲極圖案143及一第二封頂圖案145。
該第一及第二障壁圖案131及141分別形成於該第一及第二導電黏接圖案127a及127b之上。該第一及第二障壁圖案131及141分別防止該源極圖案及該汲極圖案133及143之導電金屬之分散。
該第一及第二障壁圖案131及141可在形成該源極圖案及汲極圖案133及143以及該第一及第二封頂圖案135及145的過程中用作一蝕刻終止層。該第一及第二障壁圖案131及141具有一關於該源極圖案及汲極圖案133及143以及該第一及第二封頂圖案135及145之蝕刻選擇性。該第一及第二障壁圖案131及141包括鈦(Ti)、鉭(Ta)、鎢(W)、鉻(Cr)等。
該源極圖案及汲極圖案133及134將該資料訊號施加於該資料線DL。為防止由於該源極圖案及汲極圖案133及143之延長而引起的訊號延遲及訊號失真，該源極圖案及汲極圖案133及134包含一具有低比電阻之金屬，諸如鋁、鋁合金等。一般鋁具有一約2.65×10－ 6 Ωcm之低比電阻。
該第一及第二封頂圖案135及145分別形成於該源極圖案及汲極圖案133及143之上。該第一及第二封頂圖案135及145可包括鉬、鉬合金等。該鉬合金之實例可有鉬－鈮(MoNb)、鉬－鎢(MoW)、鉬－銅(MoCu)或其類似物。
該第一及第二封頂圖案135及145可防止加熱而引起之在該源極圖案及汲極圖案133及143上形成難以解決之不規則性。同樣，該第二封頂圖案145可改良諸如該像素電極與該第二封頂圖案145之間之接觸抗性之接觸特徵。
若該第一及第二障壁圖案131及141以及該第一及第二封頂圖案135及145包括氮，則可能由於氮而生成殘留產物。因此，在本實施例中，較佳為該第一及第二障壁圖案131及141以及該第一及第二封頂圖案135及145不包括氮。
圖4至11係說明圖3中之薄膜電晶體之一製造方法之截面圖。
參考圖4，一導電薄膜形成於一第一基板105上。在本實施例中，該導電薄膜之實例可包括鉬(Mo)、鋁(Al)、鉻(Cr)、銅(Cu)、釹(Nd)等。該導電薄膜可形成為一包括鋁－釹(Al－Nd)及鉬(Mo)之雙層結構。
該導電薄膜經部分蝕刻以在該第一基板105上形成該閘電極110。該閘電極110係從該閘極線GL處分枝出來(參考圖2)。在本實施例中，當形成該閘極線GL及該閘電極110時可形成一儲存電容器線(未圖示)。該儲存電容器線係置於鄰近放置之閘極線GL之間且其方向實質上平行於該等閘極線GL。
參考圖5，該閘極絕緣層115形成於其上形成該閘電極110之第一基板105之上。在本實施例中，用於該閘極絕緣層115之例示性材料包括氮化矽(SiNx)、氧化矽(SiOx)等。
參考圖6，一非晶矽層形成於該閘極絕緣層115之上。同樣，一高度摻雜N－型雜質之N＋ 非晶矽層形成於該非晶矽層之上。該非晶矽層之厚度為約2000至約2500埃，且該N＋ 非晶矽層之厚度為約500埃。
該非晶矽層及該N+ 非晶矽層經一光刻法部分蝕刻，以致在該閘極絕緣層115上形成一半導體圖案121且在該半導體圖案121上形成該導電黏接層126。該半導體圖案121覆蓋該閘電極110。
雖然在諸圖中未圖示，但當該源電極及汲電極經歷光刻法以形成該半導體圖案以及該第一及第二導電圖案時，可部分蝕刻該非晶矽層及該N+ 非晶矽層。
參考圖7，一障壁層151、一導電薄層153及一封頂層155依次形成於該導電黏接層126之上。在本實施例中，該障壁層151、該導電薄層153及該封頂層155係經一濺鍍法形成。
該障壁層151具有與該源極圖案、該汲極圖案、該第一封頂圖案及該第二封頂圖案有關之蝕刻選擇性，以便該障壁層151充當一阻止蝕刻該導電黏接層126之蝕刻終止層。在本實施例中，該障壁層151可包括鈦(Ti)、鉭(Ta)、鎢(W)、鉻(Cr)等。
該導電薄層153含有一具有一低比電阻之材料，諸如鋁、鋁合金等等。鋁之比電阻可低至約2.65×10-6 Ωcm。
該封頂層155可包含鉬、鉬合金等。該鉬合金之實例可為鉬-釹(MoNb)、鉬-鎢(MoW)、鉬-銅(MoCu)或其類似物。
該封頂層155可防止由加熱所引起之在該等源極圖案及汲極圖案上之不規則性。同樣，該封頂層155可改良諸如形成於其上之該像素電極與該封頂層155之間之該接觸抗性的接觸特徵。
若該封頂層155包含氮，則該封頂層155係經一反應性濺鍍法形成。在該反應性濺鍍法過程中，在將氬(Ar)氣及氮(N)氣通入一真空腔室後對陰極施加一負電壓(－)。響應於所施加之電壓而發射一電子。所發射之電子與該等氬氣原子碰撞形成氬離子(Ar＋ )及電漿。當該氬離子(Ar＋ )向目標(陰極)前進且與該目標之一表面碰撞時，該目標之原子堆疊於該基板上以形成該氮化物薄層。形成該氮化物薄層時所生成之反應性粒子可導致污染形成於該基板上之該氮化物薄層。因此，在本實施例中，較佳為該封頂層155不包含氮。
儘管在諸圖中未圖示，但除該閘極外，可在該第一基板上依次形成閘極絕緣層、非晶矽層、N＋ 非晶矽層、障壁層、導電薄層及封頂層。
參考圖8，一光阻劑(未圖示)經塗敷至其上形成封頂層155之基板105上。使該光阻劑曝光且使用一遮罩進行顯影以形成一對應於該源電極及汲電極之光阻劑圖案129。
參考圖9，用該光阻劑圖案129作為一蝕刻遮罩對封頂圖案155及導電薄層153進行部分蝕刻，以致形成第一及第二封頂圖案135及145以及源極圖案及汲極圖案133及143。該第一及第二封頂圖案135及145以及源極圖案及汲極圖案133及143係經一濕式蝕刻法形成。可使用不同方法或在一單個方法中形成該第一及第二封頂圖案135及145以及該源極圖案及汲極圖案133及143。
在用於該第一及第二封頂圖案135及145以及該源極圖案及汲極圖案133及143之該濕式蝕刻方法中，該濕式蝕刻法之該蝕刻劑可包括磷酸(H3 PO4 )、醋酸(CH3 COOH)、硝酸(HNO3 )或其混合物。由於位於導電薄層下之障壁層151具有與該導電薄層有關之蝕刻選擇性，因此該障壁層151在該濕式蝕刻方法中未經蝕刻。
參考圖10，使用該光阻劑圖案129作為遮罩對障壁層151及導電黏接層(未圖示)進行部分蝕刻以形成第一障壁圖案131、第二障壁圖案141、第一導電黏接圖案127a及第二導電黏接圖案127b。可藉由一乾式蝕刻法形成該第一障壁圖案131、該第二障壁圖案141、該第一導電黏接圖案127a及該第二導電黏接圖案127b。該第一及第二導電黏接圖案127a及127b之經蝕刻部分可具有一實質上垂直之輪廓以便其未暴露於該源極圖案及汲極圖案133及143之外，藉此改良該薄膜電晶體之該等特徵。換言之，由該第一障壁圖案131、該第一導電黏接圖案127a及該半導體圖案122所界定之一側壁形成一相對於105之直角，且由該第二障壁圖案141、該第二導電黏接圖案127b及該半導體圖案122所界定之一側壁形成一相對於105之直角。由於障壁層151及導電黏接層實質上係同時經該乾式蝕刻法蝕刻形成，因此可減少形成該薄膜電晶體所需之處理步驟之數目。
用於該乾式蝕刻法之蝕刻氣體可包括氯(Cl)、氟(F)等。
該蝕刻氣體包括一含氯化合物，其實例包括氯(Cl2 )、氯化氫(HCl)及氯化鋇(BCl3 )。若該蝕刻氣體包括一含氯化合物且該障壁層151含有鈦，則蝕刻該障壁層151之該化學反應係由下文所示之化學方程式(1)來表示。或者，該蝕刻氣體可包括一含氟化合物，其實例包括六氟化硫(SF6 )及四氟化碳(CF4 )。若該蝕刻氣體包括一含氟化合物且該障壁層151含有鈦，則蝕刻該障壁層151之化學反應係由下文所示之化學方程式(2)來表示。Ti＋4Cl－ → TiCl4 (1) Ti＋4F－ → TiF4 (2)
在該乾式蝕刻方法過程中，該光阻劑圖案129或一處理腔室之一壁上所吸收之氧氣(O2 )與該障壁層151反應形成一金屬氧化物，其降低該基板之蝕刻率。包括該含氟化合物之該蝕刻氣體可容易地移除該金屬氧化物。當該蝕刻氣體包括氯化鋇(BCl3 )及氟時，如化學方程式(3)所表示，可容易地移除諸如氧化鈦(TiO2 )之金屬氧化物。3TiO2 ＋2BCl3 → 3TiCl2 ＋2B2 O3 (3)
當蝕刻該第一及第二障壁圖案131及141以及該第一及第二導電黏接圖案127a及127b時，包括該非晶矽之該半導體圖案122經過度蝕刻，藉此形成該凹陷。可調節該半導體圖案122之厚度以控制該薄膜電晶體之臨限電壓。
儘管在諸圖中未圖示，在該源電極及汲電極之光刻處理過程中該非晶矽層及該N＋ 非晶矽層經部分蝕刻。因此形成具有該凹陷之該半導體圖案122以及第一及第二導電黏接圖案127a及127b。
參考圖11，剝離該光阻劑圖案129完成具有該閘電極110、該閘極絕緣層115、該通道圖案120、該源電極130及該汲電極140之該薄膜電晶體之形成。如圖11中所示，該第一封頂圖案、該第二封頂圖案、該源極圖案及該汲極圖案之末端部分具有一傾斜之截面輪廓。
圖12係一展示一根據本發明之另一實施例之顯示裝置的電路圖。圖13係一展示具有圖3之薄膜電晶體之顯示裝置的平面圖。圖14係一沿一圖13中所示之線ll1 －ll2 之截面圖。
參考圖12至14，該顯示裝置包括一第一顯示基板、一第二顯示基板及一液晶層。在圖12至14中，相同指示數字表示與圖1至11中相同之該等元件。因此，將省略該等相同元件之進一步重複說明。
該第一顯示基板10包括一第一基板105、一薄膜電晶體100及一像素電極170。
該第一基板105係一透光之透明玻璃。在本實施例中，用於該第一基板105之該透明玻璃不包含鹼離子。當該透明玻璃包含鹼離子時，鹼離子從該玻璃中經洗脫至該液晶層30中，不良地改變該液晶層之電阻及一密封劑(未圖示)與該玻璃之間之黏著力。
該薄膜電晶體100包括閘電極110、閘極絕緣層115、通道圖案120、源電極130及汲電極140。
如圖13中所示，該閘電極110從位於第一基板105上之閘極線GL處分枝出來。該閘極線GL接收驅動該薄膜電晶體100之控制訊號且將該控制訊號傳輸至該閘電極110。用於該閘電極110之例示性材料可包括鉬(Mo)、鋁(Al)、鉻(Cr)、銅(Cu)及其合金。該閘電極110可形成為具有一導電金屬之一單層或一雙層結構。
該閘極絕緣層115係形成於其上形成該閘極線GL及閘電極110之第一基板105之上。該閘極絕緣層115使該閘極線GL與該閘電極110電性絕緣。該閘極絕緣層115可包括氮化矽(SiNx)或氧化矽(SiOx)。
該通道圖案120包括該半導體圖案122以及該第一及第二導電黏接圖案127a及127b。例示性半導體圖案122可包括非晶矽，且該第一及第二導電黏接圖案127a及127b之實例可包括該N＋ 非晶矽。
該凹陷形成於對應於閘電極110之半導體圖案122之上。形成該凹陷之部分之該半導體圖案122之厚度為約500埃。然而，為防止當由蝕刻法形成該源電極130、該汲電極140及該通道圖案120時損害該半導體圖案122，該半導體圖案122之總厚度為約2000至約2500埃。
該源電極130包括第一障壁圖案131、源極圖案133及第一封頂圖案135。該汲電極140包括第二障壁圖案141、汲極圖案143及該第二封頂圖案145。
該第一及第二障壁圖案131及141分別形成於該第一及第二導電黏接圖案127a及127b上。該第一及第二障壁圖案131及141分別防止該源極圖案及汲極圖案133及143之導電金屬之分散。
在形成源極圖案及汲極圖案133及143以及第一及第二封頂圖案135及145時，該第一及第二障壁圖案131及141可用作該蝕刻終止層。該第一及第二障壁圖案131及141具有相關於源極圖案及汲極圖案133及143以及第一及第二封頂圖案135及145之該蝕刻選擇性。該第一及第二障壁圖案131及141之實例包括鈦(Ti)、鉭(Ta)、鎢(W)、鉻(Cr)等。
源極圖案及汲極圖案133及143將資料訊號施加於資料線DL。為防止由於該源極圖案及汲極圖案133及143之延長而造成的訊號延遲及訊號失真，該源極圖案及汲極圖案133及143包含一具有低比電阻之金屬，諸如鋁、鋁合金等等。鋁之一實例具有約2.65×10－ 6 Ωcm之低比電阻。
該第一及第二封頂圖案135及145係分別形成於該源極圖案及汲極圖案133及143上。該第一及第二封頂圖案135及145可包括鉬、鉬合金等。鉬合金之實例可包括鉬－鈮(MoNb)、鉬－鎢(MoW)、鉬－銅(MoCu)或其類似物。
該第一及第二封頂圖案135及145可防止由加熱引起之在源極圖案及汲極圖案133及143上形成的不規則性。同樣，該第二封頂圖案145可改良諸如像素電極與第二封頂圖案145之間之接觸阻力的接觸特徵。
若該第一及第二障壁圖案131及141以及該第一及第二封頂圖案135及145包括氮，則由於氮可生成殘留產物。因此，在本實施例中，該第一及第二障壁圖案131及141以及該第一及第二封頂圖案135及145較佳不包含氮。
該第一顯示基板10可進一步包括其上形成一源電極及汲電極130及140之第一基板105之上的一鈍化層160。該鈍化層160包括保護該薄膜電晶體之氮化矽。
該像素電極170經電性連接至該汲電極140。像素電極170可包括氧化銦錫(ITO)、氧化銦鋅(IZO)或其類似物。經部分蝕刻一透明導電層形成該像素電極170。
第二顯示基板20包括一第二基板205及一共同電極210。
第二基板205包括一透明玻璃。該第二基板205具有實質上與該第一基板105相同之光學性質。
共同電極210形成於第二基板205之上。該共同電極210之實例包括一透明導電材料，諸如氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化錫(TO)、氧化鋅(ZO)或其類似物。該共同電極210可形成於該第一顯示基板10之上以便該共同電極210實質上平行於該像素電極170。
該第二基板20可進一步包括一彩色濾光片層(未圖示)及一光阻斷部件(未圖示)。
該彩色濾光片層可形成於對應於該等像素之該第二基板20之上。該彩色濾光片層選擇性傳輸具有一預定波長之光。該彩色濾光片層包括一紅色濾光片部分、一綠色濾光片部分及一藍色濾光片部分。該彩色濾光片層包括一光聚合引發劑、一單體、一黏合劑、一顏料、一分散劑、一溶劑、一光阻劑等之一或多種。因此該彩色濾光片層可形成於該第一基板10上。
該光阻斷部件阻斷自一非有效顯示區域通過之光，以便防止光洩漏且改良該裝置之顯示性能。
該第一顯示基板10及該第二顯示基板20係由一置於其間之隔離物(未圖示)彼此間隔。該隔離物可包括一柱狀隔離物、一球狀隔離物或其組合。
該第一顯示基板10及該第二顯示基板20分別包括形成於其上之對準層(未圖示)。
當將該液晶層30置於該第一與第二顯示基板10與20之間且以密封劑密封時，完成具有該第一顯示基板10、該第二顯示基板20及該液晶層30之該顯示裝置。
圖15至24係說明圖14中所示之該顯示裝置之一製造方法的截面圖。
參考圖15，一導電薄膜形成於該第一基板105之上。在本實施例中，一例示性導電薄膜可包含鉬(Mo)、鋁(Al)、鉻(Cr)、銅(Cu)、釹(Nd)或其合金。同樣，該導電薄膜可形成為包括鋁－釹(Al－Nd)及鉬(Mo)之一雙層結構。
該導電薄膜經部分蝕刻以形成位於該第一基板105之上之閘電極110。該閘電極110自閘極線GL(未圖示)處分枝出來。
參考圖16，該閘極絕緣層115係形成於其上形成該閘電極110之第一基板105之上。在本實施例中，用於該閘極絕緣層115之材料之實例包括氮化矽(SiNx)、氧化矽(SiOx)等。
參考圖17，一非晶矽層121形成於該閘極絕緣層115之上。同樣，一N＋ 非晶矽層126形成於該非晶矽層121之上。該非晶矽層121之厚度為約2000至約2500埃，且該N＋ 非晶矽層126之厚度為約500埃。
參考圖18，一障壁層151、一導電薄層153及一封頂層155依次形成於該非晶矽層126之上。在本實施例中，障壁層151、導電薄層153及封頂層155係經濺鍍法形成。
障壁層151具有相關於導電薄層153及該封頂層155之蝕刻選擇性且因此充當一蝕刻阻止劑以阻止對導電黏接層126的蝕刻。在本實施例中，障壁層151可包含鈦(Ti)、鉭(Ta)、鎢(W)、鉻(Cr)等。
該導電薄層153具有一低比電阻。舉例而言，該導電薄層153可含有諸如鋁、鋁合金等之材料。鋁之該比電阻可低至約2.65×10－ 6 Ωcm。
該封頂層155可包括鉬、鉬合金等。鉬合金之實例可為鉬－鈮(MoNb)、鉬－鎢(MoW)、鉬－銅(MoCu)或其類似物。
該封頂層155可防止由加熱引起之源極圖案及汲極圖案上之不規則性。同樣，該封頂層155可改良諸如形成於其上之像素電極與封頂層155之間之接觸阻力的接觸特徵。
在封頂層155包括氮之狀況下，該封頂層155係經上文所述之反應濺鍍法形成。如先前所提到，較佳為該封頂層155不包括氮。
參考圖19，一光阻劑(未圖示)經塗敷至其上形成封頂層155之基板105之上。該光阻劑經曝光且使用一遮罩進行顯影以形成一對應於源電極及汲電極之光阻劑圖案129。
參考圖20，用作為一蝕刻遮罩之光阻劑圖案129部分蝕刻封頂層155及導電薄層153，以便形成第一及第二封頂圖案135及145以及源極圖案及汲極圖案133及143。由一濕式蝕刻方法形成該第一及第二封頂圖案135及145以及該源極圖案及汲極圖案133及143。該第一及第二封頂圖案135及145以及該源極圖案及汲極圖案133及143可在不同方法或在一單方法中形成。
在該第一及第二封頂圖案135及145以及源極圖案及汲極圖案135及145之濕式蝕刻方法中，用於該濕式蝕刻法之蝕刻劑可包括磷酸(H2 PO4 )、醋酸(CH3 COOH)、硝酸(HNO3 )或其組合。由於位於該導電薄層下面之該障壁層151具有與該導電薄層有關之蝕刻選擇性，因此該障壁層151在該濕式蝕刻方法中未經蝕刻。
參考圖21，使用光阻劑圖案129作為遮罩對障壁層151、導電黏接層126及非晶矽層121進行部分蝕刻以形成第一障壁圖案131、第二障壁圖案141、第一導電黏接圖案127a、第二導電黏接圖案127b及半導體圖案122。該第一及第二導電黏接圖案127a及127b以及該半導體圖案122界定該通道圖案120。
第一障壁圖案131、第二障壁圖案141、第一導電黏接圖案127a、第二導電黏接圖案127b及該半導體圖案122可經一乾式蝕刻法形成。因此，該第一及第二導電黏接圖案127a及127b之經蝕刻部分可具有一實質上垂直之輪廓且防止第一及第二導電黏接圖案127a及127b以及半導體圖案122之殘留物的積聚，藉此改良該薄膜電晶體之該等特徵。
此外，由於該障壁層151及該導電黏接層(未圖示)實質上係經該乾式蝕刻法同時蝕刻，因此可減少該薄膜電晶體之處理步驟之數目。
用於該乾式蝕刻法之蝕刻氣體可包括氯(Cl)、氟(F)等。
該蝕刻氣體包括一含氯化合物，其實例包括氯(Cl2 )、氯化氫(HCl)及氯化鋇(BCl3 )。在該蝕刻氣體包括含氯化合物且該障壁層151含有鈦之狀況下，用上文所示之化學方程式(1)表示蝕刻該障壁層151之化學反應。或者，若該蝕刻氣體包括一諸如六氟化硫(SF6 )或四氟化碳(CF4 )之含氟化合物且該障壁層151含鈦，則用上文所述之該化學方程式(2)表示蝕刻該障壁層151之化學反應。
在該乾式蝕刻法過程中，該光阻劑圖案129或一處理腔室之壁所吸收之氧氣(O2 )與該障壁層151反應形成一金屬氧化物，改變該基板之該蝕刻率。包括含氟化合物之該蝕刻氣體可容易地移除金屬氧化物。當該蝕刻氣體包括氯化鋇(BCl3 )及氟(F)時，如用上述化學方程式(3)所表示，可容易地移除諸如氧化鈦(TiO2 )之金屬氧化物。
當蝕刻第一及第二障壁圖案131及141以及第一及第二導電黏接圖案127a及127b時，可過度蝕刻包括該非晶矽之半導體圖案122從而形成該凹陷。因此，可調節該半導體圖案122之厚度，以便可控制該薄膜電晶體之臨限電壓。
參考圖22，剝離該光阻劑圖案129。在完成該剝離後，完成具有該閘電極110、該閘極絕緣層115、該通道圖案120、該源電極130及該汲電極140之該薄膜電晶體的形成。
參考圖23，一透明導電材料形成於該第二基板205之上以形成共同電極210。
在形成共同電極210之前可在該第二基板205之上形成光阻斷部件(未圖示)及彩色濾光片層。為形成該光阻斷部件及該彩色濾光片層，將一不透明材料及光阻劑依次置於該第二基板205之上。經光刻法部分移除該不透明材料以形成該光阻斷部件。該光阻斷部件可形成於該第一顯示基板上。該彩色濾光片層形成於其上形成光阻斷部件之第二基板上。同樣，一塗飾層可形成於其上形成該光阻斷部件及彩色濾光片層之第二基板上。
因此，形成具有該共同電極210之該第二顯示基板20。
參考圖24，在該第一與第二顯示基板10與20之間注射液晶後，用密封劑密封第一及第二顯示基板10及20，以便在該第一與第二基板10與20之間形成液晶層30。或者，在將該液晶滴至第一顯示基板10或其上形成密封劑之第二基板上之後，該第一及第二顯示基板彼此耦接，藉此在該第一與第二顯示基板10與20之間形成液晶層30。
如上文所述形成一具有第一顯示基板10、第二顯示基板20及液晶層30之液晶顯示面板。
資料線及源電極包括一低電阻金屬以改良該顯示裝置之顯示性能。同樣，由於封頂層及障壁層分別形成於該低電阻金屬之上及之下，因此防止在該低電阻金屬上形成不規則性及該低電阻金屬之原子分散。
此外，由於該障壁圖案及該導電黏接圖案係經該乾式蝕刻法形成，因此防止導電黏接圖案之殘留在源電極及汲電極周圍積聚，以改良該裝置之顯示性能。
儘管已描述本發明之例示性實施例，應瞭解本發明不應侷限於此等例示性實施例，而是普通熟習此項技術者可在如下文所聲明之本發明之精神與範疇內對本發明進行多種改變及修改。
10．．．第一顯示基板
20．．．第二顯示基板
30．．．液晶層
100．．．薄膜電晶體
105．．．第一基板
110．．．閘電極
115．．．閘極絕緣層
120．．．通道圖案
121．．．非晶矽層
122．．．半導體圖案
126．．．導電黏接層
127a．．．第一導電黏接圖案
127b．．．第二導電黏接圖案
129．．．光阻劑圖案
130．．．源電極
131．．．第一障壁圖案
133．．．源極圖案
135．．．第一封頂圖案
140．．．汲電極
141．．．第二障壁圖案
143．．．汲極圖案
145．．．第二封頂圖案
151．．．障壁層
153．．．導電薄層
155．．．封頂層
160．．．鈍化層
170．．．像素電極
205．．．第二基板
210．．．共同電極
DL．．．資料線
GL．．．閘極線
TFT．．．薄膜電晶體
圖1係展示一根據本發明之一例示性實施例之薄膜電晶體的示意性電路圖；圖2係一展示圖1中之薄膜電晶體之平面圖；圖3係一沿線l1 －l2 展示圖2中之薄膜電晶體之截面圖；圖4至11係說明一製造圖3中之薄膜電晶體之方法的截面圖；圖12係一展示根據本發明之一例示性實施例之顯示裝置之等效電路圖；圖13係一展示具有圖3中之薄膜電晶體之該顯示裝置的平面圖；圖14係一沿線ll1 －ll2 展示圖13中之顯示裝置之截面圖；及圖15至24係說明一圖14中所示之顯示裝置之製造方法的截面圖。
100．．．薄膜電晶體
105．．．第一基板
110．．．閘電極
115．．．閘極絕緣層
120．．．通道圖案
122．．．半導體圖案
127a．．．第一導電黏接圖案
127b．．．第二導電黏接圖案
130．．．源電極
131．．．第一障壁圖案
133．．．源極圖案
135．．．第一封頂圖案
140．．．汲電極
141．．．第二障壁圖案
143．．．汲極圖案
145．．．第二封頂圖案

Claims (28)

  1. 一種薄膜電晶體，其包含：一位於一基板上之閘電極；一位於該基板上使該閘電極絕緣之閘極絕緣層；一通道圖案，其包括：一位於該閘電極上之半導體圖案，以便該半導體圖案覆蓋該閘電極；一位於該半導體圖案上之第一導電黏接圖案；及一形成於該半導體圖案上且與該第一導電黏接圖案間隔之第二導電黏接圖案；一具有依次形成於該第一導電黏接圖案上之一第一障壁圖案、一源極圖案及一第一封頂圖案之源電極；及一具有依次形成於該第二導電黏接圖案上之一第二障壁圖案、一汲極圖案及一第二封頂圖案之汲電極，其中該第一障壁圖案及該第二障壁圖案包含與該第一封頂圖案及該第二封頂圖案不同之一金屬，使得該第一障壁圖案及該第二障壁圖案具有相關於該第一封頂圖案及該第二封頂圖案之蝕刻選擇性，且該第一障壁圖案及該第二障壁圖案作為阻止該第一導電黏接圖案及該第二導電黏接圖案之蝕刻之一蝕刻終止層。
  2. 如請求項1之薄膜電晶體，其中該第一及第二障壁圖案包含一選自由鈦、鉭、鎢及鉻組成之群之金屬。
  3. 如請求項1之薄膜電晶體，其中該源極圖案及該汲極圖案包含一選自由鋁及一鋁合金組成之群之金屬。
  4. 如請求項1之薄膜電晶體，其中該第一及第二封頂圖案包含一選自由鉬及鉬合金組成之群之金屬。
  5. 如請求項4之薄膜電晶體，其中該鉬合金包含鉬-鈮。
  6. 如請求項1之薄膜電晶體，其中該第一封頂圖案、該第二封頂圖案、該源極圖案及該汲極圖案包含一傾斜之截面輪廓。
  7. 如請求項1之薄膜電晶體，其中該第一障壁圖案之一末端部分，及面向該第一障壁圖案之該末端部分之該第二障壁圖案的一末端部分，包含一實質上垂直之輪廓，及該第一導電黏接圖案之一末端部分，及面向該第一導電黏接圖案之該末端部分之該第二導電黏接圖案的一末端部分，包含一實質上垂直之輪廓。
  8. 如請求項1之薄膜電晶體，其中該半導體圖案包含一對應於該閘電極之凹陷。
  9. 如請求項8之薄膜電晶體，其中該第一及第二導電黏接圖案分別置於該凹陷之兩側。
  10. 一種製造一薄膜電晶體之方法，該方法包含：在一基板上形成一閘電極；在該基板上形成一閘極絕緣層；在該閘極絕緣層上形成一半導體層及一導電黏接層，以便該半導體層及該導電黏接層覆蓋該閘電極；在該基板上沉積一障壁層、一導電薄層及一封頂層；部分蝕刻該封頂層及該導電薄層以在該閘電極上形成一第一封頂圖案、一與該第一封頂圖案間隔之第二封頂 圖案、一源極圖案及一與該源極圖案間隔之汲極圖案；及部分蝕刻該障壁層及該導電黏接層以在該閘電極之上形成一第一障壁圖案、一與該第一障壁圖案間隔之第二障壁圖案、一第一導電黏接圖案及一與該第一導電黏接圖案間隔之第二黏接圖案，其中該第一障壁圖案及該第二障壁圖案包含與該第一封頂圖案及該第二封頂圖案不同之一金屬，使得該第一障壁圖案及該第二障壁圖案具有相關於該第一封頂圖案及該第二封頂圖案之蝕刻選擇性，且該第一障壁圖案及該第二障壁圖案作為阻止該第一導電黏接圖案及該第二導電黏接圖案之蝕刻之一蝕刻終止層。
  11. 如請求項10之方法，其中該第一及第二障壁圖案包含一選自由鈦、鉭、鎢及鉻組成之群之金屬。
  12. 如請求項10之方法，其中該源極圖案及汲極圖案包含一選自由鋁及一鋁合金組成之群之金屬。
  13. 如請求項10之方法，其中該第一及第二封頂圖案包含一選自由鉬及一鉬合金組成之群之金屬。
  14. 如請求項13之方法，其中該鉬合金包含鉬-鈮。
  15. 如請求項10之方法，其中該第一及第二障壁圖案以及該第一及第二導電黏接圖案之形成進一步包含在對應該閘電極之該半導體層處形成一凹陷。
  16. 如請求項15之方法，其中該第一及第二導電黏接圖案分別置於該凹陷之兩側。
  17. 如請求項10之方法，其中由以下步驟形成該第一及第二 封頂圖案以及該源極圖案及汲極圖案：部分蝕刻該封頂層以形成該第一及第二封頂圖案；及部分蝕刻該導電薄層以形成該源極圖案及汲極圖案。
  18. 如請求項10之方法，其中藉由一濕式蝕刻法形成該第一及第二封頂圖案以及該源極圖案及汲極圖案。
  19. 如請求項18之方法，其中藉由使用一相同蝕刻劑之該濕式蝕刻法形成該第一及第二封頂圖案以及該源極圖案及汲極圖案。
  20. 如請求項10之方法，其中藉由一乾式蝕刻法形成該第一及第二障壁圖案、該第一及第二導電黏接圖案以及一半導體圖案。
  21. 如請求項20之方法，其中用於該乾式蝕刻法之一蝕刻氣體包含氯或氟。
  22. 如請求項21之方法，其進一步包含移除在該乾式蝕刻法過程中所生成之一金屬氧化物。
  23. 如請求項22之方法，其中由於該金屬氧化物與該蝕刻氣體之間之反應而移除該金屬氧化物。
  24. 一種顯示裝置，其包含：一第一顯示基板，該顯示基板包括：一具有以下物之薄膜電晶體：一位於一第一基板上之閘電極；一位於該第一基板上之使該閘電極絕緣之閘極絕緣層；一具有一位於該閘電極上之半導體圖案的通道圖 案，以便該半導體圖案覆蓋該閘電極，一位於該半導體圖案上之一第一導電黏接圖案，及一位於該半導體圖案上之與該第一導電黏接圖案間隔之第二導電黏接圖案；一具有依次形成於該第一導電黏接圖案上之一第一障壁圖案、一源極圖案及一第一封頂圖案之源電極；一具有依次形成於該第二導電黏接圖案上之一第二障壁圖案、一汲極圖案及一第二封頂圖案之汲電極；及一電性連接至該汲電極之像素電極；一具有一面向該第一基板之第二基板及一面向該像素電極之共同電極的第二顯示基板；及一位於該第一與第二顯示基板之間之液晶層，其中該第一障壁圖案及該第二障壁圖案包含與該第一封頂圖案及該第二封頂圖案不同之一金屬，使得該第一障壁圖案及該第二障壁圖案具有相關於該第一封頂圖案及該第二封頂圖案之蝕刻選擇性，且該第一障壁圖案及該第二障壁圖案作為阻止該第一導電黏接圖案及該第二導電黏接圖案之蝕刻之一蝕刻終止層。
  25. 如請求項24之顯示裝置，其中該第一及第二障壁圖案包含一選自由鈦、鉭、鎢及鉻組成之群之金屬。
  26. 如請求項24之顯示裝置，其中該源極圖案及汲極圖案包含一選自由鋁及一鋁合金組成之群之金屬。
  27. 如請求項24之顯示裝置，其中該第一及第二封頂圖案包含一選自由鉬及鉬合金組成之群之金屬。
  28. 一種製造一顯示裝置之方法，該方法包含：在一第一基板上依次形成一閘電極及一閘極絕緣層；在該閘極絕緣層上依次形成一半導體層、一導電黏接層、一障壁層、一導電薄層及一封頂層；部分蝕刻該封頂層及該導電薄層以在該閘電極上形成一第一封頂圖案、一與該第一封頂圖案間隔之第二封頂圖案、一源極圖案及一與該源極圖案間隔之汲極圖案；部分蝕刻該障壁層及該導電黏接層以在該閘電極上形成一第一障壁圖案、一與該第一障壁圖案間隔之第二障壁圖案、一第一導電黏接圖案及一與該第一導電黏接圖案間隔之第二導電黏接圖案；形成一電性連接至該汲極圖案之像素電極；在一面向該第一基板之第二基板上形成一共同電極；及在該第一與第二基板之間形成一液晶層，其中該第一障壁圖案及該第二障壁圖案包含與該第一封頂圖案及該第二封頂圖案不同之一金屬，使得該第一障壁圖案及該第二障壁圖案具有相關於該第一封頂圖案及該第二封頂圖案之蝕刻選擇性，且該第一障壁圖案及該第二障壁圖案作為阻止該第一導電黏接圖案及該第二導電黏接圖案之蝕刻之一蝕刻終止層。
TW094134805A 2004-12-08 2005-10-05 薄膜電晶體，製造該電晶體之方法，具有該電晶體之顯示裝置，及製造該顯示裝置之方法 TWI431779B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040103221A KR20060064388A (ko) 2004-12-08 2004-12-08 박막 트랜지스터, 이의 제조 방법, 이를 갖는 표시장치 및표시장치의 제조 방법

Publications (2)

Publication Number Publication Date
TW200625651A TW200625651A (en) 2006-07-16
TWI431779B true TWI431779B (zh) 2014-03-21

Family

ID=36573174

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094134805A TWI431779B (zh) 2004-12-08 2005-10-05 薄膜電晶體，製造該電晶體之方法，具有該電晶體之顯示裝置，及製造該顯示裝置之方法

Country Status (5)

Country Link
US (2) US7405425B2 (zh)
JP (1) JP2006165488A (zh)
KR (1) KR20060064388A (zh)
CN (1) CN1790750B (zh)
TW (1) TWI431779B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5292665B2 (ja) * 2005-10-31 2013-09-18 株式会社ジャパンディスプレイ 表示装置
JP5412026B2 (ja) * 2006-09-11 2014-02-12 三星ディスプレイ株式會社 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法
KR100937173B1 (ko) 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101402189B1 (ko) * 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
KR100986897B1 (ko) * 2008-11-10 2010-10-08 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN102033343B (zh) 2009-09-25 2012-09-19 北京京东方光电科技有限公司 阵列基板及其制造方法
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
WO2015023006A1 (en) * 2013-08-12 2015-02-19 Silicon Display Technology Display device of thin film transistor with touch sensor and method of manufacturing the same
KR102235599B1 (ko) * 2014-02-26 2021-04-05 삼성디스플레이 주식회사 레이저빔 어닐링 장치 및 이를 이용한 디스플레이 장치 제조방법
KR102223139B1 (ko) * 2014-09-02 2021-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862629A (ja) 1994-08-16 1996-03-08 Toshiba Corp 液晶表示装置
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
KR100318369B1 (ko) * 1998-12-17 2002-08-28 엘지.필립스 엘시디 주식회사 전극형성방법
JP2000221488A (ja) 1999-01-29 2000-08-11 Sharp Corp 液晶表示装置
JP2000307118A (ja) * 1999-04-21 2000-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
KR100799463B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
JP4118706B2 (ja) * 2003-02-25 2008-07-16 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2004311520A (ja) * 2003-04-02 2004-11-04 Advanced Display Inc 表示装置の製造方法
JP4813050B2 (ja) * 2003-12-03 2011-11-09 三星電子株式会社 表示板及びこれを含む液晶表示装置
KR101122232B1 (ko) * 2004-12-17 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
US7800109B2 (en) * 2005-04-22 2010-09-21 Chunghwa Picture Tubes, Ltd. Thin film transistor with electrodes resistant to oxidation and erosion
US7408190B2 (en) * 2005-07-05 2008-08-05 Chunghwa Picture Tubes, Ltd. Thin film transistor and method of forming the same

Also Published As

Publication number Publication date
JP2006165488A (ja) 2006-06-22
US7405425B2 (en) 2008-07-29
TW200625651A (en) 2006-07-16
US20090017574A1 (en) 2009-01-15
US20060118786A1 (en) 2006-06-08
CN1790750A (zh) 2006-06-21
CN1790750B (zh) 2012-05-09
US7588972B2 (en) 2009-09-15
KR20060064388A (ko) 2006-06-13

Similar Documents

Publication Publication Date Title
TWI431779B (zh) 薄膜電晶體，製造該電晶體之方法，具有該電晶體之顯示裝置，及製造該顯示裝置之方法
US6894311B2 (en) Active matrix substrate for liquid crystal display utilizing interconnection lines formed from multilayered films that include an aluminum-neodymium alloy layer
US6218221B1 (en) Thin film transistor with a multi-metal structure and a method of manufacturing the same
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
KR19990087971A (ko) 액정표시장치및그제조방법
US7554207B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
KR102550322B1 (ko) 표시 장치 및 그 제조 방법
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
JP2004177946A (ja) 液晶表示装置の製造方法
US8586453B2 (en) Methods for fabricating thin film pattern and array substrate
US8093595B2 (en) Thin film array panel and manufacturing method thereof
US6104042A (en) Thin film transistor with a multi-metal structure a method of manufacturing the same
KR101774992B1 (ko) 표시 기판 및 이의 제조 방법
US20060046460A1 (en) Method of fabricating poly-crystal ito film and polycrystal ito electrode
US20070231974A1 (en) Thin film transistor having copper line and fabricating method thereof
JPH08194230A (ja) 液晶表示装置及びその製造方法
US10347662B2 (en) Array substrate, manufacturing method thereof, and display panel
US20190013334A1 (en) Manufacturing method for array substrate
US11362117B2 (en) Manufacturing method of array substrate, array substrate, and display device
JP3291069B2 (ja) 半導体装置とその作製方法
JP2000040827A (ja) 半導体装置並びに半導体装置の製造方法
JPH0254577A (ja) 薄膜トランジスタの製造方法
JP2008242086A (ja) 電気光学装置製造方法
KR20030032242A (ko) 액정표시장치의 제조방법