CN1777995A - 双极晶体管及其制造方法 - Google Patents
双极晶体管及其制造方法 Download PDFInfo
- Publication number
- CN1777995A CN1777995A CNA2004800107075A CN200480010707A CN1777995A CN 1777995 A CN1777995 A CN 1777995A CN A2004800107075 A CNA2004800107075 A CN A2004800107075A CN 200480010707 A CN200480010707 A CN 200480010707A CN 1777995 A CN1777995 A CN 1777995A
- Authority
- CN
- China
- Prior art keywords
- join domain
- collector
- collector electrode
- regions
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 51
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 50
- 230000004888 barrier function Effects 0.000 claims description 37
- 229910052723 transition metal Inorganic materials 0.000 claims description 9
- 150000003624 transition metals Chemical class 0.000 claims description 9
- 238000005530 etching Methods 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 230000007704 transition Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021350 transition metal silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种高频双极晶体管(1)，包括至少一个与发射极连接区(3)邻接的发射极接触(2)、与基极连接区(5)邻接的基极接触(4)、与集电极连接区(7)邻接的集电极接触(6)。埋层(7)作为集电极连接区域提供，用于连接集电极接触(6)和集电极区(14)。本发明也涉及制造一个这种(15)高频双极晶体管(1)的方法。本发明的特征在于在埋层(7)上提供硅化物区域(8)，所述硅化物区域以低电阻的方式将集电极接触(6)连接到集电极区(14)。
Description
本发明涉及一种高频双极晶体管，它至少包括与发射极连接区域邻接的发射极接触、与基极连接区域邻接的基极接触、与集电极连接区域邻接的集电极接触，提供埋层作为集电极连接区域，所述埋层连接集电极接触与集电极区。这种高频双极晶体管从US 5,773,350可知。
本发明还涉及一种制造高频双极晶体管的方法，其中，提供集电极连接区域、集电极区、至少位于集电极连接区域上的第一绝缘层、基极区、基极连接区域、至少位于基极连接区域上的第二绝缘层和发射极连接区域，集电极连接区域体现为埋层。这种方法从DE 19958062可知。
下面的公式对于双极晶体管是正确的：
其中，fT是过渡频率，f是渡越时间，RC是集电极电阻，RE是发射极电阻，CBC是基极-集电极电容，CBE是基极-发射极电容，IC是集电极电流，UT是热电压。
随着集电极电流IC的增加，与1/IC成正比的项变得越来越小。因此过渡频率fT的主要部分，除了渡越时间f，尤其由集电极电阻RC和发射极电阻RE给出。然而现在的晶体管中，过渡频率fT除了由f给出，主要由集电极电阻RC给出，其一般比发射极电阻RE大一个数量级。因此，对于快速晶体管，集电极电阻必须被最小化。
为了获得低阻抗的集电极连接，通常使用高掺杂的埋层。该层在晶体管制造的开始制造。此后，在所述低阻抗层上外延生长半导体层(其中制造发射极、基极和集电极区)。高掺杂的埋层通过金属集电极接触连接，并通向双极晶体管的表面。例如这在US 5,773,350和DE 19958062中有所描述。
一般而言，集电极接触仅在晶体管的一侧提供。如果埋层不是仅在一侧连接，而是在对侧或甚至环形围绕整个晶体管区都连接，则可以获得更低的集电极电阻。这种晶体管结构的电阻大约为仅具有单个集电极接触的结构的电阻的一半或四分之一，因为集电极电流不仅可以流向一侧，而且可以流向两侧或四侧。
然而，该实施例具有很大的缺点。首先，晶体管尺寸由于附加的集电极接触区域而增大。因为需要更大的衬底面积，这导致更高的制造成本。第二，该双极晶体管的集电极-衬底电容随埋层面积的增大而成比例地增大。因此导致了负面的影响，例如延长了门延迟时间或增加了集成电路的功耗。
因此，本发明的一个目标是提供一种高频双极晶体管，其将小的空间需求和低的集电极电阻相结合，因而产生高的过渡频率。而且，本发明的一个目标是获得一种制造这种双极晶体管的方法，而没有额外的工艺复杂性。
根据本发明，该目标通过引言中提及类型的高频双极晶体管实现，其具有埋层上的硅化物区域，所述硅化物区域以低阻抗的方式连接集电极接触与集电极区。由此获得集电极电阻的降低，因为甚至仅在一侧提供集电极接触时，该双极晶体管的集电极区实际上从所有侧连接。
本发明基于以下认识：通过埋层上的硅化物区域可以获得大约1ohm/sq的薄层电阻。与此对照，在掺杂之后的厚度为几个um的相应的埋层，仅具有大约10ohm/sq的薄层电阻。埋层的薄层电阻以及集电极连接电阻因此可以通过硅化物区域减少大约一个数量级之多。由此，薄层电阻是如此低，甚至仅在晶体管的单侧上用埋层制造接触时，集电极连接区域通过硅化物区域以低阻抗的方式实际上从所有侧连接。
根据本发明的双极晶体管的一个典型结构中，硅化物区域的厚度为10nm-200nm；该硅化物区域的厚度优选大约为100nm。
该硅化物区域一般包含至少一种过渡金属。使用的过渡金属可以是例如钛、钴、镍、铂或钽，它们和硅形成相应的过渡硅化物。优选将与用于硅化其它区(例如，基极接触区域或CMOS晶体管的源极、漏极和栅极区)的全部工艺中所需要的金属相同的金属用于硅化。因此，用来形成硅化物区域的过渡金属可以没有附加成本地集成到晶体管中。
根据本发明的双极晶体管的一个特别优选的结构中，硅化物区域包含钛或钴。这些过渡金属确保了埋层的特别低的薄层电阻。因此选择产生最小薄层电阻的金属。
硅化物区域的硅化或形成一般使薄层电阻从100nm厚的掺杂多晶硅层的大约100ohm/sq减小到大约1ohm/sq。与此相比，具有相同厚度的掺杂的硅层的薄层电阻大约为10ohm/sq，金属层则在mohm/sq的范围内。
而且，通过以下事实获得引言中提及的方法：
-至少部分地去除第一绝缘层，直到埋层，和
-在制造发射极接触、基极接触和集电极接触之前，直接在埋层上制造硅化物区域，
-形成硅化物区域，使得集电极接触以低阻抗的方式连接到集电极区。
这使得可能不增加工艺复杂度，制造一种高频双极晶体管，其结合了小的空间需求和低集电极电阻两方面，因而具有高的过渡频率。
和已知方法，例如所谓的掩埋金属的方法(其中埋层在其制造之后直接被硅化，或甚至完全由金属组成)形成鲜明对照，在这种情况下，直到晶体管彻底完成、正好在(电极的)接触制造开始之前，才硅化埋层。这避免了晶体管实际制造过程中金属的使用以及金属的污染，这种污染使这种工艺实施与当前的晶体管制造方法不兼容和不相适应。
硅化物区域一般以10-200nm的厚度形成，优选地为100nm。
根据本发明的方法的另一种配置提供过渡金属，优选地为钛或钴，用来形成硅化物区域。所述过渡金属与硅形成相应的过渡金属硅化物。一般选择导致埋层的薄层电阻最小的过渡金属。
根据本发明的方法的另一个发展中，第一绝缘层和第二绝缘层都被至少部分地去除，使得埋层和基极连接区域至少部分地不被覆盖并可以被硅化。绝缘层通常包括氧化硅或氮化硅。因此，这样绝缘层是氮化硅时可以使用磷酸去除，是氧化硅时可以使用氢氟酸去除。如果两个绝缘层由相同的材料组成，不需要额外的工艺步骤用来蚀刻。如果绝缘层由不同的材料组成，在蚀刻第一绝缘层之后改变蚀刻剂以蚀刻第二绝缘层。
蚀刻之后，基极连接区域和埋层都至少部分地不被覆盖，并且可以被硅化。在刻蚀过程中，为了避免对其它芯片区域(例如，绝缘区域或其它部分)有不需要的初期蚀刻，可以借助于掩膜实现该蚀刻。掩膜在希望产生蚀刻的区域被去除，并在其它区域保留覆盖。
蚀刻一般使用湿法化学蚀刻实现，因为其具有高度选择性。然而，原则上，可以使用干法化学蚀刻方法。
根据本发明的方法的一个优选的发展提供相对于基极连接区域以自对准方式形成的硅化物区域。这种情况下，硅化物区域仅在硅上形成；例如氧化硅或氮化硅的区域不被硅化。这种所谓的“自对准硅化方法”从DE 19958062中以实例的方式获知。
这样，埋层上硅化物区域的位置的定义在没有光刻的帮助下获得。这意味着硅化物区域可以保持相对很小，例如，为0.25-0.35um。
下面参照附图详细解释本发明的优选实例，附图中：
图1示出了已知双极晶体管的示意性剖面图。
图2示出了已知双极晶体管的示意性平面图，其中，在埋层的一侧上提供集电极接触。
图3示出了已知双极晶体管的示意性平面图，其中，在埋层的两侧上提供集电极接触。
图4示出了已知双极晶体管的示意性平面图，其中，环绕着晶体管的在埋层上提供集电极接触。
图5示出了根据本发明的双极晶体管的示意性平面图，其具有相对于基极连接区域自对准地以环形方式硅化的埋层。
图6示出了根据本发明的双极晶体管的示意性平面图，其具有相对于基极连接区域自对准地部分硅化的埋层。
图7示出了图形化发射极连接区域之后的双极晶体管的示意性剖面图。
图8示出了在蚀刻绝缘层之后并在形成硅化物区域之后根据本发明的双极晶体管的示意性剖面图。
图1示出了已知双极晶体管1的示意性剖面图，其中，在半导体衬底12中设置被两个绝缘区11(这里构造为深沟槽11)限定的埋层。埋层7通过集电极接触6连接，该接触电学直通向双极晶体管1的表面。这使得双极晶体管1能够集成到集成电路中。
双极晶体管1还包括与发射极连接区域3邻接的发射极接触2、以及基极接触4。为了减小基极电阻，如图1所示，在基极连接区域5上提供硅化的基极连接区域13，所述基极连接区13连接基极接触4和基极连接区域5。这种双极晶体管1在DE 199 58 062中以实例的方式描述。
位于发射极连接区域3之下的基极区15可以包括硅-锗，SiGe的厚度为1nm-200nm，一般为30nm。集电极区14以与埋层7邻接的方式设置于基极区15之下。所述埋层7仅在图1中所示的双极晶体管1的一侧上设有集电极接触6。
图2示意性地示出了双极晶体管的平面图，其中，在埋层7的单侧上提供集电极接触6。基极连接区域5通过基极接触4连接，且发射极连接区域3通过发射极接触2连接。这种结构中，尽管双极晶体管1具有由埋层7的范围确定的小面积，由于埋层7的相对大的薄层电阻，集电极区域(这里未示出)仅在一侧通过集电极接触6连接。
通过不仅在一侧(如图2所示)连接埋层7，并且在相对侧也连接埋层7(如图3的平面图所示)，可以获得更小的集电极电阻。图3的双极晶体管1的电阻大小大约是图2中的双极晶体管1的一半。
然而，被埋层7占用的面积比图2的晶体管的埋层7要大这点是清楚的。埋层7额外需要的面积由集电极接触6的宽度X1、集电极接触6和基极连接区域5之间的距离X2、以及埋层7的突出量X4产生，图3中突出量X4代表集电极接触6和埋层7最接近的边之间的距离。
该额外所需的面积由可用的光刻和对准客差给出。例如，在对准容差为0.25um时，目前光刻中典型的接触孔的宽度是0.5um，所以如果提供额外的集电极接触6，整个埋层7被加宽大约1um。
倘若如图4示意性示出的，环绕基极连接区域5提供集电极接触6和埋层7，可以获得甚至更低的埋层7的薄层电阻。这种情况下，集电极电流可以在四侧上流动，因此集电极连接电阻变成四分之一。然而，这些增大了的集电极接触6导致双极晶体管1的尺寸显著增大。除了由于半导体衬底需要更大面积导致制造成本增加之外，双极晶体管1的集电极-衬底电容也随埋层7的面积增加成比例地增大。这导致晶体管的门延迟时间更长或集成电路功耗增加。
因此，迄今所用的晶体管结构依赖于晶体管是为最大过渡频率设计(如图4所示)，是为最小空间需求设计(如图2所示)，或是在两者之间的折中(如图3所示)。
图5中根据本发明的双极晶体管1结合了低的集电极电阻(和因此产生的高过渡频率)和小的空间需求两方面。该平面图示出了硅化物区域8围绕基极连接区域5延伸。图5中，集电极接触6和硅化物区域8的交迭区域的宽度X3比集电极接触6的宽度X1小。
该交迭区域的宽度X3和集电极接触6的宽度X1通常大小相同。这样，集电极接触6可以用其整个横截面覆盖硅化物区域8。当对准不精确时，集电极接触还和硅化物区域8相连。
而且，位于远离基极连接区域5的集电极接触6一侧上的埋层7可以保持不被硅化，如图5和6所示。如果其它不需要被硅化的组成部分放置得十分靠近，这可能是有利的。则与埋层7完全硅化的情况相比，也就是，与如果硅化物区域8在埋层7的整个区域上延伸的情况相比，可以选择更小的防止硅化的辅助掩膜。这减小了组成部分间的可能的最小距离并因此减小了集成电路所需的面积。
硅化物区域8具有欧姆范围内的薄层电阻。因此埋层7的薄层电阻以这种方式减小，即，即使埋层7的金属接触连接仅借助于晶体管1单侧上的集电极接触6，集电极区也通过硅化物区域8以低阻抗的方式从所有侧有效地连接。
这种情况下，硅化物区域8没有必要相对于集电极接触6被引导为闭合环。参照图6的平面图所示，例如如果埋层7仅到双极晶体管1的末端被硅化，侧已经导致了集电极电阻显著的减小。这里，硅化物区域8至少延伸到发射极接触2的位置。
例如如果基极连接区域5部分地通过绝缘区被引导(参考图1所示)，这种结构是有利的。这样晶体管尺寸可以保持尽可能的小。
对于根据本发明的双极晶体管1，硅化物区域8覆盖没有被基极连接区域5覆盖的整个埋层7，还是埋层7的一些区域保留不被硅化都是不重要的，只要从硅化物区域8到集电极接触6存在连续的连接。
下面参考图7和8，描述硅化物区域8怎样相对于基极连接区域5以自对准的方式制造，和已知制造方法相比，不需要明显的额外费用。
首先以已知的方式制造双极晶体管1，制造埋层7、集电极区14、埋层7和集电极区14上的第一绝缘层10、集电极区域14上的基极区15、基极连接区域5、基极连接区域5上的第二绝缘层9、以及发射极连接区域3。与基极区域15邻接的发射极区域没有示出。
例如，第二绝缘层9和第一绝缘层10都可以由氧化硅或氮化硅组成。第一绝缘层10的厚度可以为几百nm，优选地为100-600nm，第二绝缘层9的厚度为50-300nm。一般而言，第一绝缘层10比第二绝缘层9厚。
埋层7一般包括1到9um的高掺杂硅层，集电极区14一般包括100-1000nm厚的外延硅层，基极连接区域5一般包括50-300nm厚的高掺杂的多晶硅层。
这种制造双极晶体管1的已知方法在DE 199 58 062 C2中以实例的方式详细描述。
根据本发明的方法中，参考图8所示，然后优选的情况是埋层7上的第一绝缘层10被去除，在氧化硅的情况下使用氢氟酸去除，在氮化硅的情况下使用磷酸。这种蚀刻相对于基极连接区域5以自对准的方式进行。为了避免蚀刻过程中蚀刻其它不希望蚀刻的芯片区域，可以借助于掩膜进行蚀刻，例如该掩膜可以由抗蚀剂制成，其覆盖不希望执行蚀刻的区域，只有在后续的方法步骤中希望被硅化的区域没有被覆盖。
可以想象仅第一绝缘层10被彻底去除直到埋层7以制造埋层7中的硅化物区域8。
为制造硅化物区域8，例如，有可能，直接应用金属(例如借助于溅射)并将埋层7的表面和金属表面转变成硅化物，或者直接应用硅化物。这种硅化物区域8的厚度一般为10-200nm。
如果除了埋层7，基极连接区域5也希望被硅化，那么第二绝缘层9也要同样被去除。如果第二绝缘层9和第一绝缘层10由相同的材料制成，那么通常甚至不需要为此目的而延长蚀刻时间，因为第一绝缘层10一般比第二绝缘层9厚。如果绝缘层9和10由不同的材料组成，在蚀刻第二绝缘层9之后，改变蚀刻剂以去除第一绝缘层10。
每种情况下第二绝缘层9和第一绝缘层10都可以由不同的层构造。那么蚀刻以这种方式执行，即，至少所述绝缘层9和10的所有的层都被去除。
上述方法具有这样的效果，即，埋层7相对于基极连接区域5以自对准的方式被硅化。埋层7上的硅化物区域8由此相对于基极连接区域5的外边界倾斜对准设置，也就是说在平面图中硅化物8直接与基极连接区域5相邻，这可以从图5和6看出。由此可能实现尺寸特别小的双极晶体管1，小于那些通过光刻制造的。自对准的另一个优势在于双极晶体管1的对称结构。而且，因为不需要光刻，对准方法所需的成本更低。
然后，双极晶体管1以通常的方式完成，也就是淀积覆盖整个双极晶体管1的电介质。然后，制造金属接触、发射极接触、基极接触和集电极接触，并淀积金属面。
上述方法可以用于自对准双多晶硅晶体管和多晶体管(polytransistor)或对准晶体管，自对准双多晶硅晶体管也就是这样的晶体管，其中发射极和基极连接区域在每种情况下都由多晶硅组成并相对于彼此自对准。
通过本发明所获得的全部为，提供一种高频双极晶体管，其结合小空间需求(和由此导致的更低的功耗)，以及低的集电极电阻(和由此导致的高过渡频率)这两方面。而且，根据本发明提出一种方法，其使得有可能制造具有上述属性的高频双极晶体管而不需要额外的工艺复杂度。
和具有相同空间需求的已知双极晶体管相比，根据本发明的高频双极晶体管具有更低的集电极电阻并因此具有更好的晶体管特性，例如，更高的过渡频率、更短的门延迟时间、或更低的集成电路功耗。这种情况下制造成本相当。
和已知的具有环形连接的集电极的已知高频双极晶体管相比，根据本发明的高频双极晶体管同样呈现快的过渡频率，但是由于空间需求更小，它显然具有更低的制造成本，并且由于集电极-衬底电容更小，它具有更低的功耗。
Claims (8)
1.一种高频双极晶体管(1)，至少包括：
-与发射极连接区域(3)邻接的发射极接触(2)，
-与基极连接区域(5)邻接的基极接触(4)，
-与集电极连接区域(7)邻接的集电极接触(6)，埋层(7)作为集电极连接区域提供，所述埋层将集电极接触(6)连接到集电极区(14)，
其特征在于
在埋层(7)上提供硅化物区域(8)，所述硅化物区域以低阻抗的方式将集电极接触(6)连接到集电极区(14)。
2.如权利要求1所述的双极晶体管，其特征在于，硅化物区域(8)的厚度为10-200nm。
3.如权利要求1或2所述的双极晶体管，其特征在于，硅化物区域(8)包含至少一种过渡金属。
4.一种制造高频双极晶体管(1)的方法，其中
提供
-集电极连接区域(7)，
-集电极区(14)，
-至少位于集电极连接区域(7)之上的第一绝缘层(10)，
-基极区(15)，
-基极连接区域(5)，
-至少位于基极连接区域(5)之上的第二绝缘层(9)和
-发射极连接区域(3)，
-该集电极连接区域体现为埋层(7)，
其特征在于
-至少部分地去除第一绝缘层(10)，直到埋层(7)，和
-直接在制造发射极接触(2)、基极接触(4)和集电极接触(6)之前，在埋层(7)上提供硅化物区域(8)，
-硅化物区域(8)以这样的方式形成，即，使得集电极接触(6)以低阻抗的方式连接到集电极区(14)。
5.如权利要求4所述的方法，其特征在于，硅化物区域(8)以10-200nm的厚度形成。
6.如权利要求4或5所述的方法，其特征在于，采用过渡金属形成硅化物区域(8)。
7.如权利要求4到6中的一个所述的方法，其特征在于，第二绝缘层(9)和第一绝缘层(10)都被至少部分地去除。
8.如权利要求4到7中的一个所述的方法，其特征在于，硅化物区域(8)相对于基极连接区域(5)以自对准的方式形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10318422.8 | 2003-04-23 | ||
| DE10318422A DE10318422B4 (de) | 2003-04-23 | 2003-04-23 | Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101456853A Division CN101355100B (zh) | 2003-04-23 | 2004-03-19 | 双极晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1777995A true CN1777995A (zh) | 2006-05-24 |
| CN100472800C CN100472800C (zh) | 2009-03-25 |
Family
ID=33304889
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800107075A Expired - Fee Related CN100472800C (zh) | 2003-04-23 | 2004-03-19 | 双极晶体管及其制造方法 |
| CN2008101456853A Expired - Fee Related CN101355100B (zh) | 2003-04-23 | 2004-03-19 | 双极晶体管及其制造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101456853A Expired - Fee Related CN101355100B (zh) | 2003-04-23 | 2004-03-19 | 双极晶体管及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7719088B2 (zh) |
| EP (1) | EP1616355B1 (zh) |
| JP (1) | JP4781259B2 (zh) |
| CN (2) | CN100472800C (zh) |
| DE (2) | DE10318422B4 (zh) |
| WO (1) | WO2004095584A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8691867B2 (en) | 2005-12-19 | 2014-04-08 | Janssen Pharmaceutica Nv | Use of benzo-fused heterocycle sulfamide derivatives for the treatment of substance abuse and addiction |
| CN102087977B (zh) * | 2009-12-04 | 2012-04-18 | 无锡华润上华半导体有限公司 | 垂直npn晶体管及其制造方法 |
| CN102097464B (zh) * | 2009-12-15 | 2012-10-03 | 上海华虹Nec电子有限公司 | 高压双极晶体管 |
| US8536012B2 (en) | 2011-07-06 | 2013-09-17 | International Business Machines Corporation | Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases |
| US9093491B2 (en) | 2012-12-05 | 2015-07-28 | International Business Machines Corporation | Bipolar junction transistors with reduced base-collector junction capacitance |
| US8956945B2 (en) | 2013-02-04 | 2015-02-17 | International Business Machines Corporation | Trench isolation for bipolar junction transistors in BiCMOS technology |
| US8796149B1 (en) | 2013-02-18 | 2014-08-05 | International Business Machines Corporation | Collector-up bipolar junction transistors in BiCMOS technology |
| US9761701B2 (en) | 2014-05-01 | 2017-09-12 | Infineon Technologies Ag | Bipolar transistor |
| US9892958B2 (en) * | 2014-12-02 | 2018-02-13 | Globalfoundries Inc. | Contact module for optimizing emitter and contact resistance |
| CN111063723B (zh) * | 2019-11-25 | 2021-12-28 | 深圳深爱半导体股份有限公司 | 开关集成控制器 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4979010A (en) * | 1986-07-16 | 1990-12-18 | Texas Instruments Incorporated | VLSI self-aligned bipolar transistor |
| EP0337720B1 (en) | 1988-04-11 | 1998-08-19 | Synergy Semiconductor Corporation | Method for fabricating a bipolar transistor |
| IT1227333B (it) | 1988-08-04 | 1991-04-08 | Ciba Geigy Spa | Composti contenenti gruppi piperidinici sostituiti atti all'impiego come stabilizzanti per materiali organici |
| US5177582A (en) * | 1989-09-22 | 1993-01-05 | Siemens Aktiengesellschaft | CMOS-compatible bipolar transistor with reduced collector/substrate capacitance and process for producing the same |
| JPH05243256A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| DE69402221T2 (de) * | 1993-01-29 | 1997-08-14 | Nat Semiconductor Corp | Bipolartransistoren und deren Herstellungsverfahren |
| JPH0897224A (ja) * | 1994-09-29 | 1996-04-12 | Mitsubishi Electric Corp | バイポーラトランジスタおよびその製造方法 |
| US5541121A (en) * | 1995-01-30 | 1996-07-30 | Texas Instruments Incorporated | Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer |
| US5665614A (en) * | 1995-06-06 | 1997-09-09 | Hughes Electronics | Method for making fully self-aligned submicron heterojunction bipolar transistor |
| DE19609933A1 (de) * | 1996-03-14 | 1997-09-18 | Daimler Benz Ag | Verfahren zur Herstellung eines Heterobipolartransistors |
| US5773350A (en) * | 1997-01-28 | 1998-06-30 | National Semiconductor Corporation | Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base |
| US6633069B2 (en) * | 1997-05-20 | 2003-10-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR100245813B1 (ko) * | 1997-05-28 | 2000-03-02 | 윤종용 | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 |
| JP3628873B2 (ja) * | 1998-04-28 | 2005-03-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
| DE19842106A1 (de) * | 1998-09-08 | 2000-03-09 | Inst Halbleiterphysik Gmbh | Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung |
| TW460978B (en) * | 1999-03-15 | 2001-10-21 | Matsushita Electric Ind Co Ltd | A semiconductor device and its fabrication method |
| FR2799048B1 (fr) * | 1999-09-23 | 2003-02-21 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire vertical auto-aligne |
| DE19958062C2 (de) * | 1999-12-02 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor |
| DE10004111A1 (de) * | 2000-01-31 | 2001-08-09 | Infineon Technologies Ag | Bipolartransistor |
| GB0012925D0 (en) * | 2000-05-30 | 2000-07-19 | Secr Defence | Bipolar transistor |
| US6770952B2 (en) * | 2001-04-30 | 2004-08-03 | Texas Instruments Incorporated | Integrated process for high voltage and high performance silicon-on-insulator bipolar devices |
| JP2003023011A (ja) * | 2001-07-05 | 2003-01-24 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ装置及びその製造方法 |
| US6998320B2 (en) * | 2003-04-23 | 2006-02-14 | Triquint Semiconductor, Inc. | Passivation layer for group III-V semiconductor devices |
-
2003
- 2003-04-23 DE DE10318422A patent/DE10318422B4/de not_active Expired - Fee Related
-
2004
- 2004-03-19 WO PCT/EP2004/050335 patent/WO2004095584A1/de active IP Right Grant
- 2004-03-19 DE DE502004007560T patent/DE502004007560D1/de not_active Expired - Lifetime
- 2004-03-19 EP EP04721910A patent/EP1616355B1/de not_active Expired - Lifetime
- 2004-03-19 JP JP2006500120A patent/JP4781259B2/ja not_active Expired - Fee Related
- 2004-03-19 CN CNB2004800107075A patent/CN100472800C/zh not_active Expired - Fee Related
- 2004-03-19 CN CN2008101456853A patent/CN101355100B/zh not_active Expired - Fee Related
-
2005
- 2005-10-20 US US11/254,502 patent/US7719088B2/en not_active Expired - Lifetime
-
2010
- 2010-03-03 US US12/716,692 patent/US7968972B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE10318422B4 (de) | 2006-08-10 |
| CN101355100A (zh) | 2009-01-28 |
| CN101355100B (zh) | 2011-01-05 |
| JP2006524424A (ja) | 2006-10-26 |
| EP1616355A1 (de) | 2006-01-18 |
| US20060038258A1 (en) | 2006-02-23 |
| DE10318422A1 (de) | 2004-11-25 |
| US7719088B2 (en) | 2010-05-18 |
| CN100472800C (zh) | 2009-03-25 |
| WO2004095584A1 (de) | 2004-11-04 |
| US7968972B2 (en) | 2011-06-28 |
| JP4781259B2 (ja) | 2011-09-28 |
| US20100155896A1 (en) | 2010-06-24 |
| EP1616355B1 (de) | 2008-07-09 |
| DE502004007560D1 (de) | 2008-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100399577C (zh) | 双极晶体管及其制造方法 | |
| CN1855544A (zh) | 具有屏蔽电极的半导体器件及其方法 | |
| CN1280903C (zh) | 具有伪结构的半导体器件 | |
| CN1542965A (zh) | 具有其内形成有空隙区的外延图形的集成电路器件及其形成方法 | |
| US20100163972A1 (en) | Multi-drain semiconductor power device and edge-termination structure thereof | |
| CN1738057A (zh) | 具有增强的屏蔽结构的金属氧化物半导体器件 | |
| CN1738059A (zh) | 半导体器件及其制造方法 | |
| CN1941373A (zh) | 半导体装置及其制造方法 | |
| CN1777995A (zh) | 双极晶体管及其制造方法 | |
| CN1619773A (zh) | 用场效应管和双极基极多晶硅层制造多晶硅电容器的方法 | |
| CN2879425Y (zh) | 高压元件 | |
| CN100508213C (zh) | 半导体装置及其制造方法 | |
| US20090321826A1 (en) | Method for manufacturing a high integration density power mos device | |
| KR100292905B1 (ko) | 절연체상의반도체기판상의바이폴라트랜지스터및그제조방법 | |
| US7851300B2 (en) | Method of fabricating a trench gate MOSFET for maximizing breakdown voltage | |
| CN1518773A (zh) | 双极性晶体管及其制造方法 | |
| CN116913782A (zh) | 复合场板结构的ldmos器件制备方法 | |
| US6043553A (en) | Multi-emitter bipolar transistor of a self-align type | |
| KR100487412B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100443976B1 (ko) | 소스-다운 ｆｅｔ | |
| WO2009122346A1 (en) | Method of making bipolar transistor | |
| CN1122303C (zh) | 半导体器件的制造方法 | |
| US7871881B2 (en) | Method for fabrication of a capacitor, and a monolithically integrated circuit comprising such a capacitor | |
| CN1204616C (zh) | 用sige bicmos集成方案制造多晶－多晶电容器的方法 | |
| CN1280881C (zh) | 深亚微米mos装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090325 Termination date: 20190319 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |