JP4781259B2 - バイポーラトランジスタおよびその製造方法 - Google Patents
バイポーラトランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP4781259B2 JP4781259B2 JP2006500120A JP2006500120A JP4781259B2 JP 4781259 B2 JP4781259 B2 JP 4781259B2 JP 2006500120 A JP2006500120 A JP 2006500120A JP 2006500120 A JP2006500120 A JP 2006500120A JP 4781259 B2 JP4781259 B2 JP 4781259B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- buried layer
- connection region
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910021332 silicide Inorganic materials 0.000 claims description 60
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 17
- 150000003624 transition metals Chemical class 0.000 claims description 10
- 229910052723 transition metal Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 230000007704 transition Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021350 transition metal silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、高周波バイポーラトランジスタ、すなわち、少なくとも、エミッタ接続領域に隣接するエミッタ接点と、ベース接続領域に隣接するベース接点と、コレクタ接続領域に隣接するコレクタ接点とを有し、上記コレクタ接続領域として埋込層が設けられ、上記埋込層は、コレクタゾーンにコレクタ接点を接続する高周波バイポーラトランジスタに関する。このような高周波バイポーラトランジスタは、米国特許５，７７３，３５０号で公知である。
本発明は、さらに、高周波バイポーラトランジスタの製造方法、すなわち、コレクタ接続領域と、コレクタゾーンと、少なくとも上記コレクタ接続領域上に設けられた第１絶縁層と、ベースゾーンと、ベース接続領域と、少なくとも上記ベース接続領域上に設けられた第２絶縁層と、エミッタ接続領域とを形成し、上記コレクタ接続領域を、埋込層とする高周波バイポーラトランジスタの製造方法に関する。このような製造方法は、例えば、ドイツ特許ＤＥ １９９５８０６２号で公知である。
バイポーラトランジスタでは、以下の式が成り立つ。
なお、ＦＴ は遷移周波数、
は走行時間、ＲＣ はコレクタ抵抗、ＲＥ はエミッタ抵抗、ＣＢＣ はベース−コレクタ間容量、ＣＢＥ は、ベース−エミッタ間容量、ＩＣ はコレクタ電流、ＵＴ は熱電圧である。
コレクタ電流ＩＣ が増加するに従い、１／ＩＣ に比例する項は、より小さくなる。これゆえに、遷移周波数ｆＴ の主要な成分は、走行時間
以外に、特にコレクタ抵抗ＲＣ と、エミッタ抵抗ＲＥ とにより決められる。しかしながら、現在のトランジスタでは、トランジスタ周波数ｆＴ は、遷移時間
以外では、主に（一般に、エミッタ抵抗ＲＥよりも桁レベルで大きい）コレクタ抵抗ＲＣ により決まる。従って、高速のトランジスタを作るには、コレクタ抵抗を小さくする必要がある。
低インピーダンスのコレクタ接続を得るには、一般的に、高濃度ドープ埋込層を使用する。この高濃度ドープ埋込層は、トランジスタ製造の開始段階で形成される。その後、エミッタゾーン、ベースゾーン、およびコレクタゾーンからなる半導体層を、この低インピーダンス層上にエピタキシャル成長させる。高濃度ドープ埋込層は、金属コレクタ接点により接続され、バイポーラトランジスタの表面に導かれる。このような例は、例えば、米国特許５，７７３，３５０号およびドイツ特許ＤＥ １９９５８０６２号に記載されている。
一般には、コレクタ接点は、トランジスタの１つの側にのみ設けられている。埋込層を、１つの側のみならず、逆側で、または、トランジスタゾーン全体に渡って環状で接続されている場合、コレクタ抵抗をより小さくすることができる。このような構成を有するトランジスタでは、１つのコレクタ接点のみを有する構成よりも、抵抗を、約半分または１／４のレベルにまで小さくすることができる。これは、コレクタ電流が１つの側のみならず、２つまたは４つの側に向かって流れることが可能になるからである。
しかしながら、このような形態では重要な欠点が生じる。第１に、コレクタ接点ゾーンを別に設けることにより、トランジスタの寸法が、大きくなってしまう。必要になる基板が大きくなるので、製造コストが上がってしまう。第２に、バイポーラトランジスタにおけるコレクタ−基板間の容量も、埋込層の面積の増加に比例して大きくなる。このために、ゲート遅延時間が長くなったり、集積回路の電力消費が増えたりしてしまうなど、逆の効果が生じてしまう。
以上により、本発明の目的は、必要な空間を小さくしつつ、コレクタ抵抗を小さくすることにより高い遷移周波数を有する、高周波バイポーラトランジスタを提供することである。本発明の別の目的は、このようなバイポーラトランジスタを、複雑な工程を追加することなく、製造する方法を提供することである。
本発明によれば、この目的は、冒頭部で述べた種類の高周波バイポーラトランジスタにおいて、埋込層上に、シリサイド領域が設けられ、上記シリサイド領域が、低いインピーダンスで、コレクタゾーンに上記コレクタ接点を接続することにより達成される。これにより、コレクタ抵抗を小さくすることができる。これは、コレクタ接点が１つの側にしかない場合であっても、バイポーラトランジスタのコレクタゾーンが、実質的には、すべての側から接続可能となるからである。
本発明は、埋込層上のシリサイド領域により、シート抵抗が、約１Ω／□になるという洞察に基づくものである。一方、ドープ後に数μｍの厚さとなる対応する埋込層のシート抵抗は、約１０Ω／□にしかならない。従って、シリサイド領域により、埋込層のシート抵抗、及びコレクタ接続抵抗を、約１桁小さくすることができる。シート抵抗が非常に小さいので、埋込層との接続が、トランジスタの一方の側のみで行なわれている場合でも、コレクタ接続領域は、シリサイド領域により、実質的に全ての面から、インピーダンスが低い状態で、接続される。
本発明のバイポーラトランジスタの代表的な構成は、シリサイド領域が、１０ｎｍと２００ｎｍと間の範囲の厚さを有することである。シリサイド領域の厚さは、好ましくは、約１００ｎｍである。
シリサイド領域には、通常少なくとも１つの遷移金属が含まれている。用いられる遷移金属としては、例えば、チタン、コバルト、ニッケル、白金、または、タンタルが挙げられ、これらの遷移金属は、シリコンと共に、対応する遷移シリサイドを形成する。このシリサイド化の目的で使用される金属は、他のゾーン（例えば、ベース接続領域、または、ＣＭＯＳトランジスタのソース、ドレイン、およびゲートゾーン）をシリサイドするための全工程において、いずれにせよ必要となる金属と同一であることが好ましい。これにより、シリサイド領域を形成するための遷移金属は、コストを上げることなく、トランジスタに導入することができる。
本発明の高周波バイポーラトランジスタの特に有用な構成では、シリサイド領域にチタンまたはコバルトが含まれている。これらの遷移金属により、埋込層のシート抵抗を特に低くすることができる。このように、最小のシート抵抗を生じさせる金属が選ばれる。
シリサイド化により、すなわち、シリサイド領域を形成することにより、通常、１００ｎｍの厚さの有するドープされた多結晶層では、シート抵抗を、約１００Ω／□から約１Ω／□にまで低くすることができる。これと比較して、対応厚さを有するドープされたシリコン層のシート抵抗は、約１０Ω／□であり、金属層は、ｍΩ／□の範囲で位置する。
さらに、本発明の目的は、冒頭に述べた方式の方法を以下のようにすることにより、達成される。すなわち、
上記第１絶縁層を、少なくとも部分的に、上記埋込層のところまで取り除き、
エミッタ接点、ベース接点、およびコレクタ接点を作る直前に、上記埋込層上にシリサイド領域を形成し、
低いインピーダンスで、上記コレクタ接点がコレクタゾーンに接続されるように上記シリサイド領域を形成する。
上記第１絶縁層を、少なくとも部分的に、上記埋込層のところまで取り除き、
エミッタ接点、ベース接点、およびコレクタ接点を作る直前に、上記埋込層上にシリサイド領域を形成し、
低いインピーダンスで、上記コレクタ接点がコレクタゾーンに接続されるように上記シリサイド領域を形成する。
これにより、複雑な工程を追加することなく、必要な空間が小さく、コレクタ抵抗が小さく、かつ、遷移周波数が高い、高周波バイポーラトランジスタを製造することが可能になる。
従来の、いわゆる埋込金属法では、埋込層を形成した直後に埋込層をシリサイド化しているか、この層を完全に金属で構成している。これに対して、本発明の場合、バイポーラトランジスタを完全に作り上げた後の段階、（電極の）接点を作る直前に、初めて埋込層をシリサイド化する。これにより、トランジスタが実際に作られている段階で金属を付加することが回避され、従って、現在のトランジスタ製造方法において処理の進行において不向きで、不適切である金属汚染を回避できる。
シリサイド領域は、通常、１０ｎｍと２００ｎｍとの間の厚さで形成される。好ましくは、１００ｎｍの厚さで形成される。
本発明の方法のさらなる構成では、シリサイド領域を形成するために、遷移金属、好ましくは、チタンまたはコバルトを用いる。この遷移金属は、シリコンと共に、対応する遷移金属シリサイドを形成する。通常、埋込層のシート抵抗を最小限にする遷移金属を選択する。
本発明のさらなる形態によれば、上記第１絶縁層および第２絶縁層を、少なくとも部分的に取り除き、埋込層およびベース接続領域を、少なくとも部分的に露出させ、シリサイド化する。絶縁層は、通常、シリコン酸化物またはシリコン窒化物を含む。従って、絶縁層がシリコン窒化物である場合、リン酸を用いて取り除き、シリコン酸化物である場合、フッ酸を用いて取り除く。２つの絶縁層が同じ材料からなる場合、エッチング処理工程を追加する必要がなくなる。２つの絶縁層が異なる材料からなる場合、第１絶縁層のエッチングの後に、第２絶縁層のエッチングのために、エッチャントを変更する。
このエッチングの後で、ベース接続領域と埋込層との両方を、少なくとも部分的に露出させ、シリサイド化できるようにする。上記エッチング中に、他のチップ領域（例えば、絶縁ゾーンまたは他の構成要素）に対し、望ましくないエッチングを避けるために、マスクを用いてエッチングを行うと効果的である。このマスクは、エッチングしたい領域では取り除かれており、他の部分は覆われたままになっている。
このエッチングは、通常、選択性が高いとの理由で、化学的ウェットエッチングを用いる。しかしながら、原理的には、化学的ドライエッチングを用いてもよい。
本発明のさらなる好適な方法では、上記シリサイド領域は、上記ベース接続領域に対して自己整合的に形成される。この場合、シリサイド領域は、シリコン上のみに形成される。シリコン酸化物またはシリコン窒化物などの領域は、シリサイド化されない。このような、いわゆる、「サリサイド方法（サリサイド＝自己整合しているシリサイド）」については、例えば、ドイツ特許ＤＥ １９９５８０６２号により知られている。
これゆえに、埋込層上のシリサイド領域の位置は、フォトリソグラフィを用いずに規定される。これにより、シリサイド領域を相対的に小さく、例えば、０．２５μｍと０．３５μｍと間の範囲にすることができる。
本発明の例となる好適な実施形態を、以下に、添付の図面を参照して詳細に説明する。
図１は、公知のバイポーラトランジスタの概略断面図である。
図２は、埋込層の一方の側にコレクタ接点が配された、公知のバイポーラトランジスタの概略平面図である。
図３は、埋込層の両側にコレクタ接点が配された、公知のバイポーラトランジスタの概略平面図である。
図４は、埋込層におけるトランジスタの周囲で、環状にコレクタ接点が配された、公知のバイポーラトランジスタの概略平面図である。
図５は、環状にシリサイド化され、ベース接続領域に対し自己整合された埋込層を有する、本発明のバイポーラトランジスタの概略平面図である。
図６は、部分的にシリサイド化され、ベース接続領域に対し自己整合された埋込層を有する、本発明のバイポーラトランジスタの概略平面図である。
図７は、エミッタ接続領域をパターン化した後のバイポーラトランジスタの概略断面図である。
図８は、絶縁層をエッチングし、シリサイド領域を形成した後の、本発明のバイポーラトランジスタの概略断面図である。
図１は、公知のバイポーラトランジスタの概略断面図である。
図２は、埋込層の一方の側にコレクタ接点が配された、公知のバイポーラトランジスタの概略平面図である。
図３は、埋込層の両側にコレクタ接点が配された、公知のバイポーラトランジスタの概略平面図である。
図４は、埋込層におけるトランジスタの周囲で、環状にコレクタ接点が配された、公知のバイポーラトランジスタの概略平面図である。
図５は、環状にシリサイド化され、ベース接続領域に対し自己整合された埋込層を有する、本発明のバイポーラトランジスタの概略平面図である。
図６は、部分的にシリサイド化され、ベース接続領域に対し自己整合された埋込層を有する、本発明のバイポーラトランジスタの概略平面図である。
図７は、エミッタ接続領域をパターン化した後のバイポーラトランジスタの概略断面図である。
図８は、絶縁層をエッチングし、シリサイド領域を形成した後の、本発明のバイポーラトランジスタの概略断面図である。
図１は、公知のバイポーラトランジスタ１の概略断面図である。この例では、深いトレンチ１１として構成された２つの絶縁ゾーン１１により囲まれた埋込層７が、半導体基板１２に配されている。埋込層７は、コレクタ接点６を介して接続され、電気的に、バイポーラトランジスタ１の表面に導かれている。これにより、バイポーラトランジスタ１は、集積回路に集積可能となる。
バイポーラトランジスタ１は、また、エミッタ接続領域３に隣接するエミッタ接点２を有する。バイポーラトランジスタ１は、さらに、ベース接点４を有する。ベース抵抗を小さくするために、図１に示すように、シリサイド化されたベース接続領域１３がベース接続領域５上に設けられている。このベース接続領域１３は、ベース接点４をベース接続領域５に接続する。このようなバイポーラトランジスタ１は、例えば、ドイツ特許ＤＥ １９９５８０６２号に記載されている。
エミッタ接続領域３の下にあるベースゾーン１５は、シリコンゲルマニウムＳｉＧｅを有してよく、その厚さは、１ｎｍと２００ｎｍとの間であり、一般には３０ｎｍである。コレクタゾーン１４は、ベースゾーン１５の下で、埋込層７と隣接するように配されている。図１では、この埋込層７は、バイポーラトランジスタ１の一方の側のみ、コレクタ接点６を配している。
図２は、コレクタ接点６が埋込層７の一方の側にのみ配されたバイポーラトランジスタの概略平面図である。ベース接続領域５はベース接点４により接続され、エミッタ接続領域３は、エミッタ接点２により接続されている。このようなバイポーラトランジスタ１の構成では、埋込層７の広がりにより決められる面積は小さいが、埋込層７のシート抵抗が比較的大きいために、コレクタ領域（不図示）は、コレクタ接点６により、一方の側でのみ接続されている。
コレクタ抵抗を小さくすることは、埋込層７を図２に示したように１つの側のみならず、図３の平面図で概略的に示したように対向する側においても接続することにより達成できる。図３のバイポーラトランジスタ１の抵抗は、図２のバイポーラトランジスタ１の抵抗の約半分程度である。
しかしながら、この場合、埋込層７の占有面積は、図２のバイポーラトランジスタの埋込層７の占有面積よりも広い。追加として必要となる埋込層７の面積は、コレクタ接点６の幅Ｘ１、コレクタ接点６とベース接続領域５との間の距離Ｘ２、および、埋込層７の張り出し部分Ｘ４（図３では、この張り出し部分は、コレクタ接点６と埋込層７の最も近い縁部との間の距離である）から生じる。
この追加として必要となる面積は、用いられるフォトリソグラフィと位置決め許容誤差とにより決まる。例えば、現在、フォトリソグラフィにおける一般的なコンタクトホールの幅は、０．５μｍであり、位置決め許容誤差は０．２５μｍであり、これにより、埋込層７は、追加のコレクタ接点６が設けられると、約１μｍ分広くなる。
図４に概略的に示したように、コレクタ接点６および埋込層７を、ベース接続領域５の周囲に環状に配すれば、埋込層７のシート抵抗はより小さくすることができる。このようにすれば、コレクタ電流は、４つの側に流れ、その結果コレクタ接続抵抗は１／４になる。しかしながら、コレクタ接点６を大きくすることにより、バイポーラトランジスタ１の寸法は著しく大きくなる。半導体基板中に必要となる面積が拡大することにより、製造コストが上昇するとともに、バイポーラトランジスタ１のコレクタ−基板間の容量も、埋込層７の面積の拡大に比例して、大きくなる。この結果、トランジスタのゲート遅延時間が長くなり、集積回路の消費電力が増えてしまう。
従って、どのようなトランジスタの構成が用いられるかは、トランジスタが、図４に示したように、最大のトランジスタ周波数が得られるように設計されているのか、図２に示したように、必要とされる空間を最小限にするように設計されているのか、または、図３に示したように、両者の間の妥協点であるように設計されているのかによって異なる。
図５に示した本発明のバイポーラトランジスタ１は、コレクタ抵抗を低くし、その結果遷移周波数を高くすると共に、面積を小さくしている。図５の平面図では、シリサイド領域８が、ベース接続領域５の周りに伸張している。図５では、コレクタ接点６とシリサイド領域８との間の重複領域の幅Ｘ３は、コレクタ接点６の幅Ｘ１よりも小さい。
重複領域の幅Ｘ３、及びコレクタ接点６の幅Ｘ１は、通常、同じ大きさである。これにより、コレクタ接点６は、その全ての断面において、シリサイド領域８を覆うことができる。コレクタ接点は、位置決めが不正確である場合、シリサイド領域８とも接続される。
さらに、図５および図６に示すように、コレクタ接点６の側にあり、ベース接続領域５から遠い位置にある埋込層７は、シリサイド化されないままであってもよい。これは、シリサイド化を望まない構成要素が、非常に近辺に配されている場合には、有益である。これにより、埋込層７が完全にシリサイド化されている場合、すなわち、シリサイド領域８が、埋込層７の領域全体に渡って伸張している場合に比べて、シリサイド化を防ぐための補助マスクを小さくすることができる。これにより、構成要素間の最小距離を短くすることができ、集積回路の必要面積を小さくすることができる。
シリサイド領域８のシート抵抗は、オームの範囲である。これにより、埋込層７のシート抵抗を小さくすることができ、コレクタ接点６による埋込層７の金属接点接続が、バイポーラトランジスタ１の１つの側にのみ存在する場合でも、コレクタゾーンは、インピーダンスを低くして、シリサイド領域８により、すべての側から効果的に接続できる。
この場合、シリサイド領域８を、コレクタ接点６に対して、閉じた輪状にする必要はない。図６の概略平面図に示すように、埋込層７が、例えばバイポーラトランジスタ１の正面側までの範囲のみシリサイド化されていれば、コレクタ抵抗をすでに著しく小さくすることができる。この場合、シリサイド領域８は、少なくともエミッタ接点２まで伸びている。
例えば図１に示すように、ベース接続領域５が部分的にトレンチなどの絶縁ゾーンを介して導かれている場合には、上記の構成が好ましい。これにより、トランジスタの寸法を可能な限り小さいままにすることができる。
本発明のバイポーラトランジスタ１では、シリサイド領域８からコレクタ接点６へ連続的に接続が行なわれている限り、シリサイド領域８が、ベース接続領域５によって覆われていない埋込層７の部分を含めた埋込層７全体を覆っているか、または、埋込層７の一部がシリサイド化されないままであるかは、重要ではない。
以下に、図７および図８を参照して、シリサイド領域８が、ベース接続領域５に対して自己整合的に作られる方法について、説明する。この方法は、公知の製造方法と比較して、コストの大幅な上昇はない。
まず、バイポーラトランジスタ１の公知の製造方法を用いて、埋込層７と、コレクタゾーン１４と、上記埋込層７およびコレクタゾーン１４の上に設けられた第１絶縁層１０と、コレクタゾーン１４上に設けられたベースゾーン１５と、ベース接続領域５と、上記ベース接続領域５上に設けられた第２絶縁層と、エミッタ接続領域３とを作る。ベース領域１５に隣接するエミッタ領域は、図示していない。
第２絶縁層９および第１絶縁層１０は、いずれも、例えばシリコン酸化物またはシリコン窒化物からなっている。第１絶縁層１０の厚さは、数１００ｎｍ、好ましくは１００ｎｍ〜６００ｎｍである。第２絶縁層９の厚さは、５０ｎｍと３００ｎｍとの間である。通常、第１絶縁層１０は、第２絶縁層９よりも厚い。
通常、埋込層７は、１μｍ〜９μｍの高濃度でドープされたシリコン層である。通常、コレクタゾーン１４は、１００ｎｍ〜１０００ｎｍの厚さの、エピタキシャル成長により得られたシリコン層である。通常、ベース接続領域５は、５０ｎｍ〜３００ｎｍの厚さの、高濃度ドープされた多結晶シリコン層である。
このような公知のバイポーラトランジスタ１の製造方法は、例えば、ドイツ特許ＤＥ １９９５８０６２Ｃ２号に、詳しく記載されている。
本発明の方法では、図８に示すように、好ましくは、埋込層７の上の第１絶縁層１０を、第１絶縁層１０がシリコン酸化物である場合、フッ酸を用い、シリコン窒化物である場合、リン酸を用いて取り除く。このエッチング工程は、ベース接続領域５に対して自己整合的に行なわれる。このエッチング中に他のチップ領域に対し望ましくないエッチングを避けるために、例えばレジストからなるマスクを用いてエッチングを行うと効果的である。このマスクは、エッチングを望まない領域を覆う。そして、次の工程でシリサイド化をしたい領域のみが露出されたままになっている。
埋込層７中にシリサイド領域８を作るために、第１絶縁層１０のみを、埋込層７において完全に除去することも可能である。
シリサイド領域８を作るために、例えば、（スパッタリングなどを用いて）金属を直接付加し、埋込層７と金属との面を、シリサイドに変換することも可能であるし、シリサイドを直接付加することも可能である。このようなシリサイド領域８の厚さは、通常、１０ｎｍと２００ｎｍとの間の範囲内である。
埋込層７以外に、ベース接続領域５も、シリサイド化する場合、第２絶縁層９も同様に除去する。第２絶縁層９と第１絶縁層１０とが、同じ材料からできている場合、通常、第１絶縁層１０は第２絶縁層９より厚いので、第２絶縁層の除去のために、エッチングの時間を長くする必要はない。第２絶縁層９と第１絶縁層１０とが、異なる材料からできている場合、第２絶縁層９のエッチングの後に、エッチャントを変更し、第１絶縁層１０を除去する。
第２絶縁層９と第１絶縁層１０とが、それぞれ異なる複数の層から構成されても良い。この場合、少なくとも第２絶縁層９と第１絶縁層１０との全ての層を取り除くように、エッチングを行う。
上述の方法を用いれば、埋込層７を、ベース接続領域５に対して自己整合的にシリサイド化することができる。これにより、埋込層７上のシリサイド領域８は、ベース接続領域５の外側境界線に対し傾斜して配置される。すなわち、シリサイド領域８は、図５および図６から判るように、平面図ではベース接続領域５に直接隣接する位置にある。この結果、バイポーラトランジスタ１の寸法をとりわけ小さくすることができ、すなわち、フォトリソグラフィにより作られる場合よりも小さくすることができる。自己整合による別の利点は、バイポーラトランジスタ１を対称的に構成可能である点である。さらに、リソグラフィが不要であるので、自己整合の場合には、コストも低く抑えることができる。
この工程の後、バイポーラトランジスタ１は、通常の方法で完成される。すなわち、誘電部分を堆積させ、バイポーラトランジスタ１全体を覆う。その後、金属の接点、エミッタ接点、ベース接点、およびコレクタ接点を作り、金属層面を堆積させる。
上述の方法は、自己整合を行うダブル多結晶シリコントランジスタ（エミッタ接続領域とベース接続領域とが、それぞれ、多結晶シリコンからなり、互いに対して自己整合されているトランジスタ）、および、ポリトランジスタまたは整合トランジスタに用いることができる。
本発明全体により達成されるのは、必要な空間が小さく、従って電力消費量の小さくすると共に、コレクタ抵抗を小さくし、従って互いに対する遷移周波数を高くした、高周波バイポーラトランジスタを提供することである。さらに、本発明の方法としては、上述の特性を有する高周波バイポーラトランジスタを、工程をより複雑にせずに製造することができる方法を提案している。
同じ程度の空間を必要とする公知のバイポーラトランジスタと比較すると、本発明の高周波バイポーラトランジスタでは、コレクタ抵抗が低く、従って、トランジスタの周波数が高くでき、ゲート遅延時間が短くでき、集積回路の電力消費量が少なくできるなど、トランジスタ性能が改良される。この場合、製造コストは、公知の場合と同等である。
コレクタが環状で接続されている、公知の高周波バイポーラトランジスタに比べると、本発明の高周波バイポーラトランジスタは、遷移周波数は同程度であるが、必要な空間が小さいため、製造コストを著しく低減でき、コレクタ−基板間の容量が小さいため、電力消費量を低減することができる。
Claims (13)
- 少なくとも、
エミッタ接続領域（３）に電気接続されたエミッタ接点（２）と、
ベース接続領域（５）に電気接続されたベース接点（４）と、
コレクタ接続領域（７）に電気接続されたコレクタ接点（６）とを有し、
上記コレクタ接続領域として埋込層（７）が設けられ、上記埋込層が、コレクタゾーン（１４）にコレクタ接点（６）を電気接続する高周波バイポーラトランジスタ（１）において、
埋込層（７）上に、シリサイド領域（８）が設けられ、上記シリサイド領域が、コレクタゾーン（１４）に上記コレクタ接点（６）を電気接続するとともに、
シリサイド領域（８）は、ベース接続領域（５）に対して自己整合的に形成されており、上記シリサイド領域（８）のフットプリント（８）は、平面視において、ベース接続領域（５）のフットプリント（１３）に直接隣接しており、
上記埋込層（７）及び上記コレクタゾーン（１４）とベース接続領域（５）との間には、第１絶縁層（１０）が形成されていることを特徴とする高周波バイポーラトランジスタ（１）。 - シリサイド領域（８）は、１０ｎｍと２００ｎｍとの間の範囲の厚さを有することを特徴とする請求項１に記載のバイポーラトランジスタ。
- 上記シリサイド領域（８）には、少なくとも１つの遷移金属が含まれていることを特徴とする請求項１または２に記載のバイポーラトランジスタ。
- 請求項１に記載の高周波バイポーラトランジスタ（１）の製造方法であって、
コレクタ接続領域（７）と、
コレクタゾーン（１４）と、
少なくとも上記コレクタ接続領域（７）上に設けられた、第１絶縁層（１０）と、
ベースゾーン（１５）と、
ベース接続領域（５）と、
少なくとも上記ベース接続領域（５）上に設けられた、第２絶縁層（９）と、
エミッタ接続領域（３）とを形成し、
上記コレクタ接続領域を、埋込層（７）とし、
上記第１絶縁層（１０）を、少なくとも部分的に、上記埋込層（７）のところまで取り除き、
エミッタ接点（２）、ベース接点（４）、およびコレクタ接点（６）を作る直前に、上記埋込層（７）上に、平面視において、ベース接続領域（５）のフットプリント（１３）に直接隣接するように、シリサイド領域（８）を形成し、
低いインピーダンスで、上記コレクタ接点（６）がコレクタゾーン（１４）に接続されるように、上記シリサイド領域を形成することを特徴とする製造方法。 - 上記シリサイド領域（８）は、１０ｎｍと２００ｎｍとの間の厚さで形成されることを特徴とする請求項４に記載の方法。
- 上記シリサイド領域（８）を形成するために、遷移金属が用いられることを特徴とする請求項４または５に記載の方法。
- 上記第２絶縁層（９）と第１絶縁層（１０）とは、少なくとも部分的に取り除かれることを特徴とする請求項４ないし６のいずれか１項に記載の方法。
- 上記シリサイド領域（８）は、上記ベース接続領域（５）に対して自己整合的に形成されることを特徴とする請求項４ないし７のいずれか１項に記載の方法。
- 請求項１に記載の高周波バイポーラトランジスタ（１）の製造方法であって、
埋込層（７）を形成する工程と、
上記埋込層（７）の上に第１絶縁層（１０）を形成する工程と、
第１絶縁層（１０）の上にベース接続領域（５）を形成する工程と、
上記埋込層（７）を露出するように、上記ベース接続領域（５）に対して自己整合的に第１絶縁層（１０）をエッチングする工程と、
上記埋込層（７）の露出部分に、平面視において、ベース接続領域（５）のフットプリント（１３）に直接隣接するように、シリサイド領域（８）を形成する工程とを含むことを特徴とする方法。 - さらに、上記シリサイド領域（８）にコレクタ接点（６）を形成する工程を含むことを特徴とする請求項９に記載の方法。
- 上記埋込層（７）の露出部分をシリサイドに変換することにより、シリサイド領域（８）を形成することを特徴とする請求項９に記載の方法。
- シリサイドを堆積することにより、シリサイド領域（８）を形成することを特徴とする請求項９に記載の方法。
- シリサイド領域（８）のフットプリント（８）が、上記埋込層（７）の露出部分のフットプリントに重なることを特徴とする請求項１２に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10318422.8 | 2003-04-23 | ||
| DE10318422A DE10318422B4 (de) | 2003-04-23 | 2003-04-23 | Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben |
| PCT/EP2004/050335 WO2004095584A1 (de) | 2003-04-23 | 2004-03-19 | Bipolartransistor und verfahren zur herstellung desselben |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006524424A JP2006524424A (ja) | 2006-10-26 |
| JP4781259B2 true JP4781259B2 (ja) | 2011-09-28 |
Family
ID=33304889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006500120A Expired - Fee Related JP4781259B2 (ja) | 2003-04-23 | 2004-03-19 | バイポーラトランジスタおよびその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7719088B2 (ja) |
| EP (1) | EP1616355B1 (ja) |
| JP (1) | JP4781259B2 (ja) |
| CN (2) | CN100472800C (ja) |
| DE (2) | DE10318422B4 (ja) |
| WO (1) | WO2004095584A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8691867B2 (en) | 2005-12-19 | 2014-04-08 | Janssen Pharmaceutica Nv | Use of benzo-fused heterocycle sulfamide derivatives for the treatment of substance abuse and addiction |
| CN102087977B (zh) * | 2009-12-04 | 2012-04-18 | 无锡华润上华半导体有限公司 | 垂直npn晶体管及其制造方法 |
| CN102097464B (zh) * | 2009-12-15 | 2012-10-03 | 上海华虹Nec电子有限公司 | 高压双极晶体管 |
| US8536012B2 (en) | 2011-07-06 | 2013-09-17 | International Business Machines Corporation | Bipolar junction transistors with a link region connecting the intrinsic and extrinsic bases |
| US9093491B2 (en) | 2012-12-05 | 2015-07-28 | International Business Machines Corporation | Bipolar junction transistors with reduced base-collector junction capacitance |
| US8956945B2 (en) | 2013-02-04 | 2015-02-17 | International Business Machines Corporation | Trench isolation for bipolar junction transistors in BiCMOS technology |
| US8796149B1 (en) | 2013-02-18 | 2014-08-05 | International Business Machines Corporation | Collector-up bipolar junction transistors in BiCMOS technology |
| US9761701B2 (en) | 2014-05-01 | 2017-09-12 | Infineon Technologies Ag | Bipolar transistor |
| US9892958B2 (en) * | 2014-12-02 | 2018-02-13 | Globalfoundries Inc. | Contact module for optimizing emitter and contact resistance |
| CN111063723B (zh) * | 2019-11-25 | 2021-12-28 | 深圳深爱半导体股份有限公司 | 开关集成控制器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002527884A (ja) * | 1998-09-08 | 2002-08-27 | イーハーペー ゲーエムベーハー−イノヴェイションズ フォー ハイ パフォーマンス マイクロエレクトロニクス／インスティチュート フュア イノヴァティーヴェ ミクロエレクトローニク | バーティカル型バイポーラトランジスタ及びその製造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4979010A (en) * | 1986-07-16 | 1990-12-18 | Texas Instruments Incorporated | VLSI self-aligned bipolar transistor |
| EP0337720B1 (en) | 1988-04-11 | 1998-08-19 | Synergy Semiconductor Corporation | Method for fabricating a bipolar transistor |
| IT1227333B (it) | 1988-08-04 | 1991-04-08 | Ciba Geigy Spa | Composti contenenti gruppi piperidinici sostituiti atti all'impiego come stabilizzanti per materiali organici |
| US5177582A (en) * | 1989-09-22 | 1993-01-05 | Siemens Aktiengesellschaft | CMOS-compatible bipolar transistor with reduced collector/substrate capacitance and process for producing the same |
| JPH05243256A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| DE69402221T2 (de) * | 1993-01-29 | 1997-08-14 | Nat Semiconductor Corp | Bipolartransistoren und deren Herstellungsverfahren |
| JPH0897224A (ja) * | 1994-09-29 | 1996-04-12 | Mitsubishi Electric Corp | バイポーラトランジスタおよびその製造方法 |
| US5541121A (en) * | 1995-01-30 | 1996-07-30 | Texas Instruments Incorporated | Reduced resistance base contact method for single polysilicon bipolar transistors using extrinsic base diffusion from a diffusion source dielectric layer |
| US5665614A (en) * | 1995-06-06 | 1997-09-09 | Hughes Electronics | Method for making fully self-aligned submicron heterojunction bipolar transistor |
| DE19609933A1 (de) * | 1996-03-14 | 1997-09-18 | Daimler Benz Ag | Verfahren zur Herstellung eines Heterobipolartransistors |
| US5773350A (en) * | 1997-01-28 | 1998-06-30 | National Semiconductor Corporation | Method for forming a self-aligned bipolar junction transistor with silicide extrinsic base contacts and selective epitaxial grown intrinsic base |
| US6633069B2 (en) * | 1997-05-20 | 2003-10-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
| KR100245813B1 (ko) * | 1997-05-28 | 2000-03-02 | 윤종용 | 자기정합형 더블 폴리실리콘 바이폴라 트랜지스터및 그의 제조방법 |
| JP3628873B2 (ja) * | 1998-04-28 | 2005-03-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
| TW460978B (en) * | 1999-03-15 | 2001-10-21 | Matsushita Electric Ind Co Ltd | A semiconductor device and its fabrication method |
| FR2799048B1 (fr) * | 1999-09-23 | 2003-02-21 | St Microelectronics Sa | Procede de fabrication d'un transistor bipolaire vertical auto-aligne |
| DE19958062C2 (de) * | 1999-12-02 | 2002-06-06 | Infineon Technologies Ag | Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor |
| DE10004111A1 (de) * | 2000-01-31 | 2001-08-09 | Infineon Technologies Ag | Bipolartransistor |
| GB0012925D0 (en) * | 2000-05-30 | 2000-07-19 | Secr Defence | Bipolar transistor |
| US6770952B2 (en) * | 2001-04-30 | 2004-08-03 | Texas Instruments Incorporated | Integrated process for high voltage and high performance silicon-on-insulator bipolar devices |
| JP2003023011A (ja) * | 2001-07-05 | 2003-01-24 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタ装置及びその製造方法 |
| US6998320B2 (en) * | 2003-04-23 | 2006-02-14 | Triquint Semiconductor, Inc. | Passivation layer for group III-V semiconductor devices |
-
2003
- 2003-04-23 DE DE10318422A patent/DE10318422B4/de not_active Expired - Fee Related
-
2004
- 2004-03-19 WO PCT/EP2004/050335 patent/WO2004095584A1/de active IP Right Grant
- 2004-03-19 DE DE502004007560T patent/DE502004007560D1/de not_active Expired - Lifetime
- 2004-03-19 EP EP04721910A patent/EP1616355B1/de not_active Expired - Lifetime
- 2004-03-19 JP JP2006500120A patent/JP4781259B2/ja not_active Expired - Fee Related
- 2004-03-19 CN CNB2004800107075A patent/CN100472800C/zh not_active Expired - Fee Related
- 2004-03-19 CN CN2008101456853A patent/CN101355100B/zh not_active Expired - Fee Related
-
2005
- 2005-10-20 US US11/254,502 patent/US7719088B2/en not_active Expired - Lifetime
-
2010
- 2010-03-03 US US12/716,692 patent/US7968972B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002527884A (ja) * | 1998-09-08 | 2002-08-27 | イーハーペー ゲーエムベーハー−イノヴェイションズ フォー ハイ パフォーマンス マイクロエレクトロニクス／インスティチュート フュア イノヴァティーヴェ ミクロエレクトローニク | バーティカル型バイポーラトランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10318422B4 (de) | 2006-08-10 |
| CN101355100A (zh) | 2009-01-28 |
| CN101355100B (zh) | 2011-01-05 |
| JP2006524424A (ja) | 2006-10-26 |
| EP1616355A1 (de) | 2006-01-18 |
| US20060038258A1 (en) | 2006-02-23 |
| DE10318422A1 (de) | 2004-11-25 |
| US7719088B2 (en) | 2010-05-18 |
| CN100472800C (zh) | 2009-03-25 |
| CN1777995A (zh) | 2006-05-24 |
| WO2004095584A1 (de) | 2004-11-04 |
| US7968972B2 (en) | 2011-06-28 |
| US20100155896A1 (en) | 2010-06-24 |
| EP1616355B1 (de) | 2008-07-09 |
| DE502004007560D1 (de) | 2008-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7466010B2 (en) | Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border | |
| US7968972B2 (en) | High-frequency bipolar transistor and method for the production thereof | |
| US20050194642A1 (en) | Semiconductor device including bipolar junction transistor with protected emitter-base junction | |
| US7521327B2 (en) | High fT and fmax bipolar transistor and method of making same | |
| JP2002533924A (ja) | 半導体部材とその製造方法 | |
| EP1273036A2 (en) | Method of manufacturing a heterojunction bicmos integrated circuit | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JP2004235292A (ja) | 半導体装置およびその製造方法 | |
| US7449749B2 (en) | Semiconductor device for limiting leakage current | |
| JP2695014B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP2001023998A (ja) | セルフアライン型ベース−エミッタ接合を有するバイポーラ素子の製造方法 | |
| US20110034001A1 (en) | Method of making bipolar transistor | |
| US5869380A (en) | Method for forming a bipolar junction transistor | |
| TWI755694B (zh) | 半導體元件及其製造方法 | |
| US6331727B1 (en) | Semiconductor device and method of fabricating the same | |
| JP2008544562A (ja) | 半導体デバイス及びその製造方法 | |
| JP2001119016A (ja) | 金属酸化膜半導体電界効果トランジスタ | |
| JP2006186180A (ja) | 半導体装置およびその製造方法 | |
| JP3186676B2 (ja) | 半導体装置の構造と製法 | |
| KR100437644B1 (ko) | 반도체장치의제조방법 | |
| JPH03237727A (ja) | 半導体装置およびその製造方法 | |
| JP2002231932A (ja) | バイポーラ型半導体装置及びその製造方法 | |
| JP2001085441A (ja) | バイポーラトランジスタ | |
| JPH09246279A (ja) | 半導体装置およびその製造方法 | |
| JP2001189318A (ja) | バイポーラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090123 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090130 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140715 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |