CN1774815A - 场效应晶体管 - Google Patents
场效应晶体管 Download PDFInfo
- Publication number
- CN1774815A CN1774815A CN200480009832.4A CN200480009832A CN1774815A CN 1774815 A CN1774815 A CN 1774815A CN 200480009832 A CN200480009832 A CN 200480009832A CN 1774815 A CN1774815 A CN 1774815A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- impurity concentration
- electric field
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 42
- 230000005684 electric field Effects 0.000 claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000012535 impurity Substances 0.000 claims description 65
- 239000011248 coating agent Substances 0.000 claims description 54
- 238000000576 coating method Methods 0.000 claims description 54
- 239000013078 crystal Substances 0.000 abstract description 13
- 230000015556 catabolic process Effects 0.000 description 15
- 230000007547 defect Effects 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000001294 propane Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
- H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
在SiC单晶衬底(1)上，形成电场驰豫层(12)和p－型缓冲层(2)。电场驰豫层(12)被形成在p－型缓冲层(2)和SiC单晶衬底(1)之间，以使它与SiC单晶衬底(1)接触。在p－型缓冲层(2)上，形成n型半导体层(3)。在n型半导体层(3)上，形成p型半导体层(10)。在p型半导体层(10)上，n+型源极区域层(4)和n+型漏极区域层(5)彼此以预定的距离分开形成。在位于n+型源极区域层(4)和n+型漏极区域层(5)之间的p型半导体层(10)的区域的一部分上，形成p+型栅极区域层(6)。
Description
技术领域
本发明涉及场效应晶体管，具体而言，涉及一种其中介电击穿被抑制的场效应晶体管。
背景技术
在结型场效应晶体管中，反偏压从栅极电极施加到设置在沟道区的侧面上的pn结，载流子通过所述沟道区，这样从pn结延伸的耗尽层扩展到pn沟道区。这样，沟道区的导电性受到控制，并且执行切换操作。
在这样的结型场效应晶体管中，有一种侧向场效应管，其中沟道区中的载流子平行于所述装置的表面移动。此处，作为典型的侧向场效应管，日本专利公开出版物No.2003-68762中描述了一种侧向场效应管。
如图11中所示，在SiC单晶衬底101上，形成p-型半导体层102。在p-型半导体层102上，形成n型半导体层103。在n型半导体层103上，形成p型半导体层110。
在p型半导体层110中，n+型源极区域层104、p+型栅极区域层106以及n+型漏极区域层105彼此以指定的距离分开形成。
在n+型源极区域层104、p+型栅极区域层106以及n+型漏极区域层105上，分别形成源极电极107、栅极电极109和漏极电极108。
另一方面，上述的传统的侧向场效应晶体管涉及下述问题。在场效应晶体管关闭的状态下，当正电压通过漏极电极108施加到漏极区域层105时，如图11所示，耗尽层121在漏极区域层105和栅极区域层106之间延伸，以及从p-型半导体层102和安置紧邻在漏极区域层105之下的n型半导体层103朝向SiC单晶衬底101和p-型半导体层102之间的界面延伸。
此处，如图11所示，在SiC单晶衬底101和p-型半导体层102之间的界面上出现相对较大数目的晶体缺陷120。因此，在此部分中的介电击穿电压低于与包含许多晶体曲线的区域所完全分开的区域中的介电击穿电压。
结果，出现下面的问题：在耗尽层121的边沿达到靠近SiC单晶衬底101时，很容易发生介电击穿。
发明内容
本发明是为了解决上述问题而作出的，并且其目的是提供一种其中介电击穿被抑制的场效应晶体管。
根据本发明的场效应晶体管，包括：具有主表面的半导体衬底；第一导电型的第一半导体层；第二导电型的第二半导体层；第一导电型的第三半导体层；一对源极和漏极区域层；以及栅极区域层。第一导电型的第一半导体层被形成在半导体衬底的主表面上。第二导电型的第二半导体层被形成在第一半导体层上。第一导电型的第三半导体层被形成在第二半导体层上。一对源极和漏极区域层被以预定的距离彼此分开地形成在第三半导体层内。栅极区域层被形成在所述一对源极和漏极区域层之间的第三半导体层的区域的一部分上。第一半导体层包括：缓冲层，其形成在第三半导体层被安置的区域的一部分上，并具有第一杂质浓度；以及电场驰豫层，其形成在缓冲层和半导体衬底之间的区域上，以接触半导体衬底并具有高于第一杂质层的第二杂质浓度。
使用此结构，在场效应管关闭的状态下，当正电压施加到漏极区域层上时，耗尽层在漏极区域层和栅极区域层之间延伸，以及在缓冲层和从紧邻漏极区域层之下朝向半导体衬底安置的第二半导体层之间的界面延伸。此处，由于电场驰豫层被形成以接触半导体衬底的表面，所以在半导体衬底和电场驰豫层之间的界面上以相对较大的数目出现的晶体缺陷被安置在电场驰豫层中。由于电场驰豫层的第二杂质浓度被设置高于缓冲层的第一杂质浓度，所以耗尽层朝向半导体衬底的延伸被电场驰豫层所抑制。这样，耗尽层的边沿没有到达靠近半导体衬底和包含相对较大数目的晶体缺陷的电场驰豫层之间的界面，结果，可以防止介电击穿。
为了将电场驰豫层和半导体衬底之间的界面上的场强设置小于缓冲层发生介电击穿的场强，优选地，电场驰豫层的第二杂质浓度被设置为缓冲层的第一杂质浓度的5倍。
为了尽可能薄地形成电场驰豫层以提高生产率，并为了保证抑制耗尽层的延伸的功能，优选地，电场驰豫层的第二杂质浓度被设置为缓冲层的第一杂质浓度的至少10倍。
此外，为了保持耗尽层的宽度来维持介电强度，优选地，电场驰豫层的厚度被尽可能地薄，电场驰豫层的厚度与缓冲层的厚度的比值最大被设置为第二杂质浓度与第一杂质浓度的比值的倒数。
附图说明
图1是根据本发明的实施例的结型场效应晶体管的横截面视图；
图2是表示根据实施例的图1中所示的场效应晶体管的制造方法的一个步骤的横截面视图；
图3是表示根据实施例的图2的步骤之后将要进行的步骤的横截面视图；
图4是表示根据实施例的图3的步骤之后将要进行的步骤的横截面视图；
图5是表示根据实施例的图4的步骤之后将要进行的步骤的横截面视图；
图6是表示根据实施例的图5的步骤之后将要进行的步骤的横截面视图；
图7是表示根据实施例的图6的步骤之后将要进行的步骤的横截面视图；
图8是表示根据实施例的图7的步骤之后将要进行的步骤的横截面视图；
图9是表示根据实施例的用于描述场效应晶体管的效果的耗尽层的横截面视图；
图10是表示根据实施例的用于描述场效应晶体管的效果的场强轮廓的说明图；
图11是显示传统的场效应晶体管的横截面视图。
具体实施方式
在下述中，将描述根据本发明的实施例的结型场效应晶体管。
如图1所示，在SiC单晶衬底1上，形成电场驰豫层12和作为第一半导体层的p-型缓冲层2。具体地，形成电场驰豫层12在p-型缓冲层2和SiC单晶衬底1之间，以接触SiC单晶衬底1。
在p-型缓冲层2上，形成作为第二半导体层的n型半导体层3。在n型半导体层3上，形成作为第三半导体层的p型半导体层10。
在p型半导体层10内，n+型源极区域层4和n+型漏极区域层5以彼此预定的距离分开形成。在n+型源极区域层4和n+型漏极区域层5之间的p型半导体层10的区域的一部分上，形成p+型栅极区域层6。
在n+型源极区域层4上，分别形成p+型栅极区域层6和n+型漏极区域层5、源极电极7、栅极电极9和漏极电极8。
接着，将描述上述的场效应晶体管的制造方法的一个示例。首先，如图2所示，制备具有主表面的SiC单晶衬底1。注意SiC单晶衬底1的导电类型没有限定。
接着，如图3所示，电场驰豫层12在大约1500℃的温度下通过CVD(化学气相沉积)形成在SiC单晶衬底1上。此处，将甲硅烷(SiH4)和丙烷(C3H8)用作材料气体，将乙硼烷(B2H6)用作杂质掺杂气体，以及将氢气(H2)用作载气。
接着，如图4所示，将p-型缓冲层2使用相似的气体通过CVD形成在电场驰豫层12上。在这种情况下，使用所述气体，其流速与在形成电场驰豫层12中的那些气体的流速不同。
接着，如图5所示，将n型半导体层3在大约1500℃的温度下通过CVD形成在p型缓冲层2上。此处，将甲硅烷(SiH4)和丙烷(C3H8)用作材料气体，将氮气(N2)用作杂质掺杂气体，以及将氢气(H2)用作载气。
此后，将p型半导体层10在大约1500℃的温度下通过CVD进一步形成在n型半导体层3上。此处，将甲硅烷(SiH4)和丙烷(C3H8)用作材料气体，将乙硼烷(B2H6)用作杂质掺杂气体，以及将氢气(H2)用作载气。
接着，在p型半导体层10上，形成预定的抗蚀图案(未示出)。使用抗蚀图案作为掩模，通过在300℃的温度下通过离子注入而注入磷(P)，n+型源极区域层4和n+型漏极区域层5彼此以预定的距离分开形成，如图6所示。此后，去除抗蚀图案。
接着，在p型半导体层10上，形成预定的抗蚀图案(未示出)。使用抗蚀图案作为掩模，通过在300℃的温度下通过离子注入而注入铝(Al)，将p+型栅极区域层6形成在n+型源极区域层4和n+型漏极区域层5之间的区域上，如图7所示。此后，去除抗蚀图案。
接着，在p型半导体层10上形成指定的导电层(未示出)，以覆盖n+型源极区域层4、p+型栅极区域层6和n+型漏极区域层5。
通过提供预定的光刻工艺，并加工至导电层，源极电极7、栅极电极9和漏极电极8被分别形成在n+型源极区域层4、p+型栅极区域层6和n+型漏极区域层5上，如图8所示。这样完成如图1所示的场效应晶体管。
在上述的场效应晶体管中，介电击穿被特别地抑制，原因在于将电场驰豫层12形成在p-型缓冲层2和SiC单晶衬底1之间，以接触SiC单晶衬底1。这进一步在下面进行说明。
在场效应管关闭的状态下，当正电压通过漏极电极8被施加到漏极区域层5时，如图9所示，耗尽层21在n+型漏极区域层5和p+型栅极区域层6之间延伸，以及从在p-型缓冲层2和紧邻安置在漏极区域层5之下的n型半导体层3之间的界面朝向SiC单晶衬底1延伸。
如图9所示，在此场效应晶体管中，由于形成电场驰豫层12，以接触SiC单晶衬底1的表面，所以在SiC单晶衬底1和电场驰豫层12之间的界面上以相对较大的数目存在的晶体缺陷被安置在电场驰豫层12中。
电场驰豫层12的杂质浓度被设置高于p-型缓冲层2的杂质浓度。相应地，耗尽层朝向SiC单晶衬底1的延伸受到电场驰豫层12的抑制。
这样，耗尽层21的边沿没有到达靠近SiC单晶衬底1和包含相对较大数目的晶体缺陷的电场驰豫层12之间的界面，并可以防止介电击穿。
这将进行详细说明。图10是显示深度方向上的场效应晶体管的电场驰豫层12和p型缓冲层2的场强的视图。
在如图10所示的场效应晶体管中，当电场驰豫层12的厚度L1是0.5μm时，杂质浓度(第二杂质浓度)C1是1×1017/cm3，p-型缓冲层2的厚度L2是5.0μm，杂质浓度(第一杂质浓度)C2是1×1016/cm3，600V电压被施加到漏极区域层5，朝向n型半导体层3的p-型缓冲层2的表面(A)上的场强是大约1.6×106V/cm。
电场驰豫层12和p-型缓冲层2之间的界面上的场强是大约0.7×106V/cm。此外，场强在离开电场驰豫层12和p-型缓冲层2之间的界面大约0.35μm(距离D)的电场驰豫层12中的位置处基本上为0。
当只有电场驰豫层12的杂质浓度C1在上述的条件之中改变时，即在电场驰豫层12的厚度L1是0.5μm、p-型缓冲层2的厚度L2是5.0μm，以及杂质浓度C2是1×1016/cm3而改变杂质浓度C1的状态下，当将600V电压施加到漏极区域层12时，在电场驰豫层12和SiC单晶衬底1之间的界面上的场强如下。
首先，当电场驰豫层12的杂质浓度C1与p-型缓冲层2的杂质浓度C2(1×1016/cm3)相同时，场强是大约0.6×106V/cm。接着，当电场驰豫层12的杂质浓度C1为p-型缓冲层2的杂质浓度C2的4倍(4×1016/cm3)时，场强是大约0.3×106V/cm。
接着，当电场驰豫层12的杂质浓度C1为p-型缓冲层2的杂质浓度C2的5倍(5×1016/cm3)时，场强是大约0.2×106V/cm。当电场驰豫层12的杂质浓度C1为p-型缓冲层2的杂质浓度C2的7倍(7×1016/cm3)时，场强基本上是0V/cm。这样，随着电场驰豫层12的杂质浓度C1相对p-型缓冲层2的杂质浓度C2增加，在电场驰豫层12和SiC单晶衬底1之间的界面上的场强减小。
当电场驰豫层12的杂质浓度C1为p-型缓冲层2的杂质浓度C2的10倍(1×1017/cm3)时，如上所述，场强在从电场驰豫层12和p-型缓冲层2之间的界面离开大约0.35μm(距离D)的位置处基本上是0。
另一方面，在没有电场驰豫层12且大约5.5μm厚度的p-型缓冲层直接形成在SiC单晶衬底1上的场效应晶体管(比较例)中，在p-型缓冲层和SiC单晶衬底1之间的界面上的场强是0.6×106V/cm。
p-型缓冲层2发生介电击穿时的场强是大约3.0×106V/cm。优选地，在电场驰豫层12和SiC单晶衬底1之间的界面上的场强为该场强的1/10。进一步优选地，电场驰豫层12中的场强基本上是0。换言之，进一步优选在安置靠近SiC单晶衬底1之间的界面的电场驰豫层12的部分处的场强和安置完全从界面离开的电场驰豫层12的部分处的场强基本上是0。
优选地，从相对于如上所述的电场驰豫层12和SiC单晶衬底1之间的界面上的场强的关系，将电场驰豫层12的杂质浓度C1设置为p型缓冲层2的杂质浓度C2的5倍，更优选为10倍，以使电场驰豫层12和SiC单晶衬底1之间的界面上的场强为p-型缓冲层2发生介电击穿的场强的1/10(大约3.0×106V/cm)。
根据实验，发现在其中电场驰豫层12的厚度L1是0.5μm、p-型缓冲层2的厚度L2是5.0μm，以及杂质浓度C2是1×1016/cm3的结型场效应晶体管中，当将电场驰豫层12的杂质浓度C1设置与p-型缓冲层2的杂质浓度C2(1×1016/cm3)相同时，漏极和源极之间的介电强度电压是大约400V。
相比较而言，发现在将电场驰豫层12的杂质浓度C1设置为p-型缓冲层2的杂质浓度C2的10倍(1×1017/cm3)时，漏极和源极之间的介电强度电压为大约720V。这样，发现介电强度电压得到极大的提高。
当将硼用作形成电场驰豫层12中的杂质时，如果杂质浓度超过大约1×1019/cm3(固体溶解度限制)时，将产生极大量的晶体缺陷。相应地，不优选超过此值设置电场驰豫层12的杂质浓度。
如上所述，在与比较例的场效应晶体管进行比较的本发明的场效应晶体管中，耗尽层的延伸通过提供电场驰豫层12而受到抑制，基本上为零的场强可以在电场驰豫层12中所获得。
这样，可以抑抑制场强在靠近SiC单晶衬底1和电场驰豫层12之间的界面上较低，在电场驰豫层12的晶体缺陷的密度相对较高并且介电击穿电场较低，由此可以防止由于场效应晶体管中的晶体缺陷所导致介电击穿。
假设电场驰豫层12的杂质浓度为p-型缓冲层2的杂质浓度的α倍，那么电场驰豫层12中的耗尽层的延伸大约是在电场驰豫层12中的杂质浓度被设置与p型缓冲层2的杂质浓度相同的情况下的耗尽层的延伸的1/α。
此外，由于场强在p-型缓冲层2中相对较高，所以可能产生缺陷，并且如果杂质浓度高，则发生介电击穿。只用这样的p-型缓冲层2驰豫电场的努力才使得p-型缓冲层2更厚成为必要，这降低了生产率。
对于如上所述的场效应晶体管，通过提供作为外延层的电场驰豫层12，所述电场驰豫层12的杂质浓度高于p-型缓冲层2杂质浓度，在电场驰豫层12中，晶体缺陷以相对较大的数目地出现在靠近SiC单晶衬底1之间的界面，可以抑制耗尽层的延伸，以防止介电击穿，而没有增加p-型缓冲层2的厚度。
换言之，从生产率的角度，通过除了p-型缓冲层2外，还提供电场驰豫层12，可以减小p-型缓冲层2和电场驰豫层12作为一个整体的厚度并且可以提高生产率。
从设计的角度，优选地，形成电场驰豫层12和p-型缓冲层2，以明显地获得它们防止耗尽层向SiC单晶衬底1和电场驰豫层之间的界面的延伸以及保持介电强度的各功能。
为此，考虑到离子化受体的总量，优选满足这样的关系：p-型缓冲层2的总量(L2×C2)大于电场驰豫层12的总量(L1×C1)。
换言之，将电场驰豫层12的厚度L1与p-型缓冲层2的厚度L2的比值(L1/L2)最大设置为电场驰豫层12的杂质浓度C1与p-型缓冲层2的杂质浓度C2的比值(C1/C2)的倒数。
从上面所述，为了尽可能薄地形成电场驰豫层12以提高生产率，并保证抑制耗尽层的延伸的功能，优选将电场驰豫层12的杂质浓度设置为p-型缓冲层2的杂质浓度的至少10倍。
尽管以结型场效应晶体管作为场效应晶体管进行了示例说明，但它可以应用到MO(金属氧化物)场效应晶体管等上，只要它是侧向场效应晶体管即可。
必须理解的是，此处所公开的的实施例只是出于示例并且在每一方面都不是限制性的。本发明的范围通过权利要求书而不是说明书所限定，并且包括在与本发明的权利要求相等同的范围和含义范围内的任何修改。
工业适用性
本发明作为功率场效应晶体管而有效地应用于汽车的开关电源，换流器等。
Claims (4)
1.一种场效应晶体管，包括：
具有主表面的半导体衬底(1)；
形成在所述半导体衬底(1)的主表面上的第一导电型的第一半导体层(12，2)；
形成在所述第一半导体层(12，2)上的第二导电型的第二半导体层(3)；
形成在所述第二半导体层(3)上的第一导电型的第三半导体层(10)；
形成在彼此所述第三半导体层(10)中的一对源极和漏极区域层(4，5)，其以预定距离分开；以及
形成在所述一对源极和漏极区域层(4，5)之间的所述第三半导体层(10)的区域的一部分上的栅极区域层(6)，其中
所述第一半导体层(12，2)包括
缓冲层(2)，其形成在所述第三半导体层(10)被安置的区域的一部分上，并具有第一杂质浓度，以及
电场驰豫层(12)，其形成在所述缓冲层(2)和所述半导体衬底(1)之间的区域上，以接触所述半导体衬底(1)并具有高于所述第一杂质层的第二杂质浓度。
2.根据权利要求1所述的场效应晶体管，其特征在于，
设置的所述第二杂质浓度为所述第一杂质浓度的5倍。
3.根据权利要求2所述的场效应晶体管，其特征在于，
设置的所述第二杂质浓度为所述第一杂质浓度的至少10倍。
4.根据权利要求1所述的场效应晶体管，其特征在于，
所述电场驰豫层(12)的厚度与所述缓冲层(2)的厚度的比值最大被设置为所述第二杂质浓度与所述第一杂质浓度的比值的倒数。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003169475 | 2003-06-13 | ||
| JP169475/2003 | 2003-06-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1774815A true CN1774815A (zh) | 2006-05-17 |
| CN100505318C CN100505318C (zh) | 2009-06-24 |
Family
ID=33549371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800098324A Expired - Fee Related CN100505318C (zh) | 2003-06-13 | 2004-05-21 | 场效应晶体管 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7321142B2 (zh) |
| EP (1) | EP1635400B1 (zh) |
| JP (1) | JP4730097B2 (zh) |
| KR (1) | KR100985808B1 (zh) |
| CN (1) | CN100505318C (zh) |
| CA (1) | CA2513516A1 (zh) |
| TW (1) | TWI251882B (zh) |
| WO (1) | WO2004112150A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102379032A (zh) * | 2009-05-01 | 2012-03-14 | 住友电气工业株式会社 | 横向结型场效应晶体管 |
| CN102422388A (zh) * | 2009-05-11 | 2012-04-18 | 住友电气工业株式会社 | 碳化硅衬底和半导体器件 |
| CN102422402A (zh) * | 2009-05-11 | 2012-04-18 | 住友电气工业株式会社 | 半导体器件 |
| CN115274907A (zh) * | 2022-07-30 | 2022-11-01 | 郑州轻工业大学 | 带有张应变薄膜的中红外GeSn发光器 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4586547B2 (ja) * | 2005-01-24 | 2010-11-24 | 住友電気工業株式会社 | 接合型電界効果トランジスタ |
| JP5191109B2 (ja) * | 2006-08-29 | 2013-04-24 | ローム株式会社 | 接合型電界効果トランジスタ |
| JP4751308B2 (ja) * | 2006-12-18 | 2011-08-17 | 住友電気工業株式会社 | 横型接合型電界効果トランジスタ |
| US20100308340A1 (en) * | 2009-06-04 | 2010-12-09 | General Electric Company | Semiconductor device having a buried channel |
| JP2012164790A (ja) * | 2011-02-07 | 2012-08-30 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4176368A (en) * | 1978-10-10 | 1979-11-27 | National Semiconductor Corporation | Junction field effect transistor for use in integrated circuits |
| JPS6431471A (en) * | 1987-07-27 | 1989-02-01 | Shimadzu Corp | Semiconductor device |
| JPS6431471U (zh) | 1987-08-19 | 1989-02-27 | ||
| JPH0974106A (ja) | 1995-09-07 | 1997-03-18 | Sumitomo Chem Co Ltd | 電界効果トランジスタ用エピタキシャル基板 |
| JP2000323499A (ja) * | 1999-05-10 | 2000-11-24 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ |
| US6686616B1 (en) * | 2000-05-10 | 2004-02-03 | Cree, Inc. | Silicon carbide metal-semiconductor field effect transistors |
| US7005708B2 (en) * | 2001-06-14 | 2006-02-28 | Sarnoff Corporation | Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling |
| JP3812421B2 (ja) * | 2001-06-14 | 2006-08-23 | 住友電気工業株式会社 | 横型接合型電界効果トランジスタ |
-
2004
- 2004-05-21 JP JP2005506886A patent/JP4730097B2/ja not_active Expired - Fee Related
- 2004-05-21 CA CA002513516A patent/CA2513516A1/en not_active Abandoned
- 2004-05-21 US US10/544,017 patent/US7321142B2/en active Active
- 2004-05-21 EP EP04734415A patent/EP1635400B1/en not_active Expired - Lifetime
- 2004-05-21 WO PCT/JP2004/007397 patent/WO2004112150A1/ja active Application Filing
- 2004-05-21 KR KR1020057023412A patent/KR100985808B1/ko not_active IP Right Cessation
- 2004-05-21 CN CNB2004800098324A patent/CN100505318C/zh not_active Expired - Fee Related
- 2004-06-02 TW TW093115828A patent/TWI251882B/zh not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102379032A (zh) * | 2009-05-01 | 2012-03-14 | 住友电气工业株式会社 | 横向结型场效应晶体管 |
| CN102422388A (zh) * | 2009-05-11 | 2012-04-18 | 住友电气工业株式会社 | 碳化硅衬底和半导体器件 |
| CN102422402A (zh) * | 2009-05-11 | 2012-04-18 | 住友电气工业株式会社 | 半导体器件 |
| CN115274907A (zh) * | 2022-07-30 | 2022-11-01 | 郑州轻工业大学 | 带有张应变薄膜的中红外GeSn发光器 |
| CN115274907B (zh) * | 2022-07-30 | 2024-05-10 | 郑州轻工业大学 | 带有张应变薄膜的中红外GeSn发光器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060113574A1 (en) | 2006-06-01 |
| KR20060017849A (ko) | 2006-02-27 |
| WO2004112150A1 (ja) | 2004-12-23 |
| CN100505318C (zh) | 2009-06-24 |
| KR100985808B1 (ko) | 2010-10-06 |
| US7321142B2 (en) | 2008-01-22 |
| EP1635400B1 (en) | 2012-07-18 |
| TWI251882B (en) | 2006-03-21 |
| CA2513516A1 (en) | 2004-12-23 |
| JP4730097B2 (ja) | 2011-07-20 |
| JPWO2004112150A1 (ja) | 2006-07-27 |
| EP1635400A4 (en) | 2007-09-26 |
| EP1635400A1 (en) | 2006-03-15 |
| TW200511441A (en) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liu et al. | Silicon carbide: A unique platform for metal-oxide-semiconductor physics | |
| CN1228858C (zh) | 电力半导体器件 | |
| JP7046823B2 (ja) | 高速スイッチング機能を有する超接合パワー半導体デバイス | |
| CN1226775C (zh) | 半导体衬底的制造方法和半导体器件的制造方法 | |
| CN1040814C (zh) | 一种用于半导体器件的表面耐压区 | |
| CN1238904C (zh) | 横向结型场效应晶体管 | |
| CN1977386A (zh) | 碳化硅器件及其制造方法 | |
| CN1812129A (zh) | 半导体器件及其制造方法 | |
| CN101065847A (zh) | 碳化硅mos场效应晶体管以及其制造方法 | |
| CN1744326A (zh) | 外延基底和半导体元件 | |
| CN1295795C (zh) | 电力半导体器件 | |
| CN1838435A (zh) | 结型半导体装置及其制造方法 | |
| Kimoto | High-voltage SiC power devices for improved energy efficiency | |
| CN1349663A (zh) | 半导体装置 | |
| CN1790714A (zh) | 半导体器件及制造其的方法 | |
| CN1838390A (zh) | 结型半导体装置的制造方法 | |
| US10714610B2 (en) | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator | |
| CN1719583A (zh) | 半导体膜的结晶方法和显示设备的制造方法 | |
| CN1774815A (zh) | 场效应晶体管 | |
| CN1286805A (zh) | 碳化硅半导体开关器件 | |
| CN1790735A (zh) | 碳化硅半导体装置及其制造方法 | |
| JP7278902B2 (ja) | 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
| CN1910741A (zh) | 结型场效应晶体管 | |
| CN1485927A (zh) | 半导体衬底及其制造方法，以及半导体器件及其制造方法 | |
| US20210280677A1 (en) | SiC WAFER AND MANUFACTURING METHOD THEREOF |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 |