CN1771564A - 用于检测半导体电路曝露于紫外光中的方法和设备 - Google Patents
用于检测半导体电路曝露于紫外光中的方法和设备 Download PDFInfo
- Publication number
- CN1771564A CN1771564A CNA2004800056711A CN200480005671A CN1771564A CN 1771564 A CN1771564 A CN 1771564A CN A2004800056711 A CNA2004800056711 A CN A2004800056711A CN 200480005671 A CN200480005671 A CN 200480005671A CN 1771564 A CN1771564 A CN 1771564A
- Authority
- CN
- China
- Prior art keywords
- semiconductor circuit
- exposed
- circuit
- ultraviolet light
- ultra
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Storage Device Security (AREA)
Abstract
所公开的方法和设备用于检测是否半导体电路被曝露于紫外光。紫外光检测电路检测曝露于紫外光,并且将自动激活安全侵害信号。安全侵害信号可随意地启动程序以从存储器清除感光数据,或者防止半导体电路的进一步操作。例如,通过采用专用非易失性存储器单元的小阵列,紫外光检测电路检测是否半导体电路被曝露于紫外光。分别采用对应于程序和擦除的至少两个有源位线blprg和bler。有源位线中的一个是只可编程的,而另一个位线是只可擦除的。通常,专用非易失性存储器中的所有位最初是在大约相同的状态,其可以被擦除、编程或在某个时候在两者之间。向一个位线加偏置电流,且使用作为结果的电流差的变化以检测曝露于紫外光。
Description
技术领域
本发明一般地涉及用于保护半导体电路(诸如安全集成电路)不受窜改的方法和设备,更具体地说,涉及用于检测半导体电路何时曝露于紫外光的方法和设备。
背景技术
半导体电路,特别是在芯片类型上的系统常常是攻击的目标。为了侵入半导体电路或者识别在半导体电路上所存储的东西,攻击者可能企图改变在半导体电路的存储器上所存储的程序代码或数据。一个通用的攻击方法是用紫外(UV)光照射存储器单元,从而使存储器单元失去在它们的浮动栅上存储的电荷,并且改变半导体电路的功能性。UV光使得包含各存储器单元的晶体管的氧化物部分部分地传导,并且收集在存储器单元的浮动栅上的电荷能泄漏掉。当半导体电路被用于安全应用(诸如银行业务或者个人或私人信息的记录)时,这样的安全损害是要特别关注的。
从而,对于用于检测是否半导体电路被曝露于紫外光的方法和设备存在有需要。
发明内容
一般地说,公开一种用于检测是否半导体电路被曝露于紫外光的方法和设备。当半导体电路被曝露于紫外光时,紫外光检测电路将检测该曝露,并且将自动激活指示半导体电路的安全可能已经受损的安全侵害信号。本发明能检测对紫外光的曝露,无论该曝露是否给半导体电路施加了电源。当没有施加电源时,如果将半导体电路曝露于紫外光,在下次施加电源时,在任何其他处理发生之前,紫外光检测电路将立即检测该曝露。如果半导体电路被窜改,诸如从存储器清除感光数据或者防止半导体电路进一步的操作,本发明从而允许要执行的专门的处理。
例如,通过采用专用非易失性存储器单元的小阵列,紫外光检测电路检测是否已将半导体电路曝露于紫外光。分别采用对应于程序和擦除的至少两个有源位线blprg和bler。第一位线blprg是只可编程的,且不可被擦除。第二位线bler是只可擦除的,且不可被编程。通常,专用非易失性存储器阵列的所有的位最初大约在同样的状态,其可被擦除、编程,或在之间某处。
向位线中的一个加偏置电流,以便当比较偏置位线与未偏置位线时,可检测电流差。由偏置电流产生的电流差的变化能用于指示例如何时半导体电路被曝露于UV光。因而,当专用非易失性存储器阵列的所有的位最初大约在同样的状态时,这被认为例如是曝露状态。例如在最可能在制造期间执行的初始化例程期间,偏置位线上的位可被随后编程,而在没有偏置位线上的位可被擦除。接着这样的初始化,由专用小阵列上的各存储器单元抽出的相对电流可被定义为未曝露状态。如果该半导体电路其后被曝露于UV光,存储器单元将被中和,且可以检测作为结果的电流差的变化以指示该半导体电路已被曝露过紫外光。通常,擦除位与编程位之间的电流差应该大于所施加的偏置电流,以便能够适当地初始化该电路。偏置电流之上的量直接影响对UV曝露的容限并且是技术相关的。
通过参考下面的详细描述和附图,将获得对本发明以及本发明的进一步的特征和优点的更完全的理解。
附图说明
图1是体现本发明特征的半导体电路的示意性框图;
图2是图1的紫外光检测电路的示意性框图;
图3是图2的示例性非易失性存储器阵列的电路图;
图4是图2的示例性紫外光状态评定电路的电路图;
图5是图2的示例性程序偏置电路的电路图;
图6是图2的示例性字线/源线驱动器的一组电路图;以及
图7是图1的示例性控制信号发生器的电路图。
具体实施方式
图1是体现本发明特征的半导体电路100的示意性框图。如图1所示,半导体电路100包括处理器120,外部接口130和非易失性存储器140,各通过总线150通信。按照本发明的一个方面,半导体电路100还包括紫外光检测电路200,下面结合图2进一步讨论。处理器120、外部接口130和非易失性存储器140以常规的方式操作。
可以以许多形式具体化外部接口130,但是,代表性地是公认的标准,例如串行接口、并行接口或通用串行总线(USB)。外部接口130可被随意地连接到外部计算装置(未显示),外部计算装置可监控半导体电路100或者提供由处理器120执行的指令流,诸如具有预定值的字节流以指示适当的指令。
按照本发明的一个方面,当半导体电路被曝露于紫外光时,紫外光检测电路200将检测UV曝露,并且将自动激活安全侵害信号。如果半导体电路已曝露于紫外光,所产生的安全侵害信号可自动触发例如从存储器清除敏感数据的例程,或者防止半导体电路进一步操作(或者两者)。
如图3所示,通过采用专用非易失性存储器小阵列300,紫外光检测电路200检测是否半导体电路已曝露于紫外光。可以让紫外光检测电路200曝露,没有上部层金属盖,以便紫外光检测电路200对UV曝露是敏感的。注意,可以在单个的半导体电路100上安置许多紫外光检测电路200,并且对紫外光检测电路200的每一个输出采用“或”功能,以便检测曝露状态的任何一个或者组合将被使能,且“或”输出将用信号通知曝露状态。
UV曝露检测
如上面指出的,紫外光检测电路200检测何时半导体电路100已曝露于紫外光,并且其后提供安全侵害指示。通常,如下面进一步讨论的,紫外光检测电路200使用非易失性存储器阵列的状态来检测是否半导体电路100已曝露于紫外光。本发明认识到非易失性存储器单元的具体状态将是未知的,也就是,是否该单元是充电的或未充电的。不依赖于是否非易失性存储器单元是充电的或未充电的,本发明提供能确定是否半导体电路100被曝露于紫外光的方法。
在一个示例性实施方式中,下面结合附图2和3进一步讨论,本发明使用专用非易失性存储器单元小阵列300检测是否半导体电路100已曝露于紫外光,非易失性存储器单元阵列300包括分别对应于程序和擦除的两个有源位线blprg和bler。第一位线blprg是只可编程的,并且不可被擦除。第二位线bler是只可擦除的,并且不可被编程。
通常,非易失性存储器阵列300中的所有的位最初大约在同样的状态,其可被擦除、编程,或在之间某处。向位线中的一个加偏置电流,以便当比较偏置位线与未偏置位线时,可检测电流差。由偏置电流产生的电流差可被用于指示例如什么时候半导体电路100已曝露于紫外光。
因而,当专用非易失性存储器阵列300的所有的位最初大约在同样的状态时,这被认为例如是曝露状态。例如,在初始化例程期间,可随后编程在偏置位线上的位,并且可擦除在没有偏置位线上的位。接着这样的初始化,由专用小阵列300上的各存储器单元抽出的相对电流可被定义为未曝露状态。如果该半导体电路其后被曝露于UV光,在阵列300中的存储器单元将被中和,且可以检测在电流上的作为结果的变化以指示该半导体电路100已曝露于紫外光。通常,擦除位与编程位之间的电流差应该大于所施加的偏置电流,以便能够适当地初始化UV探测器。
偏置电流应该被设置到大约在编程器件与擦除器件的电流电平之间。例如,如果在编程状态的单元抽出5μA,并且在擦除状态抽出50μA,那么,对如图3所示的使用每个位线两个单元的实施方式,偏置电流应该是大约45μA(来自两个单元的100μA减去来自两个单元的10μA除2)。另外,取决于技术、期望的UV容限和其他信息,偏置电流可偏向于有利的编程或擦除状态。注意,非易失性存储器300的擦除和程序操作可使用与常规的非易失性存储器阵列140的定时和电压同样的定时和电压。
图2是图1的紫外光检测电路200的一个实施方式的示意性框图。如图2所示,紫外光检测电路200包括下面结合图3进一步讨论的非易失性存储器300,下面结合图4进一步讨论的UV状态评定电路400,下面结合图5进一步讨论的程序偏置电路500,下面结合图6进一步讨论的UV控制和字线/源线驱动器600,以及下面结合图7进一步讨论的控制信号发生器700。紫外光检测电路200产生UV曝露标记指示符,其指示是否半导体电路100已曝露于紫外光。
图3是体现本发明特征的示例性非易失性存储器阵列300的电路图。注意,所用的符号是针对一种可能的非易失性存储器技术,然而,对本领域的某技术人员,应该清楚的是实际上可以使用任何非易失性存储器技术。如图3所示,非易失性存储器阵列300包括两个有源位线blprog和blerase。非易失性存储器阵列300包括许多晶体管。第一对晶体管310可只被编程,且不可被擦除。第二对晶体管320可只被擦除,且不可被编程。分别配置非易失性存储器阵列300中的程序和擦除晶体管310、320,以便分别地漏极经由位线输入blprg和bler被接入,栅极经由字线输入wlprg和wler被接入,以及源极经由源线输入srcprg和srcer被接入。编程程序晶体管310以移除未曝露的状态。同样地,擦除擦除晶体管320以移除未曝露的状态。注意,在编程和擦除操作中的每一个的示例性实施方式中,分别使用两个晶体管310、320,以平衡在制造期间可能出现的奇/偶效应。然而,还可采用单独的晶体管或晶体管组,这对本领域普通技术人员显然的。
在操作中,当给半导体电路100第一次加电并初始化(在未曝露状态)时,两个程序晶体管310和两个擦除晶体管320是在大约同样的状态,其可被擦除、编程,或者在之间的某处,且在检测期间提供等量的电流。如果用紫外光攻击半导体电路100,当曝露或窜改时,在非易失性存储器阵列300上的单元将开始回复和检测。通过调节偏置电流,可调节所允许的UV曝露的等级。
通过给源程序线srcprg施加高电压(例如10V),给字线程序wlprg施加选择电压(例如1.5V),以及给位线程序blprg施加小电流宿(例如2μA),可编程程序晶体管310。一旦编程,程序晶体管310将不会在检测期间提供电流。
通过给字线擦除wler施加高电压(例如13V),以及给源线擦除srcer和位线擦除bler施加接地可擦除擦除晶体管320。一旦被擦除,在检测期间擦除晶体管320将提供有效电流,例如各35μA左右。
为了防止边缘效应,非易失性存储器阵列300可随意包括许多另外的晶体管和关联的位线(未显示),以便两个有源晶体管和位线Blprog和Blerase在已知的方式下是均衡的。在另一个变异中,在程序位线上的晶体管340的位线具有它们的移除的位线触点,以便它们不影响程序晶体管310。类似地,在擦除位线上的晶体管330的位线具有它们的移除的位线触点,以便它们不影响擦除晶体管320。
图4是体现本发明特征的示例性UV状态评定电路400的电路图。如图4所示,UV状态评定电路400包括第一串接放大器结构410,其馈送差分对430的输入MN10420。第二串接放大器结构440,其馈送差分对430的输入MN11450。
如前面指出的,给位线中的一个加偏置电流,以便当比较偏置位线与未偏置位线时,可检测到差别。由一组晶体管460产生偏置电流。第一串接放大器结构410将位线擦除输入bler上的电流变换为电压。第二串接放大器结构440将位线程序输入blprg上的电流加偏置电流变换为电压。以这种方式,结合差分对430,串接放大器结构410、420比较位线程序和位线擦除输入上的电流。
偏置输入sabias提供模拟电压电平,后者偏置两级UV状态评定电路400。检测输入sns是控制信号,其使能在非易失性存储器阵列300内的单元的状态的检测。例如,无论何时半导体电路100被复位或加电,就可使能非易失性存储器阵列300。
用于检测存储器单元的适当的技术的更详细讨论参见例如给予Sowards等人的美国专利6219291,该专利转让给了本发明的受让人,并且通过引用结合在此。通常,公开的用于检测存储器单元的技术采用逻辑电平检测电路,逻辑电平检测电路包括基于对应的电流消耗检测逻辑电平的读出放大器。
图5是体现本发明特征的示例性程序偏置电路500的电路图。在编程期间,程序偏置电路500向位线提供电流和电压。程序偏置电路500确保只可以编程在非易失性存储器阵列300中的在程序晶体管线310上的晶体管,而不能编程非易失性存储器阵列300中的擦除晶体管线320上的晶体管。
如图5所示,分别地在程序和擦除期间输入prg和er为高。如果prg和er两者都为低,程序偏置电路500是在正常模式,并且不会产生偏置或者影响位线程序或位线擦除线。电流反射镜510产生已知的偏置电流,在示例性实施方式中该偏置电流在2μA左右。由晶体管530传送该偏置电流。
在程序模式,也就是当prg线为高时,使能晶体管550,并且将位线擦除输出(bler)拉到直到Vdd。同样地,在擦除模式,也就是当er为高时,使能晶体管540,并且将位线程序输出(blprg)拉到直到Vdd。
图6是体现本发明特征的示例性UV控制和字线/源线驱动器600的一组电路图。如图6所示,字线/源线驱动器600包括程序字线驱动器610,程序源线驱动器620,擦除字线驱动器630和擦除源线驱动器640。
在程序和擦除模式期间,驱动器向与字和源线关联的指示的终端提供适当的条件。对一种具体的技术,电压如下:
模式 | 源极条件(源线) | 栅极条件(字线) | 漏极条件(位线) |
读出(检测) | 0V | 2.5V | 1.0V |
编程 | 10V | 1.5V | -2μA,1.0V |
擦除 | 0V | 12V | 0V |
再次注意,分别地,各晶体管的漏极端经由位线输入blprg和bler被接入,栅极端经由字线输入wlprg和wler被接入,以及源极端经由源线输入srcprg和srcer被接入。从而,在程序模式期间驱动器610将传送1.5V给字线,在程序模式中驱动器620将传送10V给源线,在擦除模式期间驱动器630将传送12V给字线,以及在擦除模式中驱动器640将引起源线接地。
图7是体现本发明特征的示例性控制信号发生器700的电路图。如图2所示,向字线/源线驱动器600提供由控制信号发生器700产生的控制信号。如图7所示,控制信号发生器700接收逻辑值,该逻辑值指示是否非易失性存储器是在程序、检测、或擦除模式,并且产生施加给字线/源线驱动器600的适当的输出信号。图6的字线/源线驱动器600使用所产生的信号,在程序和擦除模式期间来给与字和源线关联的晶体管终端提供适当的条件。
对一种示例性的晶体管技术,在非易失性存储器阵列300中的各晶体管310、320的中和状态可抽出50μA的电流。另外,可以设置偏置电流到例如45μA。在半导体电路100被曝露于紫外光之前,程序晶体管310可抽出10μA,且擦除晶体管可抽出100μA。在半导体电路被曝露于紫外光之后,程序晶体管310可抽出30μA,且擦除晶体管可抽出60μA。按照本发明,由紫外光检测电路200可检测电流差的这种变化,以检测UV曝露和安全侵害。
要明白,所示出的和描述的实施方式和变化仅仅是本发明的原理的例证,并且不偏离本发明的范围和精神,本领域的那些技术人员可以实现各种更改。
Claims (19)
1.一种半导体电路,包括:
用于执行一个或多个指令的处理器;
存储器;以及
用于检测是否所述半导体电路被曝露于紫外光的电路。
2.如权利要求1所述的半导体电路,其中所述电路启动所述半导体电路的所述存储器的清除以响应所述曝露于紫外光的所述检测。
3.如权利要求1所述的半导体电路,其中所述电路启动对所述半导体电路的禁止以响应所述曝露于紫外光的所述检测。
4.如权利要求1所述的半导体电路,其中所述电路使用非易失性存储器阵列的状态以检测是否所述半导体电路被曝露于紫外光。
5.如权利要求1所述的半导体电路,其中所述电路包括专用非易失性存储器单元的小阵列。
6.如权利要求5所述的半导体电路,其中所述专用非易失性存储器单元的小阵列包括对应于程序和擦除的至少两个有源位线blprg和bler,并且其中所述第一位线blprg是只可编程的,且所述第二位线bler是只可擦除的。
7.如权利要求6所述的半导体电路,其中在所述专用非易失性存储器的小阵列中的所述单元最初是在大约相同的状态,且其中通过检测所述至少两个有源位线blprg和bler来检测所述曝露状态。
8.如权利要求6所述的半导体电路,其中向所述至少两个有源位线blprg和bler中的一个加偏置电流,以检测什么时候所述半导体电路被曝露于紫外光。
9.如权利要求1所述的半导体电路,其中所述存储器是非易失性存储器阵列,且其中所述电路包括所述非易失性存储器阵列的专用区域。
10.如权利要求6所述的半导体电路,其中当未曝露所述半导体电路时,在所述专用非易失性存储器的小阵列中的单元是在中和状态,且其中通过评定由所述单元产生的电流来检测所述半导体电路的曝露状态。
11.如权利要求1所述的半导体电路,还包括用于检测是否所述半导体电路被曝露于紫外光的多个所述电路。
12.如权利要求1所述的半导体电路,其中用于检测是否所述半导体电路被曝露于紫外光的所述电路可检测没有给所述半导体电路施加电源而发生的早先的对紫外光的曝露。
13.一种用于在半导体电路中检测安全侵害的方法,所述方法包括以下步骤:
采用非易失性存储器单元阵列以检测是否所述半导体电路被曝露于紫外光;以及
如果所述半导体电路被曝露于紫外光,启动安全过程。
14.如权利要求13所述的方法,其中所述安全过程清除所述半导体电路的存储器以响应所述曝露于紫外光的所述检测。
15.如权利要求13所述的方法,其中所述安全过程启动对所述半导体电路的禁止以响应所述曝露于紫外光的所述检测。
16.如权利要求13所述的方法,其中所述采用步骤还包括评定电路来指示是否所述半导体电路被曝露于紫外光的步骤。
17.如权利要求13所述的方法,其中在所述半导体电路上嵌入所述非易失性存储器单元的阵列。
18.如权利要求13所述的方法,还包括评定多个所述电路用于检测是否所述半导体电路被曝露于紫外光的步骤。
19.如权利要求13所述的方法,还包括检测没有给所述半导体电路施加电源而发生的早先的曝露于紫外光的步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/378,414 US6970386B2 (en) | 2003-03-03 | 2003-03-03 | Method and apparatus for detecting exposure of a semiconductor circuit to ultra-violet light |
US10/378,414 | 2003-03-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1771564A true CN1771564A (zh) | 2006-05-10 |
Family
ID=32926486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004800056711A Pending CN1771564A (zh) | 2003-03-03 | 2004-03-01 | 用于检测半导体电路曝露于紫外光中的方法和设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6970386B2 (zh) |
JP (1) | JP4741474B2 (zh) |
KR (1) | KR20060025130A (zh) |
CN (1) | CN1771564A (zh) |
WO (1) | WO2004079788A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101924629A (zh) * | 2009-06-01 | 2010-12-22 | 索尼公司 | 用于检测误动作发生攻击的电路以及使用其的集成电路 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007020567A1 (en) * | 2005-08-19 | 2007-02-22 | Nxp B.V. | Circuit arrangement with non-volatile memory module and method for registering attacks on said non-volatile memory module |
KR100837275B1 (ko) * | 2006-12-06 | 2008-06-11 | 삼성전자주식회사 | 빛을 감지하는 스마트 카드 |
KR101477630B1 (ko) * | 2007-10-09 | 2014-12-30 | 삼성전자주식회사 | 빛 공격을 검출할 수 있는 메모리 장치 및 그 방법 |
FR2978244A1 (fr) * | 2011-07-21 | 2013-01-25 | St Microelectronics Rousset | Capteur de mesure de rayonnement ultraviolet |
CN107403798B (zh) * | 2017-08-11 | 2019-02-19 | 北京兆易创新科技股份有限公司 | 一种芯片及其检测方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63316439A (ja) * | 1987-06-19 | 1988-12-23 | Fuji Electric Co Ltd | プラズマ反応利用処理方法 |
FR2619959B1 (fr) * | 1987-08-31 | 1991-06-14 | Thomson Semiconducteurs | Circuit de detection de lumiere |
GB9414639D0 (en) * | 1994-07-20 | 1994-09-07 | Philips Electronics Uk Ltd | An image detector |
JPH10142341A (ja) * | 1996-11-15 | 1998-05-29 | Hamamatsu Photonics Kk | 放射線検出器 |
JP3001454B2 (ja) * | 1997-04-23 | 2000-01-24 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
US6219291B1 (en) * | 2000-05-01 | 2001-04-17 | Advanced Technology Materials, Inc. | Reduction of data dependent power supply noise when sensing the state of a memory cell |
FR2814264B1 (fr) * | 2000-09-20 | 2002-10-25 | Commissariat Energie Atomique | Dispositif electronique integre securise |
-
2003
- 2003-03-03 US US10/378,414 patent/US6970386B2/en not_active Expired - Lifetime
-
2004
- 2004-03-01 WO PCT/US2004/006202 patent/WO2004079788A2/en active Application Filing
- 2004-03-01 KR KR1020057016413A patent/KR20060025130A/ko not_active Application Discontinuation
- 2004-03-01 CN CNA2004800056711A patent/CN1771564A/zh active Pending
- 2004-03-01 JP JP2006508952A patent/JP4741474B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101924629A (zh) * | 2009-06-01 | 2010-12-22 | 索尼公司 | 用于检测误动作发生攻击的电路以及使用其的集成电路 |
CN101924629B (zh) * | 2009-06-01 | 2013-07-24 | 索尼公司 | 用于检测误动作发生攻击的电路以及使用其的集成电路 |
Also Published As
Publication number | Publication date |
---|---|
US20040174749A1 (en) | 2004-09-09 |
WO2004079788A2 (en) | 2004-09-16 |
JP4741474B2 (ja) | 2011-08-03 |
KR20060025130A (ko) | 2006-03-20 |
JP2006520052A (ja) | 2006-08-31 |
WO2004079788A3 (en) | 2005-10-13 |
US6970386B2 (en) | 2005-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070014170A1 (en) | Negative voltage discharge scheme to improve snapback in a non-volatile memory | |
JP5070297B2 (ja) | 電子回路に含まれる情報の保護 | |
US5930169A (en) | Nonvolatile semiconductor memory device capable of improving of chip's lifetime and method of operating the same | |
DE102007059923B4 (de) | Smart-Card | |
JPS6135637B2 (zh) | ||
US8085596B2 (en) | Reducing noise in semiconductor devices | |
US7227787B2 (en) | Method for erasing an NROM cell | |
US6052306A (en) | Method and device for automatic determination of the required high voltage for programming/erasing an EEPROM | |
CN100470789C (zh) | 具有防光冲击保护的电子存储部件 | |
US7864584B2 (en) | Expanded programming window for non-volatile multilevel memory cells | |
KR100883457B1 (ko) | 비휘발성 저장 장치와 방법 및 디지털 저장 매체 | |
CN1771564A (zh) | 用于检测半导体电路曝露于紫外光中的方法和设备 | |
US20120069673A1 (en) | Method and device for programming data into non-volatile memories | |
JPH1125681A (ja) | 不揮発性半導体記憶装置 | |
KR970076861A (ko) | 포획 전하들을 추출하는 비휘발성 반도체 메모리 장치 | |
JPH05298894A (ja) | 不揮発性メモリのデータ書込読出制御装置 | |
JP2007242068A (ja) | 不揮発性メモリシステムおよび不揮発性メモリ制御方法 | |
US6964378B2 (en) | Circuit for a focused ion beam (FIB) sensor | |
TW200419335A (en) | Semiconductor processing device | |
US20230315325A1 (en) | Non-volative memory system configured to mitigate errors in read and write operations | |
US5926416A (en) | Electrically programmable non-volatile memory cells device for a reduced number of programming cycles | |
KR100521321B1 (ko) | 플래시 메모리 장치의 소거 방법 | |
JP2002124090A (ja) | 不揮発性半導体メモリの過剰消去セル検出システム,不揮発性半導体メモリの過剰消去セル解消システム,不揮発性半導体メモリ,不揮発性半導体メモリの過剰消去セル検出方法,不揮発性半導体メモリの過剰消去セル解消方法 | |
WO2004063756A1 (en) | Method and apparatus for detecting an unused state in a semiconductor circuit | |
JPH0793986A (ja) | フラッシュメモリの耐久試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |