CN1754171A

CN1754171A - 用于确定电源噪声的方法和电路布置

Info

Publication number: CN1754171A
Application number: CNA2004800050768A
Authority: CN
Inventors: J·里乌斯巴斯克斯; J·D·J·皮内达德吉韦斯
Original assignee: Koninklijke Philips Electronics NV
Current assignee: III Holdings 6 LLC
Priority date: 2003-02-25
Filing date: 2004-02-12
Publication date: 2006-03-29
Anticipated expiration: 2024-02-12
Also published as: US7886259B2; DE602004009413T2; KR20050115246A; EP1599816B1; CN100483424C; EP1599816A1; DE602004009413D1; US20060190878A1; JP2006525700A; ATE375565T1; WO2004077315A1

Abstract

本发明涉及用于确定配电网的电源噪声的方法和电路布置。通过测量由配电网供电的延迟电路的传播延迟来确定电源噪声，其中测量步骤的结果被用作电源噪声的指示。由此，可以在所观测电路的配电网的任意点处执行实时的电源噪声监控。

Description

用于确定电源噪声的方法和电路布置

本发明涉及一种用于确定配电网中的电源噪声的方法和电路布置，具体地，涉及一种设置在包括配电网的集成电路上的电路布置。

特别是在高速数字集成电路(IC)中，要面对电源噪声(PSN)问题。由于它们的复杂性、集成密度以及工作速度，这种现代集成电路会因连接线之间的信号串扰而受损害。PSN相当于由于电路开关的动作而导致产生的电源电压或地电势的变化。复杂性以及集成密度的增加导致增加了分配电源电压的连接线的导线和有源电路之间的电的相互作用。因此，在开关动作过程中产生的电流尖峰被转换成电源线中的电压反跳(bounce)或变化。这导致电源电压的瞬间减小，并由此降低了门驱动强度，从而导致了门延迟的增加并降低了电路性能。这个问题在当前和今后的技术中用到更高时钟频率和更低电源电压的情况下会更严重。

通常是通过用于减少PSN的技术的组合来控制PSN，例如，通过包括单片去耦电容器或确定电源和地配电线的大小。此外，将更敏感的电路与有噪声的电路隔离开是一种众所周知的技术。作为一个例子，文献EP0771073A2公开了一种用于控制集成电路中地电势的变化即地电势反跳的方法和装置。同时采用两种单独的技术来减轻这种地电势反跳所带来的问题。首先，在集成电路上的电源配电线系统即电源总线和外部电源之间，以及在芯片上的地总线和外部地之间设置阻抗。这种方式有效地抑制了芯片的电源和地线中地电势的反跳振荡。其次，将电容动态地加到带有电容节点的输出缓冲器的预驱动中。但是，根据S.Zhao等的“Estimation of Switching Noise on Power SupplyLines in Deep Sub-Micron CMOS Circuits”，2000年1月关于VLSIDesign的第13届国际会议的会议论文集，第168-173页，PSN对于高速系统始终是一个很突出的问题。对最严重的开关噪声情况的估计实质上是要确保VLSI(超大规模集成电路)电路的正常功能。由于这个原因，为了得到关于是否存在过量PSN的信息，在线监控PSN具有值得关注的潜力，以使得允许系统控制器采取行动来进行校正。这种监控应被设置成允许定位在电路中可以检查连接有该监控电路的局部电源线或地线中的PSN的任何地方。此外，该监控电路应该能够以很高的时间分辨率在任意给定时间检查PSN，并且必须对电源线和地线上的PSN敏感，而监控工作又必须不会受所监控的PSN的影响。

因此，本发明的目的是提供一种改进的PSN确定方案，通过该方案使灵活的实时PSN监控成为可能。

该目的是通过如权利要求1中所述的电路布置以及如权利要求15中所述的PSN确定方法来实现的。

因此，通过PSN对延迟电路中传播延迟的影响来测量该PSN。从而，允许在例如集成电路的配电网内的任何地方进行PSN的实时监控。通过PSN对专用监控电路的传播延迟的影响来间接地测量该PSN。该传播延迟直接取决于延迟电路的电源电压，包括任何以及所有的变化，如PSN。电源电压越低，传播延迟越长，反之亦然。因此，由于PSN所导致的电源电压中的任何变化都会被检测到，从而使得可考虑任何由PSN所导致的不利影响。所提出的这种解决方案允许例如在IC上的配电网内的任何地方进行实时的PSN监控、细微的PSN监控、更灵敏精确的PSN监控。此外，可以同时采用多个监控电路。

延迟测量装置可包括用于将电流源连接到电容器的开关装置，该开关装置由测量装置的输入信号和输出信号控制。具体地，开关装置可以由输入和输出信号控制，以便使得能够在时间延迟期间进行电容器的充电过程，该输出信号由电容器的充电电压获得。这样，可以提供采样保持测量技术，其中，可以利用可被数字化的采样保持电路的模拟输出信号来可操作地控制有关信号的处理电路，例如IC，或其一部分，以便使得可启动计数器动作。

上述采样保持电路的开关装置可包括由输入信号控制的第一开关和由输出信号控制的第二开关。这样，第一和第二开关可以串联连接形式设置在电流源和电容器之间。具体地，第一和第二开关可包括晶体管开关。从而，可以在带有电容器的半导体电路的基础上实现整个采样保持电路，其允许在IC上进行有效的集成。

测量装置可包括用于将电流源与配电网隔离开的缓冲器电路。该缓冲器电路可包括开关装置和电容器装置，其中开关装置可由输入信号控制，以便临时地将电容器装置连接到配电网的电源线上。这种实现方式再一次将缓冲器电路的提供简化为集成电路，并提供了测量过程与PSN的隔离。

此外，可以提供触发装置用于在相对于时钟信号的预定时刻将输入信号提供给延迟测量装置。该触发装置可包括用于延迟时钟信号的多个延迟线和用于响应于选择信号而选择出延迟线中之一的输出的选择装置。这种触发电路提供了改变采样时间的机制，通过该机制可以在给定的时间采样PSN，该给定的时间例如当产生最大PSN时。通过改变该选择，可以在测量装置的全局时钟信号和输入信号之间产生不同的延迟，以搜索最大的PSN检测值。

该延迟电路可被设置成将输入信号延迟一段延迟时间，该延迟时间至少比电源噪声波形的特征时间短十倍。由于PSN监控处理的采样周期远比PSN的持续时间要短，因此允许进行适当的采样。这样将在保证具有足够精确度的情况下采集PSN的状态。

此外，可以提供输出处理电路用于处理输出信号，以检测过量的电源噪声。这可以通过比较器来实现，该比较器比较输出信号与预定阈值。该输出处理所具有的优点是，其产生了反映出PSN是否太高的方便的数字输出。

测量步骤可以在配电网的一个点处执行，或者可以在配电网的多个点处执行。此外，测量步骤可以在包括配电网的同步集成电路的一个或多个预定时钟周期内或者每个时钟周期内执行。

在从属权利要求中描述了进一步有利的修改。

现在将参考附图基于优选的实施例更详细地描述本发明，在附图中：

图1示出了根据本发明的PSN测量方案的示意图，以及对应的波形图；

图2示出了根据本发明带有前述触发电路的PSN监控电路的示意性方框图，以及对应的波形图；

图3示出了根据优选实施例的PSN监控电路的示意性电路图；

图4示出了表示出电源电压和门传播延迟之间的关系的图；以及

图5示出了根据优选实施例带有前述可调整触发电路和输出处理电路的PSN监控电路。

现在将以用于实时监控数字电路的PSN的监控电路为基础来描述本发明的优选实施例。监控策略包括通过PSN对监控电路延迟的影响来测量该PSN。该监控电路将可变的延迟转换成可变的电压，该可变的电压可以与阈值比较或者随后可被转换成数字数据。这样，监控电路可被用来在线测试过量的PSN，或者被用作改变工作电路参数以使电路处于所需的PSN规范内的任意方案中的监控部分。

图1(a)示出了表示出所提出的根据优选实施例的PSN监控电路的概况的示意性方框图。该PSN监控电路包括延迟框或电路10以及测量延迟电路10的输入端和输出端之间的传播延迟的延迟测量电路20。延迟电路10被连接到要测量其PSN的数字电路的配电网的电源线V_DD和地线V_SS上。该测量电路20具有自己的电源线V_Y，该电源线可与配电网隔离开或从配电网上断开耦合。

在优选的实施例中，延迟电路10作为延迟线来工作，其延迟值取决于它的有效电源电压。在同步系统中，通过用在数字电路中的时钟信号触发电路动作，并由此也触发了PSN。从而，从数字电路的时钟线上得到的输入信号IN被提供给延迟电路10的输入端。在输出端，在由延迟电路10的传播延迟所决定的延迟处得到输出信号OUT。

测量电路20包括串联连接在电流源22和电容器C_X之间的开关S_IN和S_OUT。当输入信号IN为低电平或“0”时，由输入信号I N的值控制的开关S_IN打开，而当输出信号OUT为低电平或“0”时，由输出信号OUT控制的开关S_OUT闭合。在这种初始状态下，电容器C_X被放电，电容器C_X上的电压V_X为零。时钟信号的上升沿使输入信号IN也产生一个上升沿，并且开关S_IN闭合，这样使得充电电流I开始流入电容器C_X，从而提高了电压V_X。充电电流I对电容器C_X进行充电，直到延迟电路10的输出信号OUT变为高电平或“1”且打开开关S_OUT为止。因此，提供给电容器C_X的总电荷基本上与延迟电路10的传播延迟成比例。由于传播延迟取决于由延迟电路10体现的有效电源电压，所以在所描述的采样周期结束时的电压V_X也取决于该电源电压。由于恰好是在时钟边沿之后产生功率反跳和地电势反跳，所以电压V_X将取决于该功率和地电势的反跳，即，反跳或变化越大，传播延迟就越长，电压V_X就越高。

图1(b)示出了电源电压V_DD地电势V_SS、输入信号IN、输出信号OUT和电容器电压V_X的各自波形的信号图。当PSN为零时，可观察到最小的传播延迟t_d0和最小的电容器电压V_X。在PSN具有中间值PSN1时，得到中间的传播延迟t_d1和中间的电容器电压V_X，而在PSN具有更高的值PSN2时，得到更长的传播延迟t_d2和更高的电容器电压V_X。这样，电容器电压V_X是连接监控电路的延迟电路10这一点处的有效电源电压的采样。注意，在图1(b)中所示的这个例子中，通过都导致延迟电路10处的有效电源电压降低的电源线反跳和同时发生的地线反跳产生了PSN。PSN的最大值PSN2导致电容器电压V_X发生所示的变化AV_X。

采样时间相当于输入信号IN中产生上升沿的时刻，而该上升沿与整个数字电路的通用时钟信号的上升沿密切相关。通过改变该采样时间，可以在不同的时间得到电容器电压V_X的采样值，从而在整个时钟周期内检查PSN。

众所周知，电源电压和地电势的波形是非常复杂的，这是因为，沿整个数字电路，在时钟沿产生时和产生之后都会观察到多个大小不同的电流尖峰。此外，电源线和地线作为分布式RLC网络工作，且数字电路的非有源门作为有损耗电容器的网络工作。在电源和地波形上产生的电流尖峰激励产生涉及时间和空间变化的复杂波形的分布式元件的复杂网。实际的波形取决于电流分布、RLC参数和数字电路的设计，因此通常上在每个时钟周期内都是不同的。为了应付这种多样性，PSN监控电路需要具有适合于PSN波形的时间分辨率。

为了适当地工作，PSN监控电路的采样周期，即图1(a)中延迟电路10的延迟应该远远小于PSN波形的持续时间。如果PSN波形的特征时间比PSN监控电路的采样周期长大约十倍，则会足够精确地采集PSN的状态。通过知道数字电路的逻辑深度可以将PSN波形的特征时间估计为特征时间，其可以在20到30的范围内。在H.Bakoglu的“Circuits，Interconnections and Packaging for VLSI”，Reading，MA Addisson-Wesley，1990中描述了与PSN波形的特征时间的估计有关的进一步的信息。如果PSN监控电路的采样周期等于大约两到三个门延迟，则能够获取PSN波形的感兴趣特征。这是在所提出的PSN监控电路的情况下，这样使得可以在没有很大误差的情况下假定电源电压V_DD在输入信号IN从延迟电路10的输入端到输出端的传播过程中可以被看作是恒定的。

图2(a)示出了包括如图1中所示的监控电路100和用于调整输入信号IN的定时的前述触发电路30的电路布置的方框图。如图2中所表示出的，触发电路30的输入端连接到提供时钟信号CK的时钟线40，从该时钟线得到输入信号IN。图2(b)示出了时钟信号CK、监控电路100的输入信号IN和它的输出信号OUT、电源电压V_DD以及地电势V_SS的波形。图2(b)中的虚线表示采样周期的开始时间和停止时间，即传播延迟t_d。如果传播延迟t_d被选得足够小，则由延迟电路10看到的有效电源电压V_DDef可以被看作是恒定的。

图3示出了根据优选实施例的PSN监控电路的示意性电路图。在图3中，延迟电路10包括三个反相器电路12，经由或非(NOR)门14将输入信号提供给该三个反相器电路12，该或非门14用作控制门以当需要时断开连接或测试监控电路。这样，可以通过施加给或非门14另一个输入端的控制信号CTRL的逻辑电平来控制将时钟信号CK提供到反相器延迟线。此外，时钟信号CK被提供给CMOS晶体管MP1的反相栅极端，该CMOS晶体管MP1提供电源线V_DD和缓冲电容器C_Y之间的连接，从缓冲电容器C_Y提供用于PSN测量电容器C_X的充电电流。这样，晶体管MP1用作将缓冲电容器C_Y连接到电源线V_DD并从电源线V_DD上断开连接缓冲电容器C_Y的开关。缓冲电容器C_Y必须被选择得足够大以保持其电压V_Y在采样过程中基本上恒定，这样将提供给测量电容器C_X的电流与由于PSN而导致产生的电源变化的影响隔离开。串联的CMOS晶体管MP2和MP3相当于图1(a)中的开关S_IN和S_OUT，并确定了测量电容器C_X的充电时间。如图3的电路图中所示，CMOS晶体管MP1到MP3是p沟道CMOS晶体管。

此外，n沟道CMOS晶体管MN1与测量电容器C_X并联连接，并由反相器延迟线的输入信号IN控制，使得当输入信号IN为低电平或“0”时放电测量电容器C_X。从而，可以确保测量电压V_X的初始复位。

图3的PSN监控电路的工作如下所述。提供给或非门14的时钟信号CK用它的低电平状态闭合CMOS晶体管MP1，以将缓冲电容器C_Y充电到电源电压V_DD。如果控制信号CTRL处于低电平，则时钟信号CK的变化被传递到反相器延迟线的输入端，并将输入信号IN设定为打开n沟道晶体管MN1并闭合p沟道晶体管MP3的低电平，从而开始测量电容器C_X的充电过程。持续该充电过程，直到输入信号的下降沿已经到达反相器延迟线的输出端作为上升沿为止，该上升沿闭合上面的p沟道晶体管MP2并停止该充电过程。然后，在测量电容器C_X处产生的电压V_X与反相器延迟线的传播延迟相对应，而反相器延迟线的传播延迟又与采样时的电源电压V_DD相对应。该PSN减小了提供给反相器延迟线中的晶体管元件的栅极的有效电源电压，并由此导致了传播延迟的增加。

图4中的实线表示对于所公开的三个反相器12的链路将电源电压V_DD和传播延迟t_d之间的关系表示为相对值V_DDr和t_ddr。

可以用如在Takayasu Sakurai，“αPower Law MOSFET Model andits Applications to CMOS Inverter Delay and Other Formulas”，IEEE Journal of Solid State Circuits，1990年4月第584-593页中所定义的下面的等式(1)来表示这种关系：

t_{d} = K \frac{V_{DD}}{{(V_{DD} - V_{TH})}^{α}}

其中，K表示比例常数，V_TH表示晶体管的阈值电压，α表示对速度饱和以及二阶效应建模的参数。三个反相器延迟线的仿真导出了示范值K＝1.92×10^-11且α＝1.37作为最佳拟和。在图4中，虚线遵循等式(1)，实线是由仿真得到的。

取传播延迟t_d相对于电源电压V_DD的导数，可以得到下面的表达式(2)：

\frac{d t_{d} / t_{d}}{d V_{DD} / V_{DD}} = (1 - \frac{α V_{DD}}{V_{DD} - V_{TH}}) < 0

对于上面的α值和阈值电压V_TH的额定值以及额定电源电压V_DD附近的值，该表达式接近于“-1”。这意味着，例如，电源电压V_DD减小5％，就意味着传播延迟增加5％，这样就意味着图4中所示曲线的斜率在电源电压V_DD额定值的附近实际上是恒定的。但是，如果电源电压V_DD减小得过多的话，斜率就会增大，并且电源电压V_DD的变化和传播延迟的变化之间的线性相关性就不再有效了。

另一方面，电容器电压V_X的一阶近似值遵循下面的表达式：

V_{x} = \frac{I_{0} t_{d}}{C_{x}} - - - (3)

其中，I₀表示在电容器C_X的充电周期期间由开关晶体管MP2和MP3提供的电流I的平均值。只要该平均电流足够小，则它们就与电容器电压V_X的变化无关。

通过将等式(1)代入等式(3)，并取相对于电源电压V_DD的导数，则得到下面的表达式(4)：

\frac{d V_{X} / V_{X}}{d V_{DD} / V_{DD}} = (1 - \frac{α V_{DD}}{V_{DD} - V_{TH}}) = \frac{d t_{d} / t_{d}}{d V_{DD} / V_{DD}} - - - (4)

这是与等式(2)相同的表达式。这意味着，对于电源电压V_DD中足够小的降低或下降，电容器电压V_X的变化将与电源电压V_DD的变化成比例。

上面所描述的监控电路100在给定的时间采样PSN。但是，事先不知道产生最大PSN的确切时刻。由于这个原因，需要一种改变采样时间的机构。

图5示出了表示出带有前述触发电路30和附加输出处理电路60的PSN监控电路100的示意性方框图。在图5中，示出了触发电路30的具体例子，其中，多个基于反相器的延迟线34在全局时钟信号CK和提供给PSN监控电路100的局部时钟之间产生不同的延迟。可以由高电平控制器提供的控制或选择信号SEL可以被用来选择出延迟线34中的一个以在给定的时间调查PSN。可以通过由选择信号SEL控制的多路复合电路32来执行具有不同延迟的局部时钟信号的选择。这样，可以根据延迟线34的选择将提供给PSN监控电路100的局部控制信号边沿的时刻移位到产生最大PSN的预定时刻上。

PSN监控电路100的输出相当于电容器C_X上的模拟电压V_X。在信号完整的环境中，其便于得到反映出过量PSN，即，反映出测量的PSN是否太高的数字输出。由于这个原因，需要进行一种类型的模数转换。由于事实上电压V_X是存储在电容器C_X中，因此可以分离开输出处理电路60中的采集时间和处理时间。

如果需要测量在每个时钟周期内电源线的电压的降低或下降，则需要在输出处理电路60内进行简单且非常快速的比较。这可以通过提供快速比较器62来实现，该快速比较器62比较输出电压V_X和预定的输出阈值，以得到通过或失败信号。在这种情况下，控制信号CTRL必须始终为“0”，以使得能够在监控电路100内进行PSN测量过程。

如果时间要求不是这么严格，则可以只在目标的或希望的时钟周期内仅在由有效的控制信号CTRL确定的给定或预定时钟周期内执行PSN监控，然后保持其为高电平或“1”。

这样，电压V_X就在相对较长的时间周期内存储在电容器C_X内，并可以由输出处理电路60内更精细且更慢但精确的模数转换器或比较器62来处理该电压V_X。可以根据过量PSN的需要来单独地设定比较器62所用到的输出阈值。

此外，输出处理电路60包括第二反相器64，其被用来加强电压V_X与数字输出的隔离，并为了避免当电压V_X非常接近比较器阈值时产生不希望有的不好的密勒效应，该第二反相器64提供了对第一反相器或比较器62的正反馈。该正反馈也提高了比较器62的速度。这样，可以在输出处理电路60的模拟输入和数字输出之间提供馈电电容器C_f。

在图3所示电路图的示例性实现方式中，CMOS晶体管的宽度被设定为1μm，串联晶体管MP2和MP3的宽度被设定为0.35μm，并且选择n沟道晶体管MN1的宽度为0.12μm。此外，如果使用比较器62，则测量电容器C_X的值可被设为3.7fF，而如果不使用比较器62，则电容器C_X的值可被设为5fF。缓冲电容器C_Y可以是1pF的电容。最后，馈电电容器C_f的电容值可为0.5fF。应注意，上面的图仅表示了特定集成电路的示例图，其在基于特定应用的很宽的范围内是可以改变的。对于上面特定的电路参数，PSN监控电路100的采样周期可以被设定为大约100ps。

总之，所描述的PSN监控电路100适用于深层亚微细粒技术，并可以定位在电路中的任何地方，以检查连接有监控电路的局部电源线和/或地线内的PSN。此外，为了集成的目的，可以将PSN监控电路100设计成标准的单元。时间分辨率可以被设置得足够高，以采集电源线以及地线中当前电路内PSN的主要特征。监控电路100的输出可以与PSN隔离开，这是因为监控电路100使用的是局部产生的并隔离的电源。输出信号取决于电容器C_X的电荷，其允许使输出的采样时间与处理时间分离开。高电平控制器可以通过提供对应的可控触发电路来很容易地改变采样时间。此外，用于控制信号CTRL的控制输入允许选择PSN测量所需的时钟周期。由于监控电路100能够在线检测是否存在过量的PSN，因此它可以被用在任何PSN控制方案中，以根据监控输出来改变工作电路参数，从而使电路处于PSN规范内。

注意，本发明并不局限于上面的优选实施例，而是可以用各种方式进行修改。例如，可以用各种显而易见的方式改变图1(a)中开关S_IN和S_OUT的设置和实现方式，以便在传播延迟过程中得到所需的电容器C_X的负荷。可以使用任意种类的可控半导体开关或其它可控开关。其它的开关晶体管MP1和MN1也是一样的。图5中的触发电路30可以由基于计数器电路、计时器电路、触发器电路和/或单稳态电路的数字延迟电路来替换。只要可供选择的数字电路也提供了取决于电源电压V_DD的传播延迟，延迟电路10也是一样的。因此，优选实施例可以在所附权利要求的范围内变化。

Claims

1.一种用于确定配电网的电源噪声的电路布置，所述电路布置包括：

连接到所述配电网的至少一个电源线的延迟电路(10)；

延迟测量装置(20)，用于测量提供给所述延迟电路(10)的输入信号和响应于所述输入信号在所述延迟电路(10)的输出端得到的输出信号之间的时间延迟；和

用于输出响应于所述测量到的时间延迟的信号的输出装置。

2.根据权利要求1的电路布置，其中所述延迟测量装置(20)包括用于将电流源(22)连接到电容器(C_X)的开关装置(S_IN、S_OUT)，通过所述输入信号和所述输出信号控制所述开关装置(S_IN、S_OUT)。

3.根据权利要求2的电路布置，其中通过所述输入和输出信号控制所述开关装置(S_IN、S_OUT)，以便使得能够在所述时间延迟期间内进行所述电容器(C_X)的充电过程，从所述电容器(C_X)的充电电压获得所述输出信号。

4.根据权利要求2或3的电路布置，其中所述开关装置包括由所述输入信号控制的第一开关(S_IN)和由所述输出信号控制的第二开关(S_OUT)。

5.根据权利要求4的电路布置，其中所述第一和第二开关(S_IN、S_OUT)以串联连接形式设置在所述电流源(22)和所述电容器(C_X)之间。

6.根据权利要求4或5的电路布置，其中所述第一和第二开关包括晶体管开关(MP2、MP3)。

7.根据权利要求2到6中任意一个的电路布置，其中所述测量装置(20)包括缓冲器电路(MP1、C_Y)，用于将所述电流源与所述配电网隔离开。

8.根据权利要求7的电路布置，其中所述缓冲器电路包括开关装置(MP1)和电容器装置(C_Y)，其中所述开关装置(MP1)由所述输入信号控制，以便临时将所述电容器装置(C_Y)连接到所述配电网的电源线上。

9.根据前述权利要求中任意一个的电路布置，进一步包括触发装置(30)，用于在相对于时钟信号的预定时刻将所述输入信号提供给所述延迟测量装置(20)。

10.根据权利要求9的电路布置，其中所述触发装置(30)包括多个用于延迟所述时钟信号的延迟线(34)，和用于响应于选择信号选择所述延迟线(34)中之一的输出的选择装置(32)。

11.根据前述权利要求中任意一个的电路布置，其中所述延迟电路(10)被设置成将所述输入信号延迟一段延迟时间，该延迟时间至少比所述电源噪声波形的特征时间短十倍。

12.根据前述权利要求中任意一个的电路布置，进一步包括输出处理电路(60)，用于处理所述输出信号以检测过量的电源噪声。

13.根据权利要求12的电路布置，其中所述输出处理电路具有比较器(62)，用于将所述输出信号与预定的阈值相比较。

14.根据前述权利要求中任意一个的电路布置，其中所述电路布置整体设置在包括所述配电网的集成电路上。

15.一种确定配电网的电源噪声的方法，所述方法包括以下步骤：

测量由所述配电网供电的延迟电路(10)的传播延迟；和

利用所述测量步骤的结果作为所述电源噪声的指示器。

16.根据权利要求15的方法，其中所述测量步骤包括在所述传播延迟期间装载电容器(C_X)的步骤以及利用所述电容器(C_X)的电荷作为所述测量结果的步骤。

17.根据权利要求15或16的方法，其中在所述配电网的一个点处执行所述测量步骤。

18.根据权利要求15或16的方法，其中在所述配电网的多个点处执行所述测量步骤。

19.根据权利要求15到18中任意一个的方法，其中在包括所述配电网的同步集成电路的预定时钟周期内执行所述测量步骤。

20.根据权利要求15到18中任意一个的方法，其中在包括所述配电网的同步集成电路的每个时钟周期内执行所述测量步骤。