CN106133536A - 集成电路动态去老化 - Google Patents

集成电路动态去老化 Download PDF

Info

Publication number
CN106133536A
CN106133536A CN201580017723.5A CN201580017723A CN106133536A CN 106133536 A CN106133536 A CN 106133536A CN 201580017723 A CN201580017723 A CN 201580017723A CN 106133536 A CN106133536 A CN 106133536A
Authority
CN
China
Prior art keywords
aging
frequency
delay chain
integrated circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580017723.5A
Other languages
English (en)
Other versions
CN106133536B (zh
Inventor
J·刘
J·S·伊布拉希莫维奇
J·C·迪范德佛
C·奥永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106133536A publication Critical patent/CN106133536A/zh
Application granted granted Critical
Publication of CN106133536B publication Critical patent/CN106133536B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00—Automatic controllers
    • G05B11/01—Automatic controllers electric
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse

Abstract

一种集成电路通过用老化传感器测量老化来动态地补偿电路老化。老化传感器在已老化和未老化状况中使用相同的电路来测量电路速度。一示例老化传感器包括两个延迟线(411，412)。延迟线(411，412)被控制为处于静态老化状态，或者延迟线(411，412)被耦合以形成能够在其中频率被老化减缓的已老化状态中或者在其中频率未被老化减缓的未老化状态中操作的环形振荡器。该集成电路使用老化测量以用于动态电压和频率缩放。动态电压和频率缩放使用基于老化测量被周期性地更新的工作频率和对应电压的表。该集成电路使用关于老化测量与电路性能之间的关系的信息来更新该表。

Description

集成电路动态去老化
背景
领域
本发明涉及集成电路，并且尤其涉及用于对集成电路性能动态地去老化的系统和方法。
背景技术
集成电路已变得越来越复杂。为改善性能与功率之间的折衷，集成电路可以在不同时间在不同频率和不同电压下工作。例如，集成电路可以在包括高性能模式和低性能模式的多个频率-电压模式下操作。高性能模式使用高时钟频率和高供电电压，由此提供高性能但也具有高功耗。低性能模式使用低时钟频率和低供电电压，由此提供低功耗但也具有低性能。另外，集成电路内部的多个块可以在不同频率和不同电压下操作。
提供给定时钟频率的具体供电电压可基于各种条件而改变。例如，制造变型可以得到根据同一设计产生的在电压和频率之间具有不同关系的不同集成电路。另外，集成电路内电路特性的变动可得到在电压和频率之间具有不同关系的集成电路的不同区段。温度也影响电压与频率之间的关系。此外，在供电电压中可能存在取决于集成电路中各个模块的操作而改变的压降。自适应电压缩放(AVS)可被用于基于感测到的集成电路的性能测量来控制供电电压。
设备老化(尤其在纳米技术中)导致集成电路的电气参数的变化。例如，晶体管阈值电压可以通过诸如正偏压温度不稳定性(PBTI)和负偏压温度不稳定性(NBTI)之类的效应被增大。电路一般随着老化而更慢地工作。这进一步影响了供电电压与时钟频率之间的关系。老化速率和老化量可随着集成电路的使用而改变。例如，与用户的电话在一天中的大部分时间处于待机相比，在用户整天将电话用于多种任务(诸如文本收发、电话呼叫、流送视频以及玩游戏)时移动电话可能老化得更多。
现有老化补偿方案先验地估计老化对设备的影响。接着，基于最差情形场景，通过包括大保护频带以使得在老化的全部影响使得它们本身表明接近设备的预期工作寿命末尾的情况下设备仍然满足其设计要求来计及设备老化的影响。这导致保守的设计并且可能导致严重的性能损耗。
概述
在一个方面，提供了一种用于感测集成电路的老化的电路。该电路包括：具有第一输入和第一输出的第一延迟链；具有第二输入和第二输出的第二延迟链；以及控制模块，其被配置成将第一延迟链和第二延迟链置于老化状态、已老化振荡状态、或未老化振荡状态。
在一个方面，提供了一种用于对集成电路去老化的方法。该方法包括：用安全电压和频率来初始化集成电路的操作；使用系数表中的初始值来启用集成电路的动态电压和频率缩放，该系数表包含针对多个工作频率的目标性能传感器测量值；感测集成电路的老化；基于感测到的老化来更新系数表；以及使用经更新的系数表来继续动态电压和频率缩放。
在一个方面，提供了一种集成电路，包括：老化传感器，其被配置成感测集成电路中的电路系统的老化，其中该老化传感器使用相同电路来测量已老化和未老化状况中的电路速度；以及核心功率缩减控制器模块，其被配置成控制集成电路中使用的供电电压，其中供电电压至少部分地基于老化传感器感测到的老化。
在一个方面，提供了一种集成电路，包括：用于感测集成电路中的电路系统的老化的装置，其使用相同电路来测量已老化和未老化状况中的电路速度；以及用于对集成电路去老化的装置，其被配置成控制集成电路中使用的供电电压，其中该供电电压至少部分地基于集成电路感测到的老化。
本发明的其它特征和优点将从通过示例解说本发明的诸方面的以下描述来变得明了。
附图简述
本发明的细节(就其结构和操作而言)可通过研究所附的附图来部分收集，其中类似的附图标记被用来指代类似的部分，并且其中：
图1是根据本文所公开的实施例的具有动态去老化的电子系统的功能框图；
图2是解说根据本文所公开的实施例的具有动态去老化的集成电路的布局的示图；
图3是根据本文所公开的实施例的性能传感器的功能框图；
图4是根据本文所公开的实施例的老化传感器的示意图；
图5是根据本文所公开的实施例的延迟元件的示意图；
图6是根据本文所公开的实施例的老化传感器控制模块的示意图；
图7和8是解说图4的老化传感器的操作的波形图；以及
图9是根据本文所公开的实施例的用于动态去老化的过程的流程图。
详细描述
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以简化形式示出公知的结构和组件从而避免湮没此类概念。
图1是根据本文所公开的实施例的具有动态去老化的电子系统的功能框图。该系统可以使用一个或多个集成电路来实现。该系统可以例如在移动电话中被使用。
该系统包括执行该系统的操作功能的各个模块。术语“操作”被用于对可被认为提供电子系统的主要用途的功能与可被认为是辅助性的那些功能进行区分。图1中解说的示例系统包括处理器模块120、图形处理单元(GPU)130、调制解调器模块140和核心模块150。处理器模块120可以提供一般性可编程功能；图形处理单元130可以提供图形功能；调制解调器模块140可以提供通信功能，例如，根据长期演进(LTE)或码分多址(CDMA)协议的无线通信；而核心模块150可以提供其它模块未提供的各种功能。
时钟生成模块113接收参考时钟输入并且将一个或多个时钟信号供应到其它模块。时钟生成模块113可包括锁相环和分频器以按照各种频率来供应时钟信号。时钟生成模块113按照由核心功率缩减(CPR)控制器模块111控制的频率将时钟供应到其它模块。时钟生成模块113的所有或部分功能可以位于使用时钟信号的各个模块中。
功率管理集成电路(PMIC)115将一个或多个电压供应到系统中的其它模块。PMIC115可包括开关电压调节器和低压差调节器。PMIC 115可以是单独的集成电路。由PMIC 115供应的电压也受核心功率缩减控制器模块111控制。系统的各模块可具有一个供电电压或多个供电电压并且多个模块可以根据共同的供电电压来操作。
处理器模块120、图形处理单元130、调制解调器模块140和核心模块150包括性能传感器。在图1的示例系统中，处理器模块120包括两个性能传感器121、122；图形处理单元130包括性能传感器131；调制解调器模块140包括性能传感器141；而核心模块150包括两个性能传感器151、152。每一个性能传感器包括用于测量电路速度的电路系统。例如，性能传感器可以对环形振荡器的振荡进行计数。每一性能传感器还包括老化传感器。老化传感器测量老化对电路性能的影响。性能传感器测量传感器中电路系统的性能特性。尽管集成电路中电路系统的性能可能随着位置、温度、压降、以及其它参数而改变，但由性能传感器测得的性能可被用于估计性能传感器附近的类似电路系统的性能。在一实施例中，老化传感器使用相同的电路来测量老化和未老化状况中的电路速度。
核心功率缩减控制器模块111控制系统中各模块所使用的时钟频率和供电电压。核心功率缩减控制器模块111可以例如基于处理器模块120所选的工作模式来控制频率和电压。在一实施例中，处理器选择工作频率，并且核心功率缩减控制器模块111确定供电电压。核心功率缩减控制器模块111可以基于来自对应模块中的性能传感器的性能测量并且基于来自老化传感器的老化来确定供电电压。核心功率缩减控制器模块111可以确定供电电压，以使得它等于或仅稍微超过(例如，10mV)所选工作频率所需的最小电压。在其它实施例中，核心功率缩减控制器模块111可以仅控制时钟频率。替换地或附加地，该系统可控制影响性能的其它参数，诸如基板电压。核心功率缩减控制器模块111的示例功能将进一步参考图9中解说的过程来描述。
不包括动态去老化的现有系统将供电电压设置为基本上超过保护频带量所需的最小电压的值。保护频带量(例如，100mV)被用于补偿老化效应(其幅值在任何给定时间都是未知的)，以及其它因素。在现有系统中，针对老化的保护频带量是固定的，并且甚至在尚未发生老化时在系统操作开始时就被应用。保护频带也与其它参数联用，诸如时钟频率。本文描述的去老化系统和方法消除或减少了用于保护频带的性能损耗。
图2是解说根据本文所公开的实施例的具有动态去老化的集成电路的布局的图示。集成电路可被用于实现图1的电子系统。例如，该集成电路可使用互补金属氧化物半导体(CMOS)工艺来制造。
图2的集成电路包括位于沿着集成电路边缘的四个外围块210(210a、210b、210c和210d)。集成电路包括作为集成电路内部的大型块的处理器模块220、图形处理模块230、以及调制解调器模块240。集成电路的其它功能(诸如由图1的系统中的核心模块150提供的那些功能)可以贯穿集成电路的其余区域250散布。图1的核心功率缩减控制器模块111也可被实现在集成电路的其余区域250中。
集成电路还包括贯穿集成电路区域间隔开的性能传感器261。尽管图2解说了二十个性能传感器，但集成电路实现可包括数百个性能传感器。性能传感器可以例如串联到核心功率缩减控制器模块111，或者可以由总线连接。
图3是根据本文所公开的实施例的性能传感器的功能框图。性能传感器可被用于实现图1的性能传感器121、122、131、141、151、152和图2的性能传感器261。
图3的性能传感器包括多个PVT传感器311-319。PVT传感器311-319中的每一者例如通过操作环形振荡器以产生其频率指示电路性能的输出来测量电路性能。PVT传感器311-319中的不同PVT传感器可以测量不同各类型电路(例如具有不同类型晶体管的电路)的性能。名称PVT指的是工艺、电压和温度，它们是对电路性能的主要影响因素。
性能传感器包括老化传感器330。老化传感器330可以测量电路老化的效应。老化传感器330包括可以被(例如，由核心功率缩减控制器模块111)控制为处于老化状态、已老化振荡状态、或未老化振荡状态的延迟线。在一示例实施例中，在老化状态中，延迟线被保持在静态供电状态。延迟线由电路所使用的相同供电电压来供电，而该电路的老化要由老化传感器来感测。在已老化振荡状态中，延迟线被耦合以产生按照基于已老化电路系统的延迟的频率进行振荡的时钟输出。在未老化振荡状态中，延迟线被耦合以产生按照基于未老化电路系统的延迟的频率进行振荡的时钟输出。在已老化振荡状态和未老化振荡状态中使用相同的晶体管。
性能传感器包括控制模块320。控制模块320提供到其它模块(例如到核心功率缩减控制器模块111)的接口以传达感测到的性能测量。控制模块320还可包括计数器以对PVT传感器311-319和老化传感器330的振荡进行计数。计数器可以计数达已知时间区间以测量PVT传感器311-319或老化传感器330中振荡器的频率。控制模块330可以在PVT传感器311-319未执行测量时致使到PVT传感器311-319的供电电压被移除。然而，老化传感器330在老化状态期间保持被供电。
图4是根据本文所公开的实施例的老化传感器的示意图。老化传感器可以实现图4的老化传感器330，它可以在图1的系统和图2的集成电路中被使用。
图4的老化传感器包括第一延迟链411和第二延迟链412。第一延迟链411接收第一输入AIN并且产生第一输出A8。第二延迟链412接收第二输入BIN并且产生第二输出B8。每一延迟链包括延迟元件链(第一延迟链411中的延迟元件450-458以及第二延迟链412中的延迟元件470-478)。在所解说的实施例中，每一延迟链包括九个延迟元件并且延迟元件是反相器。
老化传感器包括控制老化传感器的功能的老化传感器控制模块425。老化传感器控制模块425还产生能够指示已老化电路和未老化电路两者的性能的时钟输出(CLKOUT)。老化传感器控制模块425接收运行控制输入(RUN)。当运行控制输入为低时，老化传感器不在运行(老化状态)，并且延迟链(也被称为延迟线)被保持在特定状态中以使延迟元件老化。当运行控制输入为高时，延迟链被耦合以形成其频率通过老化被减缓的环形振荡器(已老化振荡状态)，或者被耦合以形成其频率不通过老化被减缓的环形振荡器(未老化振荡状态)。对已老化振荡状态或未老化振荡状态的选择由MIN/MAX控制输入来控制。
在图4中解说的实施例中，四个复用器被用于将延迟链置于老化状态、已老化振荡状态、或未老化振荡状态。在图4的老化传感器中，复用器从输入到输出进行反相。其它实施例可以使用非反相复用器。
复用器441在第一延迟链的输出(A8)(当处于运行状态中时)与静态低电压(当不处于运行状态中时)之间进行选择。复用器461在第二延迟链的输出(B8)(当处于运行状态中时)与静态高电压(当不处于运行状态中时)之间进行选择。
复用器440在复用器441的输出(AOUT)与复用器461的输出(BOUT)之间进行选择以供应第一延迟链411的输入(AIN)。复用器460在复用器441的输出(AOUT)与复用器461的输出(BOUT)之间进行选择以供应第二延迟链412的输入(BIN)。由复用器440执行的选择受到由老化传感器控制模块425供应的第一控制信号(INITA)的控制，而由复用器460执行的选择受到由老化传感器控制模块425供应的第二控制信号(INITB)的控制。
在老化状态中，第一延迟链411的输入具有第一逻辑值，而第二延迟链412的输入具有作为第一逻辑值的补的第二逻辑值。在图4的实施例中，第一逻辑值为高而第二逻辑值为低。
在老化状态中，复用器441选择低电压输入并且AOUT为高，而复用器461选择高电压输入并且BOUT为低。老化传感器控制模块425产生第一控制信号(INITA)为高。因而，复用器440选择BOUT(其为低)并且复用器输出(AIN)为高。老化传感器控制模块425产生第二控制信号(INITB)为低。因而，复用器460选择AOUT(其为高)并且复用器输出(BIN)为低。这导致第一延迟链411和第二延迟链412被保持在互补状态中，其中交替的延迟元件具有互补输出。具体地，在第一延迟链411中，第一延迟元件450的输出(A0)为低，第二延迟元件451的输出(A1)为高，第三延迟元件452的输出(A2)为低，并且以此类推直到第九延迟元件458的输出(A8)为低。而在第二延迟链412中，第一延迟元件470的输出(B0)为高，第二延迟元件471的输出(B1)为低，第三延迟元件472的输出(B2)为高，并且以此类推直到第九延迟元件478的输出(B8)为高。
延迟元件上的静态电压趋向于使延迟元件老化，以使得到已老化状态的转变被减缓。例如，第一延迟元件450的输出(A0)在老化期间为低，并且该输出上的下降转变将通过老化效应被减缓。类似地，第二延迟元件451的输出(A1)在老化期间为高，并且该输出上的上升转变将通过老化效应被减缓。由于上升和下降转变逐延迟元件进行交替并且受到老化影响的转变同样逐延迟元件进行交替，因此整个延迟链针对延迟链的输入上的相同转变受到老化的影响。第一延迟链411针对其输入上的上升转变被老化减缓。类似地，第二延迟链412针对其输入上的下降转变被老化减缓。
在已老化振荡状态中，老化传感器控制模块425控制第一和第二控制信号，以使得延迟链以包括第一延迟链411中针对其输入上的上升转变的延迟以及第二延迟链中针对其输入上的下降转变的延迟的时间段来进行振荡。在已老化振荡状态中的操作在图7的波形图中被解说。在波形的开头，运行控制输入RUN为低，并且延迟链处于老化状态，其中第一延迟链的输入(AIN)为高而第二延迟链的输入(BIN)为低。
在时间701，运行控制输入切换为高，并且MIN/MAX控制输入为高，以使得老化传感器进入已老化振荡状态。第一控制信号(INITA)切换为高，以使得复用器440切换并且第一延迟链411的输入(AIN)切换为低。第一延迟链411的输入上的下降转变传播通过延迟链并且通过复用器441抵达AOUT，AOUT在时间702下降。此时，来自老化传感器控制模块425的第一和第二控制信号两者均为低，以使得AOUT被选择并且两个延迟链的输入上升(AOUT的下降由复用器440和460进行反相)。
延迟链的输入上的上升转变并发地传播通过两个延迟链。第一延迟链411中针对其输入上的上升转变的延迟被老化减缓。第二延迟链412中针对其输入上的上升转变的延迟未被老化减缓。在时间703，第二延迟链412的输入上的上升传播直到其输出，并且在时间704，第一延迟链411的输入上的上升传播直到其输出。时间704与时间703之差就是老化效应。在图7中，延迟差被夸大以清楚地解说该效应。
在时间703之前，来自老化传感器控制模块425的第一和第二控制信号被设置成使得复用器440和复用器460选择AOUT(来自针对上升输入受到老化影响的延迟链)。因而，在时间704之后，两个延迟链的输入下降(AOUT的上升由复用器440和复用器460进行反相)。
延迟链的输入上的上升转变并发地传播通过两个延迟链。第一延迟链411中针对其输入上的下降转变的延迟未被老化减缓。第二延迟链412中针对其输入上的下降转变的延迟被老化减缓。在时间705，第一延迟链411的输入上的下降传播直至其输出，并且在时间706，第二延迟链412的输入上的下降传播直至其输出。时间706与时间705之差就是老化效应。
在时间705之前，来自老化传感器控制模块425的第一和第二控制信号被设置成使得复用器440和复用器460选择BOUT(来自针对下降输入受到老化影响的延迟链)。因而，两个延迟链的输入上升，并且延迟链的一次振荡完成。信号变换序列接着如所描述的从时间702开始重复。
在时间709，运行控制输入切换为低，并且老化传感器切换回老化状态。图7中的已老化振荡状态仅持续若干次振荡，但在集成电路中，已老化振荡状态可以持续例如数百或数千次振荡。
老化传感器控制模块425可以使用来自延迟链中点的信号对其对复用器440和复用器460的控制信号进行时间转变。例如，每一延迟链中的第四延迟元件的输出(A3、B3)可以在逻辑上被与非(NAND)以产生时钟输出CLKOUT。时钟输出接着可以被用于生成控制信号(INITA、INITB)。
在已老化振荡状态(从时间701到时间709)中，时钟输出的时间段将第一延迟链中针对其输入上的上升转变的延迟与第二延迟链中针对其输入上的下降转变的延迟进行组合。这些情形中的每一者通过老化被减缓，以使得振荡频率可被用于测量已经发生的老化的量。
在未老化振荡状态中，老化传感器控制模块425控制第一和第二控制信号，以使得延迟链以包括第一延迟链411中针对其输入上的下降转变的延迟以及第二延迟链中针对其输入上的上升转变的延迟的时间段来进行振荡。未老化振荡状态中的操作在图8的波形图中被解说。在波形的开头，运行控制输入RUN为低，并且延迟链处于老化状态，其中第一延迟链的输入(AIN)为高而第二延迟链的输入(BIN)为低。
在时间801，运行信号切换为高，并且MIN/MAX控制信号为低，以使得老化传感器进入未老化振荡状态。第一控制信号(INITA)切换为低，以使得复用器440切换并且第一延迟链411的输入(AIN)切换为低。第一延迟链411的输入上的下降转变传播通过延迟链并且通过复用器441抵达AOUT，AOUT在时间802下降。此时，来自老化传感器控制模块425的第一和第二控制信号两者均为低，以使得AOUT被选择并且两个延迟链的输入上升(AOUT的下降由复用器440和460进行反相)。
延迟链的输入上的上升转变并发地传播通过两个延迟链。第一延迟链411中针对其输入上的上升转变的延迟被老化减缓。第二延迟链412中针对其输入上的上升转变的延迟未被老化减缓。在时间803，第二延迟链412的输入上的上升传播直至其输出，并且在时间804，第一延迟链411的输入上的上升传播直至其输出。时间804与时间803之差就是老化效应。在图8中，延迟差被夸大以清楚地解说该效应。
在时间803之前，来自老化传感器控制模块425的控制信号被设置成使得复用器440和复用器460选择BOUT(来自未针对上升输入受到老化影响的延迟链)。因而，在时间803之后，两个延迟链的输入下降(AOUT的上升由复用器440和复用器460进行反相)。
延迟链的输入上的上升转变并发地传播通过两个延迟线。第一延迟链411中针对其输入上的下降转变的延迟未被老化减缓。第二延迟链412中针对其输入上的下降转变的延迟被老化减缓。在时间805，第一延迟链411的输入上的下降传播直至其输出，并且在时间806，第二延迟链412的输入上的下降传播直至其输出。时间806与时间805之差就是老化效应。
在时间805之前，来自老化传感器控制模块425的控制信号被设置成使得复用器440和复用器460选择AOUT(来自未针对下降输入受到老化影响的延迟链)。因而，两个延迟链的输入上升，并且延迟链的一次振荡完成。信号变换序列接着如所描述的从时间802开始重复。
在时间809，运行控制输入切换为低，并且老化传感器切换回老化状态。图8中的未老化振荡状态仅持续若干次振荡，但在集成电路中，已老化振荡状态可以持续例如数百或数千次振荡。
老化传感器控制模块425可以使用如根据已老化振荡状态所描述的来自延迟链中点的信号对其对复用器440和复用器460的控制信号进行时间转变。
在未老化振荡状态(从时间801到时间809)中，时钟输出的时间段将第一延迟链中针对其输入上的下降转变的延迟与第二延迟链中针对其输入上的上升转变的延迟进行组合。这些情形中的每一者未被老化减缓，以使得振荡频率可被用于指示已经发生的老化的量。在一些情形中，老化的效应可以增大未老化振荡状态中的振荡频率。
图5是根据本文所公开的实施例的延迟元件的示意图。延迟元件可被用于实现图4的老化传感器的延迟链中的延迟元件。图5的延迟元件接收输入(IN)并且产生经反相的输出(OUT)。
延迟元件是包括三个p沟道晶体管511、512、513的反相器，这三个p沟道晶体管511、512、513的源极和漏极被串联连接在供电电压与输出之间。p沟道晶体管511、512、513的栅极连接到输入。延迟元件包括三个n沟道晶体管521、522、523，这三个n沟道晶体管521、522、523的源极和漏极被串联连接在接地参考与输出之间。n沟道晶体管521、522、523的栅极连接到输入。对晶体管的串联使用可以增加延迟元件的延迟，以使得老化传感器中的延迟链可具有较少的级。例如，取决于感兴趣的特定老化效应，也可使用许多其它类型的延迟元件。
图6是根据本文所公开的实施例的老化传感器控制模块的示意图。老化传感器控制模块可被用于实现图4的老化传感器的老化传感器控制模块425。图6中解说的电路是示例性的，并且可以用其它方式来实现相同或相似的功能。
老化传感器控制模块使用NAND门611和缓冲器615来从延迟链中点(A3、B3)和运行控制输入(RUN)产生时钟输出。NAND门631和NAND门632形成设置-重置锁存器，该锁存器在运行控制输入为低时被初始化并且在时钟输出上升时被翻转。NAND门631的输出将为低，同时运行控制输入为低(在老化状态中)并且随后将在时钟输出的第一个下降沿之际转变为高。
异或门621被用于基于时钟输出与由MIN/MAX控制输入所确定的控制信号(INITA、INITB)的极性来翻转控制信号(INITA、INITB)。控制信号上的转变开始(在运行控制信号的上升之后)由NAND门622启用。第一控制信号(INITA)由NAND门641缓冲，NAND门641还控制老化状态期间(当运行控制输入为低时)第一控制信号的值。第二控制信号(INITB)由反相器642缓冲。
图9是根据本文所公开的实施例的用于动态去老化的过程的流程图。该过程可以由例如图1的电子系统中的核心功率缩减控制器模块111来执行。
该过程使用老化传感器，例如，图4的老化传感器。已老化振荡状态中的振荡频率(F已老化)和未老化振荡状态中的振荡频率(F未老化)被测量并且被用于对相关联电路的操作去老化(补偿老化)。传感器可以被简略称为环形振荡器或RO。该过程使用由老化传感器所测得的老化以及操作电路的老化之间所确定的关系，以使得老化传感器中测得的老化可被用于补偿操作电路的老化。该过程将针对一个域(具有共同供电电压的操作电路模块)更详细地描述，但应理解，该过程可用于能够各自以多个频率操作的多个域。
老化传感器测得的老化与操作电路的老化之间的关系可以通过实际集成电路的表征测试来确定。例如，集成电路可以在各个温度、频率和电压处操作，而老化传感器的性能以及集成电路的操作模块的性能随着时间被测量。
在动态去老化过程或在该过程的描述中使用的概念和变量在下文中定义。
老化RO降级(ARD)反映了由于老化传感器中的环形振荡器的老化而导致的降级。ARD将传感器老化表达为因老化引起的传感器振荡频率中的百分比变化。在一实施例中，ARD＝(F未老化–F已老化)/F未老化+AED(以百分比计)。F未老化是老化传感器在未老化振荡状态中的频率，它对晶体管老化不敏感；F已老化是老化传感器在已老化振荡状态中的频率，它对老化敏感并且将会随着晶体管降级而逐渐减缓。因此，ARD将随着晶体管老化而逐渐增加。对于具有多个老化传感器的域，ARD是来自该域中所有老化传感器的最大测量值。ARD应当>＝0。这可以使用AED以使负值偏移来达成。替换地或附加地，该过程可以将负ARD值设为零。ARD可以是电压相关的：ARD一般随着测量电压降低而增加。
老化误差分布(AED)指示在时间0(老化之前)ARD测量中的系统性随机变动。理想地，ARD(在时间＝0)应当为0，但ARD可以是具有以0为中心的分布的小随机值。因为ARD是来自域中所有老化传感器的最大测得值，所以很有可能ARD(在时间＝0)>＝0而不是为负。在时间0，ARD>＝0是好的，但如果在时间0，ARD<0，则AED被用于保护频带ARD。如果在时间＝0的产品表征期间，域的ARD为负，则其最差情形下的绝对值将设置AED值。
老化缩放比(ASR)指示传感器老化与相关联域中的操作电路的老化之间的关系。操作电路的老化可以被表达为那些电路的最大工作频率(Fmax)的改变。该过程可以设置ASR＝Fmax降级/ARD。Fmax降级是域中的电路针对特定状况的最大工作频率的改变量。单元级ASR值可以从产品高温工作寿命(HTOL)测试单元收集，其中最差读出值(在HTOL测试中作出的多个读出值之中)被用作给定域中的电路的ASR值。一个ASR值可以从产品HTOL测试期间的多次读出来确定。替换地，例如降级表中的多个ASR值可以被使用。
电压到频率缩放因子指示操作电路的电压与最大工作频率之间的关系。电压到频率缩放因子可以被表达为Fmax百分比电压(VPF)，其指示在域中递送1％的Fmax增加所需的电压增加的量。VPF可以根据产品表征来确定。针对给定域测得的最高VPF值应当被使用。VPF可以是电压相关的。电压可以被划分到具有所使用的多个VPF值或用于所有电压的最高VPF值的范围中。
老化保护频带(AGB)是补偿晶体管降级以维护域的电路的Fmax所需的电压增加的量。该过程可以设置AGB＝VPF*ASR*ARD。AGB可以在每一次ARD测量之后被更新。AGB可以是电压相关的。该过程可以使用不同电压范围的多个AGB值或者可以缩放一个AGB值以供在其它电压处使用。
老化目标附加(ATA)是从AGB转换的值，该过程可以使用ATA来更新指示相关联的操作模块要以各个频率操作需要什么性能传感器测量值的系数表。这一转换将AGB值(其指示电压中的老化补偿的量)映射到目标性能传感器值。这一映射可以使用例如供电电压与从集成电路表征获得的性能传感器测量之间的关系。ATA值更新系数表值以补偿老化降级。例如，指示相关联的操作模式要以特定频率操作所需的特定性能传感器测量值的系数表值可以被增加。在不使用上述系数表的系统中，ATA值的转换可以被略去，或者由适于该系统的其它计算来取代。
图9的过程解说了可如何使用以上的去老化信息来操作集成电路。为了清楚说明，该过程针对单个域来进行描述，但应当理解该过程可用于多个域的去老化。
在框910中，用安全电压和频率来初始化集成电路。电压和频率的这一组合具有用于集成电路在所有预期状况下的可靠操作的足够保护频带。预期状况可包括集成电路被指定操作的所有状况。安全电压和频率允许针对最差情形老化的集成电路的可靠操作。
在框920中，该过程使用系数表中的初始值来启用集成电路中的动态电压和频率缩放。系数表包含关于各个工作频率的目标性能传感器测量值。动态电压和频率缩放操作的一个示例包括，测量性能以获得性能传感器测量，在纠正表中查找当前工作频率以获得对应的目标性能传感器测量值，以及基于性能传感器测量的相对值与目标值有条件地调整电压。如果例如性能传感器测量小于目标值，则电压可以被提升以增加电路速度。系数表中的初始值包括针对集成电路的寿命结束(EOL)老化的足够的保护频带。初始值可以由集成电路的表征来确定。寿命结束老化的保护频带可以通过使用初始ATA值而受到影响。该过程接着继续基于感测到的老化来执行去老化。
在框930中，该过程测量集成电路的老化。框930可包括根据ARD＝(F未老化–F已老化)/F未老化+AED来测量ARD。在一实施例中，F已老化是在F未老化之前测量的。这可以避免或最小化当老化传感器振荡以执行测量时可能发生的老化的相反效应。该过程可以随后根据AGB＝VPF*ASR*ARD来计算AGB。AGB在正常(非待机)模式中被计算。该过程接着可以计算ATA以替换初始(或当前)ATA。在一实施例中，该过程将ATA的量限于最大寿命结束值，它可以通过集成电路的表征来确定。在各个实施例中，ARD可以在固定电压或在与老化传感器相关联的当前使用的工作电压处测量。
在框940中，该过程基于在框930中感测到的老化来更新系数表。一过程可以针对一个频率、所有频率、或一频率范围来更新系数表。替换地，该过程可以在启用动态电压和频率缩放之前更新系数表。在另一替换方案中，针对初始化工作频率更新系数表，启用动态电压和频率缩放，并且接着更新全部系数表。
在框950中，集成电路在来自框940的经更新的系数表下使用动态电压和频率缩放来操作。
周期性地，该过程返回到框930和940以进一步针对老化效应更新系数表。该过程可以基于计时器的期满来更新系数表。更新的时间段可以是例如1分钟、10分钟或按小时计。更新之间的时间段可以随着时间而改变，例如随着集成电路老化而越来越不频繁地更新。附加地或替换地，该过程可以基于集成电路或集成电路的工作模块的操作模式的改变来更新系数表。例如，在集成电路从工作模式切换到待机模式或者相反时，系数表可以被更新。
例如，用于动态去老化的过程可通过添加、省略、重排序或更改框来修改。例如，该过程可以通过调整时钟频率(或其它性能参数)来去老化。在此类实施例中，该过程可以使用电压到频率缩放因子来略去计算。另外，诸框可并发地执行。
尽管本发明的各实施例在上文针对特定实施例来描述，但本发明的许多变型是可能的。例如，各个组件的数目可以被增加或减少。所述系统和方法可以取决于集成电路中最重要的特定老化效应而被修改。老化传感器可以根据集成电路的具体制造技术来定制。集成电路可以包含多个老化传感器以测量多个老化效应。另外，各实施例的特征可以在与以上描述的不同的组合中进行组合。
本领域技术人员将领会结合本文公开的实施例所描述各种示例性框和模块能以各种形式实现。一些框和模块已经在上文以其功能性的形式作了一般化描述。此类功能性如何被实现取决于加诸于整体系统上设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。另外，对一个模块或框内的功能的分组是为了便于描述。具体功能可以从一个模块或框中移动，或者跨各个模块或框分布而不背离本发明。
结合本文所公开的实施例描述的各种解说性逻辑框以及模块可用设计成执行本文中描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，处理器可以是任何处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。
结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或这两者的组合来实现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或任何其它形式的存储介质中。示例性存储介质可被耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。
提供前面对所公开的实施例的描述是为了使本领域任何技术人员皆能制作或使用本发明。对这些实施例的各种修改对本领域技术人员来说将是显而易见的，且本文所描述的一般原理可被应用于其它实施例而不背离本发明的精神或范围。因此，应理解本文给出的描述和附图表示当前优选实施例并且代表本发明所广泛地构想的主题。将进一步理解本发明的范围完全涵盖可对本领域技术人员显而易见的其他实施例，并且本发明的范围相应地除了所附权利要求之外不受任何限制。

Claims (30)

1.一种用于感测集成电路的老化的电路，包括：
具有第一输入和第一输出的第一延迟链；
具有第二输入和第二输出的第二延迟链；以及
控制模块，其被配置成将第一延迟链和第二延迟链置于老化状态、已老化振荡状态、或未老化振荡状态中。
2.如权利要求1所述的电路，其特征在于，第一延迟链包括耦合在第一输入与第一输出之间的第一延迟元件链，而第二延迟链包括耦合在第二输入与第二输出之间的第二延迟元件链。
3.如权利要求2所述的电路，其特征在于，所述延迟元件中的每一者包括反相器。
4.如权利要求3所述的电路，其特征在于，每一反相器包括串联的多个p沟道晶体管以及串联的多个n沟道晶体管。
5.如权利要求1所述的电路，其特征在于，所述老化状态包括将工作电压供应到第一延迟链和第二延迟链。
6.如权利要求5所述的电路，其特征在于，所述老化状态进一步包括将第一逻辑值供应到第一输入以及将第二逻辑值供应到第二输入，其中第一逻辑值是第二逻辑值的补。
7.如权利要求6所述的电路，其特征在于，所述已老化振荡状态包括将第一延迟链和第二延迟链耦合以按照被老化减缓的频率进行振荡。
8.如权利要求7所述的电路，其特征在于，所述未老化振荡状态包括将第一延迟链和第二延迟链耦合以按照未被老化减缓的频率进行振荡。
9.如权利要求7所述的电路，其特征在于，所述已老化振荡状态包括在第一输出与第二输出之间进行选择，并且将所选信号耦合到第一输入和第二输入，其中第一输出在第一输入转变为第一逻辑值之后被选择并且第二输出在第二输入转变为第二逻辑值之后被选择。
10.如权利要求7所述的电路，其特征在于，所述未老化振荡状态包括在第一输出与第二输出之间进行选择，并且将所选信号耦合到第一输入和第二输入，其中第一输出在第一输入转变为第二逻辑值之后被选择并且第二输出在第二输入转变为第一逻辑值之后被选择。
11.一种用于对集成电路去老化的方法，所述方法包括：
用安全电压和频率来初始化所述集成电路的操作；
使用系数表中的初始值来启用所述集成电路的动态电压和频率缩放，所述系数表包含针对多个工作频率的目标性能传感器测量值；
感测所述集成电路的老化；
基于感测到的老化来更新所述系数表；以及
使用经更新的系数表来继续动态电压和频率缩放。
12.如权利要求11所述的方法，其特征在于，感测所述集成电路的老化包括：测量被老化减缓的环形振荡器的频率以及测量未被老化减缓的环形振荡器的频率。
13.如权利要求11所述的方法，其特征在于，基于感测到的老化来更新所述系数表包括：将感测到的老化乘以老化缩放比以及电压到频率缩放因子以确定老化保护频带，所述老化缩放比指示传感器老化与操作电路的老化之间的关系，所述电压到频率缩放因子指示所述操作电路的电压与最大工作频率之间的关系。
14.如权利要求13所述的方法，其特征在于，基于感测到的老化来更新所述系数表使用被表达为由于老化导致的传感器振荡频率中的百分比变化的感测到的老化。
15.如权利要求14所述的方法，其特征在于，感测所述集成电路的老化包括测量多个老化传感器，并且其中所述由于老化导致的传感器振荡频率中的百分比改变包括指示所述多个老化传感器的测量中的系统性随机变动的老化误差分布。
16.如权利要求13所述的方法，其特征在于，基于感测到的老化来更新所述系数表进一步包括：使用供电电压与性能传感器测量之间的关系将所述老化保护频带映射到所述系数表中的值。
17.如权利要求11所述的方法，其特征在于，进一步包括：
周期性地感测所述集成电路的老化；
基于周期性地感测到的老化来进一步更新所述系数表；以及
使用经进一步更新的系数表来继续动态电压和频率缩放。
18.如权利要求11所述的方法，其特征在于，所述安全电压和频率允许针对最差情形老化的所述集成电路的可靠操作。
19.一种集成电路，包括：
老化传感器，其被配置成感测所述集成电路中的电路系统的老化，其中所述老化传感器使用相同电路来测量已老化和未老化状况中的电路速度；以及
核心功率缩减控制器模块，其被配置成控制所述集成电路中使用的供电电压，其中所述供电电压至少部分地基于所述老化传感器感测到的老化。
20.如权利要求19所述的集成电路，其特征在于，所述老化传感器包括：
具有第一输入和第一输出的第一延迟链；
具有第二输入和第二输出的第二延迟链；以及
控制模块，被配置成将第一延迟链和第二延迟链置于老化状态、已老化振荡状态、或未老化振荡状态中。
21.如权利要求20所述的集成电路，其特征在于：
所述老化状态包括将工作电压供应到第一延迟链和第二延迟链，以及将第一逻辑值供应到第一输入并且将第二逻辑值供应到第二输入，其中第一逻辑值是第二逻辑值的补，
所述已老化振荡状态包括将第一延迟链和第二延迟链耦合以按照被老化减缓的频率进行振荡，以及
所述未老化振荡状态包括将第一延迟链和第二延迟链耦合以按照未被老化减缓的频率进行振荡。
22.如权利要求19所述的集成电路，其特征在于，所述核心功率缩减控制器模块被进一步配置成
用安全电压和频率来初始化所述集成电路的操作；
使用系数表中的初始值来启用所述集成电路的动态电压和频率缩放，所述系数表包含针对多个工作频率的目标性能传感器测量值；
使用所述老化传感器来感测所述集成电路的老化；
基于感测到的老化来更新所述系数表；以及
使用经更新的系数表来继续动态电压和频率缩放。
23.如权利要求22所述的集成电路，其特征在于，所述核心功率缩减控制器模块被配置成通过以下操作来基于感测到的老化来更新所述系数表：将感测到的老化乘以老化缩放比以及电压到频率缩放因子以确定老化保护频带，所述老化缩放比指示传感器老化与操作电路的老化之间的关系，所述电压到频率缩放因子指示操作电路的电压与最大工作频率之间的关系。
24.如权利要求23所述的集成电路，其特征在于，基于感测到的老化来更新所述系数表使用被表达为由于老化导致的传感器振荡频率中的百分比变化的感测到的老化，其中感测所述集成电路的老化包括测量多个老化传感器，并且其中所述由于老化导致的传感器振荡频率中的百分比改变包括指示所述多个老化传感器的测量中的系统性随机变动的老化误差分布。
25.一种集成电路，包括：
用于感测所述集成电路中的电路系统的老化的装置，其使用相同电路来测量已老化和未老化状况中的电路速度；以及
用于对所述集成电路去老化的装置，其被配置成控制所述集成电路中使用的供电电压，其中所述供电电压至少部分地基于所述集成电路感测到的老化。
26.如权利要求25所述的集成电路，其特征在于，所述用于感测老化的装置包括：
具有第一输入和第一输出的第一延迟链；
具有第二输入和第二输出的第二延迟链；以及
控制模块，被配置成将第一延迟链和第二延迟链置于老化状态、已老化振荡状态、或未老化振荡状态中。
27.如权利要求26所述的集成电路，其特征在于：
所述老化状态包括将工作电压供应到第一延迟链和第二延迟链，以及将第一逻辑值供应到第一输入并且将第二逻辑值供应到第二输入，其中第一逻辑值是第二逻辑值的补，
所述已老化振荡状态包括将第一延迟链和第二延迟链耦合以按照被老化减缓的频率进行振荡，以及
所述未老化振荡状态包括将第一延迟链和第二延迟链耦合以按照未被老化减缓的频率进行振荡。
28.如权利要求25所述的集成电路，其特征在于，所述用于去老化的装置被进一步配置成：
用安全电压和频率来初始化所述集成电路的操作；
使用系数表中的初始值来启用所述集成电路的动态电压和频率缩放，所述系数表包含针对多个工作频率的目标性能传感器测量值；
使用所述用于所述感测老化的装置来感测所述集成电路的老化；
基于感测到的老化来更新所述系数表；以及
使用经更新的系数表来继续动态电压和频率缩放。
29.如权利要求28所述的集成电路，其特征在于，所述用于去老化的装置被配置成通过以下操作来基于感测到的老化来更新所述系数表：将感测到的老化乘以老化缩放比以及电压到频率缩放因子以确定老化保护频带，所述老化缩放比指示传感器老化与操作电路的老化之间的关系，所述电压到频率缩放因子指示操作电路的电压与最大工作频率之间的关系。
30.如权利要求29所述的集成电路，其特征在于，基于感测到的老化来更新所述系数表使用被表达为由于老化导致的传感器振荡频率中的百分比变化的感测到的老化，其中感测所述集成电路的老化包括测量多个老化传感器，并且其中由于老化导致的传感器振荡频率中的百分比改变包括指示所述多个老化传感器的测量中的系统性随机变动的老化误差分布。
CN201580017723.5A 2014-04-01 2015-03-04 集成电路动态去老化 Expired - Fee Related CN106133536B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461973765P 2014-04-01 2014-04-01
US61/973,765 2014-04-01
US14/507,679 US20150277393A1 (en) 2014-04-01 2014-10-06 Integrated circuit dynamic de-aging
US14/507,679 2014-10-06
PCT/US2015/018785 WO2015153048A1 (en) 2014-04-01 2015-03-04 Integrated circuit dynamic de-aging

Publications (2)

Publication Number Publication Date
CN106133536A true CN106133536A (zh) 2016-11-16
CN106133536B CN106133536B (zh) 2019-09-13

Family

ID=54190208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580017723.5A Expired - Fee Related CN106133536B (zh) 2014-04-01 2015-03-04 集成电路动态去老化

Country Status (6)

Country Link
US (1) US20150277393A1 (zh)
EP (1) EP3127239B1 (zh)
JP (1) JP2017517873A (zh)
KR (1) KR20160140667A (zh)
CN (1) CN106133536B (zh)
WO (1) WO2015153048A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106569120A (zh) * 2016-10-26 2017-04-19 宁波大学 一种对温度不敏感的检测集成电路老化状态传感器
CN108627760A (zh) * 2018-05-15 2018-10-09 中国空间技术研究院 一种fpga芯片自激励变频动态老炼电路
CN109856525A (zh) * 2018-11-07 2019-06-07 宁波大学 一种基于查找表的电路老化检测传感器
CN112444732A (zh) * 2020-11-10 2021-03-05 海光信息技术股份有限公司 一种芯片老化状态监测电路、方法、芯片及服务器
CN112698181A (zh) * 2020-12-07 2021-04-23 电子科技大学 一种状态可配置的原位老化传感器系统
WO2022156156A1 (zh) * 2021-01-19 2022-07-28 长鑫存储技术有限公司 保护电路和存储器
US11935579B2 (en) 2021-01-19 2024-03-19 Changxin Memory Technologies, Inc. Protection circuit and memory

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9465373B2 (en) * 2013-09-17 2016-10-11 International Business Machines Corporation Dynamic adjustment of operational parameters to compensate for sensor based measurements of circuit degradation
US9780793B2 (en) 2016-01-06 2017-10-03 Altera Corporation Methods and apparatuses for offsetting aging in pass transistors
US10128248B1 (en) * 2017-07-14 2018-11-13 Intel Corporation Aging tolerant apparatus
US10666242B1 (en) * 2017-10-05 2020-05-26 Cadence Design Systems, Inc. Circuits and methods for reducing asymmetric aging effects of devices
US11545987B1 (en) * 2018-12-12 2023-01-03 Marvell Asia Pte, Ltd. Traversing a variable delay line in a deterministic number of clock cycles
US11402413B1 (en) 2018-12-12 2022-08-02 Marvell Asia Pte, Ltd. Droop detection and mitigation
US11545981B1 (en) 2018-12-31 2023-01-03 Marvell Asia Pte, Ltd. DLL-based clocking architecture with programmable delay at phase detector inputs
CN109766233B (zh) * 2019-03-08 2023-04-07 江南大学 一种感知处理器nbti效应延时的检测电路及其方法
FR3107983B1 (fr) * 2020-03-05 2022-05-27 St Microelectronics Sa Dispositif de surveillance d'un circuit digital
US11462294B2 (en) 2020-12-14 2022-10-04 Advanced Micro Devices, Inc. Mission mode Vmin prediction and calibration
US11927612B1 (en) 2022-04-07 2024-03-12 Marvell Asia Pte Ltd Digital droop detector

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1608342A (zh) * 2001-11-02 2005-04-20 摩托罗拉公司 级联的延迟锁定环路
CN1610835A (zh) * 2001-07-02 2005-04-27 英特尔公司 改进的集成电路老化方法和设备
US6903564B1 (en) * 2003-11-12 2005-06-07 Transmeta Corporation Device aging determination circuit
US20050134394A1 (en) * 2003-12-23 2005-06-23 Liu Jonathan H. On-chip transistor degradation monitoring
US20060223201A1 (en) * 2005-03-31 2006-10-05 Liu Jonathan H Body bias compensation for aged transistors
CN101027766A (zh) * 2004-09-02 2007-08-29 松下电器产业株式会社 半导体集成电路器件及其检测方法、半导体晶片、以及老化检测设备
WO2010038330A1 (ja) * 2008-09-30 2010-04-08 パナソニック株式会社 半導体集積回路および電子機器
US20110102064A1 (en) * 2009-10-30 2011-05-05 Date Jan Willem Noorlag Electronic Age Detection Circuit
US20110173432A1 (en) * 2010-01-08 2011-07-14 International Business Machines Corporation Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126365B2 (en) * 2002-04-16 2006-10-24 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
JP2011196855A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体集積回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610835A (zh) * 2001-07-02 2005-04-27 英特尔公司 改进的集成电路老化方法和设备
CN1608342A (zh) * 2001-11-02 2005-04-20 摩托罗拉公司 级联的延迟锁定环路
US6903564B1 (en) * 2003-11-12 2005-06-07 Transmeta Corporation Device aging determination circuit
US20050134394A1 (en) * 2003-12-23 2005-06-23 Liu Jonathan H. On-chip transistor degradation monitoring
CN101027766A (zh) * 2004-09-02 2007-08-29 松下电器产业株式会社 半导体集成电路器件及其检测方法、半导体晶片、以及老化检测设备
US20060223201A1 (en) * 2005-03-31 2006-10-05 Liu Jonathan H Body bias compensation for aged transistors
WO2010038330A1 (ja) * 2008-09-30 2010-04-08 パナソニック株式会社 半導体集積回路および電子機器
US20110102064A1 (en) * 2009-10-30 2011-05-05 Date Jan Willem Noorlag Electronic Age Detection Circuit
US20110173432A1 (en) * 2010-01-08 2011-07-14 International Business Machines Corporation Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106569120A (zh) * 2016-10-26 2017-04-19 宁波大学 一种对温度不敏感的检测集成电路老化状态传感器
CN108627760A (zh) * 2018-05-15 2018-10-09 中国空间技术研究院 一种fpga芯片自激励变频动态老炼电路
CN108627760B (zh) * 2018-05-15 2020-07-14 中国空间技术研究院 一种fpga芯片自激励变频动态老炼电路
CN109856525A (zh) * 2018-11-07 2019-06-07 宁波大学 一种基于查找表的电路老化检测传感器
CN112444732A (zh) * 2020-11-10 2021-03-05 海光信息技术股份有限公司 一种芯片老化状态监测电路、方法、芯片及服务器
CN112444732B (zh) * 2020-11-10 2023-05-05 海光信息技术股份有限公司 一种芯片老化状态监测电路、方法、芯片及服务器
CN112698181A (zh) * 2020-12-07 2021-04-23 电子科技大学 一种状态可配置的原位老化传感器系统
WO2022156156A1 (zh) * 2021-01-19 2022-07-28 长鑫存储技术有限公司 保护电路和存储器
US11935579B2 (en) 2021-01-19 2024-03-19 Changxin Memory Technologies, Inc. Protection circuit and memory

Also Published As

Publication number Publication date
EP3127239B1 (en) 2018-12-05
JP2017517873A (ja) 2017-06-29
CN106133536B (zh) 2019-09-13
KR20160140667A (ko) 2016-12-07
US20150277393A1 (en) 2015-10-01
WO2015153048A1 (en) 2015-10-08
EP3127239A1 (en) 2017-02-08

Similar Documents

Publication Publication Date Title
CN106133536A (zh) 集成电路动态去老化
JP6168301B2 (ja) 劣化状態推定方法
US7282937B2 (en) On-chip frequency degradation compensation
US9714966B2 (en) Circuit aging sensor
US9483068B2 (en) Estimating and monitoring the effects of transistor aging
US10222425B2 (en) Battery control IC and control method therefore
CN102084262A (zh) 电池状态监视装置
WO2013048398A1 (en) Self-contained, path-level aging monitor apparatus and method
TWI581575B (zh) 振盪器之自動修整方法及使用該方法之半導體裝置
CN102780452B (zh) 温度补偿型振荡器、电子设备
US10746797B1 (en) Dynamically protective scan data control
CN105008936B (zh) 低功率及动态分压器和监视电路
WO2021073690A3 (de) Verfahren und vorrichtung zur bestimmung des ladezustandes und des gesundheitszustandes einer aufladbaren batterie
CN104076863B (zh) 一种时钟切换装置
CN106849620A (zh) 电压调整方法、控制器和芯片
US10461721B2 (en) Semiconductor apparatus, degradation value determination system and processing system
EP3262759B1 (en) Power-up system comprising a voltage comparator
CN100483424C (zh) 用于确定电源噪声的方法和电路布置
JP5190767B2 (ja) モニタ回路およびリソース制御方法
CN108027403B (zh) 集成电路以及用于补偿集成电路中的电路老化的方法
US20230384357A1 (en) On-chip capacitance measurement method and apparatus
Barsukov et al. Battery Capacity Monitoring Accuracy and Implementation
JP5347460B2 (ja) 二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法
CN106385258B (zh) 提高单片机的模数转换精度的方法及装置
US20070188212A1 (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190913

Termination date: 20210304

CF01 Termination of patent right due to non-payment of annual fee