CN1731581A - 增强响应ic中信号的光发射的设备、系统和方法 - Google Patents

Abstract

本发明揭示用来利用如皮秒成像电路分析(PICA)增强响应集成电路(IC)内信号的光子发射以便观察信号状态的方法和设备。实施例中将置标连结到感兴趣的信号，并跨该置标施加电压以增强响应感兴趣的信号的光子发射。该电压大于可操作电路电压，Vdd，从而增强光子发射的强度和能量。因此，光子发射更能与噪声区分开来。在很多实施例中，置标包括晶体管，且在几个实施例中，该置标包括启用装置以便启用和禁用置标的光子发射。而且，PICA检测器可捕获置标的光子发射并处理光子以产生时间迹线。

Description

增强响应IC中信号的 光发射的设备、系统和方法

技术领域

本发明涉及电路领域。更具体地，本发明涉及增强响应信号的光子发射以增强用于电路分析的信号的可观察性的方法和设备。

背景技术

通常，集成电路(IC)设计者和制造商测量工作中的IC内部电压和电流以分析和修复操作故障。具体地，当原型IC性能没有达到规范或IC由于故障而返回工厂，工程师测试故障IC以确定故障原因并采取校正措施以在以后制造的IC中避免问题。这涉及两种传统探测技术：用外部物理探针接触(access)暴露的导体和用聚焦的电子束探测。两种技术都要求接触IC金属化层中的导体。早期IC几乎没有金属化层，而在当代设计中8个金属化层是常见的。作为结果，典型的技术要求侵入性和破坏性工艺以提供对导体的接触，这就得冒削弱测量精度的危险。

为了避免这些问题，开发出一种光学探测技术以非侵入性测量和调试IC的电气活动。该技术通常被称为皮秒成像电路分析(PICA)。PICA捕获由穿过高电压和低电压之间电场的载流子产生的光子发射。光子发射的强度和电流成线性关系。更特别地，场效应晶体管的沟道的末端，如漏极和源极之间的电压差迫使沟道中的载流子受到加速力，其增加载流子的动能。大多数载流子彼此碰撞，在到达沟道的另一端时显著降低载流子的动能。然而，在跨过沟道时遭遇很小阻抗的载流子可获得动能，该动能超过诸如硅的沟道的带隙能量。作为结果，载流子可释放能逸出IC的光子。

当前IC设计中的几种趋势降低PICA的可预测的寿命。当前IC设计通常实现互补金属氧化物半导体(CMOS)电路以降低IC的功率消耗。向CMOS发展的趋势降低传统IC中的电流。具体地，设计CMOS电路以仅在开关过程中汲取电流。因此，多数光子在CMOS电路的元件从一种状态切换到另一种状态时释放。

而且，设计者继续试图在增加IC速度的同时减少尺寸。趋势是减小IC的每个元件尺寸，这也要求可操作电路电压，Vdd，随IC设计逐代降低。问题是Vdd的降低减小了动能超过带隙能量的平均超过量，从而使得开关活动产生的光子发射与IC正常热活动的区分性减小，IC正常热活动通常被称为噪声。正常热活动包括，例如，漏电流。

设计用来检测光子发射的检测器可包括滤波器以除去噪声。然而，在IC工作过程中释放的相对少量的光子目前被不适当地用于精确的电路活动分析。因此，可能要求同一电路操作的多次重复以确定故障的IC的问题。在足够数据被记录以分析问题之前一个测试要20小时并不稀奇。

PICA检测器在灵敏度方面被提高，但检测高频信号能力有限。为了探测具有严格定时，如时钟的高频信号的状态，需要强光子发射以使捕获的图像可随时间精确区分。如PICA对集成电路调试的益处一样，低能量光子发射的问题使得这些益处难于实现。因此，测量集成电路电气活动并具有低电源电压的新非侵入性分析工具是需要的。

发明内容

上面指出的问题大部分都被用来增强响应工作的集成电路的信号的光子发射的方法和设备解决。一个实施例提供增强响应工作的集成电路的信号的光子发射的设备。该设备包括：操作集成电路的电路，其适于施加信号至半导体，其中该信号具有等于第一电源电压或低于第一电源电压的幅值；和晶体管。晶体管具有与第二电源电压耦合的沟道和与半导体耦合的栅极以加速载流子响应信号通过沟道。进一步，第二电源电压比第一电源电压大以通过载流子产生光子发射。

另一个实施例提供了一种非侵入性探测工作的集成电路内信号状态的系统。该系统包括具有适于施加信号至半导体的电路的集成电路。该信号的幅值为第一电源电压或低于电源电压。该系统也包括具有与第二电源电压耦合的沟道和与半导体耦合的栅极的晶体管，以响应信号状态的转换而导通电流。第二电源电压大于第一电源电压以经电流的载流子发生光子发射。进一步，该系统包括检测器以捕获光子发射并关联光子发射和时间索引(index)以监视晶体管的活动。这样的活动是信号状态的指示。

进一步的实施例提供一种增强响应集成电路中信号的光子发射的方法。该方法包括施加信号至晶体管的栅极。该信号具有为第一电源电压或低于第一电源电压的幅值以响应信号导通电流通过沟道。该方法也包括施加电场至晶体管的沟道。沟道末端之间的电压差大于集成电路的可工作电路电压以通过电流载流子产生光子发射。

附图说明

本发明的其它目的和优点将在参考附图研读下面的详细说明后而变得显然，图中相似的标号表示相似的元素。

图1绘出观察集成电路内信号状态从而发生增强的光子发射的系统的一个实施例发射；

图2绘出并入到集成电路(IC)中的置标(beacon)的实施例的电路图；

图3绘出定时图，其示出基于Vpica的电源的性质的在边缘灵敏(edge-sensitive)置标和水平灵敏(level-sensitive)置标之间的差异。

图4绘出基于IC中有缺陷的寄存器文件和正常寄存器文件的光子发射图1中成像器产生的直观表示的例子；

图5绘出堆叠的置标的实施例以监视多个输入信号的状态；和

图6绘出实施例的流程图，这些实施例增强IC对感兴趣信号的光子发射。

具体实施方式

引言

下面是附图中绘出的本发明实施例的详细的说明。这样详细绘出实施例以便清楚地传达本发明。所给出的细节的量不是为了局限实施例的预期的变化；相反，其意图是为了覆盖落在所附权利要求限定的本发明精神和范围内的所有改型，等同替换和其它方式。下面详细的说明的目的是为了使这样的实施例对本领域普通技术人员来说是显然的。

本发明揭示了利用如皮秒成像电路分析(PICA)为了信号状态的可观察性而增强响应集成电路(IC)内信号的光子发射的方法和设备。实施例将置标连结(attach)到感兴趣信号并跨置标施加电压以增强响应感兴趣信号的光子发射。该电压大于可工作电路电压，Vdd，以增强光子发射的强度和能量。因此，光子发射更能与噪声区分。

置标可包括，例如场效应晶体管，该场效应晶体管具有与携带信号的导体耦合的栅极和具有在PICA电源电压(Vpica)和低电路电压如电路的地之间耦合的沟道。Vpica是幅值大于信号的上下边界，或限(rail)的电压，且Vpica是为了增加施加到沟道中载流子的电场强度。载流子可以是用于N型沟道FET的电子和用于P型沟道FET的空穴。

在许多实施例中，置标包括启用装置以启用或禁用晶体管的光子发射。启用装置可以是，例如，另一种FET。进一步，启用装置是为了通过保持晶体管上的电压降在置标被启用时大于感兴趣信号的最大幅值使晶体管完善(compliment)。

在几个实施例中，PICA检测器可捕获置标的光子发射。检测器可处理光子以产生时间迹线，该时间迹线关联置标的晶体管活动和时间索引。因此，通过添加响应输入信号发射光子的置标晶体管，可检测并处理光子发射以形成时间迹线。而且，几个实施例收集来自IC的一个区域的多个光子发射并通过匹配光子发射图形和该区域内晶体管已知位置而识别置标位置。

详细说明

现参看附图，图1绘出测试下的装置(DUT)站100的实施例。DUT站100可以是半导体制造设施中适于测试在设施中制造的集成电路(IC)的功能性的几个测试站中的一个。更具体地说，当IC储存器(bin)被制造后，DUT站100的操作员可选择诸如IC 110的IC进行测试。如果IC 110适于倒装芯片(“flip-chip”)封装，操作员可平面化并抛光IC 110以降低背面衬底的厚度至，例如，50到200微米之间。降低背面衬底的厚度通常不能影响IC电路的操作，但有利地增加能够穿透背面衬底的光子发射的频率范围。操作员安装IC 110于DUT站100中，该站连接至IC 110、如Vdd 120和Vpica 122的电源电压、及测试图形产生器124。在测试图形产生器124施加测试矢量至IC 110时，检测器130监视来自IC 110的光子发射。基于IC 110的光子发射的强度和坐标，成像器140然后产生操作员可看到的荧光强度142。在其它实施例中，IC 110产生Vpica 122，其来自内部，如来自Vdd 120。

操作员可匹配光子发射的坐标和IC 110内结构的坐标，并确定该结构是否正常工作。具体地，操作员可通过IC 110的结构预期开关事件并对定时比较预期的开关事件和来自IC 110相应结构的光子发射强度。例如，如果操作员注意到IC 110内寄存器文件比其它的邻近的寄存器文件发射更长时间段的一定强度的光子，该寄存器文件可能有故障。而且，如果操作员在该储存器的一个以上的IC中检测到该问题，操作员可有利地采取正确的措施以防止在后面制造的各批IC中再产生该问题。

IC 110是在半导体，如处理器，状态机，或其它逻辑上构建的电路。IC 110包括执行逻辑和其它辅助电路的晶体管，如产生时钟信号的锁相环电路，重复时钟信号的局部电路，错误诊断电路，数据存储器等。IC 110也包括一个或多个置标，如置标112。置标是为了监视信号和提升响应该信号的光子发射强度。置标可策略性地位于IC 110内，以便在IC 110的设计和制造的测试或调试阶段监视感兴趣的信号。

作为说明，图2绘出IC 200，这是IC 110更详细的实施例。IC 200包括置标210和电路230。置标210耦合Vpica 214和地之间的场效应晶体管(FET)212的沟道。在某些实施例中，Vpica 214可从外部电源电压，如图1中的Vpica 122供电。在其它实施例中，IC 200可基于电源电压如Vdd 235产生Vpica 214。

电路230是包括感兴趣信号，即信号220的电路。IC 200的设计者耦合置标和信号220用于调试IC 200，且在某些实施例中，用于现场测试IC 200的完整性。例如，电路230可以是中央时钟缓冲器，局部时钟转发器，锁相环(PLL)电路，逻辑门，反相器，可扫描闩锁电路，或其它任何电路。

电路230和Vdd235耦合以为信号220提供源并和置标210耦合以传输信号220至FET 212的栅极。当信号220达到或超过FET 212的阈值电压(Vt)时，置标210开通以响应信号220。一旦开通，置标210发射强度与Vpica 214和FET 212的沟道中地之间电流成线性关系的光子。例如，Vpica 214而非Vdd 235被施加到FET 212的沟道的末端以增加电场强度从而加速沟道中的载流子。电场强度的增加增加了动能超过半导体带隙能量的载流子的情况，该半导体如硅，IC200制造于其上。假如载流子不因为其它作用而损失太多的能量，过量的动能可用来产生光子，该光子的频率和过量的动能直接相关。增加的强度因此增加和光子发射相关的平均频率和峰频率及光子数目。另一方面，关断置标210会减弱FET 212沟道导通的电流，这显著减少沟道中的载流子，且因此降低光子发射的强度。

再参考图1，DUT站100可包括一个或多个电源以为测试提供电源电压，如Vdd 120和Vpica 122至IC 110。Vdd 120是电路电压，其通常应用至IC 110的晶体管的沟道用于逻辑运算。Vpica 122是第二电源电压，其大于Vdd 120以增强从如IC 110的置标112的置标的光子发射。

参考图2和图3，图3是跨置标210的光子发射的沟道的电压概念性定时图，以说明Vpica 214的两个实施例。Vpica 214可支持置标210根据Vpica 214的电源性质对时钟信号310的水平灵敏的响应320或对时钟信号310的边缘灵敏的响应330。更特别地，当Vpica 322的电源为置标210提供基本恒定的电压和电流时，置标210输出基本恒定的光子发射324以响应时钟信号310的水平转换。例如，在时间t1和t3之间的Vpica 322的恒定幅值促进时间t1和t3之间基本恒定的光子发射324。

另一方面，Vpica 332的电源可提供有限的电荷，如电容，其响应时钟信号310的转换而放电。在许多这样的实施例中，Vpica 332响应时钟信号310的转换而放电，如图中时间t1处所示。当Vpica 332的电压水平在时间t2时降到阈值电压，Vt以下时，置标210的光子发射334基本结束。然而，和置标210或其它IC 200电路有关的漏电流可产生光子发射(未示出)。有利地，Vpica 332较高的电压可提升与感兴趣信号关联的光子发射324和334超过与漏电流关联的光子发射的强度和频率。

现再参考图1，测试图形产生器124适于产生一系列矢量用来测试IC 110的功能性。具体地，测试图形产生器124可产生一个或多个位图并以并行和/或串行方式传输该一个或多个位图至IC 110从而启动IC 110内开关事件的不同组合。置标112监视一个或多个预期的开关事件并作为响应改变状态。例如，对于置标，如置标210，FET 212可从导通转换至截止或相反以响应产生信号220的电路230的开关事件。开关事件在许多低功率电路，如互补金属氧化物半导体(CMOS)电路中对于产生光子发射特别重要。CMOS电路通常牵引电流在状态之间开关并在CMOS电路的状态保持不变时保存功率。例如，在一个实施例中，测试图形产生器124产生时变的测试位图以经IC 110的可扫描闩锁启动一系列开关事件。在进一步的实施例中，测试图形产生器124和成像器140耦合以监视响应测试矢量的荧光强度以确定或选择随后的测试矢量。

检测器130适于检测来自IC 110的光子发射，和在几个实施例中，特定频率范围和所选择的IC 110区域内的光子发射。更特别地，检测器130可确定和光子发射关联的坐标并将坐标和时间索引关联。检测器130然后可传输坐标和时间索引至成像器140。

在本实施例中，检测器130包括透镜132和成像微沟道板极光电倍增管(IMPP)134。透镜132适于收集光子发射，也称为热载流子光发射，并将光子发射引导至IMPP 134。在很多实施例中，透镜132可在测试过程中调整以调整其上光子发射被收集的IC 110的面积尺寸。例如，可调整透镜132以收集大面积的IC 110，或甚至整个面积的IC 110，从而获得大图形的光子发射。然后，大图形的光子发射可与IC 110的图像比较以将光子发射和IC 110的结构关联。然后，透镜132可被有利地再聚焦于较小面积的IC 110上，从而为较小的面积提供更高分辨率的图像。

IMPP 134包括光阴极(输入)和在光阴极和阳极(输出)之间的一系列微沟道板极。光阴极转换入射光子为光电子。当光电子从光阴极发射至第一微沟道板极时IMPP 134施加一定强度的电场至光电子，迫使光电子或另一种电子进入第一微沟道板极的沟道。一旦进入沟道，电子被电场强度加速向阳极移动，引起和沟道壁的碰撞，这倍增，如十万到百万倍地增加电子的数目。电子形成放大的电子脉冲，该电子脉冲通过微沟道板极。为微沟道板极提供偏压的电源以瞬态电流脉冲响应。然后，检测器130识别瞬态电流脉冲以导致光子计数的增量并确定光子发射的时间索引。

放大的电子脉冲从最后的微沟道板极出来并到达阳极的某一位置，该位置在空间上位于光阴极上入射光子的位置。因此许多实施例利用特殊电阻(resistive)，其帮助电子束到达阳极的位置的识别，从而确定光子发射相对阳极位置的坐标。例如，阳极可包括用来收集电荷的电荷敏感放大器，并基于电阻的一致性，IMPP 134可作为每个放大器收集的电荷加权比率确定电子脉冲的坐标(x，y)。

成像器140接收来自检测器130的坐标(x，y)和时间索引(t)并为操作员显示直观表示。直观表示可包括荧光强度，该荧光强度直接与光子计数相关。在某些实施例中，成像器140可用色码表示荧光强度142从而为操作员直观地突显较强的荧光强度和削弱较弱的荧光强度。在进一步的实施例中，成像器140在图中作为时间的函数显示特定区域或置标的光子计数。在几个实施例中，成像器140存储坐标和相应的时间索引(x，y，t)于存储装置，如硬驱或闪存装置中。

图4示出成像器140可以显示的两类典型直观表示。具体地，成像器140可在IC 110的映射视图(map view)410和/或曲线光学波形430上显示IC 110的特定区域或结构的荧光强度。在映射视图410中，成像器140为与寄存器文件关联的坐标，基于光子发射的强度确定荧光强度为时间的函数。实际上，映射视图410可随时间期间递增地改变以按时间顺序示出一个区域内的光子发射的强度。映射视图410绘出几个纳秒加和的一个时间段。寄存器文件415具有相对于其它寄存器文件如寄存器文件420的正常荧光强度来说异常的荧光强度。异常荧光强度相应于来自寄存器文件415的异常高的光子发射强度，该异常高的光子发射强度和寄存器文件415中的电流成线性关系。有利地，操作员可经成像器140看到寄存器文件415中异常高的电流。

另一方面，也被称为PICA波形的光学波形430绘出IC 110的寄存器文件在单位时间内光子计数的曲线。PICA波形440示出寄存器文件415的光子计数，且光子计数445示出如上所述的同一异常活动。曲线450示出在同一时间段上与寄存器文件420关联的正常光子计数455。

IC如IC 110通常发出由于漏电流和其它热活动产生的低水平的光子，通常称为噪声。置标如置标112增强和特定感兴趣的信号关联的光子发射，这增加了与噪声关联的光子发射的和与感兴趣信号关联的光子发射的强度和频率之间的差。因此在映射视图410中显示的荧光强度和在光学波形430中显示的光子计数被增强，光学波形中显示的光子计数源自感兴趣信号的状态的改变。

参考图5，示出了堆叠的置标电路500的实施例，其用来监视多个输入信号(522，524，526)。堆叠的置标电路500包括与Vpica 512并联耦合的多个置标(550，560，570)。置标550，例如，包括厚栅极氧化物晶体管501和薄栅极氧化物晶体管502。厚栅极氧化物晶体管501适于响应信号522低电平到高电平的电压转换发射光子。薄栅极氧化物晶体管502与厚栅极氧化物晶体管501在厚栅极氧化物晶体管501与电路的地之间串联耦合以启用和禁用置标550。例如，当启用信号516是高电压时，薄栅极氧化物晶体管502导通。作为结果，当信号522具有至少大于厚栅极氧化物晶体管501的阈值电压(Vt)的幅值时，厚栅极氧化物晶体管501导通，以和跨厚栅极氧化物晶体管501的沟道的电压降相关的速率发射光子。而且，厚栅极氧化物晶体管501在信号522的幅值降到厚栅极氧化物晶体管501的Vt以下时截止。

当晶体管501导通而晶体管502截止时，晶体管501和502之间的漏电流的平衡防止Vpica 512被施加到晶体管502的沟道两端。更特别地，随着信号522的电压增加趋近Vdd，晶体管501的栅极-源极电压(Vgs)增加直到晶体管501导通。当晶体管502截止时，从Vpica 512到晶体管501的源极的电流增加晶体管501源极处的电压趋近Vdd。然而一旦源极电压基本达到Vdd，晶体管501的Vgs则基本为零。当被启用时，晶体管502试图将来自晶体管501的源极的电荷的耗散至电路的地，且在晶体管501的源极达到并维持Vdd和电路的地之间的某种平衡。

可替换地，当晶体管502截止时，基于从Vpica 512抽取的电流和阈下漏电流之间的平衡，比Vdd稍高的电压是在晶体管501的源极处达到的，其中阈下漏电流经晶体管502耗尽。更特别地，晶体管502是薄栅极氧化物装置，与厚栅极氧化物晶体管501相比，其具有比厚栅极氧化物晶体管501更优良的曲线和更高的漏电流。两个晶体管501和502在晶体管501的源极处接近漏电流的平衡。随着晶体管501的源极-漏极电压改变，通过晶体管501的沟道的电流增加而通过晶体管502的电流降低。然后这两个漏电流在比Vdd稍微高的电压处达到平衡。然而，该平衡防止Vpica 512被跨晶体管502的沟道的两端施加，保护晶体管502免受损伤。

而且，厚栅极氧化物晶体管501相对于薄栅极氧化物晶体管502有相对厚的栅极氧化物，从而增加跨厚栅极氧化物晶体管501的沟道的电压降部分。跨沟道的电压降的增加增加沟道中载流子的加速度，从而响应信号522以增加从厚栅极氧化物晶体管501发射光子的速率和能级。

有利地，薄栅极氧化物晶体管502比厚栅极氧化物晶体管501利用更少的硅面积。用于晶体管501和502的特别设计参数是基于这样的因子，如信号522容许负载，晶体管501和502消耗的容许硅面积，光子发射的需要的增加，IC的其它部分的置标550，560和570的影响。

在本实施例中，置标560和570以基本与置标550相同的方式起作用，且基本具有相似的构造。在其它实施例中，置标560和/或570适于它们在IC中所处的部分。

在可替换的实施例中，晶体管501和502都是薄栅极氧化物晶体管。晶体管502是宽沟道晶体管，其被设计用来启用和禁用晶体管501。宽沟道相对于晶体管502的沟道增加跨晶体管501的沟道的电压降。

在一个实施例中，可一次启用的堆叠置标500的置标数目取决于每个置标牵引的负载和从Vpica 512抽取的电流的大小。在某些实施例中，可根据如一系列可扫描闩锁，选择一个和多个置标。

现参考图6，其示出用于实施例的流程图600，该实施例增强响应信号的光子发射并为操作员产生光子发射的直观表示。流程图600从在集成电路(IC)内产生感兴趣信号开始(步骤610)。例如，IC可以是处理器，且感兴趣的信号可以是在处理器的电路内产生的信号，该电路如用于处理器的主时钟的锁相环，局部的时钟转发器电路，或处理器的设计者在测试的调试阶段和处理器制造过程中确定为感兴趣的一些其它关键路径电路。

电路通过处理器金属化层中一个或多个导体施加信号至置标的晶体管的栅极(步骤615)。置标是并入处理器设计中的电路，其用来增强响应感兴趣的信号的光子发射。在本实施例中，置标包括晶体管，该晶体管具有耦合在高电平电源电压Vpica，和低电平电源电压如电路的地之间的沟道。启用装置和晶体管串联布置以便启用和禁用置标。

当置标没有被启用(步骤620)时，置标被维持在关断状态(步骤650)。在关断状态，置标被用来基本保持不对信号作出响应。然而，在某些实施例中，通过晶体管沟道的瞬态电流源自发信号状态的转换，且这些瞬态电流可发射光子。而且，晶体管中的漏电流和启用装置也可发射光子。

另一方面，当置标被启用时(步骤620)时，一定强度的电场被施加至晶体管的沟道中载流子上(步骤625)。更特别地，当置标被启用时，相对强的电场被施加至沟道中载流子上，该相对强的电场具有比信号最大限的强度。强电场是基于施加至沟道的Vpica部分的。电场强度是为了加速载流子，增加载流子的动能，且因此增加动能达到超过沟道带隙能量的载流子数目。这样的载流子更可能在通过沟道时发射光子。例如，Vpica可以是电压Vdd的两倍，这是信号限电压。当晶体管沟道和启用装置间阻抗比为3∶1时，跨晶体管沟道的电压降可近似为Vpica的三分之二。在许多实施例中，跨沟道的电压降大于Vdd。

在光子从沟道发射之后，检测器捕获光子(步骤630)。在几个实施例中，透镜重新引导光子到检测器的光阴极上。捕获光子触发瞬态电流。然后检测器确定光子发射的时间索引并根据该瞬态电流增加光子计数(步骤635)。进一步，基于光阴极上光子碰撞该光阴极的位置，检测器确定光子发射的位置(步骤640)。例如，光阴极可转换光子为光电子。检测器可放大光电子以在检测器阳极上的某一位置产生电子脉冲，该位置直接和光子入射光阴极的位置相关。阳极的电荷收集系统然后根据如加权比例的在阳极四个角收集的电荷确定电子脉冲碰撞阳极的位置。

一旦检测器确定与来自晶体管的光子发射关联的计数，坐标，和时间索引，这些数据可存储在存储装置，如缓冲器中。然后根据光子发射的坐标，成像器可然后显示时间索引的光子发射强度(步骤645)。在许多实施例中，可为置标显示光学波形，这描绘出在一定时间段上光子发射的强度。在进一步的实施例中，显示可示出所选IC面积内一个以上的置标的光子发射。

显然，受益于本发明公开内容的本领域技术人员可以考虑通过耦合置标至信号，增强响应集成电路的信号的光子发射的方法和装置。可以理解在详细的说明书和附图中图示和说明的本发明的形式仅是作为例子。下面权利要求打算被广义地解释以包含所揭示的示例性实施例的所有变型。

Claims (25)

1、一种增强响应工作的集成电路中信号的光子发射的装置，该装置包括：

工作的集成电路的电路，其适于施加信号至导体，其中所述信号的幅值为第一电源电压或低于第一电源电压；和

晶体管，其具有与第二电源电压耦合的沟道和与所述导体耦合的栅极，从而响应所述信号加速通过沟道的载流子，其中所述第二电源电压大于第一电源电压以通过载流子产生光子发射。

2、如权利要求1所述的装置，进一步包括：启用装置，该启用装置与所述晶体管耦合以启用晶体管响应所述信号导通电流。

3、如权利要求2所述的装置，其中所述启用装置包括第二晶体管，其中所述第二晶体管的沟道和所述晶体管的沟道在所述第二电源电压和电路的地之间串联耦合。

4、如权利要求1所述的装置，进一步包括提供所述第二电压的电源。

5、如权利要求4所述的装置，其中所述电源在所述集成电路的外部，该集成电路通过其上的插脚与所述晶体管耦合。

6、如权利要求4所述的装置，其中所述电源为有限电荷电源，其促进所述晶体管对信号的边缘灵敏响应。

7、如权利要求4所述的装置，其中所述电源电路适于提供恒定电压和电流以促进晶体管对信号的水平灵敏响应。

8、如权利要求1所述的装置，其中所述电路适于根据工作集成电路的测试矢量的接收调制信号以在状态之间转换晶体管，其中一种状态削弱沟道中的电流，显著减少沟道中的载流子。

9、如权利要求1所述的装置，其中所述电路是互补金属氧化物(CMOS)电路。

10、如权利要求1所述的装置，其中所述晶体管是场效应晶体管。

11、一种非侵入性探测工作集成电路内信号状态的系统，该系统包括：

集成电路包括：适于施加信号至导体的电路，其中所述信号的幅值等于第一电源电压或小于第一电源电压；晶体管，具有与第二电源电压耦合的沟道和与所述导体耦合的栅极，用来响应信号导通电流，其中所述第二电源电压大于第一电源电压，以通过电流载流子产生光子发射；和

捕获光子发射并将光子发射和时间索引关联以监视所述晶体管活动的检测器，晶体管的活动是所述信号状态的指示。

12、如权利要求11所述的系统，进一步包括：成像器，其与检测器耦合以接收光子发射的计数和相应的时间索引，从而产生所述晶体管活动的直观表示。

13、如权利要求12所述的系统，其中所述直观表示包括光学波形以基于光子计数和相应的时间索引将光子发射描述为时间的函数。

14、如权利要求12所述的系统，其中所述直观表示包括具有表示光子发射的荧光强度的集成电路的视图，其中所述荧光强度直接和光子发射强度相关。

15、如权利要求14所述的系统，其中所述直观表示在一定时间段上改变以描绘光子发射的强度随时间的变化。

16、如权利要求11所述的系统，其中所述电路适于根据集成电路接收到测试矢量而调制信号以使晶体管在状态之间转换，其中一种状态减弱电流，显著减少所述沟道中的载流子。

17、如权利要求11所述的系统，其中所述检测器包括透镜和成像微沟道板极光电倍增管，其中所述透镜将光子发射引导至光电倍增管上，且所述光电倍增管计数光子发射，关联光子发射和时间索引，并确定和光子发射关联的位置。

18、一种增强响应集成电路的信号的光子发射的方法，所述方法包括：

施加所述信号至晶体管栅极，其中所述信号的幅值为第一电源电压或比第一电源电压小，从而响应所述信号导通电流通过所述晶体管的沟道；和

施加电场至所述沟道，其中在所述沟道两端的所述电压差大于集成电路的可操作电路电压，从而通过电流的载流子产生光子发射。

19、如权利要求18所述的方法，进一步包括捕获所述光子发射以确定与所述晶体管关联的光子的计数。

20、如权利要求18所述的方法，进一步包括引导光子发射至光阴极上以转换光子发射为光电子。

21、如权利要求20所述的方法，进一步包括基于所述光电子为光子发射确定时间索引。

22、如权利要求20所述的方法，进一步包括基于光子发射碰撞光阴极的位置为光子发射确定坐标。

23、如权利要求18所述的方法，进一步包括施加时变的测试位图至集成电路以调制所述信号，其中所述晶体管响应调制信号改变状态，在一个状态中显著减弱光子发射。

24、如权利要求18所述的方法，其中施加电场包括耦合电源电压至集成电路的插脚，其中所述电源电压大于可操作电路电压。

25、如权利要求18所述的方法，其中施加电场包括根据可操作电源电压产生第二电源电压，并施加第二电源电压至所述沟道的一端。

Images