JP3106952B2 - 半田づけ不良検出装置 - Google Patents

半田づけ不良検出装置

Info

Publication number
JP3106952B2
JP3106952B2 JP08109335A JP10933596A JP3106952B2 JP 3106952 B2 JP3106952 B2 JP 3106952B2 JP 08109335 A JP08109335 A JP 08109335A JP 10933596 A JP10933596 A JP 10933596A JP 3106952 B2 JP3106952 B2 JP 3106952B2
Authority
JP
Japan
Prior art keywords
soldering
monitor
signal line
signal
light emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08109335A
Other languages
English (en)
Other versions
JPH09292430A (ja
Inventor
研太 知工
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08109335A priority Critical patent/JP3106952B2/ja
Publication of JPH09292430A publication Critical patent/JPH09292430A/ja
Application granted granted Critical
Publication of JP3106952B2 publication Critical patent/JP3106952B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子回路基板の半田
づけの不良を検出するための半田づけ不良検出装置に関
する。
【0002】
【従来の技術】電子回路基板の半田ルーズや半田ブリッ
ジ等に半田づけの不良が発生すると、電源線やアース線
が信号線と接触したり、電源線とアース線の接触が生じ
る場合がある。このような接触が生じると、電子回路基
板の配線パターンが破壊したり、論理動作に誤動作が発
生したり、時には実装部品の破壊といった各種不具合を
引き起こすことになる。近時、電子回路基板について表
面実装技術が普及しており、これに伴って、表面実装部
品で構成される物や、表面実装部品と従来からのスルー
ホール実装部品との混在した物が増加している。これら
表面実装部品を使用した電子回路基板の製造不良の中
で、半田づけが不良のものの占める割合が高い。そこ
で、半田づけの不良を検出するための各種技術が存在す
る。
【0003】第1の従来技術としては、光を利用した外
観検査装置がある。これは、雑誌「エレクトロ実装技
術」の1994年7月号における「自動外観検査装置」
と題する論文に記載がある。この技術では、光を利用し
た外観検査装置によって、半田の行われた箇所を画像認
識し、その画像パターンを良品の状態と比較することで
半田づけの不良を検出するようになっている。
【0004】半田づけの不良を検出するための第2の技
術は、電子回路基板上の部品の各端子のインピーダンス
や容量、抵抗値等の電気的な特性を測定し、良品との比
較結果から半田づけの不良を判定するようになってい
る。この技術については、同じく「エレクトロ実装技
術」の1994年7月号における「足浮き検出機能付き
SMTテスタ」と題する論文に記載がある。ここでは、
ボード試験機の一種である非動作テスタと呼ばれる装置
を使用して特性を測定し判定を行っている。
【0005】半田づけの不良を検出するための第3の技
術は、電子回路基板の論理動作によって半田づけの不良
を判定するものである。この技術では、電子回路基板に
対して論理信号を加えて、その応答信号から論理動作が
正常であるか否かを判定して半田づけの不良を判定する
ものである。前記したボード試験機と呼ばれるインサー
キット・テスタやファンクション・テスタを用いて判定
が行われる。
【0006】
【発明が解決しようとする課題】このような従来から用
いられている半田づけ不良検出の技術のうち、良品との
比較を前提として不良検出行っているものでは、疑似的
に良品を不良品として判定したり、不良品を見逃してし
まうといった問題があった。良品の値自体にある範囲の
バラツキが存在することや、検査対象となる部品の端子
にフラックスが付いていたりすると測定値に誤差が生じ
てしまうことがあるからである。また、電子回路基板に
搭載された回路の構成によっては、たとえ良品であって
もその測定値が単体で測定した値と異なる場合もあり、
これによって良品が不良品と判定されたり、その逆に判
定される場合もある。
【0007】また、論理動作から半田づけの良否を判定
するものでは、今後の回路基板の実装技術の動向から不
良品について高い検出率を確保することが困難になると
いう問題がある。電子回路基板は今後、ますます高集積
部品を多用し、部品の実装の高密度化を加速していくこ
とが予想される。これに適応して電子回路基板の診断を
行うテストプログラムを作成するには、膨大な工数がか
かることになる。したがって、検出率の高いテストプロ
グラムの開発にはかなりの負担がかかることになり、現
実的ではない。
【0008】そこで本発明の目的は、信頼性が高くかつ
電子回路基板の高集積化にも十分対応することのできる
半田づけ不良検出装置を提供することにある。
【0009】
【課題を解決するための手段】請求項1記載の発明で
は、(イ)ゲートに印加する電圧がハイレベルとローレ
ベルの両論理レベルの中間的な電位になったときにそれ
ぞれホットエレクトロン現象で発光を行うp型MOSト
ランジスタとn型MOSトランジスタを直列に接続しそ
の直列回路の一端をグランドと同電位以外の所定の論理
レベルの電源に他端をグランドに接続すると共にこれら
のゲートを共通接続した独立した複数のモニタ回路のそ
れぞれに対して、試験電圧を時間的に並行してかつ独立
して印加する試験電圧印加手段と、(ロ)複数のモニタ
回路のそれぞれに電気的に接続されている信号線のうち
の半田づけで信号線間の電気的な接続が行われているか
否かの検査を行うべき特定の信号線同士に、この試験電
圧印加手段が論理の反転した信号を印加している状態
で、これらのモニタ回路の画像を拡大するエミション顕
微鏡と、(ハ)このエミション顕微鏡で拡大された画像
を増幅する増倍手段と、(ニ)この増倍手段で増幅され
た後の画像を光電変換する光電変換手段と、(ホ)この
光電変換手段で変換された後の電気信号を基にしてこれ
らのモニタ回路でホットエレクトロン現象による発光が
存在するか否かを判別することで特定の信号線同士で半
田づけによる電気的な接続が行われているか否かを判別
する発光判別手段とを半田づけ不良検出装置に具備させ
る。
【0010】
【0011】
【0012】すなわち請求項1記載の発明では、試験電
圧印加手段から所定の半導体回路に対して試験電圧を印
加して、この半導体回路内の半田づけ不良により特定の
モニタ回路のゲートにハイレベルとローレベルの両論理
レベルの中間的な電位が印加されたときに、これを発光
判別手段で検出し、これらのモニタ回路とそれぞれ接続
された信号線同士の間での半田づけ不良の存在を検出で
きるようにしている。ここで、モニタ回路は、p型MO
Sトランジスタとn型MOSトランジスタを直列に接続
しその直列回路の一端をグランドと同電位以外の所定の
論理レベルの電源に他端をグランドに接続すると共にこ
れらのゲートを共通接続した回路で構成されている。
【0013】すなわち、請求項1記載の発明では、半導
体回路内の半田づけ不良によりモニタ回路のゲートにハ
イレベルとローレベルの両論理レベルの中間的な電位が
印加されたときに、これによる発光をエミション顕微鏡
で捕らえ、増倍手段で増倍して光電変換手段で電気信号
に変換し、これを処理することで発光判別手段によって
発光の有無を判別するようにしている。発光が判別され
れば、発光が判別されたそれぞれのモニタ回路に接続さ
れた信号線間での半田づけが不良ということになる。
【0014】
【0015】
【0016】これにより、複数のモニタ回路に対応した
半田づけ不良箇所の検出が可能になる他、これらのモニ
タ回路に至る線路同士で短絡が発生している場合にもそ
の検出が可能になる。
【0017】
【0018】
【発明の実施の形態】
【0019】
【実施例】以下実施例につき本発明を詳細に説明する。
【0020】第1の実施例
【0021】図1は本発明の第1の実施例による半田づ
け不良検出装置の全体的な構成を表わしたものである。
この装置は、電子回路基板11を載置するための試料ス
テージ12を備えている。電子回路基板11には、発光
現象を確認するためのモニタ回路を配置したLSI(大
規模集積回路)13が予め実装されている。試料ステー
ジ12には、電子回路基板11に試験信号15を与える
ための試験信号発生装置16が接続されている。また、
試料ステージ12の真上には、ホットエレクトロンの発
生によって生じる微小な光を捕らえるための顕微鏡17
が配置されている。この顕微鏡17には、捕らえた光を
増幅するための光電子増倍管であるイメージ・インテン
シファイア18を介して、固体撮像カメラ19が接続さ
れている。固体撮像カメラ19はイメージ・インテンシ
ファイア18によって増幅された光像をテレビ信号21
に変換する。このテレビ信号21は画像処理装置22に
送られ、発光画像と顕微鏡像との重ね合わせ処理が行わ
れる。これについては後に説明する。モニタテレビ23
は、画像処理装置22の処理した画像を表示することに
なる。
【0022】このようなホットエレクトロン効果による
発光現象を利用する技術としては、LSI内部の不良検
出方法が従来から存在する。この方法は、暗視技術とコ
ンピュータ画像技術とを結合したもので、飽和領域で動
作するMOS(Metal OxideSemiconductor )トランジ
スタが発生させるホットエレクトロンを観察して、トラ
ンジスタの劣化しやすい場所を識別しようとするもので
ある。発生するホットエレクトロンは微弱な光なので、
これを数百倍に増幅して画像化すると共に、光学顕微鏡
を使用して観測するようになっている。例えば特開平6
−281700号公報には、CMOS(Complementary
MOS)について、そのフローティングゲートの故障に
よる発光と発熱の統合解析方法が記載されている。本発
明の半田づけ不良検出装置では、このようなトランジス
タの劣化を検出するのではなく、半田づけの不良の有無
を検出するようになっている。
【0023】図2は、この第1の実施例の半田づけ不良
検出装置の要部を示したものである。電子回路基板11
のLSI13には、一般的な内部論理回路31の他に、
発光現象を確認するために特別に設けられたモニタ回路
32が配置されている。モニタ回路32には、電源VDD
に一端を接続されたpMOS(p型Metal Oxide Semico
nductor )33と、グランドに一端を接続されたn(n
型)MOS34が直列に配置されており、これらのゲー
トは内部論理回路31を動作させるための信号線36に
共通接続されている。この信号線36は、半田づけ箇所
37での半田づけによって電子回路基板11内の信号線
38と接続されている。この後者の信号線38に対し
て、試験信号発生装置16から出力される論理状態がH
(ハイ)レベルとL(ロー)レベルの組合わされた試験
信号15が供給されるようになっている。なお、試験信
号発生装置16から出力される試験信号15は、信号線
38と電気的に接続された信号線39に対して信号印加
用プローブ41を介して供給されるようになっている。
【0024】今、モニタ回路32に対応する半田づけ箇
所37の半田づけの良否を判別するものとする。この場
合には、図1に示した試料ステージ12の座標を調整し
て、図2におけるこの半田づけ箇所37に対応するモニ
タ回路32が顕微鏡17の視野に入るようにする。半田
づけ箇所37の半田づけが不良であれば、モニタ回路3
2の入力は中間電位状態になっている。
【0025】ここで中間電位状態とは、MOSゲートが
フローティング状態になったことをいう。pMOS33
やnMOS34等のゲートは、入力信号線で断線や開放
が生じた場合、フローティング状態になることが知られ
ている。このとき、ゲートの電位は0.9〜2.3V
(ボルト)程度になる。これについては、例えば雑誌
「日経マイクロデバイス」の1992年2月号の「エミ
ション顕微鏡を使い2ヵ月以上かかった故障解析を2〜
3日に短縮」と題する論文に記載がある。
【0026】MOSゲートがこのように中間電位状態と
なると、モニタ回路32内のpMOS33とnMOS3
4がホットエレクトロンを発生させやすくなる。ホット
エレクトロンが発生すれば、顕微鏡17によってこの発
光43を捕らえることができる。発光43は微小なもの
なので、イメージ・インテンシファイア18がこの光を
増幅する役割を果している。増幅後の光像は固体撮像カ
メラ19でテレビ信号21に変換され、画像処理装置2
2がコンピュータ画像処理を行う。検査者は、半田づけ
箇所37の半田づけが不良であるか否かをモニタテレビ
23の表示内容によって確認することができる。
【0027】以上説明した第1の実施例では、半田づけ
の良否を判別する箇所が試験信号発生装置16から出力
される試験信号15に対して1対1に対応している。し
たがって、該当するモニタ回路32を顕微鏡17の視野
に入れれば発光の有無によって半田づけの良否を判別す
ることができる。実際の電子回路基板11では1つの信
号線が2つのLSIに分岐して供給されている場合があ
る。このような場合にも、それぞれのLSIとの接続箇
所における半田づけの良否を判別することができる。
【0028】第2の実施例
【0029】図3は、本発明の第2の実施例として2つ
のLSIのそれぞれの接続箇所における半田づけの良否
を判別する場合を示したものである。図2と同一部分に
は同一の符号を付しており、これらの説明を適宜省略す
る。図3で試験信号発生装置16Aから出力される試験
信号15Aは、信号印加用プローブ41を介して信号線
51に供給される。この信号線51は電子回路基板11
の信号線52と接続されている。信号線52は、分岐し
て第1の半田づけ箇所371 の半田づけによって第1の
LSI131 内の第1の信号線361 と、第2の半田づ
け箇所372 の半田づけによって第2のLSI132
の第2の信号線362 とそれぞれ接続されている。第1
の信号線361 は第1の内部論理回路311 と第1のモ
ニタ回路321 に接続されており、第2の信号線362
は第2の内部論理回路312 と第2のモニタ回路322
に接続されている。第1および第2のモニタ回路3
1 、322 の構成は図2と同一であるが、第1のモニ
タ回路321 については構成部品の符号に添字“1”を
付けて表示し、第2のモニタ回路322 については構成
部品の符号に添字“2”を付けて表示している。
【0030】図4は、この第2の実施例における半田づ
け不良検出装置の各部の波形を示したものである。同図
(a)は、試験信号発生装置16Aから信号線52へ印
加する試験信号15Aの論理状態を表わしている。試験
信号15Aは、第1および第2のLSI131 、132
に対応させて第1の区間T1 で論理状態がH(ハイ)レ
ベルとなり、次の第2の区間T2 で論理状態がL(ロ
ー)レベルとなるようになっており、これらの論理変化
が必要な期間だけ繰り返される。
【0031】今、第1のLSI131 に対する第1の半
田づけ箇所371 の半田づけが不良であり、第2のLS
I132 に対する第2の半田づけ箇所372 の半田づけ
は正常に行われているものとする。同図(b)は、正常
に半田づけが行われている第2のLSI132 における
pMOS332 の動作を示したものである。第1の区間
1 では、そのゲートがHレベルとなるのでpMOS3
2 は遮断(OFF)され、第2の区間T2 ではゲート
がLレベルとなるので導通(ON)する。
【0032】同図(c)は正常に半田づけが行われてい
る第2のLSI132 におけるnMOS342 の動作を
示したものである。第1の区間T1 では、そのゲートが
HレベルとなるのでnMOS342 は導通し、第2の区
間T2 ではゲートがLレベルとなるので遮断される。
【0033】同図(d)は半田づけが正常な第2のモニ
タ回路322 の出力状態を表わしたものである。pMO
S332 とnMOS342 の一方がオンのときに他方が
オフとなるので、全体的にはオフの状態となる。すなわ
ち、中間電位状態になることはないので、この正常な第
2のモニタ回路322 の方でホットエレクトロン効果に
よる発光現象が観察されることはない。
【0034】同図(e)は、半田づけに不良がある第1
のLSI131 におけるpMOS331 の動作を表わし
たものである。第1の半田づけ箇所371 の半田づけが
不良なので、第1のLSI131 の入力電圧が中間電圧
となる。このため、第1の区間T1 および第2の区間T
2 共にpMOS331 の出力は、例えばこの図(e)に
示したように中間的な状態となる。
【0035】同図(f)はこの第1のLSI131 にお
けるnMOS341 の動作を表わしたものであるが、こ
れも同様に第1の区間T1 と第2の区間T2 でこの図に
一例として示したように中間的な電位状態となる。CM
OSトランジスタは、中間電位にあると前記したように
ホットエレクトロン効果で発光現象を起こす。したがっ
て、pMOS331 またはnMOS341 のどちらかが
発光43を発生させることになる。この発光43は顕微
鏡17で捕らえられる。そして、図1で説明したように
イメージ・インテンシファイア18、固体撮像カメラ1
9および画像処理装置22を介してモニタテレビ23で
半田づけの良否を確認することができる。同図(g)
は、半田づけが不良時の第2のモニタ回路322 の出力
の一例を表わしている。
【0036】第3の実施例
【0037】図5は、本発明の第3の実施例における半
田づけ不良検出装置の要部を表わしたものである。この
第3の実施例で第1または第2の実施例と同一部分には
同一の符号を付しており、これらの説明を適宜省略す
る。本実施例で電子回路基板11は第3のLSI133
を備えている。第3のLSI133 は、第3の内部論理
回路313 と第3および第4のモニタ回路323 、32
4 を備えている。これらのモニタ回路323 、324
第3のpMOS333 と第3のnMOS343 、あるい
は第4のpMOS334 と第4のnMOS344 を備え
ているが、これらの回路構成は第2の実施例の第1およ
び第2のモニタ回路321 、322 と同一なので、その
詳細な説明は省略する。
【0038】電子回路基板11の第1の信号線61と第
2の信号線62は、それぞれ対応する半田づけ箇所6
3、64によって第3のLSI133 内の第1の信号線
65または信号線66と接続されている。第1の信号線
65は途中で分岐しており、第3のモニタ回路323
第3のpMOS333 と第3のnMOS343 のゲート
に接続されると共に第3の内部論理回路313 の一方の
端子に接続されている。第2の信号線66も途中で分岐
しており、第4のモニタ回路324 の第4のpMOS3
4 と第4のnMOS344 のゲートに接続されると共
に第3の内部論理回路313 の他方の端子に接続されて
いる。
【0039】本実施例では、第1および第2の2つの信
号線61、62に対応させて、これらに独立して試験信
号15B、15Cを与えるための試験信号発生装置16
Bが用意されている。一方の試験信号15Bは、信号印
加用プローブ411 によって第1の信号線61に接続さ
れた信号線68に供給され、他方の試験信号15Cは、
信号印加用プローブ412 によって第2の信号線62に
接続された信号線69に供給される。
【0040】ところでこの半田づけ不良検出装置の検査
対象となっている第3のLSI13 3 では、隣接した2
つの半田づけ箇所63、64が半田ブリッジ71によっ
て短絡(ショート)しているものとする。本実施例で
は、第3および第4のモニタ回路323 、324 に接続
された信号線68、69が独立しているのを利用して、
これらに独立した試験信号15B、15Cを加えること
で、このような半田づけ不良を検出するようにしてい
る。
【0041】図6は、この第3の実施例における半田づ
け不良検出装置の各部の波形を示したものである。同図
(a)は、試験信号発生装置16Bから第1の信号線6
8へ印加する試験信号15Bの論理状態を表わしてい
る。試験信号15Bは、第1の区間T1 と第3の区間T
3 で論理状態がHレベルとなり、第2の区間T2 と第4
の区間T4 で論理状態がLレベルになるようになってい
る。また、同図(e)は、試験信号発生装置16Bから
第2の信号線69へ印加する試験信号15Cの論理状態
を表わしている。試験信号15Cは、第1の区間T1
第4の区間T4 で論理状態がHレベルとなり、第2の区
間T2 と第3の区間T4 で論理状態がLレベルとなるよ
うになっている。
【0042】まず、第1の区間T1 では2つの試験信号
15B、15Cが共にHレベルとなっている。このとき
第3のモニタ回路323 内の第3のpMOS333 は同
図(b)に示すようにオフとなっており、第3のnMO
S343 は同図(c)に示すようにオンとなっている。
第4のモニタ回路324 についても同様に第4のpMO
S334 は第1の区間T1 で同図(f)に示すようにオ
フとなっており、第4のnMOS344 は同図(g)に
示すようにオンとなっている。これらの場合は共に中間
電位状態が出現しておらず、発光現象が生じない。
【0043】第2の区間T2 では、2つの試験信号15
B、15Cが共にLレベルとなる。この状態では、第3
のモニタ回路323 内の第3のpMOS333 がオン
(同図(b))となっており、第3のnMOS343
オフ(同図(c))となっている。第4のモニタ回路3
4 についても同様に第4のpMOS334 はオン(同
図(f))となっており、第4のnMOS344 はオフ
(同図(g))となっている。これらの場合も共に中間
電位状態が出現しておらず、発光現象が生じない。この
ように2つの試験信号15B、15Cが共に同一の論理
レベルの状態では、半田ブリッジ71が2つの半田づけ
箇所63、64を短絡していてもいなくても同様の結果
を得ることができる。なお、図6(d)は第3のモニタ
回路323の出力を表わしており、同図(h)は第4の
モニタ回路324 の出力を表わしている。
【0044】第3の区間T3 では、一方の試験信号15
BがHレベルとなり、他方の試験信号15CがLレベル
となる。このとき半田ブリッジ71によって短絡した第
1および第2の信号線61、62には中間電位状態が生
じうる。このため、それぞれに対応する第3または第4
のモニタ回路323 、324 の中のpMOS333 、3
4 とnMOS343 、344 では同時に発光431
432 を確認することができる。第4の区間T4 で一方
の試験信号15BがLレベルとなり、他方の試験信号1
5CがHレベルとなった場合にも全く同様である。
【0045】これらの発光431 、432 は、対応する
位置を視野に入れた顕微鏡171 、172 によって捕ら
えることができる。顕微鏡171 、172 は光学的に独
立したものであってもよいし、時間を異にしてそれぞれ
の位置に視野を定めたものであってもよい。顕微鏡17
1 、172 によって捕らえられた発光現象は、最終的に
は図1に示したモニタテレビ23にコンピュータ処理さ
れた画像として表示されることになる。検査者は、モニ
タ回路323 、324 における発光の位置と電子回路基
板11での信号線61、62の配線位置関係から、半田
づけ箇所63、64での半田ブリッジ71の存在を知る
ことができる。
【0046】図7は、この第3の実施例の半田づけ不良
検出装置で検出できる配線パターンの不具合の他の例を
示したものである。ここでは半田づけ箇所63、64以
外の2つの信号線61、62の間で異常な接続73が発
生した場合と、一方の信号線61が位置74で切断した
場合の2つの場合を同一の図面に同時に表示している。
異常な接続73が発生した場合で例えば一方の試験信号
15BがLレベルとなり、他方の試験信号15CがHレ
ベルとなった場合には、疑似的に中間電位状態が発生す
る。すなわち図6の第3および第4の区間T3 、T4
モニタ回路32 3 、324 の双方で中間電位状態とな
り、顕微鏡171 、172 によってこれらの箇所で発光
431 、432 を捕らえることができる。
【0047】信号線61が位置74で切断した場合、切
断していない正常な信号線62の方は中間電位状態が生
じることがなく、発光現象は発生しない。信号線61の
方では中間電位状態が生じるので、顕微鏡171 によっ
て発光431 を捕らえ、電子回路基板の配線パターンの
異常を検出することができる。すなわち、本発明では単
に半田づけ不良を検出できるだけでなく、所定の場合に
は配線パターンの異常をも検出することができる。
【0048】
【発明の効果】以上説明したように請求項1記載の発明
によれば、LSI等の半導体回路に予めホットエレクト
ロン現象検出用のモニタ回路を複数組み込んでおき、半
田づけが不良の場合にはモニタ回路が両論理レベルの中
間的な電位になることを利用してこれらのモニタ回路の
発光を検出してこれらのモニタ回路に接続された信号線
の間で半田づけによる電気的な接続が行われているか否
かの判別を行うようにしている。したがって、外観によ
って半田づけの良否を判別する方法と比べて、中間電位
の発生によるホットエレクトロン現象を利用するので擬
似不良を発生させたり不良品を見逃すことがなく、確実
な検査が可能になる。また、ボード試験機を使用した検
出と比較すると、複雑で手間のかかるテストプログラム
の作成が不要であり、また、検出作業がこれに比べてシ
ンプルなので、検出効率が高いという利点がある。
【0049】また、本発明によれば、発光をエミション
顕微鏡で捕らえ、増倍手段で増倍して光電変換手段で電
気信号に変換し、これを処理することで発光判別手段に
よって発光の有無を判別するので、検出の自動化を図る
ことができる。また、発光をエミション顕微鏡で捕らえ
るので、半田づけの不良箇所の特定が容易であり、増倍
手段で増倍して光電変換手段で電気信号に変換するので
微小な発光でも安定して検出することができる。
【0050】
【0051】
【図面の簡単な説明】
【図1】本発明の第1の実施例による半田づけ不良検出
装置の全体的な構成を表わした概略構成図である。
【図2】第1の実施例の半田づけ不良検出装置の要部を
示した説明図である。
【図3】本発明の第2の実施例として2つのLSIのそ
れぞれの接続箇所における半田づけの良否を判別する場
合を示した説明図である。
【図4】第2の実施例における半田づけ不良検出装置の
各部の波形を示した各種波形図である。
【図5】本発明の第3の実施例における半田づけ不良検
出装置の要部を表わした説明図である。
【図6】第3の実施例における半田づけ不良検出装置の
各部の波形を示した各種波形図である。
【図7】第3の実施例の半田づけ不良検出装置で検出で
きる配線パターンの不具合の他の例を示した説明図であ
る。
【符号の説明】
11 電子回路基板 12 試料ステージ 13 LSI 15 試験信号 16 試験信号発生装置 17 顕微鏡 18 イメージ・インテンシファイア 19 固体撮像カメラ 22 画像処理装置 23 モニタテレビ 31 内部論理回路 32 モニタ回路 33 pMOS 34 nMOS 37 半田づけ箇所 71 半田ブリッジ 73 異常な接続 74 (切断)位置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01R 31/02 G01R 31/28

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 ゲートに印加する電圧がハイレベルとロ
    ーレベルの両論理レベルの中間的な電位になったときに
    それぞれホットエレクトロン現象で発光を行うp型MO
    Sトランジスタとn型MOSトランジスタを直列に接続
    しその直列回路の一端をグランドと同電位以外の所定の
    論理レベルの電源に他端をグランドに接続すると共にこ
    れらのゲートを共通接続した独立した複数のモニタ回路
    のそれぞれに対して、試験電圧を時間的に並行してかつ
    独立して印加する試験電圧印加手段と、前記複数のモニタ回路のそれぞれに電気的に接続されて
    いる信号線のうちの半田づけで信号線間の電気的な接続
    が行われているか否かの検査を行うべき特定の信号線同
    士に、この試験電圧印加手段が論理の反転した信号を印
    加している状態で、これらのモニタ回路の画像を拡大す
    るエミション顕微鏡と、 このエミション顕微鏡で拡大された画像を増幅する増倍
    手段と、 この増倍手段で増幅された後の画像を光電変換する光電
    変換手段と、 この光電変換手段で変換された後の電気信号を基にして
    これらのモニタ回路で ホットエレクトロン現象による発
    光が存在するか否かを判別することで前記特定の信号線
    同士で半田づけによる電気的な接続が行われているか否
    かを判別する発光判別手段とを具備することを特徴とす
    る半田づけ不良検出装置。
JP08109335A 1996-04-30 1996-04-30 半田づけ不良検出装置 Expired - Fee Related JP3106952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08109335A JP3106952B2 (ja) 1996-04-30 1996-04-30 半田づけ不良検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08109335A JP3106952B2 (ja) 1996-04-30 1996-04-30 半田づけ不良検出装置

Publications (2)

Publication Number Publication Date
JPH09292430A JPH09292430A (ja) 1997-11-11
JP3106952B2 true JP3106952B2 (ja) 2000-11-06

Family

ID=14507626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08109335A Expired - Fee Related JP3106952B2 (ja) 1996-04-30 1996-04-30 半田づけ不良検出装置

Country Status (1)

Country Link
JP (1) JP3106952B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355419B2 (en) * 2004-08-05 2008-04-08 International Business Machines Corporation Enhanced signal observability for circuit analysis

Also Published As

Publication number Publication date
JPH09292430A (ja) 1997-11-11

Similar Documents

Publication Publication Date Title
EP0292137B1 (en) Integrated circuit transfer test device system
JPH0760846B2 (ja) 集積回路装置の誘電体層中の欠陥から放射された光を検出する放射顕微鏡検査装置および方法
JP2765427B2 (ja) 半導体集積回路内部相互配線の検査方法および装置
US6958619B2 (en) Inspecting apparatus and inspecting method for circuit board
US6897665B2 (en) In-situ electron beam induced current detection
JP3106952B2 (ja) 半田づけ不良検出装置
JP3813336B2 (ja) 集積回路の故障箇所特定方法および故障箇所特定装置
JP2002368049A (ja) 半導体装置の検査方法及び検査装置並びに半導体装置の製造方法
US6051828A (en) Light emission noise detection and characterization
JP2004296771A (ja) 半導体検査装置及び検査方法
JP2518540B2 (ja) 半導体集積回路内部相互配線の検査装置
CN104793129B (zh) 利用emmi检测芯片静态漏电的辅助电路的设计方法
US6469536B1 (en) Method and device for providing symetrical monitoring of ESD testing an integrated circuit
JP2009290032A (ja) 評価解析システム及びプローブカード
JPH04244976A (ja) コネクタの導通検査方法
JP2001004561A (ja) 基板検査装置
JP2966185B2 (ja) 故障検出方法
KR101904550B1 (ko) 전기 회로 검사 시스템 및 그 방법
JP2925882B2 (ja) 回路パターン検査装置
JPH07140490A (ja) Tft基板の短絡検査方法
JP2814953B2 (ja) 故障モードの特定方法
CN1186642C (zh) 通路可靠性与电子束探测诊断法
JPH09266238A (ja) 電子回路の欠陥検査装置
KR100689799B1 (ko) 패널 불량 검사 방법 및 이에 사용되는 발광 소자
Cicchiani et al. Fault detection and visualization through micron-resolution X-ray imaging

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees