CN117630635A - 一种芯片失效定位方法 - Google Patents
一种芯片失效定位方法 Download PDFInfo
- Publication number
- CN117630635A CN117630635A CN202311517824.1A CN202311517824A CN117630635A CN 117630635 A CN117630635 A CN 117630635A CN 202311517824 A CN202311517824 A CN 202311517824A CN 117630635 A CN117630635 A CN 117630635A
- Authority
- CN
- China
- Prior art keywords
- chip
- failure
- tested
- internal
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000012360 testing method Methods 0.000 claims abstract description 68
- 238000002955 isolation Methods 0.000 claims abstract description 18
- 230000005856 abnormality Effects 0.000 claims abstract description 14
- 230000002159 abnormal effect Effects 0.000 claims abstract description 13
- 238000001931 thermography Methods 0.000 claims abstract description 11
- 238000010884 ion-beam technique Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000002028 premature Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- -1 gallium ions Chemical class 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开的实施例提供一种芯片失效定位方法，通过判断待测芯片是否存在内部电源漏电；存在内部电源漏电时，对所述待测芯片进行开盖处理，在所述待测芯片的电源管脚和地管脚之间施加测试电压；采用红外热成像方式检测所述待测芯片上是否有温度异常位置；如果有，则确定所述温度异常位置所在的内部电源回路为失效回路；针对所述失效回路，在所述温度异常位置对应的器件的后端形成测试节点；在所述测试节点以及所述地管脚之间形成测试回路，对内部失效点进行定位。本申请所采用的方法在检测到温度异常位置的后端形成测试节点，跳过了LDO和隔离电阻的影响，从而能够有效剔除掉定位干扰项，比较快速地找到电源内部的失效点。
Description
技术领域
本公开的实施例涉及半导体技术领域，具体地，涉及一种芯片失效定位方法。
背景技术
芯片通常是采用LDO隔离或者电阻来进行隔离外部电源和内部电源供电。由于这些结构的特点，导致其对电源内部的漏电的定位干扰非常严重。
因此，现有技术中没有有效的方法来比较迅速的找到电源内部的失效点。鉴于此，如何提供一种有效的方法来比较迅速的定位出芯片内部的失效点成为本申请所要解决的技术问题之一。
发明内容
本文中描述的实施例提供了一种芯片失效定位方法，旨在解决现有技术中没有有效的方法来比较迅速的找到电源内部的失效点。
本公开提供了一种芯片失效定位方法，包括：
判断待测芯片是否存在内部节点漏电；
如果是，则对所述待测芯片进行开盖处理，在所述待测芯片的电源管脚和地管脚之间施加测试电压，采用红外热成像方式检测所述待测芯片上是否有温度异常位置；如果有，则确定所述温度异常位置所在的内部电源回路为失效回路；
针对所述失效回路，在所述温度异常位置对应的器件的后端形成测试节点；在所述测试节点以及所述地管脚之间形成测试回路，对内部失效点进行定位。
作为一种具体实施方式，本申请所提供的芯片失效定位方法，所述判断待测芯片是否存在内部节点漏电包括：
检测所述待测芯片的电源管脚对地管脚的电压电流曲线，依据电压电流曲线判断所述待测芯片是否失效；
如果是，则基于所述电压电流曲线判断所述待测芯片的失效类型；
如果所述待测芯片的失效类型为提前导通失效类型，则判定所述待测芯片存在内部节点漏电。
作为一种具体实施方式，本申请所提供的芯片失效定位方法，所述在所述温度异常位置对应的器件的后端形成测试节点包括：
采用聚焦离子束在所述温度异常位置对应的器件的后端形成测试节点。
作为一种具体实施方式，本申请所提供的芯片失效定位方法，所述采用聚焦离子束在所述温度异常位置对应的器件的后端形成测试节点包括：
在所述待测芯片中温度异常位置对应的器件的后端，将芯片线路中的绝缘层去掉，采用聚焦离子束沉积金属层，以便引出所述测试节点。
作为一种具体实施方式，本申请所提供的芯片失效定位方法，所述在所述测试节点以及所述地管脚之间形成测试回路，对内部失效点进行定位包括：
检测所述测试节点对地管脚的电压电流曲线，依据电压电流曲线判断所述测试回路的失效类型；
基于所述失效类型，对内部失效点进行定位。
作为一种具体实施方式，本申请所提供的芯片失效定位方法，所述基于所述失效类型，对内部失效点进行定位包括：
在所述失效类型为短路类型时，采用微光显微镜或光束诱导电阻变化定位的方式对内部失效点进行定位。
作为一种具体实施方式，本申请所提供的芯片失效定位方法，所述测试电压的漏电流的量级为mA量级。
作为一种具体实施方式，本申请所提供的芯片失效定位方法，所述内部电源回路为基于所述待测芯片中的电阻或MOS隔离产生的内部电源供电的回路。
本申请所提供的芯片失效定位方法，通过判断待测芯片是否存在内部电源漏电；存在内部电源漏电时，对所述待测芯片进行开盖处理，在所述待测芯片的电源管脚和地管脚之间施加测试电压；采用红外热成像方式检测所述待测芯片上是否有温度异常位置；如果有，则确定所述温度异常位置所在的内部电源回路为失效回路；针对所述失效回路，在所述温度异常位置对应的器件的后端形成测试节点；在所述测试节点以及所述地管脚之间形成测试回路，对内部失效点进行定位。
由于现有的芯片通常用来隔离的LDO和隔离电阻往往阻抗比较大，因此在进行红外热成像进行热点定位时，高亮位置往往出现在LDO或隔离电阻的位置，从而导致检测不到真正的失效点。本申请所采用的方法在检测到温度异常位置的后端形成测试节点，在测试节点与地管脚之间形成测试回路，跳过了LDO和隔离电阻的影响，从而能够有效剔除掉定位干扰项，比较快速地找到电源内部的失效点。
附图说明
为了更清楚地说明本公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制，其中：
图1是本申请所提供的芯片失效定位方法的一种具体实施方式的流程图；
图2是正常芯片的电压电流曲线示意图；
图3是处于提前导通失效的失效芯片的电压电流曲线示意图；
图4是本申请所提供的芯片定位方法的另一种具体实施方式的流程图；
图5是本申请中芯片失效定位实施过程的示意图一；
图6是本申请中芯片失效定位实施过程的示意图二；
图7是本申请中芯片失效定位实施过程的示意图三。
附图中的元素是示意性的，没有按比例绘制。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。
除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。诸如“第一”和“第二”的术语仅用于将一个元素(或元素的一部分)与另一个元素(或元素的另一部分)区分开。
本公开的实施例提供了一种芯片失效定位方法，如图1本申请所提供的芯片失效定位方法的一种具体实施方式的流程图所示，该方法具体包括：
S101：判断待测芯片是否存在内部节点漏电；
作为一种具体实施方式，采用扫描芯片电源管脚对地管脚的电压电流曲线能够快速判断芯片是否存在内部节点漏电。
具体地，判断待测芯片是否存在内部节点漏电的方式可以为：检测所述待测芯片的电源管脚对地管脚的电压电流曲线，依据电压电流曲线判断所述待测芯片是否失效；如果是，则基于所述电压电流曲线判断所述待测芯片的失效类型；如果所述待测芯片的失效类型为提前导通失效类型，则判定所述待测芯片存在内部节点漏电。
其中，要获取电源管脚对地管脚的电压电流曲线，可以通过电源以提供电源管脚所需的电压和电流。采用电压表和电流表来测量电压和电流的数值。将电源正极连接到电源管脚，将电源负极连接到地管脚，确保连接正确并稳固。接着，调整电源的电压和电流输出限制，以逐渐增加或减小电压和电流的数值。开始时使用较低的数值，并逐渐增加以获取完整的曲线。在每个设定的电压和电流下，使用电压表测量电源管脚与地之间的电压，并使用电流表测量通过电源管脚的电流。记录每个测量点的电压和电流数值。最后，使用所获得的电压和电流数值，在坐标轴上绘制电压电流曲线。将电压作为横轴，电流作为纵轴，通过连接每个测量点，形成电压电流曲线。
对比待测芯片的电压电流曲线是否符合提前导通失效类型对应的电压电流曲线，能够初步判断出待测芯片的失效在于芯片内部节点的漏电。如果待测芯片的电压电流曲线为其他类型的失效类型，则判定待测芯片的失效不是芯片内部节点的漏电。
图2示出了正常芯片的电压电流曲线，图3示出了处于提前导通失效的失效芯片的电压电流曲线。在测量出待测芯片的电压电流曲线符合提前导通失效的电压电流曲线的特征时，判定待测芯片存在内部节点漏电。
提前导通失效是指在电子开关或电路中，由于某种原因，使得开关在预期之前被意外地打开或导通的故障。这种失效可能是由多种原因引起的，例如：开关元件(如晶体管、继电器等)本身出现了故障或损坏，导致其无法正常关闭，从而提前导通。外部电磁场、静电放电或其他干扰源可能干扰了开关的正常工作，导致提前导通失效。控制电路中的电路设计问题、元件故障或误操作等都可能导致开关的提前导通。当电路中出现过大的电压或电流时，超出了开关的额定工作范围，也可能会导致开关提前导通。
要判断是否符合提前导通失效的电压电流曲线特征，可以考虑以下几个方面：
过早出现导通区域：提前导通失效会导致开关在较低的电压或电流下就开始导通。因此，在电压电流曲线上会看到导通区域的起点比正常情况下更低。
非线性曲线：提前导通失效可能导致电压与电流之间的非线性关系。即使电压增加，电流也不能按照正常情况下的线性规律增加。这种非线性特征可以在电压电流曲线上显示出来。
异常的功率消耗：由于提前导通，开关在较低的电压或电流下开始导通，可能会导致异常高的功率消耗。因此，在电压电流曲线上会观察到异常大的功率峰值或其他异常情况。
基于以上具体特征，通过将检测得到的电压电流曲线与图2正常情况下与图3提前导通失效情况下的曲线进行比较，若曲线走向与提前导通失效情况下的电压电流曲线(如图3所示)更为接近，则判断其情况属于提前导通失效类型。
S102：如果是，则对所述待测芯片进行开盖处理，在所述待测芯片的电源管脚和地管脚之间施加测试电压；采用红外热成像方式检测所述待测芯片上是否有温度异常位置；如果有，则确定所述温度异常位置所在的内部电源回路为失效回路；
可以理解的是，对待测芯片进行开盖处理，这样可以将待测芯片内部的芯片线路暴露出来，以便在进行热点定位时查看温度异常位置。对待测芯片进行正面开盖，可以更好的方便测试人员进行观察。
在待测芯片的电源管脚和地管脚之间施加测试电压，其中，测试电压的漏电流的量级为mA量级，或者大于mA量级。
其中，内部电源回路为基于所述待测芯片中的电阻或MOS隔离产生的内部电源供电的回路。
由于有漏电的内部节点才会有电流，因此通过检测温度异常位置能够确认存在漏电的失效回路。
对于温度异常位置，如果是芯片内部节点的漏电，因为漏电会经过串联的电阻或MOS，并且大部分能量会在串联的电阻或MOS上消耗，因此，失效回路上的电阻或MOS会消耗热量并发出红外光线，就能够采用红外热成像的方式将该温度异常位置捕捉到。可以理解的是，该温度异常位置也可以并称作热点。
S103：针对所述失效回路，在所述温度异常位置对应的器件的后端形成测试节点；在所述测试节点以及所述地管脚之间形成测试回路，对内部失效点进行定位。
其中，依据电源流入电流的方向确定后端。
采用聚焦离子束在所述温度异常位置对应的器件的后端形成测试节点。
具体地，可以在所述待测芯片中温度异常位置对应的器件的后端，将芯片线路中的绝缘层去掉，采用聚焦离子束沉积金属层，以便引出所述测试节点。
聚焦离子束(Focused-Ion-Beam，FIB)技术可以通过用镓离子和有机气体撞击样品表面来选择性地蚀刻(断开电路)和沉积导体或非导体(添加新电路)。通过FIB(Focused-Ion-Beam，聚焦离子束)的方式，在亮点器件的后端生长一个测试pad，作为测试节点，这样可以跳过亮点器件的影响。
检测所述测试节点对地管脚的电压电流曲线，依据电压电流曲线判断所述测试回路的失效类型；基于所述失效类型，对内部失效点进行定位。这样可以跳过干扰项，从而获取真实的失效亮点。
在所述失效类型为短路类型时，采用微光显微镜或光束诱导电阻变化定位的方式对内部失效点进行定位。
其中，微光显微镜(Emission Microscope,EMMI)是一种相当有用且效率极高的分析工具。主要侦测IC内部所放出光子。在IC元件中，EHP(Electron Hole Pairs)Recombination会放出光子(Photon)。
光诱导电阻变化(OBIRCH)模式能快速准确的进行IC中元件的短路、布线和通孔互联中的空洞、金属中的硅沉积等缺陷。其工作原理是利用激光束在恒定电压下的器件表面进行扫描，激光束部分能量转化为热能，如果金属互联线存在缺陷，缺陷处温度将无法迅速通过金属线传导散开，这将导致缺陷处温度累计升高，并进一步引起金属线电阻以及电流变化，通过变化区域与激光束扫描位置的对应，定位缺陷位置。OBIRCH模式具有高分辨能力，其测试精度可达nA级。
本申请所提供的芯片失效定位方法，通过判断待测芯片是否存在内部电源漏电；存在内部电源漏电时，对所述待测芯片进行开盖处理，在所述待测芯片的电源管脚和地管脚之间施加测试电压；采用红外热成像方式检测所述待测芯片上是否有温度异常位置；如果有，则确定所述温度异常位置所在的内部电源回路为失效回路；针对所述失效回路，在所述温度异常位置对应的器件的后端形成测试节点；在所述测试节点以及所述地管脚之间形成测试回路，对内部失效点进行定位。
由于现有的芯片通常用来隔离的LDO和隔离电阻往往阻抗比较大，因此在进行红外热成像进行热点定位时，高亮位置往往出现在LDO或隔离电阻的位置，从而导致检测不到真正的失效点。本申请所采用的方法在检测到温度异常位置的后端形成测试节点，在测试节点与地管脚之间形成测试回路，跳过了LDO和隔离电阻的影响，从而能够有效剔除掉定位干扰项，比较快速地找到电源内部的失效点。
如图4本申请所提供的芯片定位方法的另一种具体实施方式的流程图所示，结合具体示例，该方法具体包括：
S401：检测所述待测芯片的电源管脚对地管脚的电压电流曲线，依据电压电流曲线判断所述待测芯片是否失效；
S402：如果是，则基于所述电压电流曲线判断所述待测芯片的失效类型；
S403：如果所述待测芯片的失效类型为提前导通失效类型，则判定所述待测芯片存在内部节点漏电；
S404：对所述待测芯片进行开盖处理，在所述待测芯片的电源管脚和地管脚之间施加测试电压，采用红外热成像方式检测所述待测芯片上是否有温度异常位置；如果有，则确定所述温度异常位置所在的内部电源回路为失效回路；
S405：针对所述失效回路，采用聚焦离子束在所述温度异常位置对应的器件的后端形成测试节点；在所述测试节点以及所述地管脚之间形成测试回路，对内部失效点进行定位。
在所述待测芯片中温度异常位置对应的器件的后端，将芯片线路中的绝缘层去掉，采用聚焦离子束沉积金属层，以便引出所述测试节点。
检测所述测试节点对地管脚的电压电流曲线，依据电压电流曲线判断所述测试回路的失效类型；基于所述失效类型，对内部失效点进行定位。
在所述失效类型为短路类型时，采用微光显微镜或光束诱导电阻变化定位的方式对内部失效点进行定位。
图5-图7示出了本申请中芯片失效定位实施过程的示意图一至三，其中，1为电源管脚，2为失效芯片，3为地管脚，4为电阻隔离产生内部电源供电的功能模块，5为MOS隔离产生内部电源供电的功能模块，6为内部漏电情况下热点的区域，7为漏电失效位置，8为测试节点位置。
如图5示出了依据待测芯片中的电阻或MOS隔离将待测芯片分割成了多个内部电源回路，例如电阻隔离产生内部电源供电的功能模块4以及MOS隔离产生内部电源供电的功能模块5。由于漏电要经过串联的电阻或MOS，且大部分能量会在串联的电阻或MOS上消耗，因此，失效回路上的电阻或MOS会消耗热量且发出红外光线，导致在进行热点定位时，内部漏电的热点位置对应显示为图5中的标号6。但是，实际的漏电失效位置如图6所示的标号7。如图7所示，本公开在检测到热点的位置的后端生成FIB pad，作为测试节点，参照图7中的标号8，从而能够跳过干扰点位。进一步结合热点，确定出芯片实际的失效位置。
由于现有的芯片通常用来隔离的LDO和隔离电阻往往是阻抗比较大，因此在进行红外热成像进行热点定位时，往往会高亮在LDO或隔离电阻的位置，从而导致检测不到真正的失效点。本申请所采用的方法在检测到温度异常位置的后端形成测试节点，能够有效剔除掉定位干扰项，从而比较快速地找到电源内部的失效点。
附图中的流程图和框图显示了根据本公开的多个实施例的装置和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。
Claims (8)
1.一种芯片失效定位方法，其特征在于，包括：
判断待测芯片是否存在内部节点漏电；
如果是，则对所述待测芯片进行开盖处理，在所述待测芯片的电源管脚和地管脚之间施加测试电压，采用红外热成像方式检测所述待测芯片上是否有温度异常位置；如果有，则确定所述温度异常位置所在的内部电源回路为失效回路；
针对所述失效回路，在所述温度异常位置对应的器件的后端形成测试节点；在所述测试节点以及所述地管脚之间形成测试回路，对内部失效点进行定位。
2.如权利要求1所述的芯片失效定位方法，其特征在于，所述判断待测芯片是否存在内部节点漏电包括：
检测所述待测芯片的电源管脚对地管脚的电压电流曲线，依据电压电流曲线判断所述待测芯片是否失效；
如果是，则基于所述电压电流曲线判断所述待测芯片的失效类型；
如果所述待测芯片的失效类型为提前导通失效类型，则判定所述待测芯片存在内部节点漏电。
3.如权利要求1所述的芯片中内部电源漏电点的定位方法，其特征在于，所述在所述温度异常位置对应的器件的后端形成测试节点包括：
采用聚焦离子束在所述温度异常位置对应的器件的后端形成测试节点。
4.如权利要求3所述的芯片失效定位方法，其特征在于，所述采用聚焦离子束在所述温度异常位置对应的器件的后端形成测试节点包括：
在所述待测芯片中温度异常位置对应的器件的后端，将芯片线路中的绝缘层去掉，采用聚焦离子束沉积金属层，以便引出所述测试节点。
5.如权利要求1至4任一项所述的芯片失效定位方法，其特征在于，所述在所述测试节点以及所述地管脚之间形成测试回路，对内部失效点进行定位包括：
检测所述测试节点对地管脚的电压电流曲线，依据电压电流曲线判断所述测试回路的失效类型；
基于所述失效类型，对内部失效点进行定位。
6.如权利要求5所述的芯片失效定位方法，其特征在于，所述基于所述失效类型，对内部失效点进行定位包括：
在所述失效类型为短路类型时，采用微光显微镜或光束诱导电阻变化定位的方式对内部失效点进行定位。
7.如权利要求1至4任一项所述的芯片失效定位方法，其特征在于，所述测试电压的漏电流的量级为mA量级。
8.如权利要求1至4任一项所述的芯片失效定位方法，其特征在于，所述内部电源回路为基于所述待测芯片中的电阻或MOS隔离产生的内部电源供电的回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311517824.1A CN117630635A (zh) | 2023-11-14 | 2023-11-14 | 一种芯片失效定位方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311517824.1A CN117630635A (zh) | 2023-11-14 | 2023-11-14 | 一种芯片失效定位方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117630635A true CN117630635A (zh) | 2024-03-01 |
Family
ID=90034854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311517824.1A Pending CN117630635A (zh) | 2023-11-14 | 2023-11-14 | 一种芯片失效定位方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117630635A (zh) |
-
2023
- 2023-11-14 CN CN202311517824.1A patent/CN117630635A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8350583B2 (en) | Probe-able voltage contrast test structures | |
| CN103033728B (zh) | 经时击穿矩阵测试电路及测试方法 | |
| CN113466740A (zh) | 故障定位方法和故障定位装置 | |
| US5905381A (en) | Functional OBIC analysis | |
| US9726713B2 (en) | Testing method and testing system for semiconductor element | |
| CN117630635A (zh) | 一种芯片失效定位方法 | |
| US20030057988A1 (en) | Semiconductor device inspecting method using conducting AFM | |
| CN104793129B (zh) | 利用emmi检测芯片静态漏电的辅助电路的设计方法 | |
| KR100683386B1 (ko) | 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치 | |
| CN108226750B (zh) | 防止探针卡烧针的方法 | |
| JP2011014798A (ja) | 半導体検査装置および半導体検査方法 | |
| Huang | Failure analysis technology based on OBIRCH | |
| JP2814953B2 (ja) | 故障モードの特定方法 | |
| Llamera et al. | Integrating NI LabVIEW in Soft Defect Localization of Temperature Dependent Voltage Failure | |
| CN111257677B (zh) | 一种电磁脉冲干扰测试方法及系统 | |
| Kim et al. | Soft Defect Analysis on Advanced Logic Integrated Circuit by Dynamic Laser Stimulation | |
| Quach et al. | Wafer-level defect-based testing using enhanced voltage stress and statistical test data evaluation | |
| Qizheng et al. | Complex Integrated Circuits ESD Damage Diagnosis Technology and Application | |
| CN117907798A (zh) | 一种集成电路测试方法、检测装置、驱动芯片及控制器 | |
| Zulkifli et al. | Defect Finding for Power-Related Failure Due to Internal Circuitry Issue | |
| Agpaoa et al. | A Systematic Approach in the Root Cause Analysis of Battery Module Failures | |
| Lagatic et al. | Uncovering the True Defect Behind an Ambiguous Distinct PEM Hotspot Through Micro-Probing and FIB Circuit Edit-PVC Analysis | |
| Mört et al. | Guidelines for reliability testing on circuit level | |
| Fan et al. | Failure analysis of complicated case by functional OBIRCH method | |
| Norico et al. | Pushing Failure Mode Stimulus to Overcome the Limitations and Boundaries of Soft Defect Localization Tools |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |