JP5105720B2 - 集積回路の信号観測装置、及びその方法 - Google Patents
集積回路の信号観測装置、及びその方法 Download PDFInfo
- Publication number
- JP5105720B2 JP5105720B2 JP2005221757A JP2005221757A JP5105720B2 JP 5105720 B2 JP5105720 B2 JP 5105720B2 JP 2005221757 A JP2005221757 A JP 2005221757A JP 2005221757 A JP2005221757 A JP 2005221757A JP 5105720 B2 JP5105720 B2 JP 5105720B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- photon emission
- channel
- voltage
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
以下は、添付の図面に描かれた本発明の実施形態の詳細な説明である。これらの実施形態は、本発明を明確に伝えるために詳細に示されている。提示される詳細さは、実施形態の予想される変形を制限することを意図されているものではなく、逆に、その意図は、付属の特許請求の範囲の請求項によって定められる本発明の精神及び範囲内に包含される全ての修正、均等物及び変更を含むことである。下記の詳細な説明は、こうした実施形態が当業者に明らかとなるようにすることを目的としている。
ここで図面に移ると、図1は、デバイス・アンダー・テスト(DUT)ステーション100の実施形態を示す。DUTステーション100は、半導体製作設備において製造された集積回路(IC)の機能性を試験するようになっている、その設備における幾つかの試験ステーションの1つとすることができる。より具体的には、ICのビンが製造された後に、DUTステーション100のオペレータは、試験のためにIC110のようなICを選択することができる。IC110が「フリップ−チップ」パッケージ用にされている場合には、オペレータは、IC110を平坦化し、研磨して、裏側の基板の厚さを、例えば50から200マイクロメートルの間に減少させることができる。裏側の基板の厚さを減少させることは、典型的には、IC回路の動作に影響を及ぼさないが、裏側の基板を透過することができるフォトン放出周波数範囲を有利に増大させる。オペレータは、IC110をDUTステーション100に設置して、該IC110に、Vdd120及びVpica122といった供給電圧と試験パターン生成器124を接続する。試験パターン生成器124がIC110に試験ベクトルを適用している間、検出器130がIC110からのフォトン放出を監視する。次いで、イメージャ140が、IC110からのフォトン放出の強度及び座標に基づいて、オペレータの目に見える発光強度142を生成する。別の実施形態においては、IC110は、例えばVdd120から内部的にVpica122を発生させる。
110:集積回路
112:ビーコン
124:試験パターン生成器
130:検出器
132:レンズ
134:イメージング・マイクロチャネル・プレート光電子増倍管
140:イメージャ
142:発光強度
Claims (20)
- 入力信号に応答するフォトン放出を増強する集積回路であって、
前記集積回路の導体に結合し、前記入力信号は動作回路電圧以下の大きさを有し、前記集積回路が作動中に前記入力信号を前記導体に与え、前記動作回路電圧に基づいて前記入力信号を生成する回路と、
駆動可能の間に前記入力信号に応答してフォトン放出を生成し、駆動不可能の間に前記入力信号に応答して実質的に応答不能である、前記導体において前記回路と結合しているビーコンとを備え、
前記ビーコンは、
前記動作回路電圧より実質的に大きい第2供給電圧にその第1のチャネルの第1端部が結合され、その第1のゲートが前記導体に結合されて、前記入力信号に応答して前記チャネルを通るキャリアを加速し、前記キャリアによるフォトン放出を発生させる第1トランジスタと、
第1チャネルの第2の端部と低回路電圧との間に結合され、前記ビーコンを駆動可能または駆動不可にする駆動信号と結合された第2のゲートを含む第2トランジスタとを含み、
第1トランジスタのインピーダンスを、実質的に第2トランジスタのインピーダンスより大きく与えて、第1トランジスタの第1チャネルにおける電圧降下を前記動作回路電圧より大きく増加させ、
第1トランジスタは厚い酸化物トランジスタを含み、第2トランジスタは薄い酸化物トランジスタを含み、
前記回路を第1外部電源と結合して前記動作回路電圧を供給し、
第1トランジスタのチャネルの第1端部を第1外部電源と異なる第2外部電源に結合して第2供給電圧を供給することを特徴とする、集積回路。 - 前記第2トランジスタの第2チャネルは、第1トランジスタの第1チャネルに直列に結合された、請求項1に記載の集積回路。
- 第2供給電圧は、前記入力信号に対する第1トランジスタのクロック信号の立ち上がりエッジから所定の時間に放電して第1トランジスタの閾値電圧以下になる電圧を与える、請求項1に記載の集積回路。
- 第2供給電圧は、前記入力信号に対する第1トランジスタのクロック信号のレベルが所定の期間一定の電圧を与える、請求項1に記載の集積回路。
- 前記回路は、第1トランジスタを状態間で遷移させるために、前記作動中の集積回路による試験ベクトルの受信に基づいて前記入力信号を変調するようになっており、前記状態の1つは、第1チャネル内の電流を弱めて、第1チャネル内のキャリアを実質的に減少させるものである、請求項1に記載の集積回路。
- 前記回路が、相補型金属酸化物半導体(CMOS)回路である、請求項1に記載の集積回路。
- 第1トランジスタが、電界効果トランジスタである、請求項1に記載の集積回路。
- 入力信号の状態を非侵襲的に検知するシステムであって、
集積回路の導体に結合し、前記入力信号は動作回路電圧以下の大きさを有し、前記集積回路が動作中に前記入力信号を前記導体に与え、前記動作回路電圧に基づいて前記入力信号を生成する回路と、
駆動可能の間に前記入力信号に応答してフォトン放出を生成し、駆動不可能の間に前記入力信号に応答して実質的に応答不能である、前記導体において前記回路と結合しているビーコンとを含む前記集積回路と、
前記ビーコンは、
前記動作回路電圧より実質的に大きい第2供給電圧にそのチャネルの第1端部が結合され、そのゲートが前記導体に結合されて、前記入力信号に応答して電流を導通させ前記電
流のキャリアによるフォトン放出を発生させる第1トランジスタと、
前記チャネルの第2の端部と低回路電圧との間に結合され、前記ビーコンを駆動可能または駆動不可能にする駆動信号と結合するゲートを含む、第2トランジスタとを含み、
第1トランジスタのインピーダンスを、実質的に第2トランジスタのインピーダンスより大きく与えて、第1トランジスタの第1チャネルにおける電圧降下を前記動作回路電圧より大きく増加させ、
前記集積回路に結合して前記動作回路電圧を供給する第1電圧源と、
前記集積回路に結合して第2供給電圧を供給する第2電圧源と、
前記フォトン放出を捕らえ、前記フォトン放出を時間経過と関連付けて、前記入力信号の状態の指標である前記トランジスタの挙動を監視するための検出器と、を備えるシステム。 - 前記フォトン放出カウント及びそれに対応する時間経過を受け取って、第1トランジスタ挙動の視覚的表現を生成するために、前記検出器に結合されたイメージャをさらに備える、請求項8に記載のシステム。
- 前記視覚的表現が、前記フォトン・カウント及びそれに対応する時間経過に基づいて、時間の関数として前記フォトン放出を表す光波形を含む、請求項9に記載のシステム。
- 前記視覚的表現が、前記フォトン放出を表すための、前記フォトン放出強度に対する直接的な関係を有する発光強度をもつ集積回路の視野を含む、請求項9に記載のシステム。
- 前記視覚的表現が、時間の経過に伴う前記フォトン放出強度の変化を示すために、一定時間にわたって変化する、請求項11に記載のシステム。
- 前記回路は、第1トランジスタを状態間で遷移させるために、前記集積回路による試験ベクトルの受信に基づいて前記入力信号を変調するようになっており、前記状態の1つは、前記チャネルの電流を弱めて、前記チャネル内のキャリアを実質的に減少させる、請求項8に記載のシステム。
- 前記検出器が、レンズと、イメージング・マイクロチャネル・プレート光電子増倍管を備え、前記レンズが、前記フォトン放出を前記光電子増倍管に向け、前記光電子増倍管が、前記フォトン放出をカウントし、該フォトン放出を時間経過と関連付けて、前記フォトン放出に関連する位置を求める、請求項8に記載のシステム。
- 動作回路電圧をソースとして集積回路において生成された入力信号に応答するフォトン放出を増強する方法であって、
PICA供給電源を第1トランジスタのチャネルの第1端部に与えるステップと、
前記動作回路電圧以下の大きさを有する前記入力信号を前記集積回路内の第1トランジスタのゲートに与えるステップと、
前記入力信号に応答して、駆動信号を第2トランジスタのゲートに印加して第2トランジスタをオンして電界を前記チャネルに印加して第1トランジスタのチャネルを通して電流を導通させて、第1トランジスタのインピーダンスを実質的に第2トランジスタのインピーダンスより大きく与えて、前記チャネルにおける電圧降下を前記動作回路電圧より大きく与え、前記電流のキャリアにより前記フォトン放出を発生させるステップと、を含む方法。 - 前記フォトン放出を捕らえて、第1トランジスタに関連するフォトン・カウントを求めるステップをさらに含む、請求項15に記載の方法。
- 前記フォトン放出を光電陰極に向けて、前記フォトン放出を光電子に変換するステップをさらに含む、請求項15に記載の方法。
- 前記光電子に基づいて、前記フォトン放出の時間経過を求めるステップをさらに含む、請求項17に記載の方法。
- 前記フォトン放出が前記光電陰極に当たる位置に基づいて、前記フォトン放出の座標を求めるステップをさらに含む、請求項17に記載の方法。
- 時間と共に変化する試験ビット・パターンを前記集積回路に適用して、前記信号を変調するステップであって、第1トランジスタが、前記信号の変調に応答して状態を変化させ、前記状態の1つの間に前記フォトン放出を実質的に弱めるステップをさらに含む、請求項15に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/912,493 US7355419B2 (en) | 2004-08-05 | 2004-08-05 | Enhanced signal observability for circuit analysis |
US10/912493 | 2004-08-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006047309A JP2006047309A (ja) | 2006-02-16 |
JP5105720B2 true JP5105720B2 (ja) | 2012-12-26 |
Family
ID=35756791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005221757A Expired - Fee Related JP5105720B2 (ja) | 2004-08-05 | 2005-07-29 | 集積回路の信号観測装置、及びその方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7355419B2 (ja) |
JP (1) | JP5105720B2 (ja) |
CN (1) | CN100403538C (ja) |
TW (1) | TWI339736B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8072589B2 (en) * | 2007-01-18 | 2011-12-06 | Dcg Systems, Inc. | System and method for photoemission-based defect detection |
US20090147255A1 (en) * | 2007-12-07 | 2009-06-11 | Erington Kent B | Method for testing a semiconductor device and a semiconductor device testing system |
US8159255B2 (en) * | 2008-02-15 | 2012-04-17 | Qualcomm, Incorporated | Methodologies and tool set for IDDQ verification, debugging and failure diagnosis |
US7973545B2 (en) * | 2008-04-22 | 2011-07-05 | Freescale Semiconductor, Inc. | Time resolved radiation assisted device alteration |
US8131056B2 (en) * | 2008-09-30 | 2012-03-06 | International Business Machines Corporation | Constructing variability maps by correlating off-state leakage emission images to layout information |
US8653935B2 (en) * | 2009-09-30 | 2014-02-18 | Ixys Ch Gmbh | Low-power wireless network beacon for turning off and on fluorescent lamps |
US8451009B2 (en) * | 2009-11-03 | 2013-05-28 | Qualcomm Incorporated | Techniques employing light-emitting circuits |
US20110270548A1 (en) * | 2010-04-29 | 2011-11-03 | Qualcomm Incorporated | Automated verification and estimation of quiescent power supply current |
US20130278285A1 (en) * | 2012-04-20 | 2013-10-24 | International Business Machines Corporation | Minimum-spacing circuit design and layout for pica |
DE112014002974T5 (de) * | 2013-06-24 | 2016-06-09 | Dcg Systems, Inc. | Sondenbasierendes Datensammelsystem mit adaptiver Sonden-Untersuchung gesteuert durch lokale Eigenschaften der Probe |
WO2015100158A1 (en) * | 2013-12-23 | 2015-07-02 | The Trustees Of Columbia University In The City Of New York | Implementations to facilitate hardware trust and security |
US10539589B2 (en) | 2014-06-25 | 2020-01-21 | Fei Efa, Inc. | Through process flow intra-chip and inter-chip electrical analysis and process control using in-line nanoprobing |
US10521897B2 (en) * | 2016-07-22 | 2019-12-31 | International Business Machines Corporation | Using photonic emission to develop electromagnetic emission models |
US11125815B2 (en) * | 2019-09-27 | 2021-09-21 | Advanced Micro Devices, Inc. | Electro-optic waveform analysis process |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63119541A (ja) * | 1986-11-07 | 1988-05-24 | Toshiba Corp | 半導体集積回路の試験方法 |
JPH0670612B2 (ja) * | 1989-03-08 | 1994-09-07 | 浜松ホトニクス株式会社 | ストリークカメラ装置 |
US5175495A (en) * | 1991-04-30 | 1992-12-29 | Lsi Logic Corporation | Detection of semiconductor failures by photoemission and electron beam testing |
JP3004830B2 (ja) * | 1991-12-09 | 2000-01-31 | 松下電器産業株式会社 | 半導体集積回路の評価装置及び評価方法 |
GB2289983B (en) * | 1994-06-01 | 1996-10-16 | Simage Oy | Imaging devices,systems and methods |
US5736862A (en) * | 1995-06-22 | 1998-04-07 | Genrad, Inc. | System for detecting faults in connections between integrated circuits and circuit board traces |
JPH09197021A (ja) * | 1996-01-16 | 1997-07-31 | Sony Corp | 半導体回路内部信号確認回路および方法 |
JP3106952B2 (ja) * | 1996-04-30 | 2000-11-06 | 日本電気株式会社 | 半田づけ不良検出装置 |
US5940545A (en) * | 1996-07-18 | 1999-08-17 | International Business Machines Corporation | Noninvasive optical method for measuring internal switching and other dynamic parameters of CMOS circuits |
US6002247A (en) * | 1996-08-07 | 1999-12-14 | Watkins; Lee A. | Method for determining correct pairing of bundled twisted wire pair circuitry |
US6895372B1 (en) * | 1999-09-27 | 2005-05-17 | International Business Machines Corporation | System and method for VLSI visualization |
US6483327B1 (en) * | 1999-09-30 | 2002-11-19 | Advanced Micro Devices, Inc. | Quadrant avalanche photodiode time-resolved detection |
JP2002074950A (ja) * | 2000-08-29 | 2002-03-15 | Toshiba Corp | 半導体集積回路 |
JP2002184199A (ja) * | 2000-12-19 | 2002-06-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
US6737880B2 (en) * | 2001-05-14 | 2004-05-18 | Intel Corporation | Device and method for probing instantaneous high-speed local supply voltage fluctuation in VLSI integrated circuits using IR emissions |
US6628126B2 (en) * | 2001-06-14 | 2003-09-30 | International Business Machines Corporation | Optical voltage measurement circuit and method for monitoring voltage supplies utilizing imaging circuit analysis |
US6891363B2 (en) * | 2002-09-03 | 2005-05-10 | Credence Systems Corporation | Apparatus and method for detecting photon emissions from transistors |
US7039884B2 (en) * | 2002-10-11 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | Method of extracting circuit timing parameters using picosecond-scale photon timing measurements |
US20050094866A1 (en) * | 2003-11-03 | 2005-05-05 | Castelino Ruben W. | Position reference beacon for integrated circuits |
US7057409B2 (en) * | 2003-12-16 | 2006-06-06 | Texas Instruments Incorporated | Method and apparatus for non-invasively testing integrated circuits |
US7057182B2 (en) * | 2004-03-12 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Method and system for determining distortion in a circuit image |
-
2004
- 2004-08-05 US US10/912,493 patent/US7355419B2/en not_active Expired - Fee Related
-
2005
- 2005-04-15 CN CNB2005100655593A patent/CN100403538C/zh not_active Expired - Fee Related
- 2005-07-29 JP JP2005221757A patent/JP5105720B2/ja not_active Expired - Fee Related
- 2005-08-02 TW TW094126213A patent/TWI339736B/zh not_active IP Right Cessation
-
2007
- 2007-12-03 US US11/949,325 patent/US7446550B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7355419B2 (en) | 2008-04-08 |
US20060028219A1 (en) | 2006-02-09 |
US7446550B2 (en) | 2008-11-04 |
CN100403538C (zh) | 2008-07-16 |
TWI339736B (en) | 2011-04-01 |
JP2006047309A (ja) | 2006-02-16 |
CN1731581A (zh) | 2006-02-08 |
US20080079448A1 (en) | 2008-04-03 |
TW200617412A (en) | 2006-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5105720B2 (ja) | 集積回路の信号観測装置、及びその方法 | |
KR100734186B1 (ko) | 집적 회로의 동적 진단 테스트를 위한 장치 및 방법 | |
US7730434B2 (en) | Contactless technique for evaluating a fabrication of a wafer | |
US7474112B2 (en) | Method and apparatus for non-invasively testing integrated circuits | |
Stellari et al. | High-speed CMOS circuit testing by 50 ps time-resolved luminescence measurements | |
US20060103378A1 (en) | Apparatus and method for dynamic diagnostic testing of integrated circuits | |
US6774647B2 (en) | Noninvasive optical method and system for inspecting or testing CMOS circuits | |
US7012537B2 (en) | Apparatus and method for determining voltage using optical observation | |
Stellari et al. | Broken scan chain diagnostics based on time-integrated and time-dependent emission measurements | |
JP2006522939A (ja) | デバイスの光電子放出を用いた検査装置の校正システム及び方法 | |
JP4409039B2 (ja) | パス故障診断装置、パス故障診断方法および自己診断機能を有する半導体集積回路装置 | |
JP4792191B2 (ja) | 回路試験装置および回路試験方法 | |
Stellari et al. | Tools for contactless testing and simulation of CMOS circuits | |
Parrassin et al. | From EBT to LVP, from 130nm to 28nm node, internal timing characterization evolution | |
Sayil | Contactless VLSI Measurement and Testing Techniques | |
Kim et al. | Optical Failure Analysis Technique in Deep Submicron CMOS Integrated Circuits | |
Sayil et al. | Contactless Testing | |
Kash et al. | Chips at Work: Picosecond Imaging Circuit Analysis | |
JP2012234907A (ja) | 半導体素子の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080527 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110905 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5105720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |