JP2006047309A - 集積回路の信号観測装置、及びその方法 - Google Patents

Abstract

【課題】信号に応答するフォトン放出を増強し、回路分析のための信号の可観測性を増強する。
【解決手段】ＰＩＣＡを用いる信号状態の可観測性のために、集積回路１１０内の信号に応答するフォトン放出を増強する方法・配置が開示される。実施形態は、対象となる信号にビーコン１１２を付加し、そのビーコン１１２にわたって電圧を印加して、フォトン放出を増強する。電圧は、強度及びエネルギーに対するフォトン放出を増強するために、動作可能回路電圧、Ｖｄｄより高くされるので、フォトン放出は、ノイズから、より一層区別できる。実施形態の多くで、ビーコン１１２はトランジスタを含み、幾つかで、ビーコン１１２は、ビーコン１１２からのフォトン放出を可能化し、及び不可能化するためのイネーブル・デバイスを含む。更に、ＰＩＣＡ検出器１３０は、フォトン放出を捕らえ、処理して時間トレースを生じさせる。
【選択図】図１

Description

本発明は、電気回路の分野に関する。より具体的には、本発明は、信号に応答するフォトン放出を増強して、回路分析のための信号の観測可能性を増強する方法及び配置に関する。

集積回路（ＩＣ）の設計者及び製造業者は、作動上の障害を分析し、修復するために、作動ＩＣの内奥の電圧及び電流を計測することが多い。特に、試作ＩＣの動作が仕様に満たないか又はＩＣが障害のためにフィールドから戻されたときに、技術者は、障害のあるＩＣを検査して、障害の原因を突き止め、その後に製造されるＩＣに問題が起こるのを回避するために是正措置を取る。２つの古典的な調査技術は、露出された導体に外部の物理的プローブによりアクセスすること、及び合焦された電子ビームにより検知することを含む。両方とも、ＩＣの金属化層の導体にアクセスすることを必要とする。初期のＩＣは金属化層が少数であったが、現代の設計においては金属化層が８個であることは珍しくない。したがって、古典的技術は、導体にアクセスするために侵襲的かつ破壊的なプロセスを必要とし、計測の精度を損なう恐れがある。

これらの問題を回避するために、ＩＣの電気的活動を非侵襲的に計測し、デバッグする光学的調査技術が開発された。この技術は、ピコ秒イメージング回路分析（ＰＩＣＡ）として一般に知られている。ＰＩＣＡは、高電圧と低電圧との間の電界を横切るキャリアによって生じたフォトンの放出を捕らえる。フォトン放出強度は、電流に対して直線性を有する。より具体的には、電界効果トランジスタのチャネルの端、例えば、ドレイン及びソースの間の電圧差は、チャネル内のキャリアに加速力を与え、キャリアの運動エネルギーを増加させる。ほとんどのキャリアは他のキャリアに衝突し、チャネルの他端に到達するときにはキャリアの運動エネルギーが大幅に減少している。しかしながら、チャネルを横断している間に非常に小さいインピーダンスに遭遇するキャリアは、チャネル、例えばケイ素のバンドギャップエネルギーを超える運動エネルギーに達することがある。その結果、キャリアは、ＩＣを抜け出すことができるフォトンを放出することがある。

ＩＣ設計における幾つかの最新の傾向では、ＰＩＣＡは利用されなくなりつつある。最新のＩＣ設計では、ＩＣによる電力消費を低減するために、相補型金属酸化膜半導体（ＣＭＯＳ）回路を実装することが多い。ＣＭＯＳに移行する傾向は、従来のＩＣの電流を低下させる。特に、ＣＭＯＳ回路は、切り替え動作の間だけ電流を流すように設計されている。したがって、ほとんどのフォトンは、ＣＭＯＳ回路のコンポーネントがある状態から別の状態に切り替えられている間に放出される。

さらに、設計者は、ＩＣの速度を増加させながらそのサイズを減少させることを絶えず試みている。この傾向とは、ＩＣの各コンポーネントのサイズを減少させることであり、それはまた、ＩＣ設計の世代にわたって動作可能回路電圧、Ｖｄｄが減少されていくことも要求する。問題は、Ｖｄｄの減少によって、バンドギャップエネルギーを上回る運動エネルギーの平均超過が減少し、それが、切り替え動作に起因するフォトン放出を、ノイズと呼ばれることが多いＩＣの通常の熱的挙動と区別しにくくする。通常の熱的挙動には、例えば漏れ電流がある。

フォトン放出を検出するように設計された検出器は、ノイズを排除するためのフィルタを含むものとすることができる。しかしながら、ＩＣの作動中に放出された比較的少数のフォトンは、回路挙動の正確な分析のためには現在のところ不十分である。したがって、障害のあるＩＣがもつ問題を突き止めるために、同じ回路動作を多数回繰り返すことが要求される。問題を分析するのに十分なデータが記録されるまでに試験に２０時間を要することは珍しくない。

ＰＩＣＡ検出器は、感度を改善しているが、高周波数信号を検出する能力には限界がある。クロックのような重要なタイミングで高周波数信号の状態を調べるために、経時的に捕らえられたイメージにおいて正確に区別できるようになるには強いフォトン放出が必要とされる。ＰＩＣＡと同じくらい有益なのは、集積回路をデバッギングすることであり、低エネルギーフォトン放出の問題は、その利益を得るのを困難にする。したがって、供給電圧の低い集積回路の電気的活性を計測するために、新しい非侵襲的分析ツールが必要とされている。

上記で指摘された問題は、大部分は、作動中の集積回路の信号に応答するフォトン放出を増強する方法及び配置によって対処される。１つの実施形態は、作動中の集積回路の信号に応答するフォトン放出を増強する装置を提供する。装置は、第１供給電圧の又はそれより小さい大きさを有する信号を導体に与えるようになった作動中の集積回路の回路と、トランジスタとを備える。このトランジスタは、第２供給電圧に結合されたチャネルと、信号に応答してチャネルを通るキャリアを加速するために該導体に結合されたゲートとを有する。さらに、キャリアによるフォトン放出を発生させるために、第２供給電圧は、第１供給電圧より高くされる。

別の実施形態は、作動中の集積回路内の信号の状態を非侵襲的に調べるシステムを提供する。このシステムは、導体に信号を与えるようになった回路をもつ集積回路を備える。信号は、第１供給電圧の又はそれより小さい大きさを有する。システムはまた、信号の状態の遷移に応答して電流を導通させるために、第２供給電圧に結合されたチャネル及び導体に結合されたゲートを有するトランジスタを備える。第２供給電圧は、電流のキャリアによるフォトン放出を発生させるために第１供給電圧より高くされる。さらに、システムは、フォトン放出を捕らえ、そのフォトン放出を時間指数と関連付けてトランジスタの挙動を監視するための検出器を備える。こうした挙動は、信号の状態の指標である。

さらに別の実施形態は、集積回路の信号に応答するフォトン放出を増強する方法を提供する。この方法は、トランジスタのゲートに信号を与えることを含む。信号は、該信号に応答してチャネルに電流を導通させるために、第１供給電圧の又はそれより小さい大きさを有する。この方法はまた、トランジスタのチャネルに電界を印加することを含む。チャネルの両端間電圧差は、電流のキャリアによるフォトン放出を生じさせるために、集積回路の動作可能回路電圧より大きい。

本発明の他の目的及び利点は、以下の詳細な説明を読むこと、及び同じ符号が同じ要素を表す添付の図面を参照することから明らかとなるであろう。

概要
以下は、添付の図面に描かれた本発明の実施形態の詳細な説明である。これらの実施形態は、本発明を明確に伝えるために詳細に示されている。提示される詳細さは、実施形態の予想される変形を制限することを意図されているものではなく、逆に、その意図は、付属の特許請求の範囲の請求項によって定められる本発明の精神及び範囲内に包含される全ての修正、均等物及び変更を含むことである。下記の詳細な説明は、こうした実施形態が当業者に明らかとなるようにすることを目的としている。

例えば、ピコ秒イメージング回路分析（ＰＩＣＡ）を用いる信号状態の可観測性のために、集積回路（ＩＣ）内の信号に応答するフォトン放出を増強する方法及び配置が開示される。実施形態は、対象となる信号にビーコンを付加し、そのビーコンの両端に電圧を印加して、対象となる信号に応答するフォトン放出を増強する。電圧は、強度及びエネルギーに対するフォトン放出を増強するために、動作可能回路電圧、Ｖｄｄより高くされる。したがって、フォトン放出は、ノイズから、より一層区別できる。

ビーコンは、例えば、信号を搬送する導体に結合されたゲート、及びＰＩＣＡ供給電圧（Ｖｐｉｃａ）と回路大地電圧のような低い回路電圧との間に結合されたチャネルを有する電界効果トランジスタを含むことができる。Ｖｐｉｃａは、上限又は下限、すなわち信号のレールの大きさより大きい電圧であり、Ｖｐｉｃａは、チャネル内のキャリアに印加された電界強度を増加させるように設計されている。キャリアは、負チャネルＦＥＴにおいては電子とすることができ、正チャネルＦＥＴにおいては正孔とすることができる。

多くの実施形態においては、ビーコンは、トランジスタからのフォトン放出をイネーブルし、かつ、ディスエーブルするためのイネーブル・デバイスを含む。イネーブル・デバイスは、例えば、別のＦＥＴとすることができる。さらに、イネーブル・デバイスは、ビーコンがイネーブルされている間は、対象となる信号の最大の大きさより大きいトランジスタにわたる電圧降下を維持することによってトランジスタを補足するように設計されている。

幾つかの実施形態においては、ＰＩＣＡ検出器は、ビーコンからのフォトン放出を捕らえることができる。検出器は、フォトンを処理し、ビーコンのトランジスタ挙動を時間指数と関連付けて時間トレースを生じさせることができる。したがって、入力信号に関連してフォトンを放出するビーコン・トランジスタを付加することによって、フォトン放出を検出し、処理して、時間トレースを生成することができる。さらに、幾つかの実施形態は、ＩＣの或る領域からの多数のフォトン放出を集光し、そのフォトン放出パターンを該領域の既知のトランジスタの位置とマッチングすることによって、ビーコンの位置を識別する。

詳細な説明
ここで図面に移ると、図１は、デバイス・アンダー・テスト（ＤＵＴ）ステーション１００の実施形態を示す。ＤＵＴステーション１００は、半導体製作設備において製造された集積回路（ＩＣ）の機能性を試験するようになっている、その設備における幾つかの試験ステーションの１つとすることができる。より具体的には、ＩＣのビンが製造された後に、ＤＵＴステーション１００のオペレータは、試験のためにＩＣ１１０のようなＩＣを選択することができる。ＩＣ１１０が「フリップ−チップ」パッケージ用にされている場合には、オペレータは、ＩＣ１１０を平坦化し、研磨して、裏側の基板の厚さを、例えば５０から２００マイクロメートルの間に減少させることができる。裏側の基板の厚さを減少させることは、典型的には、ＩＣ回路の動作に影響を及ぼさないが、裏側の基板を透過することができるフォトン放出周波数範囲を有利に増大させる。オペレータは、ＩＣ１１０をＤＵＴステーション１００に設置して、該ＩＣ１１０に、Ｖｄｄ１２０及びＶｐｉｃａ１２２といった供給電圧と試験パターン生成器１２４を接続する。試験パターン生成器１２４がＩＣ１１０に試験ベクトルを適用している間、検出器１３０がＩＣ１１０からのフォトン放出を監視する。次いで、イメージャ１４０が、ＩＣ１１０からのフォトン放出の強度及び座標に基づいて、オペレータの目に見える発光強度１４２を生成する。別の実施形態においては、ＩＣ１１０は、例えばＶｄｄ１２０から内部的にＶｐｉｃａ１２２を発生させる。

オペレータは、フォトン放出座標をＩＣ１１０内の構造座標とマッチングさせて、構造が正しく機能しているかどうかを判断することができる。特に、オペレータは、ＩＣ１１０の構造による切り替え動作を予想し、予想された切り替え動作を、ＩＣ１１０の対応する構造からのフォトン放出のタイミング及び強度と対照して比較することができる。例えば、オペレータが、ＩＣ１１０内のレジスタファイルが或る強度のフォトンを他の隣接するレジスタファイルより長い時間にわたって放出することに気付いた場合には、そのレジスタファイルは障害をもっている可能性がある。さらに、オペレータが、ビンの１つより多くのＩＣにこの問題を見つけた場合には、オペレータは、その後に製造されたＩＣのバッチに問題が再び起こるのを防止する是正措置をとることができるという利点を有する。

ＩＣ１１０は、プロセッサ、状態マシン、又は他の論理といった半導体に設置された回路である。ＩＣ１１０は、論理及びその他の、クロック信号を生成させるための位相固定ループ回路、クロック信号を反復するためのローカル回路、エラー診断回路、データ・ストレージ等といった支持回路を実装するためのトランジスタを含む。ＩＣ１１０はまた、ビーコン１１２のような１つ又はそれ以上のビーコンを含む。ビーコンは、信号を監視し、該信号に応答してフォトン放出強度を高めるように設計される。ビーコンは、ＩＣ１１０の設計及び製造の試験段階及びデバッギング段階の間に対象となる信号を監視するために、ＩＣ１１０内に戦略的に配置することができる。

例として、図２は、ＩＣ１１０のより詳細な実施形態であるＩＣ２００を示す。ＩＣ２００は、ビーコン２１０及び回路２３０を含む。ビーコン２１０は、Ｖｐｉｃａ２１４と大地電圧との間の、電界効果トランジスタ（ＦＥＴ）２１２のチャネルに結合される。幾つかの実施形態においては、Ｖｐｉｃａ２１４は、図１におけるＶｐｉｃａ１２２のような外部供給電圧から供給することができる。別の実施形態においては、ＩＣ２００は、Ｖｄｄ２３５のような供給電圧に基づいてＶｐｉｃａ２１４を発生してもよい。

回路２３０は、対象となる信号である信号２２０を含む回路である。ＩＣ２００の設計者は、ＩＣ２００をデバッグするために、或る実施形態においてはフィールドにおけるＩＣ２００の集積性を試験するために、ビーコンを信号２２０に結合した。例えば、該回路２３０は、中央クロックバッファ、ローカル・クロック・リピータ、位相固定ループ（ＰＬＬ）回路、論理ゲート、インバータ、走査可能ラッチ回路、又はその他の回路とすることができる。

回路２３０は、信号２２０のソースを与えるためにＶｄｄ２３５に結合され、信号２２０をＦＥＴ２１２のゲートに伝送するためにビーコン２１０に結合される。ビーコン２１０は、信号２２０がＦＥＴ２１２の閾値電圧（Ｖｔ）に到達するか又はそれを越えたときに、信号２２０に応答してオンになる。オンになると、ビーコン２１０は、ＦＥＴ２１２のチャネル内のＶｐｉｃａ２１４と大地電圧との間の電流に対して直線性を有する或る強度のフォトンを放出する。例えば、ＦＥＴ２１２のチャネルの端にＶｄｄ２３５ではなくＶｐｉｃａ２１４を印加して、電界強度を増大させ、チャネル内のキャリアを加速することができる。電界強度の増加によって、ＩＣ２００が形成される半導体、例えばケイ素のバンドギャップエネルギーを超える運動エネルギーをもつキャリアのインスタンスが増加する。他の相互作用によってキャリアが運動エネルギーをさほど多く失わないとすれば、余分の運動エネルギーを適用して、余分の運動エネルギーに対して直接的な関係のある周波数を有するフォトンを生じさせてもよい。したがって、電界強度の増加は、フォトンの放出並びにフォトンの数に関連する平均及びピーク周波数を増加させる。一方、ビーコン２１０をオフにすると、ＦＥＴ２１２のチャネルによって伝導される電流が弱まり、チャネル内のキャリアが実質的に減少して、フォトン放出強度が低下する。

図１に戻ると、ＤＵＴステーション１００は、試験のためにＶｄｄ１２０及びＶｐｉｃａ１２２といった供給電圧をＩＣ１１０に与える、１つ又はそれ以上の電力供給を含むことができる。Ｖｄｄ１２０は、論理動作のためにＩＣ１１０のトランジスタのチャネルに典型的に印加される回路電圧である。Ｖｐｉｃａ１２２は、ＩＣ１１０のビーコン１１２のようなビーコンからのフォトン放出を増強するために、Ｖｄｄ１２０より高くされる第２供給電圧である。

図２及び図３に移ると、図３は、Ｖｐｉｃａ２１４の２つの実施形態を示す、チャネルにわたる電圧及びビーコン２１０からのフォトン放出の概念的タイミング図である。Ｖｐｉｃａ２１４は、Ｖｐｉｃａ２１４の電力源の性質に応じて、ビーコン２１０によるクロック信号３１０へのレベル感応性応答３２０か、又はクロック信号３１０へのエッジ感応性応答３３０をサポートすることができる。より具体的には、Ｖｐｉｃａ３２２の電力源がビーコン２１０の実質的に一定の電圧及び電流を与えるときには、ビーコン２１０は、クロック信号３１０のレベルの遷移に応答して、実質的に一定のフォトン放出３２４を出力する。例えば、時刻ｔ１とｔ３との間のＶｐｉｃａ３２２の一定の大きさは、時刻ｔ１とｔ３との間の実質的に一定のフォトン放出３２４を助長する。

一方、Ｖｐｉｃａ３３２の電力供給は、クロック信号３１０の遷移に応答して放電される静電容量のような有限電荷を与えることができる。多くのこうした実施形態においては、Ｖｐｉｃａ３３２は、時刻ｔ１に示されるようなクロック信号３１０の遷移に応答して放電する。Ｖｐｉｃａ３３２の電圧レベルが、時刻ｔ２において閾値電圧Ｖｔより低く降下したときには、ビーコン２１０からのフォトン放出３３４が実質的に終了する。しかしながら、ビーコン２１０又はＩＣ２００の他の回路に関連する漏れ電流が、フォトン放出（図示せず）をもたらすことがある。Ｖｐｉｃａ３３２の高い電圧は、対象となる信号に関連するフォトン放出３２４及び３３４の強度及び周波数を、漏れ電流に関連するフォトン放出強度及び周波数より上に増加させることができる。

図１に戻ると、試験パターン生成器１２４は、ＩＣ１１０の機能性を試験するために、一連のベクトルを生成させるようになっている。特に、試験パターン生成器１２４は、１つ又はそれ以上のビット・パターンを生成し、１つ又はそれ以上のビット・パターンをＩＣ１１０に並列に及び・又は直列に伝送して、ＩＣ１１０内での切り替え動作の異なる組み合わせを開始することができる。ビーコン１１２は、１つ又はそれ以上の予想された切り替え動作を監視し、それに応じて状態を変化させる。例えば、ビーコン２１０のようなビーコンにおいては、ＦＥＴ２１２は、信号２２０を生成する回路２３０の切り替え動作に応答して、オンからオフに及びその逆に遷移することができる。切り替え動作は、相補型金属酸化膜半導体（ＣＭＯＳ）回路のような多くの低電力回路においてフォトン放出を生じさせるためには特に重要である。ＣＭＯＳ回路は、典型的には、状態間の切り替えのために電流を流し、ＣＭＯＳ回路の状態が一定に保たれている間は、電力を浪費しない。例えば、一実施形態においては、試験パターン生成器１２４は、時間と共に変化する試験ビット・パターンを生成して、ＩＣ１１０の走査可能ラッチにより切り替え動作のチェーンを開始する。さらに別の実施形態においては、試験パターン生成器１２４は、試験ベクトルに対応する発光強度を監視して、その次の試験ベクトルを決定し、又は選択するために、イメージャ１４０に結合される。

検出器１３０は、ＩＣ１１０からのフォトン放出、幾つかの実施形態においては、ＩＣ１１０の特定の周波数範囲及び選択された領域内のフォトン放出を検出するように適合させることができる。より具体的には、検出器１３０は、フォトン放出に関連付けられる座標を求め、その座標を時間指数と関連付けることができる。検出器１３０は、次いで、その座標及び時間指数をイメージャ１４０に伝送することができる。

この実施形態においては、検出器１３０は、レンズ１３２と、イメージング・マイクロチャネル・プレート光電子増倍管（ＩＭＰＰ）１３４を含む。レンズ１３２は、ホットキャリア光放出とも呼ばれるフォトン放出を集光し、そのフォトン放出をＩＭＰＰ１３４に向けるようになっている。多くの実施形態においては、そこからフォトン放出が集光されるＩＣ１１０の領域の寸法を調節するために、試験中にレンズ１３２を調節することができる。例えば、レンズ１３２は、広範囲のフォトン放出パターンを得るために、ＩＣ１１０の広範囲の領域か、又はさらにはＩＣ１１０の全ての領域を視野に入れるように調節することができる。次いで、広範囲のフォトン放出パターンを、ＩＣ１１０のイメージと対照して比較し、フォトン放出をＩＣ１１０の構造と関連付けることができる。次いで、レンズ１３２を、ＩＣ１１０の小領域上に再合焦して、小領域の高解像イメージを与えることができる。

ＩＭＰＰ１３４は、光電陰極（入力）、及び光電陰極と陽極（出力）との間の一連のマイクロチャネル・プレートを含む。光電陰極は、入射フォトンを光電子に変換する。光電子が光電陰極から第１マイクロチャネル・プレートに放出される際に、ＩＭＰＰ１３４が光電子に電界強度を印加して、光電子又は別の電子を第１マイクロチャネル・プレートのチャネルに付勢する。チャネルに入ると、電子は、電界強度によって陽極の方に加速され、チャネルの壁との衝突が起こり、電子の数が例えば１０万から１００万に倍増する。電子は、マイクロチャネル・プレートを通過する増幅された電子パルスを形成する。マイクロチャネル・プレートのバイアスを与える電力供給は、過渡電流パルスに応答する。次いで、検出器１３０が、過渡電流パルスを識別して、フォトン・カウントを増進させ、フォトン放出の時間指数を求める。

増幅された電子パルスは、最後のマイクロチャネル・プレートから出て、光電陰極における入射フォトンの位置に空間的に局限された陽極の位置に到達する。したがって、多くの実施形態は、電子パルスが陽極に到達する位置の識別を容易にして、陽極の位置に対するフォトン放出の座標を求めるために、特別な抵抗を用いる。例えば、陽極は、電荷を集めるために電荷感応性増幅器を含むことができ、抵抗の均一性に基づいて、ＩＭＰＰ１３４は、各増幅器によって集められた電荷の荷重比として電子パルスの（ｘ，ｙ）座標を求めることができる。

イメージャ１４０は、検出器１３０から座標（ｘ，ｙ）及び時間指数（ｔ）を受け取り、オペレータのための視覚的表現を表示する。視覚的表現は、フォトン・カウントに直接的な関係がある発光強度を含む。ある実施形態においては、イメージャ１４０は、発光強度１４２を色分けして、オペレータのために強い発光強度を視覚的に強調し、弱い発光強度を強調しないようにすることができる。さらに別の実施形態においては、イメージャ１４０は、特定の面積のフォトン・カウントか又はビーコンを、時間の関数としてグラフ表示することができる。幾つかの実施形態においては、イメージャ１４０は、座標及びそれに対応する時間指数（ｘ，ｙ，ｔ）を、ハードドライブ又はフラッシュメモリデバイスといったストレージ・デバイスに格納する。

図４は、イメージャ１４０が表示できる２つの典型的なタイプの視覚的表現を示す。特に、イメージャ１４０は、発光強度を、ＩＣ１１０のマップ図４１０及び・又はＩＣ１１０の特定面積又は構造の光波形グラフ４３０として表示することができる。マップ図４１０においては、イメージャ１４０は、時間の関数としてレジスタファイルに関連付けられた座標のフォトン放出強度に基づいて、発光強度を求める。実際には、マップ図４１０は、領域内のフォトン放出強度の変化を古い順に示すために、一定時間にわたって徐々に変化することができる。マップ図４１０は、数ナノ秒をまとめて１つの時間周期で示す。レジスタファイル４１５は、レジスタファイル４２０のような他のレジスタファイルの正常な発光強度に対し、異常な発光強度を有する。異常な発光強度は、レジスタファイル４１５からの異常に高いフォトン放出強度に対応し、それはレジスタファイル４１５の電流に対して直線性を有する。オペレータは、イメージャ１４０を通じてレジスタファイル４１５の異常に高い電流を見つけることができるという利点を有する。

一方、ＰＩＣＡ波形とも呼ばれる光波形４３０は、ＩＣ１１０のレジスタファイルにおける単位時間あたりのフォトン・カウントのグラフを示す。ＰＩＣＡ波形４４０は、レジスタファイル４１５におけるフォトン・カウントを示し、フォトン・カウント４４５は、前述したのと同じ異常な動作を示す。グラフ４５０は、同じ時間にわたるレジスタファイル４２０に関連付けられた正常なフォトン・カウント４５５を示す。

ＩＣ１１０のようなＩＣは、典型的には、漏れ電流その他の熱的挙動のために、ノイズと呼ばれることが多い低レベルのフォトンを放出する。ビーコン１１２のようなビーコンは、特定の対象となる信号に関連するフォトン放出を際立たせて、ノイズ及び対象となる信号に関連するフォトン放出強度及び周波数間の差異を増加させる。したがって、対象となる信号の状態の変化からもたらされる、マップ図４１０に表示された発光強度と、光波形４３０に表示されたフォトン・カウントが強調される。

ここで図５を参照すると、複数の入力信号（５２２、５２４、５２６）の状態を監視するためにスタックされたビーコン回路５００の実施形態が示されている。スタックされたビーコン回路５００は、Ｖｐｉｃａ５１２に並列に結合された複数のビーコン（５５０、５６０、５７０）を含む。ビーコン５５０は、例えば、厚型ゲート酸化物トランジスタ５０１と薄型ゲート酸化物トランジスタ５０２を含む。厚型ゲート酸化物トランジスタ５０１は、信号５２２の低から高の電圧レベル遷移に応答してフォトンを放出するようになっている。薄型ゲート酸化物トランジスタ５０２は、厚型ゲート酸化物トランジスタ５０１と回路大地電圧との間の厚型ゲート酸化物トランジスタ５０１に直列に結合されて、ビーコン５５０をイネーブルし、かつディスエーブルする。例えば、イネーブル５１６が高電圧であるときには、薄型ゲート酸化物トランジスタ５０２がオンにされる。したがって、信号５２２が、厚型ゲート酸化物トランジスタ５０１の少なくとも閾値電圧（Ｖｔ）より大きい大きさを有するときには、厚型ゲート酸化物トランジスタ５０１がオンになり、厚型ゲート酸化物トランジスタ５０１のチャネルにわたる電圧降下に関連する割合でフォトンを放出する。また、信号５２２の大きさが、厚型ゲート酸化物トランジスタ５０１のＶｔより低く降下するときには、厚型ゲート酸化物トランジスタ５０１がオフになる。

トランジスタ５０１及び５０２間の漏れ電流のバランスは、トランジスタ５０１がオンになり、かつトランジスタ５０２がオフになったときに、Ｖｐｉｃａ５１２がトランジスタ５０２のチャネルにわたって印加されるのを防止する。より具体的には、信号５２２の電圧がＶｄｄに向けて増加するのに伴って、トランジスタ５０１がオンになるまでトランジスタ５０１のゲート−ソース電圧（Ｖｇｓ）が増加する。トランジスタ５０２がオフになったときには、Ｖｐｉｃａ５１２からトランジスタ５０１のソースへの電流が、トランジスタ５０１のソースにおける電圧をＶｄｄに向けて増加させる。しかしながら、ソースの電圧が実質的にＶｄｄに達すると、トランジスタ５０１のＶｇｓは実質的にゼロになる。トランジスタ５０２は、イネーブルされたときには、トランジスタ５０１のソースからの電荷を回路大地電圧に放散しようとし、Ｖｄｄと回路大地電圧との間の或るバランスは、トランジスタ５０１のソースに達し、それに維持される。

或いは、トランジスタ５０２がオフになったときには、Ｖｐｉｃａ５１２から流れる電流と、トランジスタ５０２を通じて放散された閾値漏れ電流との間のバランスに基づいて、Ｖｄｄより僅かに高い電圧がトランジスタ５０１のソースに達する。より具体的には、トランジスタ５０２は、厚型ゲート酸化物トランジスタ５０１と比べたときに優れた曲線をもち、厚型ゲート酸化物トランジスタ５０１より漏れ電流が多い、薄型ゲート酸化物デバイスである。２つのトランジスタ５０１及び５０２は、トランジスタ５０１のソースにおける漏れ電流のバランスに近づく。トランジスタ５０１のソース−ドレイン電圧が変化するのに伴って、トランジスタ５０１のチャネルを通る電流が増加し、トランジスタ５０２のチャネルを通る電流が減少する。次いで、２つの漏れ電流は、電圧がＶｄｄを僅かに上回るバランスに達する。しかしながら、バランスは、Ｖｐｉｃａ５１２がトランジスタ５０２のチャネルにわたって印加されるのを防止し、トランジスタ５０２を損傷から保護する。

さらに、厚型ゲート酸化物トランジスタ５０１は、薄型ゲート酸化物トランジスタ５０２に対して比較的厚いゲート酸化物を有し、厚型ゲート酸化物トランジスタ５０１のチャネルにわたる電圧降下の割合を増加させる。チャネルにわたる電圧降下が増加すると、チャネル内のキャリアの加速度が増加し、それにより信号５２２に応答して厚型ゲート酸化物トランジスタ５０１からフォトンが放出される速度及びエネルギーレベルが増加する。

薄型ゲート酸化物トランジスタ５０２は、厚型ゲート酸化物トランジスタ５０１よりも、利用するケイ素面積が小さいという利点を有する。トランジスタ５０１及び５０２の特定の設計パラメータは、信号５２２の印加許容可能度、トランジスタ５０１及び５０２によって使い尽くされる許容可能ケイ素面積、フォトン放出の望ましい増加、及びＩＣの他の部品へのビーコン５５０、５６０及び５７０の影響といった因子に基づくものである。

この実施形態においては、ビーコン５６０及び５７０は、ビーコン５５０と実質的に同じ形で機能し、実質的に同様の構成を有する。他の実施形態においては、ビーコン５６０及び・又は５７０は、それらが存在するＩＣの部分に適応させることができる。

別の実施形態においては、トランジスタ５０１及び５０２は、両方とも、薄型ゲート酸化物トランジスタである。トランジスタ５０２は、トランジスタ５０１をイネーブルし、及びディスエーブルするように設計された広チャネルトランジスタである。広チャネルは、トランジスタ５０２のチャネルに対するトランジスタ５０１のチャネルにわたる電圧降下を増加させる。

一実施形態においては、一度にイネーブルすることができるスタック・ビーコン５００のビーコンの数は、各ビーコンが受ける負荷及びＶｐｉｃａ５１２から流れる電流の大きさに依存する。或る実施形態においては、個々の及び多数のビーコンは、例えば、走査可能ラッチのチェーンに基づいて選択することができる。

ここで図６を参照すると、信号に応答するフォトン放出を増強し、オペレータのためのフォトン放出の視覚的表現を生成する実施形態のフローチャート６００が示されている。フローチャート６００は、集積回路（ＩＣ）内の対象となる信号を生成することによって始まる（要素６１０）。例えば、ＩＣは、プロセッサとすることができ、対象となる信号は、プロセッサの試験のデバッグ段階及び製造段階の間にプロセッサの設計者が関心の対象であると定めた、プロセッサの親クロック、ローカル・クロック・リピータ回路、又はその他のクリティカル・パス回路の位相固定ループといったプロセッサの回路内に生成された信号とすることができる。

回路は、ビーコン（要素６１５）において、プロセッサの金属化層における１つ又はそれ以上の導体を通して、トランジスタのゲートに信号を与える。ビーコンは、対象となる信号に応答するフォトン放出を増強するために、プロセッサの設計に組み入れられた回路である。この実施形態においては、ビーコンは、高レベル供給電圧、Ｖｐｉｃａと、回路大地電圧のような低レベル供給電圧との間に結合されたチャネルを有するトランジスタを含む。ビーコンをイネーブルし、及びディスエーブルするために、イネーブル・デバイスがトランジスタと直列に配置される。

ビーコンがイネーブルされない（要素６２０）ときには、ビーコンはオフ状態に維持される（要素６５０）。オフ状態においては、ビーコンは、実質的に信号に応答しないままとなるように設計される。しかしながら、或る実施形態においては、トランジスタのチャネルを通る過渡電流が、信号の状態の遷移からもたらされ、これらの過渡電流は、フォトンを放出する。さらに、トランジスタの漏れ電流及びイネーブル・デバイスはまた、フォトンを放出する。

一方、ビーコンがイネーブルされたときには（要素６２０）、トランジスタのチャネル内のキャリアに電界強度が印加される（要素６２５）。より具体的には、ビーコンがイネーブルされているとき、信号の最大レールより大きい強度を有する比較的強い電界が、チャネル内のキャリアに印加される。強い電界は、チャネルに印加されたＶｐｉｃａの割合に基づくものである。電界強度は、キャリアを加速するように設計され、キャリアの運動エネルギーを増加させ、それによりキャリアの数が増加して、チャネルのバンドギャップエネルギーを超える運動エネルギーが得られることになる。こうしたキャリアは、チャネルを通過している間にフォトンを放出する可能性がより高い。例えば、Ｖｐｉｃａは、信号のレール電圧であるＶｄｄの電圧の２倍とすることができる。トランジスタのチャネルとイネーブル・デバイスとの間のインピーダンスの比が３：１であるときには、トランジスタのチャネルにわたる電圧降下は、Ｖｐｉｃａのほぼ２／３とすることができる。多くの実施形態においては、チャネルにわたる電圧降下はＶｄｄより大きい。

フォトンがチャネルから放出された後に、検出器がフォトンを捕らえる（要素６３０）。幾つかの実施形態においては、レンズがフォトンを検出器の光電陰極上に再び向ける。フォトンを捕らえることによって過渡電流がトリガされる。次いで、検出器が、フォトン放出の時間指数を求め、過渡電流に基づいてフォトン・カウントを増加させる（要素６３５。さらに、検出器は、フォトンが光電陰極に当たる光電陰極上の位置に基づいてフォトン放出位置を求める（要素６４０）。例えば、光電陰極は、フォトンを光電子に変換することができる。検出器は、光電子を増幅して、光電陰極上の入射フォトンの位置に直接的に関係のある検出器の陽極上の位置に電子パルスを生じさせることができる。次いで、陽極の電荷収集システムは、例えば陽極の四隅に集められた電荷の荷重割合に基づいて、電子パルスが陽極に当たる位置を求めることができる。

検出器が、トランジスタからのフォトン放出に関連するカウント、座標及び時間指数を求めると、このデータは、バッファのようなストレージ・デバイスに格納することができる。イメージャは、フォトン放出座標に基づいて、時間指標付きフォトン放出強度を表示することができる（要素６４５）。多くの実施形態においては、一定時間にわたるフォトン放出強度を示すビーコンの光波形を表示することができる。さらに別の実施形態においては、ディスプレイは、ＩＣの選択された領域内の１つより多いビーコンのフォトン放出を示すことができる。

この開示の恩恵にあずかる当業者には、本発明が、ビーコンを信号に結合することによって集積回路信号に応答するフォトン放出を増強する方法及び配置を検討したものであることが明らかとなるであろう。詳細な説明及び図面に示され説明された本発明の形態は、単なる例と受け取られるべきものであることを理解されたい。特許請求の範囲の請求項は、開示された例となる実施形態の全ての変形を包含するように幅広く解釈されることを意図されている。

増強されたフォトン放出を生じさせて集積回路内の信号の状態を観測するためのシステムの実施形態を示す図である。 集積回路（ＩＣ）に組み込まれたビーコンの一実施形態の回路図である。 Ｖｐｉｃａの電力供給特性に基づくエッジ感応性ビーコンとレベル感応性ビーコンとの間の差を示すタイミング図である。 ＩＣにおける欠陥レジスタファイル及び正常レジスタファイルからのフォトン放出に基づく図１からのイメージャによって生成された視覚的表現の例を示す図である。 多数の入力信号の状態を監視するためのスタックされたビーコンの実施形態を示す図である。 対象となる信号のＩＣからのフォトン放出を増強する実施形態のフローチャートである。

符号の説明

１００：デバイス・アンダー・テスト（ＤＵＴ）ステーション
１１０：集積回路
１１２：ビーコン
１２４：試験パターン生成器
１３０：検出器
１３２：レンズ
１３４：イメージング・マイクロチャネル・プレート光電子増倍管
１４０：イメージャ
１４２：発光強度

Claims (26)

1. 作動中の集積回路の信号に応答するフォトン放出を増強する装置であって、
   第１供給電圧の又はそれより小さい大きさを有する信号を導体に与えるようになった作動中の集積回路の回路と、
   キャリアによるフォトン放出を発生させるために前記第１供給電圧より高い第２供給電圧にチャネルが結合され、ゲートが前記導体に結合されて、前記信号に応答して前記チャネルを通る前記キャリアを加速するトランジスタと、
   を備える装置。
2. 前記トランジスタをイネーブルして、前記信号に応答して電流を導通させるために、前記トランジスタに結合されたイネーブル・デバイスをさらに備える、請求項１に記載の装置。
3. 前記イネーブル・デバイスが第２トランジスタを含み、前記第２トランジスタのチャネルが、前記第２電圧供給と回路大地電圧との間のトランジスタのチャネルに直列に結合された、請求項２に記載の装置。
4. 前記第２供給電圧を与えるための電力供給源をさらに備える、請求項１に記載の装置。
5. 前記電力供給源が、前記集積回路のピンを介して前記トランジスタに結合された集積回路の外部にある、請求項４に記載の装置。
6. 前記電力供給源が、前記信号に対する前記トランジスタのエッジ感応性応答を助長する有限電荷の電力源である、請求項４に記載の装置。
7. 前記電力供給回路が、前記信号に対する前記トランジスタのレベル感応性応答を助長するために、一定の電圧及び電流を与えるようになっている、請求項４に記載の装置。
8. 前記回路は、前記トランジスタを状態間で遷移させるために、前記作動中の集積回路による試験ベクトルの受信に基づいて前記信号を変調するようになっており、前記状態の１つは、前記チャネル内の電流を弱めて、前記チャネル内のキャリアを実質的に減少させるものである、請求項１に記載の装置。
9. 前記回路が、相補型金属酸化物半導体（ＣＭＯＳ）回路である、請求項１に記載の装置。
10. 前記トランジスタが、電界効果トランジスタである、請求項１に記載の装置。
11. 作動中の集積回路内の信号の状態を非侵襲的に検知するシステムであって、
    第１供給電圧の又はそれより小さい大きさを有する信号を導体に与えるようになった回路と、キャリアによるフォトン放出を発生させるために前記第１供給電圧より高い第２供給電圧にチャネルが結合され、ゲートが前記導体に結合されて、前記信号に応答して前記チャネルを通る前記キャリアを加速するトランジスタと、を備える集積回路と、
    前記フォトン放出を捕らえ、前記フォトン放出を時間指数と関連付けて、前記信号の状態の指標である前記トランジスタの挙動を監視するための検出器と、
    を備えるシステム。
12. 前記フォトン放出カウント及びそれに対応する時間指数を受け取って、前記トランジスタ挙動の視覚的表現を生成するために、前記検出器に結合されたイメージャをさらに備える、請求項１１に記載のシステム。
13. 前記視覚的表現が、前記フォトン・カウント及びそれに対応する時間指数に基づいて、時間の関数として前記フォトン放出を表す光波形を含む、請求項１２に記載のシステム。
14. 前記視覚的表現が、前記フォトン放出を表すための、前記フォトン放出強度に対する直接的な関係を有する発光強度をもつ集積回路の視野を含む、請求項１２に記載のシステム。
15. 前記視覚的表現が、時間の経過に伴う前記フォトン放出強度の変化を示すために、一定時間にわたって変化する、請求項１４に記載のシステム。
16. 前記回路は、前記トランジスタを状態間で遷移させるために、前記集積回路による試験ベクトルの受信に基づいて前記信号を変調するようになっており、前記状態の１つは、前記チャネルの電流を弱めて、前記チャネル内のキャリアを実質的に減少させる、請求項１１に記載のシステム。
17. 前記検出器が、レンズと、イメージング・マイクロチャネル・プレート光電子増倍管を備え、前記レンズが、前記フォトン放出を前記光電子倍増管に向け、前記光電子倍増管が、前記フォトン放出をカウントし、該フォトン放出を時間指数と関連付けて、前記フォトン放出に関連する位置を求める、請求項１１に記載のシステム。
18. 集積回路の信号に応答するフォトン放出を増強する方法であって、
    第１供給電圧の又はそれより小さい大きさを有する信号をトランジスタのゲートに与え、前記信号に応答して前記トランジスタのチャネルを通して電流を導通させるステップと、
    前記チャネルの両端間電圧差が、前記集積回路の動作可能回路電圧より大きい電界を前記チャネルに印加して、前記電流のキャリアにより前記フォトン放出を発生させるステップと、
    を含む方法。
19. 前記フォトン放出を捕らえて、前記トランジスタに関連するフォトン・カウントを求めるステップをさらに含む、請求項１８に記載の方法。
20. 前記フォトン放出を光電陰極に向けて、前記フォトン放出を光電子に変換するステップをさらに含む、請求項１８に記載の方法。
21. 前記光電子に基づいて、前記フォトン放出の時間指数を求めるステップをさらに含む、請求項２０に記載の方法。
22. 前記フォトン放出が前記光電陰極に当たる位置に基づいて、前記フォトン放出の座標を求めるステップをさらに含む、請求項２０に記載の方法。
23. 時間と共に変化する試験ビット・パターンを前記集積回路に適用して、前記信号を変調するステップであって、前記トランジスタが、前記信号の変調に応答して状態を変化させ、前記状態の１つの間に前記フォトン放出を実質的に弱めるステップをさらに含む、請求項１８に記載の方法。
24. 前記電界を印加するステップが、前記動作可能回路電圧より高い供給電圧を前記集積回路のピンに結合するステップを含む、請求項１８に記載の方法。
25. 前記電界を印加するステップが、前記動作可能供給電圧に基づいて第２供給電圧を発生させ、前記第２供給電圧を前記チャネルの端の一方に印加するステップを含む、請求項１８に記載の方法。
26. 第１供給電圧の又はそれより小さい大きさを有する信号を導体に与えるようになった回路と、キャリアによるフォトン放出を発生させるために前記第１供給電圧より高い第２供給電圧にチャネルが結合され、ゲートが前記導体に結合されて、前記信号に応答して前記チャネルを通る前記キャリアを加速するトランジスタと、を備える作動中の集積回路内の信号の状態を非侵襲的に検知するシステムにおいて、
    前記フォトン放出を捕らえ、前記フォトン放出を時間指数と関連付けて、前記信号の状態の指標である前記トランジスタの挙動を監視するための検出器。

Images