JPS63119541A - 半導体集積回路の試験方法 - Google Patents
半導体集積回路の試験方法Info
- Publication number
- JPS63119541A JPS63119541A JP61265030A JP26503086A JPS63119541A JP S63119541 A JPS63119541 A JP S63119541A JP 61265030 A JP61265030 A JP 61265030A JP 26503086 A JP26503086 A JP 26503086A JP S63119541 A JPS63119541 A JP S63119541A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- light emitted
- operating state
- testing
- lsi chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 230000000694 effects Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 abstract description 7
- 239000002245 particle Substances 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 abstract 1
- 238000010894 electron beam technology Methods 0.000 description 8
- 239000000523 sample Substances 0.000 description 7
- 239000011093 chipboard Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、大規模化した半導体集積回路の試験方法に関
する。
する。
（従来の技術）
半導体製造技術の進歩による集積回路の高集積化、大規
模化は目覚ましく、各種情報処理装置の性能向上、小型
化に大きく寄与している。一方集積回路の大規模化に伴
って種々の問題が生じているが、その一つは回路試験に
関するものである。
模化は目覚ましく、各種情報処理装置の性能向上、小型
化に大きく寄与している。一方集積回路の大規模化に伴
って種々の問題が生じているが、その一つは回路試験に
関するものである。
素子が微細化され高集積化されることによって、集積回
路内部の状態を観測することが極めて困難になってきて
いる。
路内部の状態を観測することが極めて困難になってきて
いる。
従来、集積回路の試験装置としては電子ビームテスタや
レーザプローブ装置が知られている。電子ビームテスタ
は、電子ビームを集積回路チップに照射してその反射電
子（二次電子）を観測することにより、チップ内部の電
位分布を知るものである。照射された電子ビームは集積
回路チップ内の電位分布の影響を受け、電子の当たった
位置が負に帯電していれば反射され、正に帯電していれ
ば吸収される。従って二次電子を観測することにより、
チップの電位分布を観測することができるのである。
レーザプローブ装置が知られている。電子ビームテスタ
は、電子ビームを集積回路チップに照射してその反射電
子（二次電子）を観測することにより、チップ内部の電
位分布を知るものである。照射された電子ビームは集積
回路チップ内の電位分布の影響を受け、電子の当たった
位置が負に帯電していれば反射され、正に帯電していれ
ば吸収される。従って二次電子を観測することにより、
チップの電位分布を観測することができるのである。
レーザプローブ装置は、レーザビームを集積回路チップ
のトランジスタ領域に照射し、このとき誘起される光電
流が電源電流に微小な変化を与えることを利用して、こ
の電源電流の変化から、トランジスタのオン、オフを観
測するようにしたものである。その原理を例えば、０Ｍ
０８回路を例にとって説明すると、次の通りである。あ
るＣＭＯＳインバータに着目し、そのｎチャネル側がオ
ン、ｎチャネル側がオフの状態にあるとき、このＣＭＯ
Ｓインバータにレーザビームが照射されると、オフ状態
にあるｎチャネル側に流れる光電流の影響で電源電位Ｖ
ｏｏに微小変動を生じる。
のトランジスタ領域に照射し、このとき誘起される光電
流が電源電流に微小な変化を与えることを利用して、こ
の電源電流の変化から、トランジスタのオン、オフを観
測するようにしたものである。その原理を例えば、０Ｍ
０８回路を例にとって説明すると、次の通りである。あ
るＣＭＯＳインバータに着目し、そのｎチャネル側がオ
ン、ｎチャネル側がオフの状態にあるとき、このＣＭＯ
Ｓインバータにレーザビームが照射されると、オフ状態
にあるｎチャネル側に流れる光電流の影響で電源電位Ｖ
ｏｏに微小変動を生じる。
ｎチャネル側がオン、ｎチャネル側がオフの状態にある
時は、ｎチャネル側に流れる光電流により接地電位Ｖｓ
ｓの微小変動を生じる。これらの電源電位又は接地電位
の変動を検知することにより、ＣＭＯＳンインバータの
論理“１″、“０′状態が分ることになる。
時は、ｎチャネル側に流れる光電流により接地電位Ｖｓ
ｓの微小変動を生じる。これらの電源電位又は接地電位
の変動を検知することにより、ＣＭＯＳンインバータの
論理“１″、“０′状態が分ることになる。
しかしながらこれら従来の試験方法および装置には、種
々の難点がある。電子ビームテスタは、装置内部を真空
にする必要があり、このため装置が大形になること、真
空にするまでに相当の時間がかかること、真空内に集積
回路チップを収容するためにデータの入出力が不便であ
ること、等の欠点がある。レーザプローブ装置は、電源
電流の微小な変動を検知するものであるため、ノイズの
影響が大きく、高精度の試験が難しい。また電子ビーム
テスタとレーザプローブ装置に共通する問題は、いずれ
も集積回路チップにエネルギー粒子を照射することによ
る影響である。エネルギー粒子をトランジスタに照射す
ることは、僅かであってもトランジスタの動作状態を変
化させることになるので、正しい動作状態の試験ができ
なくなる虞れがある。
々の難点がある。電子ビームテスタは、装置内部を真空
にする必要があり、このため装置が大形になること、真
空にするまでに相当の時間がかかること、真空内に集積
回路チップを収容するためにデータの入出力が不便であ
ること、等の欠点がある。レーザプローブ装置は、電源
電流の微小な変動を検知するものであるため、ノイズの
影響が大きく、高精度の試験が難しい。また電子ビーム
テスタとレーザプローブ装置に共通する問題は、いずれ
も集積回路チップにエネルギー粒子を照射することによ
る影響である。エネルギー粒子をトランジスタに照射す
ることは、僅かであってもトランジスタの動作状態を変
化させることになるので、正しい動作状態の試験ができ
なくなる虞れがある。
（発明が解決しようとする問題点）
以上のように従来の集積回路の試験方法および装置では
、装はが大形になる、測定精度が不十分である、エネル
ギー粒子の照射によりトランジスタの動作状態が変動す
る、等の難点があった。
、装はが大形になる、測定精度が不十分である、エネル
ギー粒子の照射によりトランジスタの動作状態が変動す
る、等の難点があった。
本発明は、この様な問題を解決した集積回路の試験方法
を提供することを目的とする。
を提供することを目的とする。
［発明の構成］
（問題点を解決するための手段）
本発明は、ホットキャリア効果による発光を観測するこ
とにより、集積回路の内部状態を試験することを特徴と
する。
とにより、集積回路の内部状態を試験することを特徴と
する。
（作用）
素子が微細化されたＭＯ８集積回路では、ホットキャリ
ア効果が大きい問題となっているが、このホットキャリ
ア効果による発光現象が認められティる（例えば、３．
Ｔａｍ ｅｔ ａｔ 。
ア効果が大きい問題となっているが、このホットキャリ
ア効果による発光現象が認められティる（例えば、３．
Ｔａｍ ｅｔ ａｔ 。
ＩＥＥＥ ＥＤＬ−４、３８６（１９８３） 、或い
はＴ、 Ｔｓｕｃｈｉｙａ ｅｔ ａｌ 、 Ｉ
ＥＥＥ ＥＤ−３２゜４０５ （１９８５）参照
）。本発明ではこのホットキャリア効果による発光現象
を観測することにより、集積回路内部状態を試験する。
はＴ、 Ｔｓｕｃｈｉｙａ ｅｔ ａｌ 、 Ｉ
ＥＥＥ ＥＤ−３２゜４０５ （１９８５）参照
）。本発明ではこのホットキャリア効果による発光現象
を観測することにより、集積回路内部状態を試験する。
この方法によれば、電子ビームテスタやレーザプローブ
のような複雑且つ人身りな装置を必要としない。またレ
ーザプローブのように電源電位変動を検知する方法では
、ノイズとレーザビーム照射の結果としての電位変動の
区別が難しいが、集積回路チップからの光を観測する本
発明の方法はノイズの影響を受けにくい。またチップ外
部からエネルギー粒子を照射する場合と異なり、集積回
路の動作状態に影響を与えることがないから、動作状態
そのものの試験を正しく行うことができる。
のような複雑且つ人身りな装置を必要としない。またレ
ーザプローブのように電源電位変動を検知する方法では
、ノイズとレーザビーム照射の結果としての電位変動の
区別が難しいが、集積回路チップからの光を観測する本
発明の方法はノイズの影響を受けにくい。またチップ外
部からエネルギー粒子を照射する場合と異なり、集積回
路の動作状態に影響を与えることがないから、動作状態
そのものの試験を正しく行うことができる。
発光現象の観測を容易にするため、試験すべき配線又は
端子により制御される、ホットキャリア効果による発光
の大きい試験用トランジスタを、本来の回路素子とは別
に配置すれば、試験は一層容易になる。
端子により制御される、ホットキャリア効果による発光
の大きい試験用トランジスタを、本来の回路素子とは別
に配置すれば、試験は一層容易になる。
（実施例）
以下、本発明の詳細な説明する。
第１図は本発明の一実施例によるＬＳＩ試験装置を示す
。１はＬＳＩチップ基板であり、Ｘ−Ｙ移動ステージ２
により移動できるようになっている。ＬＳＩチップ基板
１からホットキャリア効果により放射された光は、顕微
鏡３で集光され、光電子増倍管４により検出される。光
電子増倍管４により検出された信号は、ロジックアナラ
イザ５およびデータ収集器６で処理され、更にコンピュ
ータ７で処理される。８はインタフェースであリ、９は
試験素子テスタである。
。１はＬＳＩチップ基板であり、Ｘ−Ｙ移動ステージ２
により移動できるようになっている。ＬＳＩチップ基板
１からホットキャリア効果により放射された光は、顕微
鏡３で集光され、光電子増倍管４により検出される。光
電子増倍管４により検出された信号は、ロジックアナラ
イザ５およびデータ収集器６で処理され、更にコンピュ
ータ７で処理される。８はインタフェースであリ、９は
試験素子テスタである。
この様な構成とすることにより、ＬＳＩチップ基板１か
らの発光の強度分布を測定することにより、ＬＳＩチッ
プ基板の内部状態、具体的には各部の電位分布を知るこ
とができ、従ってＬＳＩの動作状態を知ることができる
。
らの発光の強度分布を測定することにより、ＬＳＩチッ
プ基板の内部状態、具体的には各部の電位分布を知るこ
とができ、従ってＬＳＩの動作状態を知ることができる
。
ところで通常のＭＯ３集積回路では、ホットキャリア効
果は素子特性の劣化を招くため、なるべくホットキャリ
ア効果が生じないような工夫がなされる。従ってＬＳＩ
の構成素子であるＭＯＳＦＥＴからの発光を観測するこ
とは難しい場合がある。そこで本発明を有効にするため
には、ＬＳＩＩＮ成素子と別に、試験すべき配線や端子
で制御されてホットキャリア効果により大きい発光を生
じるＭＯＳトランジスタをチップ基板内に集積形成する
ことが好ましい。
果は素子特性の劣化を招くため、なるべくホットキャリ
ア効果が生じないような工夫がなされる。従ってＬＳＩ
の構成素子であるＭＯＳＦＥＴからの発光を観測するこ
とは難しい場合がある。そこで本発明を有効にするため
には、ＬＳＩＩＮ成素子と別に、試験すべき配線や端子
で制御されてホットキャリア効果により大きい発光を生
じるＭＯＳトランジスタをチップ基板内に集積形成する
ことが好ましい。
第２図はその様な考慮を払ったＬＳＩチップ基板の概略
構成を示す。即ち１１がＬＳＩチップ基板であり、内部
にゲート幅を大きくしてホットキャリア効果による発光
を大きくした試験用のＭＯＳトランジスタ回路１２を状
態観測困難な箇所に配置したものである。
構成を示す。即ち１１がＬＳＩチップ基板であり、内部
にゲート幅を大きくしてホットキャリア効果による発光
を大きくした試験用のＭＯＳトランジスタ回路１２を状
態観測困難な箇所に配置したものである。
第３図（ａ）（ｂ）Ｌｔ、第２図の試験用ＭＯＳトラン
ジスタ回路１２の具体例である。第３図（ａ）は、ｎチ
ャネル、ＥタイプのドライバＭＯＳトランジスタ２１と
ｎチャネル、Ｄタイプの負荷ＭｏＳトランジスタ２２を
用いたＥ／Ｄインバータである。このインバータ回路を
、ドライバＭＯＳトランジスタ２１のゲート幅を大きく
して、且つゲートを状態観測が困難な信号配線２３に接
続して配置する。配線２３が“ＨＩＩレベルになるとＭ
ｏＳトランジスタ２１がオンして、ホットエレクトロン
効果により大きい発光を生じるから、これを観測するこ
とにより、信号前Ｉ！２３の状態を知ることができる。
ジスタ回路１２の具体例である。第３図（ａ）は、ｎチ
ャネル、ＥタイプのドライバＭＯＳトランジスタ２１と
ｎチャネル、Ｄタイプの負荷ＭｏＳトランジスタ２２を
用いたＥ／Ｄインバータである。このインバータ回路を
、ドライバＭＯＳトランジスタ２１のゲート幅を大きく
して、且つゲートを状態観測が困難な信号配線２３に接
続して配置する。配線２３が“ＨＩＩレベルになるとＭ
ｏＳトランジスタ２１がオンして、ホットエレクトロン
効果により大きい発光を生じるから、これを観測するこ
とにより、信号前Ｉ！２３の状態を知ることができる。
第３図（ｂ）は、ｎチャネルＭＯＳトランジスタ２４と
ｎチャネルＭＯＳトランジスタ２５を用いた０Ｍ０８回
路であり、そのｎチャネルＭＯＳトランジスタ２４のゲ
ートを状態観測困難な信号配線２６に接続して配置する
。この場合もｎチャネルＭＯ８トランジスタ２４のゲー
ト幅を大きくする。ｎチャネルＭＯＳトランジスタ２５
のゲートは接地する。この構成によっても、信号配線２
６がＨＩＩレベルになるとｎチャネルＭＯＳトランジス
タ２４がオンしてホットエレクトロン効果により大きい
発光を示すから、これを観測することにより信号配線２
６の電位状態を観測することができる。通常の０Ｍ０８
回路では状態が変化する過渡状態でのみ電流が流れるか
ら、ホットエレクトロン効果による発光も小さいが、Ｃ
ＭＯ８集積回路内に第３図（ｂ）のような構成の試験回
路を設ければ、これは信号前！！２６が“Ｈ”レベルの
間、貫通Ｎ流が流れたままになるので、大きい発光を観
測することができる。
ｎチャネルＭＯＳトランジスタ２５を用いた０Ｍ０８回
路であり、そのｎチャネルＭＯＳトランジスタ２４のゲ
ートを状態観測困難な信号配線２６に接続して配置する
。この場合もｎチャネルＭＯ８トランジスタ２４のゲー
ト幅を大きくする。ｎチャネルＭＯＳトランジスタ２５
のゲートは接地する。この構成によっても、信号配線２
６がＨＩＩレベルになるとｎチャネルＭＯＳトランジス
タ２４がオンしてホットエレクトロン効果により大きい
発光を示すから、これを観測することにより信号配線２
６の電位状態を観測することができる。通常の０Ｍ０８
回路では状態が変化する過渡状態でのみ電流が流れるか
ら、ホットエレクトロン効果による発光も小さいが、Ｃ
ＭＯ８集積回路内に第３図（ｂ）のような構成の試験回
路を設ければ、これは信号前！！２６が“Ｈ”レベルの
間、貫通Ｎ流が流れたままになるので、大きい発光を観
測することができる。
この実施例によれば、電子ビームテスタと異なり真空を
要しないから、試験装置の構成が小型でしかもＬＳＩチ
ップへのデータの入出力も容易になる。またまたレーザ
プローブのように電源電位の微小変動を検知する方法と
異なり、ノイズの影響を受けにくい。また外部からエネ
ルギー粒子を照射する方法のようにＬＳＩチップの動作
状態に影響を与えることもない。特にＬＳＩチップ内部
に、その構成素子と別に発光爾の大きい試験用素子を配
置することにより、正確な試験を行うことができる。こ
の試験用素子は通常の回路動作に関係ないので劣化して
もよい。
要しないから、試験装置の構成が小型でしかもＬＳＩチ
ップへのデータの入出力も容易になる。またまたレーザ
プローブのように電源電位の微小変動を検知する方法と
異なり、ノイズの影響を受けにくい。また外部からエネ
ルギー粒子を照射する方法のようにＬＳＩチップの動作
状態に影響を与えることもない。特にＬＳＩチップ内部
に、その構成素子と別に発光爾の大きい試験用素子を配
置することにより、正確な試験を行うことができる。こ
の試験用素子は通常の回路動作に関係ないので劣化して
もよい。
［発明の効果］
以上述べたように本発明によれば、人身りな装置を要せ
ず、ノイズの影響が少なく、しかも回路の動作状態に影
響を与えることなく、ｉ積回路の動作状態を試験するこ
とができる。
ず、ノイズの影響が少なく、しかも回路の動作状態に影
響を与えることなく、ｉ積回路の動作状態を試験するこ
とができる。
第１図は本発明の一実施例のＬＳＩ試験装置を示す図、
第２図は試験容易化のため試験用ＭＯＳトランジスタ回
路を配置したＬＳＩチップの構成を示す図、第３図（ａ
）（ｂ）は試験用ＭＯＳトランジスタ回路例を示す図で
ある。 １・・・ＬＳＩチップ基板、２・・・Ｘ−Ｙ移動ステー
ジ、３・・・顕微鏡、４・・・電子増倍管、５・・・ロ
ジックアナライザ、６・・・データ収集器、７・・・コ
ンビュー夕、８・・・インタフェース、９・・・試験用
素子テスタ、１１・・・ＬＳＩチップ基板、１２・・・
試験用ＭＯＳトランジスタ回路。 出願人代理人 弁理士 鈴江武彦 第１図 ｔａ２図 （ａ） （ｂ） 第３図
第２図は試験容易化のため試験用ＭＯＳトランジスタ回
路を配置したＬＳＩチップの構成を示す図、第３図（ａ
）（ｂ）は試験用ＭＯＳトランジスタ回路例を示す図で
ある。 １・・・ＬＳＩチップ基板、２・・・Ｘ−Ｙ移動ステー
ジ、３・・・顕微鏡、４・・・電子増倍管、５・・・ロ
ジックアナライザ、６・・・データ収集器、７・・・コ
ンビュー夕、８・・・インタフェース、９・・・試験用
素子テスタ、１１・・・ＬＳＩチップ基板、１２・・・
試験用ＭＯＳトランジスタ回路。 出願人代理人 弁理士 鈴江武彦 第１図 ｔａ２図 （ａ） （ｂ） 第３図
Claims (2)
- （１）半導体集積回路の内部動作状態の観測を、ホット
キャリア効果による発光を観測することにより行うこと
を特徴とする半導体集積回路の試験方法。 - （２）集積回路チップ内に、回路構成要素と別に試験す
べき配線又は端子により制御される、ホットキャリア効
果による発光量の大きいトランジスタを配置したことを
特徴とする特許請求の範囲第１項記載の半導体集積回路
の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61265030A JPS63119541A (ja) | 1986-11-07 | 1986-11-07 | 半導体集積回路の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61265030A JPS63119541A (ja) | 1986-11-07 | 1986-11-07 | 半導体集積回路の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63119541A true JPS63119541A (ja) | 1988-05-24 |
Family
ID=17411607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61265030A Pending JPS63119541A (ja) | 1986-11-07 | 1986-11-07 | 半導体集積回路の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63119541A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504431A (en) * | 1991-12-09 | 1996-04-02 | Matsushita Electric Industrial Co., Ltd. | Device for and method of evaluating semiconductor integrated circuit |
| JP2006047309A (ja) * | 2004-08-05 | 2006-02-16 | Internatl Business Mach Corp <Ibm> | 集積回路の信号観測装置、及びその方法 |
| JP2007059907A (ja) * | 2005-08-23 | 2007-03-08 | Schott Solar Gmbh | 半導体コンポーネント部品中の製造エラーの位置を検出する方法および装置 |
-
1986
- 1986-11-07 JP JP61265030A patent/JPS63119541A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504431A (en) * | 1991-12-09 | 1996-04-02 | Matsushita Electric Industrial Co., Ltd. | Device for and method of evaluating semiconductor integrated circuit |
| JP2006047309A (ja) * | 2004-08-05 | 2006-02-16 | Internatl Business Mach Corp <Ibm> | 集積回路の信号観測装置、及びその方法 |
| JP2007059907A (ja) * | 2005-08-23 | 2007-03-08 | Schott Solar Gmbh | 半導体コンポーネント部品中の製造エラーの位置を検出する方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7474112B2 (en) | Method and apparatus for non-invasively testing integrated circuits | |
| JP5105720B2 (ja) | 集積回路の信号観測装置、及びその方法 | |
| US5248936A (en) | Semiconductor integrated circuit and a method of testing the same | |
| JP2005517188A (ja) | 集積回路の動的診断テスティング装置および方法 | |
| US5270655A (en) | Semiconductor integrated circuit having light emitting devices | |
| US7715997B2 (en) | Intelligent inspection based on test chip probe failure maps | |
| US20050024057A1 (en) | Methods of using measured time resolved photon emission data and simulated time resolved photon emission data for fault localization | |
| JPS63119541A (ja) | 半導体集積回路の試験方法 | |
| US20030146768A1 (en) | Noninvasive optical method and system for inspecting or testing CMOS circuits | |
| US7012537B2 (en) | Apparatus and method for determining voltage using optical observation | |
| US6909295B2 (en) | Analysis methods of leakage current luminescence in CMOS circuits | |
| Ellis et al. | Use of a pulsed laser as an aid to transient upset testing of I2L LSI microcircuits | |
| US5105235A (en) | Semiconductor integrated circuit having light emitting MOS devices | |
| Goh et al. | A detailed analysis scheme to interpret multiple photon emissions micrograph for improved diagnostic resolution on open defects | |
| US7151387B2 (en) | Analysis module, integrated circuit, system and method for testing an integrated circuit | |
| Ji et al. | Operational amplifier based test structure for quantifying transistor threshold voltage variation | |
| Asquith et al. | A Case Study of High SRAM Low Power Mode Current | |
| JP2648947B2 (ja) | 半導体装置の検査装置 | |
| Chernyak et al. | Method for Determining the Most Sensitive Region of an Optocoupler Chip under X-ray-Induced Dose Effects | |
| US6573735B2 (en) | Reliability of vias and diagnosis by e-beam probing | |
| CN117110821A (zh) | 金属氧化物半导体晶体管中多节点电荷收集试验表征方法 | |
| US8451009B2 (en) | Techniques employing light-emitting circuits | |
| Parrassin et al. | From EBT to LVP, from 130nm to 28nm node, internal timing characterization evolution | |
| JP2001356149A (ja) | 半導体集積装置の判定装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
| CN111122942A (zh) | 一种小电流测试系统 |