JP2001356149A - 半導体集積装置の判定装置、方法及びコンピュータ読み取り可能な記憶媒体 - Google Patents
半導体集積装置の判定装置、方法及びコンピュータ読み取り可能な記憶媒体Info
- Publication number
- JP2001356149A JP2001356149A JP2000175969A JP2000175969A JP2001356149A JP 2001356149 A JP2001356149 A JP 2001356149A JP 2000175969 A JP2000175969 A JP 2000175969A JP 2000175969 A JP2000175969 A JP 2000175969A JP 2001356149 A JP2001356149 A JP 2001356149A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated device
- power supply
- supply current
- laser light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
(57)【要約】
【課題】 正常状態で大きな貫通電流を有するCMOSLSI
における内部回路論理を、レーザをPN接合部に照射する
ことにより判定する場合における微小な光電流の有無を
精度良く検出できるようにする。 【解決手段】 レーザ光を任意の周期で照射すると共
に、レーザを照射しないときの電源電流波形（IDDQ）を
フーリエ変換した係数と、照射しているときの電源電流
波形と光電流波形Iph とが重なった波形（IDDQ＋Iph ）
をフーリエ変換した係数とを演算し、両者をグラフで表
示して比較することによりIph の有無を検出することが
できる。また、レーザ光をLSI の複数箇所のPN接合部に
異なる周期で同時に照射することにより、複数箇所の判
定を同時に行うことができる。
における内部回路論理を、レーザをPN接合部に照射する
ことにより判定する場合における微小な光電流の有無を
精度良く検出できるようにする。 【解決手段】 レーザ光を任意の周期で照射すると共
に、レーザを照射しないときの電源電流波形（IDDQ）を
フーリエ変換した係数と、照射しているときの電源電流
波形と光電流波形Iph とが重なった波形（IDDQ＋Iph ）
をフーリエ変換した係数とを演算し、両者をグラフで表
示して比較することによりIph の有無を検出することが
できる。また、レーザ光をLSI の複数箇所のPN接合部に
異なる周期で同時に照射することにより、複数箇所の判
定を同時に行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、レーザ光を用いて
CMOSLSI の内部回路論理を判定する場合等において用い
られる半導体集積装置の判定装置、方法及びコンピュー
タ読み取り可能な記憶媒体に関するものである。特に、
正常状態で大きな貫通電流を有するLSI における論理を
判定する場合に用いて好適なものである。
CMOSLSI の内部回路論理を判定する場合等において用い
られる半導体集積装置の判定装置、方法及びコンピュー
タ読み取り可能な記憶媒体に関するものである。特に、
正常状態で大きな貫通電流を有するLSI における論理を
判定する場合に用いて好適なものである。
【０００２】
【従来の技術】従来よりレーザを用いてLSI 内部の論理
状態を検証する方式には２種類ある。１つは、任意の内
部論理回路の出力端子を構成するトランジスタのドレイ
ン部にレーザを照射することにより論理検証を行う方式
である。この方式による内部回路の論理状態を検証する
原理は、F. J. Henley“logic failure Analysis ofCMO
S VLSI usingA Laser Probe”IEEE 1984 International
Reliability Physics Symposium pp.69-75に紹介され
ている。
状態を検証する方式には２種類ある。１つは、任意の内
部論理回路の出力端子を構成するトランジスタのドレイ
ン部にレーザを照射することにより論理検証を行う方式
である。この方式による内部回路の論理状態を検証する
原理は、F. J. Henley“logic failure Analysis ofCMO
S VLSI usingA Laser Probe”IEEE 1984 International
Reliability Physics Symposium pp.69-75に紹介され
ている。
【０００３】もう１つは、任意の内部論理回路の出力端
子から出た配線が次の内部論理回路の入力端子に接続さ
れる間に、電気的に独立した、LSI 基板とは逆不純物で
形成された領域と電気的に導通させ、その領域にレーザ
を照射させることにより論理検証を行う方式である。こ
の方式による内部回路の論理状態を検証する原理は、特
許願平3-170802号に紹介されている。
子から出た配線が次の内部論理回路の入力端子に接続さ
れる間に、電気的に独立した、LSI 基板とは逆不純物で
形成された領域と電気的に導通させ、その領域にレーザ
を照射させることにより論理検証を行う方式である。こ
の方式による内部回路の論理状態を検証する原理は、特
許願平3-170802号に紹介されている。
【０００４】上記両方式は、ともに基本原理は同じた
め、従来方式として後者のレーザを用いてLSI 内部の論
理状態を検証する方式について説明する。図８はその原
理を説明する図であり、ｐ型LSI 基板上に形成されたイ
ンバータ回路を例に説明する。図８は、インバータ回路
１００とその出力配線１０１が、ｐ型LSI 基板１０２上
に設けられたＮ型不純物領域（以下、Ｎ領域）と導通し
た構成となる例である。即ち、インバータ回路１００
は、Pch-MOS トランジスタ１０３とNch-MOS トランジス
タ１０４とが直列に接続された回路であり、トランジス
タ１０３のソース電極はVDD （最高電位）に、トランジ
スタ１０４のソース電極はGND （最低電位）に接続され
ている。トランジスタ１０３，１０４の各ゲート電極は
接続されて入力端子１０５となり、各ドレイン電極は接
続されて出力端子１０６となり、その出力配線１０１が
Ｐ型ＬＳＩ基板１０２上に設けられたＮ領域１０７に接
続された構成となる。
め、従来方式として後者のレーザを用いてLSI 内部の論
理状態を検証する方式について説明する。図８はその原
理を説明する図であり、ｐ型LSI 基板上に形成されたイ
ンバータ回路を例に説明する。図８は、インバータ回路
１００とその出力配線１０１が、ｐ型LSI 基板１０２上
に設けられたＮ型不純物領域（以下、Ｎ領域）と導通し
た構成となる例である。即ち、インバータ回路１００
は、Pch-MOS トランジスタ１０３とNch-MOS トランジス
タ１０４とが直列に接続された回路であり、トランジス
タ１０３のソース電極はVDD （最高電位）に、トランジ
スタ１０４のソース電極はGND （最低電位）に接続され
ている。トランジスタ１０３，１０４の各ゲート電極は
接続されて入力端子１０５となり、各ドレイン電極は接
続されて出力端子１０６となり、その出力配線１０１が
Ｐ型ＬＳＩ基板１０２上に設けられたＮ領域１０７に接
続された構成となる。
【０００５】図９はインバータ回路１００の入力端子１
０５に高レベル電圧Ｈｉが印加された時の動作例を示
す。電流検出器１０８を図示のように接続した状態で、
入力端子１０５に高レベル電圧Ｈｉが印加されると、ト
ランジスタ１０３はＯＦＦし、トランジスタ１０４はＯ
Ｎして、出力端子１０６に低レベル電位が現れる。この
状態で出力配線１０１が設けられた基板１０２上のＮ領
域１０７にレーザを照射すると、Ｎ領域１０７に電子−
正孔対が発生し、電子は配線を介してＯＮしているトラ
ンジスタ１０４のチャネル部を介してソース電極へ流
れ、正孔はｐ型LSI 基板１０２を逆バイアスしているGN
D 電極へ流れる。そしてGND 電極において、励起された
電子と正孔が再結合を起こすため、電流検出器１０８で
は光電流Iph は検出されない。
０５に高レベル電圧Ｈｉが印加された時の動作例を示
す。電流検出器１０８を図示のように接続した状態で、
入力端子１０５に高レベル電圧Ｈｉが印加されると、ト
ランジスタ１０３はＯＦＦし、トランジスタ１０４はＯ
Ｎして、出力端子１０６に低レベル電位が現れる。この
状態で出力配線１０１が設けられた基板１０２上のＮ領
域１０７にレーザを照射すると、Ｎ領域１０７に電子−
正孔対が発生し、電子は配線を介してＯＮしているトラ
ンジスタ１０４のチャネル部を介してソース電極へ流
れ、正孔はｐ型LSI 基板１０２を逆バイアスしているGN
D 電極へ流れる。そしてGND 電極において、励起された
電子と正孔が再結合を起こすため、電流検出器１０８で
は光電流Iph は検出されない。
【０００６】図１０はインバータ回路１００の入力端子
１０５に低レベル電圧Ｌｏｗが印加された時の動作例を
示す。入力端子１０５に低レベル電圧Ｌｏｗが印加され
るとトランジスタ１０３はＯＮし、トランジスタ１０４
はＯＦＦして出力端子１０６に高レベル電位が現れる。
その状態で出力配線１０１が設けられた基板１０２上の
Ｎ領域１０７にレーザを照射すると、Ｎ領域１０７に電
子−正孔対が発生し、電子は配線を介してＯＮしている
トランジスタ１０３のチャネル部を介してVDD が印加し
ているソース電極へ、正孔は基板１０２を逆バイアスし
ているGND 電極へ流れる。従って、励起された電子と正
孔は各々が逆電極側へ流れていくため、光電流Iph が流
れ、電流検出器１０８で検出される。
１０５に低レベル電圧Ｌｏｗが印加された時の動作例を
示す。入力端子１０５に低レベル電圧Ｌｏｗが印加され
るとトランジスタ１０３はＯＮし、トランジスタ１０４
はＯＦＦして出力端子１０６に高レベル電位が現れる。
その状態で出力配線１０１が設けられた基板１０２上の
Ｎ領域１０７にレーザを照射すると、Ｎ領域１０７に電
子−正孔対が発生し、電子は配線を介してＯＮしている
トランジスタ１０３のチャネル部を介してVDD が印加し
ているソース電極へ、正孔は基板１０２を逆バイアスし
ているGND 電極へ流れる。従って、励起された電子と正
孔は各々が逆電極側へ流れていくため、光電流Iph が流
れ、電流検出器１０８で検出される。
【０００７】上述した各方式によるレーザを用いたLSI
内部の論理状態の検証は、各LPP にレーザ光を照射し、
光電流 Iph が検出されるかどうかを検証するのみであ
った。尚、レーザを照射させることで論理検証を行うた
めのＮ領域１０７を、以降の説明においては、LPP （La
ser Probing Pad）と称する。
内部の論理状態の検証は、各LPP にレーザ光を照射し、
光電流 Iph が検出されるかどうかを検証するのみであ
った。尚、レーザを照射させることで論理検証を行うた
めのＮ領域１０７を、以降の説明においては、LPP （La
ser Probing Pad）と称する。
【０００８】
【発明が解決しようとする課題】上述した従来方法は、
正常状態で貫通電流を伴う論理の静止状態における電源
電流（以降IDDQと記載する）を有するLSI に対して以下
の問題があった。レーザ光をLPP のPN接合部に照射する
ことで発生する光電流Iph は、照射レーザ光の波長を小
さくしたり、照射パワーを大きくすることで約10マイク
ロA ぐらいまで増加できるが、正常状態で大きな貫通電
流を伴うIDDQ値は数ミリA から数10ミリA に至るものが
あり、電源電流（IDDQ＋Iph ）に対するIph は1/1000か
ら1/10,000以下という非常に微小な割合となる。従っ
て、そのようなLSI に対してIph の発生の有無を識別す
ることは困難になってきている。また、複数のLPP へレ
ーザを照射して、複数個同時に論理判定ができないとい
う問題があった。
正常状態で貫通電流を伴う論理の静止状態における電源
電流（以降IDDQと記載する）を有するLSI に対して以下
の問題があった。レーザ光をLPP のPN接合部に照射する
ことで発生する光電流Iph は、照射レーザ光の波長を小
さくしたり、照射パワーを大きくすることで約10マイク
ロA ぐらいまで増加できるが、正常状態で大きな貫通電
流を伴うIDDQ値は数ミリA から数10ミリA に至るものが
あり、電源電流（IDDQ＋Iph ）に対するIph は1/1000か
ら1/10,000以下という非常に微小な割合となる。従っ
て、そのようなLSI に対してIph の発生の有無を識別す
ることは困難になってきている。また、複数のLPP へレ
ーザを照射して、複数個同時に論理判定ができないとい
う問題があった。
【０００９】従って、本発明は半導体集積装置の判定に
際して微小な光電流を検出することができるようにする
ことを目的としている。
際して微小な光電流を検出することができるようにする
ことを目的としている。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による半導体集積装置の判定装置は、レー
ザ光を半導体集積装置のPN接合部に任意の周期で照射す
るレーザ照射手段と、前記レーザ光を照射しないときの
前記半導体集積装置を流れる電源電流と、前記レーザ光
を照射したときの前記半導体集積装置を流れる電源電流
と光電流とが重畳された電流とをそれぞれ検出する検出
手段とを設けたものである。
めに、本発明による半導体集積装置の判定装置は、レー
ザ光を半導体集積装置のPN接合部に任意の周期で照射す
るレーザ照射手段と、前記レーザ光を照射しないときの
前記半導体集積装置を流れる電源電流と、前記レーザ光
を照射したときの前記半導体集積装置を流れる電源電流
と光電流とが重畳された電流とをそれぞれ検出する検出
手段とを設けたものである。
【００１１】本発明による半導体集積装置の判定方法
は、レーザ光を半導体集積装置のPN接合部に任意の周期
で照射するレーザ照射ステップと、前記レーザ光を照射
しないときの前記半導体集積装置を流れる電源電流と、
前記レーザ光を照射したときの前記半導体集積装置を流
れる電源電流と光電流とが重畳された電流とをそれぞれ
検出する検出ステップとを設けたものである。
は、レーザ光を半導体集積装置のPN接合部に任意の周期
で照射するレーザ照射ステップと、前記レーザ光を照射
しないときの前記半導体集積装置を流れる電源電流と、
前記レーザ光を照射したときの前記半導体集積装置を流
れる電源電流と光電流とが重畳された電流とをそれぞれ
検出する検出ステップとを設けたものである。
【００１２】本発明によるコンピュータ読み取り可能な
記憶媒体は、レーザ光を半導体集積装置のPN接合部に任
意の周期で照射するレーザ照射手順と、前記レーザ光を
照射しないときの前記半導体集積装置を流れる電源電流
と、前記レーザ光を照射したときの前記半導体集積装置
を流れる電源電流と光電流とが重畳された電流とをそれ
ぞれ検出する検出手順とを実行するためのプログラムを
記憶したものである。
記憶媒体は、レーザ光を半導体集積装置のPN接合部に任
意の周期で照射するレーザ照射手順と、前記レーザ光を
照射しないときの前記半導体集積装置を流れる電源電流
と、前記レーザ光を照射したときの前記半導体集積装置
を流れる電源電流と光電流とが重畳された電流とをそれ
ぞれ検出する検出手順とを実行するためのプログラムを
記憶したものである。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の実施の形態による
半導体集積装置の判定装置を示すブロック図である。図
１において、試料台１の上に乗せられたチップ表面を露
出させた被解析LSI２には、テスタ部３より電源電圧と
入力信号が供給される。LSI ２の上方にはレーザ装置４
とレーザ光をLSI ２上に導く顕微鏡部５が設けられてい
る。レーザ照射により発生する光電流Iph を含む電源電
流波形やその値は電源電流検出部６に入力し、検出され
たデータは演算処理部７によりIph 発生の有無が判定さ
れる。また、その照射状態は画像処理部８によりビジュ
アル表示されモニタできる。これらの動作や機能は、制
御部９によりレーザ発振のタイミングや電源電流の取
得、及びその演算や照射状態の画像出力をコントロール
するようになされている。
を参照して説明する。図１は本発明の実施の形態による
半導体集積装置の判定装置を示すブロック図である。図
１において、試料台１の上に乗せられたチップ表面を露
出させた被解析LSI２には、テスタ部３より電源電圧と
入力信号が供給される。LSI ２の上方にはレーザ装置４
とレーザ光をLSI ２上に導く顕微鏡部５が設けられてい
る。レーザ照射により発生する光電流Iph を含む電源電
流波形やその値は電源電流検出部６に入力し、検出され
たデータは演算処理部７によりIph 発生の有無が判定さ
れる。また、その照射状態は画像処理部８によりビジュ
アル表示されモニタできる。これらの動作や機能は、制
御部９によりレーザ発振のタイミングや電源電流の取
得、及びその演算や照射状態の画像出力をコントロール
するようになされている。
【００１４】次に、上記構成による半導体集積装置の判
定装置により、正常状態で大きな貫通電流を有するLSI
２の内部論理の判定動作について説明する。本実施の形
態においては、調査対象となる回路の出力配線に導通す
るLPP のPN接合へのレーザの照射を、任意の周期をもっ
たタイミングで照射するようにしている。
定装置により、正常状態で大きな貫通電流を有するLSI
２の内部論理の判定動作について説明する。本実施の形
態においては、調査対象となる回路の出力配線に導通す
るLPP のPN接合へのレーザの照射を、任意の周期をもっ
たタイミングで照射するようにしている。
【００１５】図２は、その周期的なレーザ照射と正常状
態で大きな貫通電流を有するLSI ２の電源端子より検出
される電源電流波形を示す。同図の（ａ）は周期的にレ
ーザ光を照射する様子を示し、縦軸にレーザ光の強度
を、横軸にその周期を示す。同図の（ｂ）はレーザ照射
により検出される電源電流波形であり、縦軸に電源電流
値を、横軸に時間がとられている。電源電流は約2mA の
IDDQを有している。“Ｈｉ”にクランプされている出力
配線と導通するLPP にレーザを照射したとき、約20マイ
クロA のIph が発生するものとする。レーザ照射により
検出される電源電流波形は2mA のIDDQと周期的に流れる
20マイクロA のIph の合計した波形となる。電流検出デ
ジタルメータはmAレンジで観測するため、その測定精度
の誤差から約100 分の1 の精度を観察することは困難で
ある。
態で大きな貫通電流を有するLSI ２の電源端子より検出
される電源電流波形を示す。同図の（ａ）は周期的にレ
ーザ光を照射する様子を示し、縦軸にレーザ光の強度
を、横軸にその周期を示す。同図の（ｂ）はレーザ照射
により検出される電源電流波形であり、縦軸に電源電流
値を、横軸に時間がとられている。電源電流は約2mA の
IDDQを有している。“Ｈｉ”にクランプされている出力
配線と導通するLPP にレーザを照射したとき、約20マイ
クロA のIph が発生するものとする。レーザ照射により
検出される電源電流波形は2mA のIDDQと周期的に流れる
20マイクロA のIph の合計した波形となる。電流検出デ
ジタルメータはmAレンジで観測するため、その測定精度
の誤差から約100 分の1 の精度を観察することは困難で
ある。
【００１６】しかしながら、波形を観測することにより
その誤差を顕在化することが可能である。顕在化には２
つの方法がある。その第１の方法は、波形をフーリエ変
換し、入射光の周期と同じ周期を検索する方式である。
一般に波形は基本波及びその高調波の係数の加算により
表示できる。レーザ照射前のIDDQが見える電源電流波形
と、周期的なレーザ照射によるIph の周期性をもつ波形
は、上記フーリエ変換により顕著な違いとして検出でき
る。
その誤差を顕在化することが可能である。顕在化には２
つの方法がある。その第１の方法は、波形をフーリエ変
換し、入射光の周期と同じ周期を検索する方式である。
一般に波形は基本波及びその高調波の係数の加算により
表示できる。レーザ照射前のIDDQが見える電源電流波形
と、周期的なレーザ照射によるIph の周期性をもつ波形
は、上記フーリエ変換により顕著な違いとして検出でき
る。
【００１７】図３はIDDQ波形と、IDDQ波形に周期的なIp
h が重なった波形のフーリエ変換による係数をプロット
したグラフである。同図の（ａ）は図２の（ａ）に示す
電源電流波形であり、図３の（ｂ）はその波形をフーリ
エ変換して係数をプロットしたグラフであり、縦軸に係
数を、横軸に周波数をとる。図３の（ｂ）においては、
約100分の1 の信号しかないIph の存在が検出されてい
ることを示している。
h が重なった波形のフーリエ変換による係数をプロット
したグラフである。同図の（ａ）は図２の（ａ）に示す
電源電流波形であり、図３の（ｂ）はその波形をフーリ
エ変換して係数をプロットしたグラフであり、縦軸に係
数を、横軸に周波数をとる。図３の（ｂ）においては、
約100分の1 の信号しかないIph の存在が検出されてい
ることを示している。
【００１８】第２の方法は、波形から直接Iph の有無を
検出する方式である。即ち、検出された電源電流波形か
ら、その99% を占めるIDDQ成分を取り除くことによっ
て、残り1%の波形の検証からIph の有無を検索する方式
である。予めIDDQ波形を抽出し、LPP のPN接合部に周期
的にレーザを照射することにより検出された電源電流波
形とIDDQ波形との差分をとることで、多少のノイズと共
に周期的なIph が検出されれば、照射点の論理は“Ｈ
ｉ”として特定できる。
検出する方式である。即ち、検出された電源電流波形か
ら、その99% を占めるIDDQ成分を取り除くことによっ
て、残り1%の波形の検証からIph の有無を検索する方式
である。予めIDDQ波形を抽出し、LPP のPN接合部に周期
的にレーザを照射することにより検出された電源電流波
形とIDDQ波形との差分をとることで、多少のノイズと共
に周期的なIph が検出されれば、照射点の論理は“Ｈ
ｉ”として特定できる。
【００１９】図４は上記第２の方法の説明図であり、同
図の（ａ）は、図２の（ａ）の電源電流波形を示し、図
４の（ｂ）は、診断時の電源電流波形（IDDQ＋Iph ）か
ら、照射前の電源電流波形（IDDQ）の差分を計算した時
に顕在化したIph の波形をレンジを拡大してプロットし
たグラフであり、周期的な波形を検出しているのが示さ
れている。さらに判定が困難なときは、上記と同様フー
リエ変換による係数との比較から容易にIph の有無の判
定が可能である。
図の（ａ）は、図２の（ａ）の電源電流波形を示し、図
４の（ｂ）は、診断時の電源電流波形（IDDQ＋Iph ）か
ら、照射前の電源電流波形（IDDQ）の差分を計算した時
に顕在化したIph の波形をレンジを拡大してプロットし
たグラフであり、周期的な波形を検出しているのが示さ
れている。さらに判定が困難なときは、上記と同様フー
リエ変換による係数との比較から容易にIph の有無の判
定が可能である。
【００２０】次に、LSI の複数箇所の論理を同時に検索
する方法について説明する。本実施の形態においては、
レーザの照射周期として、測定箇所の数だけ異なる複数
の周期を用意することにより、複数箇所の論理を同時に
判定するようにしている。
する方法について説明する。本実施の形態においては、
レーザの照射周期として、測定箇所の数だけ異なる複数
の周期を用意することにより、複数箇所の論理を同時に
判定するようにしている。
【００２１】図５はレーザ照射と電源電流波形の関係を
示すグラフであり、この例では３箇所のLPP のPN接合部
を同時測定する様子を示す。同図の（ａ）は３つの異な
る発振周期t1，t2，t3を有するレーザ光1,2,3 の照射状
態を示す。同図の（ｂ）はその状態で検出された電源電
流波形を示す。同図の（ｂ）により、発振周期t1，t3で
のIph は観測されているが、発振周期t2はIph の発生が
なく、この場合レーザ1 と3 での照射LPP 箇所の論理は
“Ｈｉ”であることを検出でき、レーザ2 でのLPP 箇所
の論理は“Ｌｏｗ”であることを検出できる。また、本
方法により検出される電源電流波形は、フーリエ変換に
より各周期に対応する特異な係数を検出することによっ
て、各LPP PN接合部での論理をさらに正確に判定するこ
とが可能となる。
示すグラフであり、この例では３箇所のLPP のPN接合部
を同時測定する様子を示す。同図の（ａ）は３つの異な
る発振周期t1，t2，t3を有するレーザ光1,2,3 の照射状
態を示す。同図の（ｂ）はその状態で検出された電源電
流波形を示す。同図の（ｂ）により、発振周期t1，t3で
のIph は観測されているが、発振周期t2はIph の発生が
なく、この場合レーザ1 と3 での照射LPP 箇所の論理は
“Ｈｉ”であることを検出でき、レーザ2 でのLPP 箇所
の論理は“Ｌｏｗ”であることを検出できる。また、本
方法により検出される電源電流波形は、フーリエ変換に
より各周期に対応する特異な係数を検出することによっ
て、各LPP PN接合部での論理をさらに正確に判定するこ
とが可能となる。
【００２２】上記の説明はLSI の表面、裏面のどちらの
解析においても可能である。図６はLSI 表面２ａからの
解析の様子を示す。表面２ａから絶縁膜を介して観察さ
れる３箇所のLPP 部にレーザを照射することにより論理
の解析が可能である。
解析においても可能である。図６はLSI 表面２ａからの
解析の様子を示す。表面２ａから絶縁膜を介して観察さ
れる３箇所のLPP 部にレーザを照射することにより論理
の解析が可能である。
【００２３】図７はLSI 裏面２ｂからの解析の様子を示
す。裏面解析の場合、照射レーザ光がLPP のPN接合部に
到達させる必要があるため、Si基板面の研削を行う必要
がある。特に、近年のフリップチップパッケージに代表
されるLSI の実装形態はLSI表面とパッケージ実装面と
が互いに向い合った形状でバンプと呼ばれるパッド部に
より実装され、従って、パッケージから見たLSI は裏面
が上を向いている形状になっているため、LSI を解析す
るときは、レーザ光がPN接合部に届くようにSi面を剥き
出しにして、研削によるSi面の厚さを約200 ミクロン以
下にする必要がある。
す。裏面解析の場合、照射レーザ光がLPP のPN接合部に
到達させる必要があるため、Si基板面の研削を行う必要
がある。特に、近年のフリップチップパッケージに代表
されるLSI の実装形態はLSI表面とパッケージ実装面と
が互いに向い合った形状でバンプと呼ばれるパッド部に
より実装され、従って、パッケージから見たLSI は裏面
が上を向いている形状になっているため、LSI を解析す
るときは、レーザ光がPN接合部に届くようにSi面を剥き
出しにして、研削によるSi面の厚さを約200 ミクロン以
下にする必要がある。
【００２４】以上説明したように、本実施の形態によれ
ば、レーザを用いたLSI 内部の論理状態の解析におい
て、レーザは空気中での取扱が可能なため、簡単な装置
で解析することが可能となる。また、正常状態で大きな
貫通電流を有するLSI に対する論理解析が可能となる。
さらに、複数のレーザを用いた同時照射による解析によ
り、各照射箇所の論理を精度良く、簡単に識別すること
が可能である。このため、大規模LSI の内部論理を短時
間に特定することが可能となる。
ば、レーザを用いたLSI 内部の論理状態の解析におい
て、レーザは空気中での取扱が可能なため、簡単な装置
で解析することが可能となる。また、正常状態で大きな
貫通電流を有するLSI に対する論理解析が可能となる。
さらに、複数のレーザを用いた同時照射による解析によ
り、各照射箇所の論理を精度良く、簡単に識別すること
が可能である。このため、大規模LSI の内部論理を短時
間に特定することが可能となる。
【００２５】次に、本発明によるコンピュータ読み取り
可能な記憶媒体について説明する。図１のシステムにお
ける前述した動作に基づく処理手順を制御部９や演算部
７等を有するコンピュータが実行するためのプログラム
を格納する記憶媒体は、本発明によるコンピュータ読み
取り可能な記憶媒体である。
可能な記憶媒体について説明する。図１のシステムにお
ける前述した動作に基づく処理手順を制御部９や演算部
７等を有するコンピュータが実行するためのプログラム
を格納する記憶媒体は、本発明によるコンピュータ読み
取り可能な記憶媒体である。
【００２６】この記憶媒体には、半導体メモリ、磁気媒
体、光磁気ディスク、光ディスク等を用いることがで
き、これらをＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、フロッピ
ーディスク、メモリカード等に構成して用いることがで
きる。
体、光磁気ディスク、光ディスク等を用いることがで
き、これらをＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、フロッピ
ーディスク、メモリカード等に構成して用いることがで
きる。
【００２７】またこの記憶媒体は、インターネット等の
ネットワークや電話回線等の通信回線を介してプログラ
ムが送信された場合のサーバやクライアントとなるコン
ピュータシステム内部のＲＡＭ等の揮発性メモリのよう
に、一定時間プログラムを保持するものも含まれる。
ネットワークや電話回線等の通信回線を介してプログラ
ムが送信された場合のサーバやクライアントとなるコン
ピュータシステム内部のＲＡＭ等の揮発性メモリのよう
に、一定時間プログラムを保持するものも含まれる。
【００２８】また上記プログラムは、このプログラムを
記憶装置等に格納したコンピュータシステムから伝送媒
体を介して、あるいは伝送媒体中の伝送波により他のコ
ンピュータシステムに伝送されるものであってもよい。
上記伝送媒体とは、インターネット等のネットワーク
（通信網）や電話回線等の通信回線（通信線）のように
情報を伝送する機能を有する媒体をいうものとする。
記憶装置等に格納したコンピュータシステムから伝送媒
体を介して、あるいは伝送媒体中の伝送波により他のコ
ンピュータシステムに伝送されるものであってもよい。
上記伝送媒体とは、インターネット等のネットワーク
（通信網）や電話回線等の通信回線（通信線）のように
情報を伝送する機能を有する媒体をいうものとする。
【００２９】また、上記プログラムは、前述した機能の
一部を実現するためであってもよい。さらに、前述した
機能をコンピュータシステムに既に記録されているプロ
グラムとの組み合わせで実現できるもの、いわゆる差分
ファイル（差分プログラム）であってもよい。
一部を実現するためであってもよい。さらに、前述した
機能をコンピュータシステムに既に記録されているプロ
グラムとの組み合わせで実現できるもの、いわゆる差分
ファイル（差分プログラム）であってもよい。
【００３０】
【発明の効果】本発明によれば、簡単な構成の装置を用
いてレーザ光による半導体集積装置を精度良く解析する
ことができる。特に、正常状態で大きな貫通電流を有す
るLSIに対する論理解析が可能となる。さらに、複数の
レーザの同時照射による解析を行うことができ、これに
より各照射箇所の論理を精度良く、簡単に識別し解析す
ることが可能である。このため、大規模LSI の内部論理
を短時間に特定することができる。
いてレーザ光による半導体集積装置を精度良く解析する
ことができる。特に、正常状態で大きな貫通電流を有す
るLSIに対する論理解析が可能となる。さらに、複数の
レーザの同時照射による解析を行うことができ、これに
より各照射箇所の論理を精度良く、簡単に識別し解析す
ることが可能である。このため、大規模LSI の内部論理
を短時間に特定することができる。
【図１】 本発明の実施の形態による半導体集積装置の
判定装置を示すブロック図である。
判定装置を示すブロック図である。
【図２】 周期的なレーザ照射と正常状態で大きな貫通
電流を有するLSI の電源端子より検出される電源電流波
形を示すクラフである。
電流を有するLSI の電源端子より検出される電源電流波
形を示すクラフである。
【図３】 IDDQ波形とIDDQ波形に周期的なIph が重なっ
た波形のフーリエ変換による係数をプロットしたグラフ
である。
た波形のフーリエ変換による係数をプロットしたグラフ
である。
【図４】 IDDQ波形と診断時の電源電流波形とそれらの
差分により検出したIph の波形をプロットしたグラフで
ある。
差分により検出したIph の波形をプロットしたグラフで
ある。
【図５】 差分により検出されたIph の波形をプロット
したグラフである。
したグラフである。
【図６】 LSI 表面からの解析の様子を示す構成図であ
る。
る。
【図７】 LSI 裏面からの解析の様子を示す構成図であ
る。
る。
【図８】 従来のレーザを用いたインバータ回路論理診
断の様子を示す構成図である。
断の様子を示す構成図である。
【図９】 インバータ回路の入力に“Ｈｉ”を印加した
ときの光電流Iph の発生状態を示す構成図である。
ときの光電流Iph の発生状態を示す構成図である。
【図１０】 インバータ回路の入力に“Ｌｏｗ”を印加
したときのIph の発生状態を示す構成図である。
したときのIph の発生状態を示す構成図である。
１ 試料台 ２ LSI ３ テスタ部 ４ レーザ装置 ５ 顕微鏡部 ６ 電源電流検出部 ７ 演算処理部 ８ 画像処理部 ９ 制御部 LPP 基板上のN 領域(Laser Probing Pad )
Claims (8)
- 【請求項１】 レーザ光を半導体集積装置のPN接合部に
任意の周期で照射するレーザ照射手段と、 前記レーザ光を照射しないときの前記半導体集積装置を
流れる電源電流と、前記レーザ光を照射したときの前記
半導体集積装置を流れる電源電流と光電流とが重畳され
た電流とをそれぞれ検出する検出手段とを設けたことを
特徴とする半導体集積装置の判定装置。 - 【請求項２】 前記検出したレーザ光を照射しないとき
の前記半導体集積装置を流れる電源電流波形をフーリエ
変換した第１の係数と、前記レーザ光を照射したときの
前記半導体集積装置を流れる電源電流と光電流とが重畳
された電流波形をフーリエ変換した第２の係数とをそれ
ぞれ演算する演算手段を設けたことを特徴とする請求項
１記載の半導体集積装置の判定装置。 - 【請求項３】 前記演算された第１の係数と第２の係数
をプロットしたグラフを表示する表示手段を設けたこと
を特徴とする請求項２記載の半導体集積装置の判定装
置。 - 【請求項４】 前記レーザ光を照射しないときの前記半
導体集積装置の電源電流波形と、前記レーザ光を照射し
たときの前記半導体集積装置の電源電流と光電流とが重
畳された電流波形との差分を表示する表示手段を設けた
ことを特徴とする請求項１記載の半導体集積装置の判定
装置。 - 【請求項５】 前記レーザ光照射手段により、前記半導
体集積装置の複数箇所のPN接合部をそれぞれ異なる周期
で同時に照射すると共に、前記検出手段は各箇所につい
てそれぞれ前記検出を行うことを特徴とする請求項１記
載の半導体集積装置の判定装置。 - 【請求項６】 前記半導体集積装置は、正常状態におい
て大きな貫通電流が流れるものであることを特徴とする
請求項１記載の半導体集積装置の判定装置。 - 【請求項７】 レーザ光を半導体集積装置のPN接合部に
任意の周期で照射するレーザ照射ステップと、 前記レーザ光を照射しないときの前記半導体集積装置を
流れる電源電流と、前記レーザ光を照射したときの前記
半導体集積装置を流れる電源電流と光電流とが重畳され
た電流とをそれぞれ検出する検出ステップとを設けたこ
とを特徴とする半導体集積装置の判定方法。 - 【請求項８】 レーザ光を半導体集積装置のPN接合部に
任意の周期で照射するレーザ照射手順と、 前記レーザ光を照射しないときの前記半導体集積装置を
流れる電源電流と、前記レーザ光を照射したときの前記
半導体集積装置を流れる電源電流と光電流とが重畳され
た電流とをそれぞれ検出する検出手順とを実行するため
のプログラムを記憶したコンピュータ読み取り可能な記
憶媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000175969A JP2001356149A (ja) | 2000-06-12 | 2000-06-12 | 半導体集積装置の判定装置、方法及びコンピュータ読み取り可能な記憶媒体 |
| US09/876,051 US20010050936A1 (en) | 2000-06-12 | 2001-06-08 | Logic determination device for semiconductor integrated device and logic determination method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000175969A JP2001356149A (ja) | 2000-06-12 | 2000-06-12 | 半導体集積装置の判定装置、方法及びコンピュータ読み取り可能な記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001356149A true JP2001356149A (ja) | 2001-12-26 |
Family
ID=18677753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000175969A Withdrawn JP2001356149A (ja) | 2000-06-12 | 2000-06-12 | 半導体集積装置の判定装置、方法及びコンピュータ読み取り可能な記憶媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20010050936A1 (ja) |
| JP (1) | JP2001356149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010505115A (ja) * | 2006-09-29 | 2010-02-18 | テラダイン、 インコーポレイテッド | ネットワーク化試験システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102323506A (zh) * | 2011-08-26 | 2012-01-18 | 瑞安市博业激光应用技术有限公司 | 二氧化碳激光发生器的检测仪 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4996659A (en) * | 1986-08-20 | 1991-02-26 | Hitachi, Ltd. | Method of diagnosing integrated logic circuit |
| US5430305A (en) * | 1994-04-08 | 1995-07-04 | The United States Of America As Represented By The United States Department Of Energy | Light-induced voltage alteration for integrated circuit analysis |
| US6169408B1 (en) * | 1996-09-30 | 2001-01-02 | Motorola, Inc. | Method and apparatus for testing an integrated circuit with a pulsed radiation beam |
-
2000
- 2000-06-12 JP JP2000175969A patent/JP2001356149A/ja not_active Withdrawn
-
2001
- 2001-06-08 US US09/876,051 patent/US20010050936A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010505115A (ja) * | 2006-09-29 | 2010-02-18 | テラダイン、 インコーポレイテッド | ネットワーク化試験システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010050936A1 (en) | 2001-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100734186B1 (ko) | 집적 회로의 동적 진단 테스트를 위한 장치 및 방법 | |
| TWI392867B (zh) | 故障解析方法及故障解析裝置 | |
| JP5105720B2 (ja) | 集積回路の信号観測装置、及びその方法 | |
| KR100402044B1 (ko) | 비파괴 검사 방법 | |
| US9739831B2 (en) | Defect isolation methods and systems | |
| US6172512B1 (en) | Image processing methods for the optical detection of dynamic errors in integrated circuits | |
| US5453994A (en) | Semiconductor test system, semiconductor test method, method of wiring pattern formation and semiconductor integrated circuit | |
| US6169408B1 (en) | Method and apparatus for testing an integrated circuit with a pulsed radiation beam | |
| Knebel et al. | Diagnosis and characterization of timing-related defects by time-dependent light emission | |
| JP2001356149A (ja) | 半導体集積装置の判定装置、方法及びコンピュータ読み取り可能な記憶媒体 | |
| JP2007127590A (ja) | 半導体装置の検査方法および装置 | |
| Apolinaria | Utilization of ELITE System for Precise Fault Localization of Metal Defect Functional Failure | |
| US8907691B2 (en) | Integrated circuit thermally induced noise analysis | |
| Bockelman et al. | Infrared emission-based static logic state imaging on advanced silicon technologies | |
| US7623982B2 (en) | Method of testing an electronic circuit and apparatus thereof | |
| CN1860376A (zh) | 用于iddq电流测量的可热切换型电压总线 | |
| US6686757B1 (en) | Defect detection in semiconductor devices | |
| JP2734416B2 (ja) | 故障モードの特定方法及び装置 | |
| Sanchez et al. | Dynamic laser delay variation mapping (DVM) implementations and applications | |
| del Castillo et al. | Open Top Socketed Evaluation Board for Bench Test and Fault Localization on GaAs RF Device | |
| US11639959B2 (en) | Defect localization in embedded memory | |
| US10768225B1 (en) | Probe placement for laser probing system | |
| US6421811B1 (en) | Defect detection via acoustic analysis | |
| JP2814953B2 (ja) | 故障モードの特定方法 | |
| JP2610178B2 (ja) | 光プロービング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |