JP2010505115A - ネットワーク化試験システム - Google Patents

ネットワーク化試験システム Download PDF

Info

Publication number
JP2010505115A
JP2010505115A JP2009530373A JP2009530373A JP2010505115A JP 2010505115 A JP2010505115 A JP 2010505115A JP 2009530373 A JP2009530373 A JP 2009530373A JP 2009530373 A JP2009530373 A JP 2009530373A JP 2010505115 A JP2010505115 A JP 2010505115A
Authority
JP
Japan
Prior art keywords
network
functional module
test system
functional
functional modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009530373A
Other languages
English (en)
Other versions
JP5688220B2 (ja
JP2010505115A5 (ja
Inventor
スティーブン アール. フェアバンクス、
エリック エル. トゥルーベンバック、
Original Assignee
テラダイン、 インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テラダイン、 インコーポレイテッド filed Critical テラダイン、 インコーポレイテッド
Publication of JP2010505115A publication Critical patent/JP2010505115A/ja
Publication of JP2010505115A5 publication Critical patent/JP2010505115A5/ja
Application granted granted Critical
Publication of JP5688220B2 publication Critical patent/JP5688220B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test

Abstract

任意の複数の試験工程を実行するように構成されることが可能な自動試験システム。試験システムは、ネットワークによって相互接続される複数の機能モジュールを含む。ソフトウェアを使用して機能モジュール間のデータフローを構成することにより、モジュールの組み合わせが作られ、それにより仮想計器を生成する。試験要件が変化すると、試験システムは、他の仮想計器を含むように再構成されることが可能であり、変化する試験要件を満たすための計器を追加する必要性を排除又は減少させる。試験システムの適切な性能を確保するために、提案される構成がシミュレートされてもよく、且つ仮想計器が要求されるレベルの性能を提供しない場合、試験システムは再構成されてもよい。
【選択図】図2

Description

本発明は、概して電子アセンブリに関し、より詳細には電子アセンブリを試験することに関する。
電子システムの製造又は修理に関連して、電子アセンブリを試験する必要性がしばしば生じる。アセンブリは、アセンブリに刺激信号のパターンを適用することにより、及び信号の予測パターンに応じて生成される信号を比較することにより試験され得る。複雑なシステムでは、多くの刺激信号がアセンブリに適用され、且つ多くの応答信号が試験中に測定され得る。許容可能な時間内に試験を実行するためには、自動試験装置がしばしば使用される。自動試験装置は、所望のパターンで迅速に刺激信号を生成し、且つ比較信号と予測パターンとを比較するようにプログラムされることが可能である。
多くの異なる形態の試験信号を生成し且つ測定することが可能となるためには、試験システムはしばしば複数の計器と共に構築される。各計器は、全試験の一部の工程を実行し得る。しばしば、計器によって実行される試験工程は、刺激信号の生成、応答信号の測定、及び刺激信号を定義するか応答を解析するかどちらかの処理を含む。例えば、デジタル計器は、試験用装置(unit under test、 ”UUT”)の試験点における一連のデジタル値を生成し、且つ1つ以上のデジタル応答を測定するようにプログラムされ得る。デジタル計器は、次いで、応答を解析してUUTが予測通りに刺激信号に応答したかどうかを判断し得る。
1つ以上のアナログ計器が試験システムに含まれる場合もあり、各計器はアナログ信号を生成し又は測定する。例えば、1つのアナログ計器は、UUTの試験点における電圧を表す値を出力するデジタルメータとして動作する場合がある。別のアナログ計器は、スコープとして動作し、試験点におけるアナログ信号のサンプルを捕捉し、且つ視覚的にその信号の表現を表示し得る。さらに他のアナログ計器は、タイミングトリガとして動作し、信号のプログラムされたパターンを識別し、且つそのパターンが検出されると表示を出力し得る。
各試験システムは複数の計器を有する場合があり、特定の計器はそのシステムで試験されることが予測される装置の特徴により試験システムに組み込まれる。計器は、集合的に任意の所望の試験を実行するために計器を制御するようにプログラムされた回路の制御下で、状況に合わせて動作し得る。計器からの出力は、個々の計器から、UUTが機能しているかどうか、又は、UUTに欠陥があるかどうかを判断し、欠陥の特性を判断する処理要素に渡され得る。
多くの試験施設では、装置の管理又は製造のために動作するかを問わず、様々な工程が含まれる試験で複数の種類の装置を試験する。したがって、試験システムは、試験の要求が識別されるとき、任意の試験の全工程を実行するために必要とされる計器が利用可能であるように、単一の装置を試験するために必要とされるよりも多くの計器で構成される。このような手法は、複数の計器を調達する費用が発生する点で不利である。
改善された試験システムには、物理的な計器の工程を実行する仮想計器に構成されることが可能な複数の機能モジュールが提供される。各機能モジュールは、仮想計器によって実行される工程の一部である機能を実行することが可能である。機能モジュールは、ネットワークに相互接続され、機能モジュール間でのデータ交換を可能としてもよい。機能モジュールを適切に相互接続することにより、試験システムは、従来の試験システムにおける場合のように、試験信号を生成し、測定し且つ解析することが可能である。しかし、機能モジュールは、異なる時間において複数の異なる仮想計器の一部であるように再構成され、多数の計器の実装を必要とするハードウェアの総量を減少させることが出来る。さらに、任意の所与の構成において、機能モジュールの出力は、1つ以上の他の機能モジュールへの入力として提供されてもよい。この方法で、1つの機能モジュールが、複数の物理的計器における機能回路の複数の複製に取って代わり、それにより、さらに必要とされるハードウェアの合計を減少させることが可能となる。
システムの全体について所望のレベルの性能を提供するために、試験システムは、ネットワークが仮想計器を形成する機能モジュール間で確実にデータを伝送することを確保するための、機能モジュールを相互接続するネットワークの接続特性を特定することにより構成されてもよい。さらにユーザは、さらに仮想計器の性能を変更するために、類似の機能を実行するが、異なるレベルの性能を有する機能モジュール間から選択してもよい。
1つの側面では、本発明は、UUTを試験するための自動試験システムに関する。試験システムは、ネットワーク及びUUTに相互作用する少なくとも1つの第1の機能モジュールを有する。第1の機能モジュールは、UUTインタフェースを介して試験信号を生成又は受信するように適合される。第1の機能モジュールは、ネットワーク及び第1の機能モジュール間で試験信号を特性化するデータを転送する、ネットワークへと結合されるネットワークインタフェースを有する。試験システムはまた、複数の第2の機能モジュールを有する。各第2の機能モジュールは、少なくとも1つの第1の機能モジュールによって生成又は受信される試験信号を特性化するデータについて機能を実行するように適合されるデータ処理回路を有する。第2の機能モジュールは、ネットワーク上で少なくとも1つの試験信号を特性化するデータを送信又は受信するネットワークに結合されるネットワークインタフェースを有する。ネットワーク接続のために、任意の複数の第2の機能モジュールは、少なくとも1つの第1の機能モジュールとデータを交換してもよい。
別の側面では、本発明は、ネットワークによって相互接続される第1の機能モジュール、第2の機能モジュール、及び第3の機能モジュールを有する種類の自動試験システムを動作させる方法に関する。方法は、第1の機能モジュールで試験用ユニットから少なくとも1つのアナログ信号を取得し、且つ1つ以上のデジタル出力を生成することに関する。各々の第2の機能モジュール及び第3の機能モジュール内で、少なくとも1つ以上のデジタル出力がネットワーク上で受信され、且つ処理される。第3の機能モジュールにおける処理は、第2の機能モジュールにおける処理とは異なる。
さらに追加の側面では、本発明は、所望の性能で動作するように自動試験設備を構成する計算装置を動作させる方法に関する。方法の一部として、ネットワーク通信特性が、計算装置によって読み取り可能な形態で、各々の複数の機能モジュールに提供される。複数の機能モジュールを相互接続するネットワーク構成は、計算装置によって読み取り可能な形態で特定される。計算装置は、特定されたネットワーク構成及びネットワーク通信特性を有する自動試験システムの性能を計算する。計算された性能は、所望の性能と比較され、所望の性能よりも低く計算された性能に応答して、複数の機能モジュールにおける少なくとも1つの機能モジュール及び/又は特定されたネットワーク構成を修正する。
添付の図面は、限定するために描かれることを意図するものではない。図面では、様々な図面で例示される各々同一又はほぼ同一の要素は、同じ数字で表される。明瞭性のために、全ての図面における全ての要素について名前が付けられるとは限らない。
従来技術の試験システムのブロック図である。 本発明の実施形態による試験システムのブロック図である。 本発明の実施形態による試験システムを構成する工程を例示する流れ図である。 本発明の代替の実施形態による試験システムのブロック図である。 本発明の代替の実施形態による機能モジュールの略図である。
本発明者は、改善された試験システムは仮想計器と共に構築されることが可能であると理解している。各仮想計器は、ネットワークによって相互接続される1つ以上の機能モジュールから形成されてもよい。機能モジュールは、試験工程を実行するときに、従来の試験システムにおける物理的計器によって実行される機能を実行してもよい。
従来の試験システムにおける物理的計器によって実行される工程は、ネットワーク上でデジタルデータを交換する相互接続された機能モジュールによって再現されてもよい。各機能モジュールは、ネットワークインタフェースを有し、機能モジュールが共通のネットワーク上で相互接続されることを可能にする。結果として、機能モジュールは、仮想計器に結合され、いくつかの機能モジュールは、1つ以上の仮想計器の一部を形成することが出来る。さらに、機能モジュールの組み合わせは、機能モジュール間のネットワーク接続を再プログラミングすることにより変更されてもよい。
図1は、当業者には周知の従来の試験システム110を例示する。試験システム110は、UUT180に適用される試験信号を生成及び測定する。
試験システム110は、複数の計器を有し、そのうちの信号生成器140、アナログ計器142、アナログ計器150、及びデジタル計器160が示されている。試験システム110におけるアナログ及びデジタル計器は、制御及び処理装置130から制御される。試験システム110において、制御及び処理装置130は、ユーザインタフェースを提供するディスプレイ132を有するコンピュータであってもよい。
制御及び処理装置130は、バス120を通じて各々の計器に接続される。従来の試験システムにおいて、計器はしばしば、ラック、カードケージ、若しくはバックプレーンを有する類似の構造、又は計器を相互接続するための他の類似の機構に取付けられる。このようなアセンブリはしばしば、VXI、VME、GPBI、若しくはPXIバスのような標準化されたバス、又はイーサネット(登録商標)のようなネットワークを用いる。これらのバスは、UUT180に行われる測定の解析結果、又は個々の計器へのコマンド信号のようなデジタルデータを伝送する。しかし、これらのバスは一般的に、自動試験設備の文脈におけるリアルタイム制御を提供するものとは考えられない。むしろ、各々の計器は一般的に、試験工程を実行する内蔵型装置と考えられる。各計器は、計器によって実行される試験工程の実行に用いられるリアルタイム制御のためのフィードバック経路又は他の要素を組み込む。
各々の計器は、UUT180上の試験点へとスイッチマトリクス170を介して結合される。スイッチマトリクス170は、試験システム110が各試験点に接続される所要の計器と共に構成されるように、UUT180上の試験点へと各々の計器を相互接続することが出来る。複数の工程が同一の信号について実行される場合、スイッチマトリクス170は複数の計器をUUT180上の同一の試験点に接続することが出来る。例えば、図1は、双方ともにUUT180からアナログ信号aを受信するために接続されるアナログ計器142及び150を示す。各々の計器は、試験工程を実行するように構築される。例えば、RF信号生成器140は、バス120上で制御及び処理装置130によって伝達されるデジタル値によって特定される、例えば周波数及び振幅等の特性を有するRF信号を生成してもよい。
アナログ計器142は、アナログ信号aについて機能を実行する計器の一例である。簡略な図1の表示において、アナログ計器142は、アナログ信号aをデジタル信号dに変換するアナログ・ツー・デジタル変換器(A/D)を有する。デジタル信号dは、デジタル処理回路146への入力として提供される。第2のデジタル入力dは、メモリ148からデジタル処理回路146へと提供される。デジタル処理回路146は、デジタル入力について機能を実行し、且つUUT180が予測通りに応答したかどうかを判断するために、制御及び処理装置130内で使用されることが可能な結果を出力する。
簡略な図1のブロック図において、デジタル処理回路146において実行される処理は、機能Fによって表される。機能Fは、計器によって実行される試験工程の一部として試験システムにおいてアナログ計器によって実行されることが可能である任意の機能を表してもよい。例えば、デジタル処理回路146が、アナログ信号aとメモリ148に記憶されるデジタル信号dによって表される信号とが一致するかどうかを示す値を出力するように、機能Fは比較機能を表してもよい。
アナログ計器150も、アナログ・ツー・デジタル変換器(A/D)152を有する。図1の構成図において、A/D152もまた、入力としてアナログ信号aを受信する。アナログ計器150は入力としてアナログ計器142と同一の信号aを受信するため、A/D152はアナログ計器142におけるA/D144によって出力される信号dと同一のデジタル信号d’を出力する。デジタル信号d’は次いで、デジタル処理回路154に入力として提供される。この例示において、デジタル処理回路154は、デジタル信号d’について機能Fを実行する。機能Fは、アナログ計器によって実行される任意の機能を表してもよい。例えば、アナログ計器150は、例えば電圧又は周波数等のアナログ信号aの特性を測定してもよい。このような計器のために、デジタル処理回路154はデジタル信号dを処理して所望の特性を判断する。アナログ計器150は次いで、その測定された特性をバス120上で制御及び処理装置130に出力してもよい。
デジタル計器160は、従来技術の試験システムに含まれている物理的計器の種類のさらなる例示を提供する。デジタル計器160は、バス120上で制御及び処理装置130から制御信号を受信するデジタル処理回路162を有する。それらの制御信号に応答して、デジタル処理回路装置162は、メモリ164からデジタル信号d’を読み出し、且つスイッチマトリクス170を介してUUT180上の試験点に適用される、デジタル信号、sを生成するために、d’を処理してもよい。デジタル信号d’はデジタル計器160内で使用されるが、それはアナログ計器142において共に用いられるデジタル信号dと同一の値を有してもよい。
図1は、本発明の実施形態によって改善することが可能な従来の試験システムの特性を例示する。先行技術の試験システム110が別の又は追加の機能を実行するためには、さらなるアナログ又はデジタル計器が、図示の計器の変わりに又はそれに加えて試験システム110に追加されてもよい。各計器は一般的には工程を実行する内蔵型の装置であるため、計器を追加する費用は比較的高額であり、それ故に望ましくはない。さらに、各計器は内蔵型に設計されるため、いくつかの計器は他の計器で実行される機能を再現する要素を有する。例えば、アナログ計器142及び150は共に、アナログ信号aをデジタル信号dに変換する回路を含む。
図2は、基本的なハードウェアを変更せずに、追加の又は別の物理的計器を追加するのと同じ効果を達成する「仮想計器」を作成するように再構成することが出来る試験システム200を示す。試験システム200は、いくつかの回路に複数の仮想計器と関係付けられる機能を実行させることにより、複数の仮想計器を実行するために要求されるハードウェアの総量を減少させることも可能である。
試験システム200において、複数の機能モジュールは、ネットワーク210によって相互接続される。ネットワーク210は、ネットワーク上で機能モジュールが通信できるように、機能モジュールにネットワークでデータを調達及び/又は受信させる任意の適切なネットワークであってもよい。適切なネットワークの例は、イーサネット(登録商標)、ファイバ・チャネル(Fibre Channel)、又は1394を含む。図2の例示では、ネットワークは分岐(multidrop)ネットワークとして示される。しかし、ネットワーク210の接続形態は、本発明を限定するものではない。例えば、ハブ及びポイント・ツー・ポイント接続を有するネットワークが用いられてもよい。
図2に例示される実施形態では、機能モジュールは、RF信号生成器220、機能モジュール222、アナログ・ツー・デジタル変換器(A/D)224、機能モジュール226、及び機能モジュール228を含む。他の機能モジュールは、インタフェースモジュール212、制御モジュール214、メモリモジュール216、及び処理モジュール218を含む。
この例示では、RF信号生成器220は、入力パラメータに応じてRF信号を生成する信号生成器であり、且つRF信号生成器140(図1)に類似するものであってもよい。
機能モジュール222、226及び228は、各々が装置を試験することに関係付けられる機能を実行するモジュールであってもよい。試験システムは任意の所望の機能を実行する機能モジュールを含んでもよいので、機能モジュールが概して機能F、F及びFを実行するように例示される。機能F、F及びFは、試験信号を生成、測定又は解析することに関連する任意の適切な機能を表してもよい。
A/D224は、試験システムで従来から使用されるようなアナログからデジタルへの変換器であってもよい。しかし、アナログ信号のデジタル表示を生成するための任意の適切な装置が使用されてもよい。図2の実施形態では、A/D224はスイッチマトリクスを使用せずに、UUT180に接続される。データ取得、信号生成及び処理回路を含むためより大きく且つより高価な計器と比較して、データ取得又は信号生成のみを実行する機能モジュールをスイッチマトリクスを介してUUT180に切り替え可能に接続するための理由はほとんどない。計器及びスイッチマトリクスを使用する従来のシステムと比較して、試験システム全体の費用及び大きさがほとんど又は全く増加せず、各試験点は、スイッチマトリクスを使用せずに、データ取得又は信号生成機能モジュールに接続されてもよい。スイッチマトリクスを用いずに試験システムを構築することで、試験システムの設計及び製造を単純化することが出来る。さらに、スイッチマトリクスは信号歪みの原因ともなり得るため、スイッチマトリクスを用いずに試験システムを構築することにより、信号の完全性を改善することが可能であり、よってより正確な試験をもたらし得る。勿論、スイッチマトリクスの使用が望ましい実施形態は存在するが、本発明はこの点について限定するものではない。
制御モジュール214は、コンピュータワークステーション又は220、222、224、226及び228のような機能モジュールに制御信号を提供するようにプログラムすることが可能な他の適切な装置であってもよい。例えば、制御モジュール214は、制御及び処理装置130(図1)の任意の制御機能を実行するようにプログラムされてもよい。加えて、制御モジュール214は、試験システム200の所望の機能を実行するために、機能装置がデータを交換及び処理するように構成するようにプログラムされてもよい。
外部インタフェース212は、従来からコンピュータワークステーション又はプリンタに取付けられているようなディスプレイであってもよい。外部インタフェース212は、ディスプレイ132(図1)と同一の機能を提供してもよく、或いは情報の受信又は提供と関連して外部装置又は人間のユーザと相互作用することを可能としてもよい。
試験システム200はまた、メモリモジュール216を有する。メモリモジュール216は、任意の適切な構造のメモリモジュールであってもよい。テスタ200のネットワーク化構造のために、任意の機能モジュールが、メモリモジュール216にデータを読み出し又は書き込むことが可能である。従って、メモリモジュール216は、試験システム内で使用される任意のデータを記憶してもよく、且つ揮発性又は不揮発性であり得る1種類以上のコンピュータメモリを含んでもよい。
試験システム200はまた、処理モジュール218を有する。処理モジュール218は、シングルボードコンピュータ又はアレープロセッサのような任意の適切な処理モジュールであってもよい。図2の実施形態では、処理モジュール218は、ネットワーク210上で受信されるデータについて任意の所望の処理を実行するようにプログラムされてもよい。例えば、処理モジュール218は、データ系列のFFTを計算するようにプログラムされてもよく、又は2つの信号について相関分析を実行するようにプログラムされてもよい。
機能モジュールは、任意の適切は方法でまとめられてもよい。例えば、機能モジュールは、試験システムにおける個別のボード又はアセンブリであってもよい。しかし、各モジュールは、ボード上のチップであってもよく、又は他の任意の適切な方法で提供されてもよい。また、全ての機能モジュールが図示されるように分離される必要はない。例えば、図2の実施形態では、インタフェース212、制御モジュール214、メモリモジュール216及び処理モジュール218は、分離した装置として示される。これらのモジュールの各々は、分離したボード又は適切な構造のラック若しくはカードケージに挿入される他のアセンブリとして実装されてもよい。しかし、装置はネットワーク210を介して相互接続されるため、如何なる特定の物理的構成の装置も必要とされない。いつくかの実施形態では、外部インタフェース212、制御モジュール214、メモリモジュール216及び処理モジュール218のような装置のいくつか又は全ては、同一の物理的装置において実装されてもよい。例えば、コンピュータワークステーションは、外部インタフェース、制御、メモリ及び処理能力を提供してもよく、且つ単一のネットワークインタフェースを介してネットワーク210に接続されてもよい。
例示を明快にするために、図2は、図1におけるような計器で構成される試験システムによって実行される工程を実装するために使用される機能モジュールのみを有する実施形態を示す。しかし、異なる又は追加の機能モジュールが試験システム200に組み込まれてもよい。
試験システム200に含まれる機能モジュールの数及び種類にかかわらず、各ネットワークモジュールはネットワークインタフェース240...240を有する。ネットワーク210を介して機能モジュールを相互接続することによって、試験システム110におけるいずれの計器の機能であっても再現することが可能である。
機能モジュール間の相互接続は、任意の適切な方法で提供することが出来る。描かれた実施形態では、相互接続は、ネットワークインタフェース240...240のソフトウェアプログラミングを介して提供される。例えば、各ネットワークインタフェースは、1つ以上のネットワーク接続、セッション又は別の機能モジュールとの他の形態の関連付けを実装するようにプログラムされてもよい。第1の機能モジュールが第2の機能モジュールによって用いられるデータを作成するとき、第1の機能モジュールは、第2の機能モジュールとの確立された関連付けを用いてネットワーク上でデータを送信してもよい。第2の機能モジュールは、第2の機能モジュールが属する関連付けを介して行われる送信についてネットワークを監視してもよい。第2の機能モジュールは、次いで、受信及び処理するデータを識別してもよい。
接続、セッション又は他の形態の関連付けの生成を可能にするネットワークプロトコルは周知である。周知のネットワークプロトコルが機能モジュール間のネットワーク経路を確立するために使用されてもよい。しかし、カスタムプロトコルを含む、任意の適切なプロトコルが用いられてもよい。関連付けを支援するネットワークプロトコルは、しばしばパケットベースであり、ネットワークに接続される全てのモジュールが処理すべき特定のパケットを識別できるように、パケットについての関連付けを識別するために各パケットと共に送信されるヘッダ情報を用いてもよい。
いくつかの実施形態では、機能モジュール間の関連付けの生成を支援するパケットベースのネットワークプロトコルは、ネットワーク210で用いられ、機能モジュール間の相互接続は、この関連付けを用いて通信するように機能モジュールをプログラムすることによって定義される。しかし、任意の適切なネットワークプロトコルが用いられてもよい。
関連付けについての情報はまた、一度受信したパケット内のデータを処理する方法を判断するために、ネットワーク上でデータを受信する機能モジュール内で用いられてもよい。例えば、機能モジュール222は、2つのデジタル信号、d及びdを受信するように示される。機能モジュール222は、少なくとも2つの関連付けを有してもよく、1つはデジタル信号dを受信し、もう1つはデジタル信号dを受信するためのものであってもよい。これらのデジタル信号が機能モジュール222内の他の回路による要求通りに処理されることが可能であるように、ネットワークインタフェース240は、デジタル信号dと関係付けられるパケット内のデータとは別にデジタル信号dと関係付けられるパケット内のデータを処理するようにプログラムされてもよい。
動作上、プログラムされた相互接続に基づいて、各機能モジュールは、そのモジュールの機能を制御又は実行するために用いられるネットワーク210上の情報を受信してもよい。各モジュールはまた、ネットワーク上で機能の実行結果を送信してもよく、又は他のモジュールについての制御情報を提供してもよい。この方法で、機能モジュールは、仮想計器内で相互接続されてもよい。
例えば、RF信号生成器220は、ネットワークインタフェース240を介して、生成される信号のパラメータを特定する制御情報を受信してもよい。パラメータは、例えば、振幅、周波数、変調又は生成される信号の他の特性を特定してもよい。特性は、制御装置214からRF信号生成器220へ提供されてもよい。しかし、例えばインタフェース212、メモリモジュール216及び処理モジュール218等の各装置は、ネットワーク210上でRF信号生成器220へと接続されるので、パラメータは、これらのモジュールのいずれかによってRF信号生成器へと提供されてもよい。さらに、機能モジュール222、224、226及び228の各々もまた、ネットワーク210上でRF信号生成器220へと結合される。従って、任意の機能モジュールは、RF信号生成器220に生成される信号の特性を特定する値を、代替的又は追加的に提供してもよい。任意の所与の時間において、RF信号生成器220に情報を提供する特定の機能モジュールは、ネットワーク相互接続のプログラミングにより特定されてもよい。結果として、それ自身でRF信号生成器220は、計器として動作してもよく、又は他の機能モジュールと結合されて仮想計器として動作してもよい。
別の例として、機能モジュール222はまた、インタフェース240を介して値を受信する。例示の実施形態では、機能モジュール222は、各々がデジタル値のストリーム又は任意の他の適切な形態の情報であり得る、2つの入力を受信する。図示の実施形態では、機能モジュール222は、ネットワークインタフェース240を介してデジタル信号d及びdを受信する。機能モジュール222は、入力値d及びdについて機能Fを実行するように構成される。機能Fは、計器142(図1)によって実行される機能の1つ又は任意の他の適切な機能を表してもよい。例えば、Fは、相関又は比較機能であってもよい。機能モジュール222は、ネットワーク210上で別のモジュール又はネットワーク210に接続される他のモジュール内で使用される機能Fの結果を出力してもよい。
図2の実施形態では、機能モジュール222で処理されるデジタル信号d及びdは、ネットワーク210上で他の機能モジュールから取得される。試験システム200では、A/D224は、UUT180によって出力されるアナログ信号aをデジタル化することによってデジタル信号dを生成する。例示の実施形態では、d2は、メモリ148(図1)と同様の方法でプログラムされ得る、メモリモジュール216から読み出される。この方法で、機能モジュール222は、入力として機能回路146(図1)への入力を再現する信号を受信する。よって、機能モジュール222はアナログ計器142(図1)の一部の回路を含むのみではあるが、そうであっても機能モジュール222は、アナログ計器142と同一の機能を実行する仮想計器としてメモリモジュール216及びA/D224と共に構成され得る。
図2はまた、仮想計器を実装するネットワーク化試験システムの柔軟性の例示を提供するものでもある。A/D224は信号dを機能モジュール222に提供するが、その機能モジュールと結合してのみ使用されるためにA/D224を制限する物理的な制約は存在しない。結果として、A/D224によって出力されるデジタル信号dは、異なる又は追加の仮想計器を形成するためにネットワーク210に接続される他の機能モジュールにおいて容易に使用されることが可能である。図2に示される構成では、機能モジュール228もまた、入力として信号dを受信する。故に、機能モジュール228は、アナログ計器150(図1)によって提供されるものと比較可能な出力を提供する仮想計器を形成するために、デジタル信号dについて機能Fを実行することが出来る。しかし、機能モジュール228は、ネットワーク210上で入力信号dを受信できるのでアナログ計器150よりも少ない回路を有し、且つ専用のA/D変換器を必要としない。
同様に、機能モジュール226は、デジタル計器160(図1)によって生成される刺激信号sと同等である刺激信号sを生成する仮想計器の一部であってもよい。しかし、機能モジュール226は、信号sを生成するために機能モジュール226で必要とされる回路の総量を限定する、ネットワーク210上で入力を受信することが可能であるため、機能モジュール226は、計器160よりも少ない回路で実装され得る。例えば、信号dは、試験システム200における任意の他の機能モジュールによってネットワーク210上で提供されてもよい。描かれた例では、機能モジュール226がネットワーク210上でメモリ216から信号dを受信するので、デジタル計器160によって実行される機能が再現される。メモリ216に信号dを保存することにより、機能モジュール226と関係付けられる専用メモリが回避される。さらに、機能モジュール226は、デジタル計器160(図1)におけるように信号sを生成するために処理回路の出力を必要とする。機能モジュール226はこのような処理回路なしで例示されているが、機能モジュール226は、sの生成に用いる処理装置218から処理された出力を受信してもよい。これらのモジュールを仮想計器として動作させるために、ネットワーク210は、これらのモジュール間で情報を交換するように構成されてもよい。
前述の例が示すように、試験システム100は、テスタ110による試験工程の実行中に実行される機能の全てを共同で実行する機能モジュールを有する。これらの機能モジュールは、信号生成、信号捕捉、信号処理、他の処理、試験システムの制御及びユーザとの相互作用に関連するものを含む機能を実行することが出来る。ネットワーク210は、任意の機能モジュールの間でデータを伝達し、且つ情報を制御し得る。データを共有するように機能モジュールをプログラミングすることにより、いずれの計器の機能であっても、機能モジュールの組み合わせにより試験システム200に実装されることが可能である。
いくつかの実施形態では、ネットワーク210はまた、機能モジュール間のタイミング情報を伝達するために用いられてもよい。タイミング情報は、IEEE標準1588に基づいて又は任意の他の適切な方法で動作する従来の試験システムにおけるように伝達されてもよい。例えば、各機能モジュールは、共通の参照時間に関連する時間を追跡する同期クロック回路を有してもよい。試験システム200内のイベントのタイミングは、それ故に、ネットワーク210上でデジタル値としてイベント時間を伝送することにより達成され得る。他の実施形態では、試験システム200は、イベントが生ずるときに機能モジュールにトリガ信号を提供するタイミング制御器230を有してもよい。
タイミング情報が各機能モジュールに伝達される方法にかかわらず、機能モジュールは共同して、試験システム110(図1)と同じ方法で、UUT180における試験信号を生成、測定及び分析するために使用されるデータ、制御及びタイミング情報を受信してもよい。しかし、試験システム200の機能は、ネットワーク210が機能モジュールを相互接続する方法を再プログラミングすることにより、単純且つ低費用な方法で変更され得る。多くの場合、試験システム200は、追加の機能モジュールなしで異なる又は追加の試験工程を実行するように再プログラミングされてもよい。試験用の追加の工程を実行するために試験システム200に追加の機能モジュールが追加される場合であっても、機能モジュールの大きさ及び費用はしばしば、全く新しい計器の大きさ及び費用よりも少ない場合がある。
図2の実施形態のような実施形態では、仮想計器のリアルタイム制御がネットワーク210上で渡される情報を用いて達成される。各仮想計器の性能は、ネットワークが機能モジュール間で情報を伝達する方法に依存してもよい。例えば、図2の実施形態では、全ての機能モジュールは、単一セグメントを備えるネットワークを介して相互接続される。従って、全ての機能モジュールは、ネットワーク帯域幅のために同時に競合し得る。如何なる場合においても、機能モジュールが全体でネットワーク帯域幅を超える情報量をネットワーク210上で伝達する必要がある場合、1つ以上の機能モジュールが、UUT180を試験するステップを実行するために間に合ってコマンド又はデータ情報のどちらも受信しない可能性がある。このような状態が生ずるならば、試験システム200はUUT180の正確な試験を実行しない可能性がある。
不正確な試験結果又はネットワーク化試験システムと関係する他の性能の問題を回避するために、ネットワークにより相互接続される複数の機能モジュールから構成される試験システムは、ネットワーク210の性能に基づいて処理エラーが発生する可能性が低いことを確実にするように構築されてもよい。図3は、所望のレベルの性能を提供する可能性があるネットワーク相互接続特性を備えるネットワークにより相互接続される複数の機能モジュールを使用して試験システムを構成することの一部として実行され得る工程の例示である。例えば、各仮想計器は、物理的計器に提供されるものと同様の1組の性能仕様を有してもよい。図3の工程は、その性能仕様を満たすネットワーク化試験システムの構成を特定するために用いられてもよい。
図3の工程は、任意の適切な時間で実行されてもよい。例えば、図3の工程は、試験システムが最初にユーザへの配達のために組み立てられる場合に工場で使用されてもよい。代替的に、試験システムのユーザは、試験システムが特定のUUT上で試験を実行するようにプログラミングする場合に、図3の工程を実行してもよい。
図3の工程は、任意の適切な方法で実行されてもよい。いくつかの実施形態では、工程は、工程のステップを実行するようプログラミングされた計算装置によって全体又は部分的に実行されてもよい。
図3の工程は、モジュール能力が提供されるブロック310で開始する。コンピュータに実行される処理のために、能力はコンピュータにブロック310において入力される。いくつかの実施形態では、各機能モジュールの製造業者は、モジュールの能力についての情報を提供してもよい。その情報は任意の適切な方法で提供されてもよく、コンピュータ上で電子的に読み取り可能な媒体を含む、又は紙若しくは他の同様の媒体に記録される。電子的に提供される場合、ブロック310における処理は、モジュール能力を定義する電子データを図3の工程のステップを実行するコンピュータにダウンロード又はアップロードすることを含んでもよい。他の実施形態では、ブロック310における処理は、コンピュータのユーザが、例えばキーボート又は他のユーザインタフェースを介して等、モジュール能力を入力することを含む。
ブロック310において提供されるモジュール能力は、構成される試験システムを形成する相互接続されたモジュールのネットワークの性能をシミュレートするのに役立つ任意の能力を含んでもよい。1実施形態として、モジュール能力は、例えば、モジュールがネットワーク上でデータを受信せずに又はネットワーク上でデータを送信出来ないで適切に動作可能な時間等、許容可能なレイテンシを含んでもよい。モジュール能力はまた、モジュールがネットワーク上で送信及び/又は受信する装置ごとのデータ時間の平均を示す、帯域幅を含んでもよい。しかし、提供される特定のモジュール能力は、本発明を限定するものではなく、異なる又は追加の能力が特定されてもよい。
一度モジュール能力が提供されると、処理はブロック312に進む。ブロック312において、相互接続特性が特定される。例示の実施形態では、特定される特性は、機能モジュール間の物理的な相互接続を含む。図2の実施形態では、全ての機能モジュールは、ネットワーク210を介して物理的に相互接続されており、これは単一セグメントで示される。この構成は、機能モジュールの1つの可能な物理的相互接続を表す。他の実施形態では、モジュール間の物理的な相互接続は、複数のネットワークセグメントで構成されてもよい。セグメントは、1つのセグメントに物理的に接続されるモジュールが任意の他のセグメントに接続されるモジュールと連通可能なように相互接続されてもよい。しかし、同一セグメントに物理的に接続されるモジュールは、任意の他のセグメントにロードせずにそのセグメント上でデータを交換してもよい。従って、いくつかの実施形態では、ブロック312における相互接続特性の仕様は、ネットワークセグメント及び物理的に互いに接続されるモジュールの数を特定することを含んでもよい。
しかし、異なる又は追加の特性がブロック312において特定されてもよい。例えば、いくつかのネットワークは、帯域幅が所定の種類の伝送に優先的に割り当てられるようにするプロトコルに従って動作する。いくつかの実施形態では、帯域幅は事前に明示的に割り当てられてもよい。明示的割当の一例として、ネットワークプロトコルは、所定の伝送が所定の間隔で起こることを特定してもよい。この間隔の大きさ、それが繰り返される速度及びこのような間隔のそれぞれの間に送信されるデータ量は、帯域幅を割り当てる方法として全て特定されてもよい。他の実施形態では、ネットワーク帯域幅は、所定の種類の伝送の優先順位を決めるのに先立って特定されるパラメータに基づいて機能モジュールが通信するときに動的に割り当てられてもよい。所定の種類のネットワーク伝送又は所定の機能モジュールの優先順位を割り当てることにより、帯域幅割当は変更される。
帯域幅割当が提供される場合、ネットワークプロトコルは、追加の帯域幅を割り当てられたそれらの機能モジュールがネットワークへの優先的なアクセスを受けることを確実にするために、例えば240...240等のネットワークインタフェースの動作を特定してもよく、同様にそれはそれらの機能モジュールを含む仮想計器の性能を変更することが出来る。このような優先アクセスは、例えば、高レイテンシを許容できない又は大量のデータを必要とする機能モジュールへ又はそれから転送されるデータのために使用されてもよい。特定の例として、例えばA/D224によって出力されるデジタル信号d等の、リアルタイムデータ信号を送信する機能モジュールは、例えば収集された後にデータを分析する機能モジュール228等の、機能モジュールへ又はそれから送信されるよりもネットワーク210上でより多くのネットワーク帯域幅が割り当てられてもよい。
相互接続特性は、例えば、人による手動の又は図3の工程のステップを実行するようにプログラムされたコンピュータによって自動又は半自動の方法を含む、任意の適切な方法でブロック312において特定されてもよい。例えば、図3の工程のステップがコンピュータで実行される場合、ブロック312における処理は、ユーザがそのコンピュータへのグラフィカル・ユーザ・インタフェースを介して視覚的にモジュール相互接続を特定することを含んでもよい。ブロック312における帯域幅の割当はまた、例えば特定の機能モジュールへの又はそれからの特定の種類のネットワーク通信に割り当てられる利用可能なネットワーク帯域幅の割合を表す数値を入力する等の、他の形態のユーザ入力を含んでもよい。
ブロック310及び312における処理は、試験システムにおける機能モジュール及びネットワーク化テスタの性能をシミュレートするのに用いられる利用可能な機能モジュールを相互接続するネットワークの特性をもたらす。ブロック310又は312において特定され得る特定の特性は、ネットワーク化試験システムをシミュレートするために使用され得るデータの種類の例である。異なるまたは追加の情報は、試験システムの構成及びそれを実装するために用いられる特定の技術によって、特定されてもよい。例えば、試験システムがネットワーク、種類の選択で実装される場合、ブロック310又は312における処理は、機能モジュールを相互接続するために使用される種類を特定することを含んでもよい。従って、図3の処理は、図示の特定の例の特性に限定されるものではなく、機能モジュール、ネットワーク又は構築される試験システムの他の側面の任意の特性を測定する入力を受信することを含んでもよい。
一度情報がネットワーク、機能モジュール及び構成される試験システムの他の特性について提供されると、処理はブロック314へと進む。ブロック314において、機能モジュールの相互接続によって生成される各仮想計器の性能が計算される。例えば、図2は、メモリ216から取得されるデータと共に機能モジュール222への入力として提供されるA/D224の出力により形成される仮想計器の例示である。仮想計器の出力は、機能モジュール222により制御モジュール214に提供される。相互接続されるときの機能モジュールの性能は、機能モジュールの相互接続によって形成される仮想計器の1つ以上の性能特性を決定するためにシミュレートされてもよい。例えば、ブロック314における性能の予測は、A/D224によって採取されるサンプルが機能モジュール222において処理のために伝達される最大維持速度の計算をもたらし、それは仮想計器のデータ取得速度を示すために用いることが出来る。別の例として、ブロック314における性能予測は、A/D224において採取されるサンプルと制御モジュール214への出力の提供との間のレイテンシの計算を含んでもよく、それは仮想計器のレイテンシを示すために使用され得る。
ブロック314において行われる性能予測は、任意の適切な方法で行われてもよい。試験システムの機能モジュールが従来のネットワークを介して相互接続される実施形態では、そのネットワーク用に開発された市販のネットワークシミュレーションソフトウェアが、各仮想計器の性能を予測するために用いられてもよい。しかし、任意の他のシミュレーション技術又は任意の適切な方法が、仮想計器の性能を予測するために用いられてもよい。
処理は、次いで、判断ブロック316に進む。判断ブロック316において、ブロック314における性能予測は、各仮想計器についての仕様と比較される。性能仕様は、任意の適切な方法で提供されてもよい。例えば、試験技術者が試験される装置を分析し、且つ装置のための所望の試験条件を表す試験信号を生成、測定及び分析するために必要とされる計器の性能仕様を作成してもよい。性能仕様は、データベース又は図3の工程におけるステップを実行するようプログラミングされたコンピュータに利用可能な他の適切なデータ構造に記憶されてもよい。しかし、性能仕様が生成且つ記憶される方法は、本発明を限定するものではなく、任意の適切な機構が使用されてもよい。
性能仕様が生成又は記憶される方法にかかわらず、計器が試験システムのための性能仕様の組を満たす場合、処理は終端点340に分岐してもよい。処理が終端点340に到達する場合、ブロック314において特定される相互接続特性は、計器仕様を満たす試験システムを作成するためにブロック310において特定されるような機能モジュールを相互接続するために用いられてもよい。このような試験システムは、次いで、識別された構成で動作するように試験システムの機能モジュールをプログラミングすることによって構成されてもよい。
反対に、判断ブロック316において判断されるときに、1つ以上の計器が仕様を満たさない場合、処理は判断ブロック316から判断ブロック318へと進む。判断ブロック318において、ネットワーク化試験システムの再構成が可能であるかどうかについての判断が行われる。
判断ブロック318における処理は、再構成が可能かどうかを識別するための任意の適切な基準を利用してもよい。試験システムは、試験システムの相互接続特性のいずれかを変化させることにより再構成することが出来る。例えば、相互接続特性が帯域幅割当を有する場合、再構成は、その割当を変化させることにより実行され得る。別の例として、全ての機能モジュールが単一ネットワークセグメントで接続される場合、複数のネットワークセグメントに、各ネットワークセグメントに接続される機能モジュールの一部を提供することによりネットワーク化試験システムを再構成することが可能であり得る。
代替的に、ネットワーク化試験システムが既に複数のネットワークセグメントで構成されている場合、ネットワークをさらなるセグメントにさらに細かく分割することが可能であり得る。機能モジュールの割当をネットワークセグメントに変更することにより試験システムを再構成することもまた可能であり得る。例えば、互いには大量のデータを交換するものの他の機能モジュールとはしない2つの機能モジュールは、そのセグメントに接続される他の機能モジュールなしで単一のネットワークセグメントに割り当てられてもよい。
ネットワークを再構成することが出来る方法にかかわらず、再構成が可能な場合、処理はブロック312にループして戻る。ブロック312において、特定される相互接続特性は、ネットワーク化試験システムの再構成を示すように変更される。
再構成を表す新規の特性が、任意の適切な方法で生成されてもよい。いくつかの実施形態では、ブロック312において特定される特性は、無作為に変化してもよい。他の実施形態では、ブロック312において特定される相互接続特性は、反復工程において変化してもよい。反復工程において、相互接続特性の新規の組が、性能仕様を満たさない仮想計器において相互接続されるモジュール間で通信するために、その性能仕様を満足させる仮想計器において相互接続されるモジュール間の通信からのネットワーク帯域幅を再割当するように選択されてもよい。同様に、ネットワークのセグメント化は、単一ネットワークセグメントにおける性能仕様を満たさない仮想計器を形成すると共にそのセグメントに接続される他の機能モジュールの数を減少させる機能モジュールをグループ化するように変更されてもよい。
ブロック312において、どのように相互接続特性が特定されるかにかかわらず、図3の工程は、相互接続特性が、全ての仮想計器が性能特性を満たすように特定されるか、又はさらなる再構成が不可能となるまで、ブロック312、ブロック314、判断ブロック316及び判断ブロック318をループしてもよい。相互接続特性が、仮想計器の全てにおいて仕様を満たすこととなる場合、処理は上述の処理のために判断ブロック316から終端点340に分岐する。
性能仕様を満たす相互接続特性が識別不可能である場合、処理は判断ブロック318から判断ブロック320へと分岐してもよい。判断ブロック320において、処理は、ネットワーク化試験システムのためにアップグレードが利用可能であるかどうかにより、分岐する。
例示の実施形態では、或いは「アップグレード」は試験システムに追加することが出来る追加の機能モジュールであってもよい。「アップグレード」は、代替的又は追加的に、既に試験システムに組み込まれている機能モジュールに置換可能なより高性能の機能モジュールであってもよい。例えば、より大きなレイテンシを許容可能な機能モジュールが、類似の機能を実行するがより高いレイテンシを許容することは出来ない機能モジュールのためのアップグレードと考えられてもよい。又は、より高速にデータを出力することが出来る機能モジュールは、類似の機能を実行するがネットワーク210上でデータを提供することが出来る速度に限定されるモジュールのためのアップグレードであってもよい。
アップグレードに用いられる正確な定義にかかわらず、判断ブロック320における処理は、アップグレードが可能であるかどうかを判断するための任意の適切な基準を用いてもよい。用いられる基準は、技術に関連し又はビジネスに関連するものであってもよい。例えば、より高性能のモジュールを構築するための技術が利用可能である場合、アップグレードが可能であるとみなされてもよい。又は、試験システムに用いられる試験システムの場所においてより高性能のモジュールが利用可能である場合、又はより高性能のモジュールを購入できる場合、又はユーザがアップグレードされたモジュールを購入する意思がある場合、アップグレードが可能であるとみなされてもよい。
利用可能なアップグレードの特定の型又はいずれのアップグレードが可能であるかの特定の定義にかかわらず、アップグレードが可能である場合、処理はブロック322へと進む。ブロック322において、ブロック310で特定されるようなモジュール能力は、アップグレードされた機能モジュールを反映するために更新される。ブロック322における処理は、新規に追加された機能モジュールのためのモジュール能力を特定すること、又は置換されるより低性能のモジュールの代わりにより高性能のモジュールのモジュール能力を用いることを含んでもよい。
一度性能特性がアップグレードを反映するために変更されると、処理は相互接続特性が再度特定されるブロック312にループして戻る。処理は、次いで、要求される仕様を満たす相互接続特性が識別され、又はネットワーク化試験システムのさらなる再構成が不可能とみなされるまで、ブロック312、ブロック314、判断ブロック316及び判断ブロック318を再度ループしてもよい。再構成が不可能な場合、処理はさらなるアップグレードが識別され得る判断ブロック320に再度進むであろう。さらなるアップグレードが不可能な場合、処理は終端点330に分岐するであろう。
処理が終端点330に到達する場合、全ての性能仕様を満足させるための相互接続特性を識別することは出来ない。終端点330への到達に応答して行われる特定のステップは、試験システムの意図される応用に依存してもよい。いくつかの場合には、所望の仕様を修正することが許容可能であってもよい。他の場合には、終端点330における処理は、新しい機能モジュールの設計ないしは識別を伴ってもよい。又は、終端点330における処理は、機能モジュールとは異なる種類の試験システムの構築に用いられるネットワークを識別することを含んでもよい。
次に図4を見ると、図3の工程によって識別される構成を用いて構築され得る試験システムの例として、ネットワーク化試験システムの代替的実施形態が示される。図4の実施形態は、図3の工程による試験システムを再構成することによりもたらされてもよい。しかし、図4の試験システムは、任意の適切な方法で設計されてもよい。試験システム400は、複数の機能モジュールを相互接続するネットワーク410を有する。描かれた実施形態では、試験システム400は、RF信号生成器220、及び試験システム200における機能モジュールに類似する機能モジュール222、224、226及び228を有する。さらに、試験システム400は、例えば制御モジュール214及びメモリモジュール216等の機能モジュールを有する。
図4の実施形態では、ネットワーク410は、本明細書でセグメント410A及び410Bとして例示される複数のネットワークセグメントで構成されている。別々の処理装置418A及び418Bが各々410A及び410Bに接続される。機能モジュール222、224及び228はネットワークセグメント410Aに接続される。機能モジュール226及びRF信号生成器220は、モジュール410Bを介して接続される。
この構成により、ネットワークセグメント410Bに負荷をかけることなくネットワークセグメント410A上で機能モジュール222、224及び228、処理モジュール418A及びメモリ216の間で情報を渡すことが可能である。ネットワークセグメント410A上の通信はネットワークセグメント410Bに負荷を与えないため、ネットワークセグメント410A上で相互接続されるそうしたモジュールとネットワーク帯域幅のために競合することなく、ネットワークセグメント410Bに接続される、例えば機能モジュール226、RF信号生成器220、処理モジュール410及び制御モジュール214等のモジュール間でデータを渡すことが可能である。従って、例えば制御器214及びRF信号生成器220等の通信のために利用可能な総帯域幅は、試験システム400の全ての機能モジュールが同じネットワーク上で相互接続された場合よりも大きい。同様に、ネットワークセグメント410A上のA/D224及び機能モジュール222の間の通信のために利用可能な総帯域幅は、同じネットワークセグメントを介して試験システム400の全ての機能モジュールが接続された場合よりも大きい。
図4の構成における離れたネットワークセグメントにかかわらず、1つのネットワークに接続される機能モジュールは、別のネットワークセグメントに接続される機能モジュールと通信してもよい。例示の実施形態では、ネットワークセグメント間でデータを通過させるためにネットワーク410にブリッジング装置が組み込まれる。図4の例では、ルータ450がブリッジング装置の役割を果たす。結果として、ネットワークセグメント410A上で接続される機能モジュール及びネットワークセグメント410B上で接続される機能モジュールからデータが渡されてもよい。例えば、制御モジュール214は、機能モジュール222にコマンドを送ることが可能である。
図4はまた、アップグレードがネットワーク試験システムに提供され得る1つの可能な方法を例示する。試験システム400において、2つの処理モジュール418A及び418Bが示される。処理モジュール418Aはネットワークセグメント410Aに接続され、且つ処理モジュール418Bはネットワークセグメント410Bに接続される。試験システム400を2つの処理モジュールを有するようにアップグレードすることにより、データが処理される速度が増加され得る。データが過度に遅く処理されたために仮想計器が仕様を満たさなかった場合、その仮想計器の他の機能モジュールに結合される追加の処理モジュールを追加することにより、仮想計器の性能を増強することが出来る。
或いは、第2の処理モジュールを組み込むことにより、ネットワークセグメント上で処理モジュールへ送受信されるデータ量は減少し得る。従って、ネットワーク帯域幅が、そのネットワークセグメント上で他の機能モジュールへ又は他の機能モジュールからの伝送のために利用可能とされてもよく、これはシステム性能を全体的に向上させ得る。
図5は、例えば試験システム200(図2)又は試験システム400(図4)等のネットワーク試験システムで使用され得る機能モジュールの実施形態の例示である。図5の例では、機能モジュールは、デジタル計器510である。例示の実施形態では、デジタル計器510は、試験用装置上のデジタル試験点に接続され得るI/O線を有する。試験信号は、ドライバ542によりI/O線上で駆動され、又はレシーバ544により感知されてもよい。
フォーマット回路540は、ドライバ542へ入力を提供し、これはI/O線上でドライバ542が駆動するための信号を特定する。フォーマッタ540が、信号が駆動するための値及びドライバ542がアクティブであるべき時間の両方を特定するように、フォーマット回路540はタイミング制御回路546から入力を受信する。フォーマット回路540はまた、レシーバ544からの情報の記録を制御すると共に、I/O線が予測時間における予測値を含むかどうかを示すことが出来る。
タイミングは、別のタイミングインタフェース560を介して制御され得るタイミング制御器546により提供される。タイミング制御器546によって提供される信号は、任意の適切なフォーマットであってもよい。例えば、タイミング制御器546は、各々がイベントをトリガする複数の信号を出力してもよい。こうした信号は、機能モジュール510の動作周期を定義する周期的パターンで周期的にアサートされてもよい。
デジタル計器510の各動作周期におけるフォーマット回路540の動作は、ネットワークインタフェース530上で受信されるデジタル計器510への入力により特定されてもよい。デジタル計器510が、例えば試験システム200又は試験システム400等のネットワーク化試験システムで使用される場合、ネットワークインタフェース530を介して受信される入力は、任意の他の機能モジュールによって生成されてもよい。
受信される入力は、FIFO520に記憶されてもよい。フォーマット回路540は、各動作周期ごとにFIFO520から1つの値を読み出してもよい。FIFO520は、デジタル計器510が接続されるネットワーク上のデータ転送における変動性を補償してもよい。いくらかの間隔の間、デジタル計器510は、フォーマット回路540が使用するよりも高速でデータを受信してもよい。こうした間隔で、データは、フォーマット回路540がそれを用いるまでFIFO520にバッファされる。他の間隔で、デジタル計器510は、フォーマット回路540が使用するよりも低速でデータを受信してもよい。こうした間隔で、フォーマット回路540はそれでもなお、データ値をFIFO520から読み出し可能であるので各周期ごとにデータを有してもよい。
同様に、FIFO522は、フォーマット回路540によって生成される出力のためのバッファとしての役割を果たしてもよい。フォーマット回路540が出力を生成すると、それはFIFO522に記憶される。ネットワーク帯域幅がそうした出力の送信に利用可能な場合、出力は、ネットワークインタフェース530を介してFIFO522から送信されるであろう。しかし、ネットワーク帯域幅が利用出来ない間隔中は、フォーマット回路540によって生成される出力データは、データがネットワーク上で送信可能となるまでFIFO522にバッファされるであろう。
図5は、帯域幅及びレイテンシ要件がどのように機能モジュールの性能に影響を与えるかを例示する。フォーマット回路540は、周期的間隔でI/O線上で値を駆動又は受信させる速度でFIFO520からデータを読み出す。同様に、フォーマット回路540は、I/O線上の値がサンプリングされる速度と一致する速度でFIFO522に値を提供してもよい。フォーマット回路がFIFO520からデータを読み出し、且つFIFO522にデータを書き込む結合された速度は、デジタル計器510によって必要とされる帯域幅の指示として受け取られてもよい。
FIFO520及び522の長さは、デジタル計器が許容できるレイテンシの指示を提供する。FIFO520がデータを使い果たすほど十分に長い間隔中に、デジタル計器510が接続されるネットワーク上の伝播遅延によりデータがFIFO520に加えられることが妨げられる場合、フォーマット回路510は、周期で動作するデータを欠くであろう。FIFOに新しくデータを追加することなくデジタル計器510が動作できる時間は、デジタル計器510が許容可能な最大レイテンシの1つの指示である。同様に、ネットワーク伝送における遅延が、延長された期間にデータがFIFO522から読み出されるのを妨げる場合、フォーマット回路540は、FIFO522が記憶出来るよりも多くのデータを生成するであろう。この状態が発生する場合、フォーマット回路540によって生成されるデータの中には失われるものもあるであろう。従って、デジタル計器510がFIFO522からデータを取り除かれること無く動作可能な時間の長さは、デジタル計器510が許容できるレイテンシ量の別の指示を提供する。
FIFO520及び522を大きくすることは、デジタル計器510のための許容可能なレイテンシを増加させる1つの方法である。FIFO長を増加させることは、機能モジュールのアップグレードのためのより高性能の計器を構築する方法の1つの例である。しかし、機能モジュールの性能を増加させるための任意の適切な方法がアップグレードを提供するために用いられてもよい。
本発明の少なくとも1つの実施形態の複数の側面をこのように記載することで、当業者には、様々な変形、修正、及び改良が容易に為されることが理解される。
このような変形、修正、及び改良は、本開示の一部であることが意図されると共に、本発明の精神及び範囲の中にあることが意図されている。したがって、上記の記載及び図面は、単なる例示的は手法に過ぎないものである。
上述の本発明の実施形態は、任意の複数の方法で実施することが出来る。例えば、実施形態は、ハードウェア、ソフトウェア又はその組み合わせを用いて実施され得る。ソフトウェアで実施される場合、ソフトウェアコードは、単一のコンピュータ又は複数のコンピュータに分散されて提供されるかにかかわらず、任意の適切なプロセッサ又はプロセッサ群で実行することが出来る。
さらに、コンピュータは、例えばラックマウント式コンピュータ、デスクトップコンピュータ、ラップトップコンピュータ、又はタブレットコンピュータ等の、任意の複数の形態で具現化され得る。
又は、コンピュータは、1つ以上の入力及び出力装置を有する。ユーザインタフェースを提示するために、特に、こうした装置が使用され得る。ユーザインタフェースを提供するのに用いることが可能な出力装置の例は、出力を視覚的に提示するためのプリンタ又はディスプレイスクリーン並びに出力を可聴的に提示するためのスピーカ又は他の音声生成装置を含む。ユーザインタフェースに用いることが出来る入力装置の例は、キーボート、並びに、例えばマウス、タッチパッド、及び離散化テーブル等のポインティングデバイスを含む。別の例として、コンピュータは、音声認識又は他の可聴式フォーマットで入力情報を受信してもよい。
このようなコンピュータは、例えばエンタープライズネットワーク又はインターネット等の、ローカルエリアネットワーク又はワイドエリアネットワークを含む、任意の適切な形態の1つ以上のネットワークによって相互接続されてもよい。このようなネットワークは、任意の適切な技術に基づいてもよく、且つ任意の適切なプロトコルに従って動作してもよく、且つ無線ネットワーク、有線ネットワーク又は光ファイバネットワークを含んでもよい。
また、本明細書で説明された様々な方法又は処理は、様々なオペレーティングシステム又はプラットフォームのうちの任意の1つを用いる実行可能な1つ以上のプロセッサで実行可能なソフトウェアとしてコーディングされてもよい。さらに、このようなソフトウェアは、任意の複数の適切なプログラミング言語及び/又は従来のプログラミング若しくはスクリプティングツールを使用して書いてもよく、またフレームワーク若しくは仮想マシンで実行される実行可能マシン語又は中間コードとしてコンパイルされてもよい。
この点において、本発明は、1つ以上のコンピュータ又は他のプロセッサで実行されるときに、上記検討された本発明の様々な実施形態を実施する方法を実行する1つ以上のプログラムで符号化されるコンピュータ可読媒体(又は複数のコンピュータ可読媒体)(例えば、コンピュータメモリ、1つ以上のフロッピー(登録商標)ディスク、コンパクトディスク、光ディスク、磁気テープ、フラッシュメモリ、フィールド・プログラマブル・ゲート・アレイにおける回路構成又は他の半導体装置等)として具現化されてもよい。コンピュータ可読媒体に記憶されたプログラム又は複数のプログラムが、上記検討された本願発明の様々な側面を実施するために1つ以上の異なるコンピュータ又は他のプロセッサに取り込まれることが出来るように、コンピュータ可読媒体又は複数の媒体は可搬性であり得る。
「プログラム」又は「ソフトウェア」という用語は、上記検討された本願発明の様々な側面を実施するためにコンピュータ又は他のプロセッサをプログラムするのに用いることが可能な任意の種類のコンピュータコード又はコンピュータ実行可能命令の組を言及する一般的な意味で本明細書では使用される。さらに、本発明の1実施形態によれば、実行されるときに本願発明の方法を実行する1つ以上のコンピュータプログラムは単一のコンピュータ又はプロセッサに存在する必要はなく、本願発明の様々な側面を実行するための複数の異なるコンピュータ又はプロセセッサにモジュール様式で分散されてもよいことが理解されるべきである。
コンピュータ実行可能命令は、1つ以上のコンピュータ又は他の装置によって実行される、例えばプログラムモジュール等の多くの形態であってもよい。一般的には、プログラムモジュールは、特定の仕事を実行又は特定の抽象データ型を実装するルーチン、プログラム、オブジェクト、コンポーネント、データ構造等を有する。典型的には、プログラムモジュールの機能は、様々な実施形態で所望されるように結合又は分配されてもよい。
本願発明の様々な側面は、単独で、組み合わせて、又は上記の実施形態で特には検討されていない様々な構成で使われてもよく、それ故に、上述の記載又は図面での例示において説明されたその詳細への応用及び要素の構成に限定されるものではない。例えば、1実施形態で説明される側面は、他の実施形態で説明される側面と任意の方法で結合されてもよい。
請求項の要素を修飾するための請求項中の例えば「第1の」、「第2の」、「第3の」等の順番を示す用語の使用は、それ自身で、1つの請求項要素の別の要素に対する任意の優先度、順位、若しくは順番、又は方法の工程が実行される時間的順番を意味するものではなく、請求項要素を区別するために同じ名前(順番を表す用語が使用されるが)を有する別の要素から所定の名前を有する1の請求項要素を区別するための単なるラベルとして使用されるに過ぎないものである。
また、本明細書で用いられる表現及び用語は、説明を目的とするものであって、限定するものとみなされるべきではない。「含む(including)」、「備える(comprising)」、又は「有する(having)」、「含む(containing)」、「含む(involving)」、及び本明細書でのこれらの変形は、その後に列挙される事項及び追加の事項に加えてそれらの均等物を包含する意味である。

Claims (20)

  1. 試験用装置(UUT)を試験するための自動試験システムであって、
    a) ネットワークと、
    b) 少なくとも1つの第1の機能モジュールであって、各々は、
    i) 前記第1の機能モジュールがUUTインタフェースを介して試験信号を生成又は受信するように適合される前記UUTインタフェースと、
    ii) 前記ネットワークに結合されるネットワークインタフェースであって、前記ネットワーク及び前記第1の機能モジュール間の前記試験信号を特性化するデータを転送するように適合される前記ネットワークインタフェースと、
    を備える第1の機能モジュールと、
    c) 複数の第2の機能モジュールであって、各々は、
    i) 前記少なくとも1つの第1の機能モジュールによって生成又は受信される前記試験信号を特性化する前記データについて機能を実行するように適合されるデータ処理回路と、
    ii) 前記ネットワークに結合されるネットワークインタフェースであって、前記ネットワーク上で前記少なくとも1つの試験信号を特性化する前記データを送信又は受信するように適合される前記ネットワークインタフェースと、
    を備え、
    任意の前記複数の第2の機能モジュールは、前記少なくとも1つの第1の機能モジュールとデータを交換することが可能である、自動試験システム。
  2. 前記ネットワークは、標準化ネットワークを備える、請求項1に記載の自動試験システム。
  3. 前記ネットワークは、PCIエクスプレス(PCI Express)、ファイバ・チャネル(Fibre Channel)、IEEE標準1394及びイーサネット(登録商標)からなる群から選択される標準化プロトコルに従って動作する、請求項2に記載の自動試験システム。
  4. 前記試験信号を特性化する前記データは、デジタル値のストリームを備える、請求項1に記載の自動試験システム。
  5. 前記試験信号がアナログ信号を備えると共に、前記第1の機能モジュール及び前記複数の第2の機能モジュールの中の1つの機能モジュールがデジタルメータを備える、請求項4に記載の自動試験システム。
  6. 前記試験信号がアナログ信号を備えると共に、前記第1の機能モジュール及び前記複数の第2の機能モジュールの中の1つの機能モジュールがスコープを備える、請求項4に記載の自動試験システム。
  7. 前記試験信号がアナログ信号を備えると共に、前記第1の機能モジュール及び前記複数の第2の機能モジュールの中の1つの機能モジュールがタイミングトリガを備える、請求項4に記載の自動試験システム。
  8. 第1のネットワークセグメント及び第2のネットワークセグメントを相互接続するブリッジング要素をさらに備える、請求項1に記載の自動試験システム。
  9. 少なくとも1つの第1の機能モジュールが、複数の第1の機能モジュールを備え、前記ネットワークが、前記第1のネットワークセグメントを介する前記複数の第1の機能モジュールの中の1つの第1の機能モジュールと前記複数の第2の機能モジュールの中の1つの第1の機能モジュールとの間の第1のネットワーク経路、及び前記第2のネットワークセグメントを介する前記複数の第2の機能モジュールの中の1つの第2の機能モジュールと前記複数の第2の機能モジュールの中の1つの第2の機能モジュールとの間の第2のネットワーク経路を提供するように適合及び配置される、請求項8に記載の自動試験システム。
  10. ネットワークによって相互接続される第1の機能モジュール、第2の機能モジュール及び第3の機能モジュールを有する型の自動試験システムを動作させる方法であって、
    a) 前記第1の機能モジュールで試験用装置から少なくとも1つのアナログ信号を取得すると共に、1つ以上のデジタル出力を生成するステップと、
    b) 前記第2の機能モジュールおよび前記第3の機能モジュールの各々の中で、
    i) 前記ネットワーク上で前記1つ以上のデジタル出力の中の少なくとも1つのデジタル出力を受信するステップと、
    ii) 前記少なくとも1つのデジタル出力を処理するステップであって、前記第3の機能モジュールにおける処理は前記第2の機能モジュールにおける処理とは異なるステップと、
    を備える、方法。
  11. 前記ネットワーク上で少なくとも1つのデジタル出力を受信するステップは、PCIエクスプレス(PCI Express)、ファイバ・チャネル(Fibre Channel)、IEEE標準1394及びイーサネット(登録商標)からなる群から選択される標準化プロトコルに従って動作するネットワーク上でデジタル値のストリームを受信するステップを備える、請求項10に記載の方法。
  12. 前記少なくとも1つのデジタル出力を処理するステップは、前記試験信号の電圧レベルの測定値を生成するステップを備える、請求項10に記載の方法。
  13. 前記少なくとも1つのデジタル出力を処理するステップは、前記試験信号のトレースを表示するステップを備える、請求項10に記載の方法。
  14. 自動試験設備を所望の性能で動作するように構成するための計算装置を動作させる方法であって、
    a) 前記計算装置によって読み取り可能なフォーマットで、複数の機能モジュールの各々にネットワーク通信特性を提供するステップと、
    b) 前記計算装置によって読み取り可能なフォーマットで、前記複数の機能モジュールを相互接続するネットワーク構成を特定するステップと、
    c) 前記計算装置で、前記特定されたネットワーク構成及びネットワーク通信特性で前記自動試験システムの性能を計算するステップと、
    d) 前記計算された性能と前記所望の性能とを比較するステップと、
    e) 前記計算された性能が前記所望の性能よりも低いものであることに応答して、前記複数の機能モジュールにおける少なくとも1つの前記機能モジュール及び/又は前記特定されたネットワーク構成を修正するステップと、
    を備える方法。
  15. 前記ステップe)は、複数のネットワークセグメントを備え、各セグメントは前記複数の機能モジュールの一部を相互接続するように前記特定されたネットワーク構成を修正するステップを備える、請求項14に記載の方法。
  16. 前記ステップe)は、前記複数の機能モジュールを相互接続する経路にネットワーク帯域幅の異なる割当を提供するように前記特定されたネットワーク構成を修正するステップを備える、請求項14に記載の方法。
  17. 前記ステップe)は、前記複数の機能モジュールの中の1つの機能モジュールをアップグレードされた機能モジュールに置換するステップを備える、請求項14に記載の方法。
  18. 前記ステップa)は、前記複数の機能モジュールの各々へのインタフェースを定義するステップであって、各インタフェース定義は帯域幅及びレイテンシ要件を有するステップを備える、請求項14に記載の方法。
  19. f) 前記計算された性能が前記所望の性能に等しいか又は上回るまで、前記ステップa、b、c、d及びeを繰り返すステップ、
    をさらに備える、請求項14に記載の方法。
  20. 請求項14に記載の方法を使用して試験システムを製造する方法であって、
    i) 請求項14に記載の方法に従って前記試験システムの構成を決定するステップと、
    ii) 前記決定された構成に従い前記試験システムを構築するステップと、
    を備える、製造の方法。
JP2009530373A 2006-09-29 2007-09-19 ネットワーク化試験システム Expired - Fee Related JP5688220B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/540,812 US7908531B2 (en) 2006-09-29 2006-09-29 Networked test system
US11/540,812 2006-09-29
PCT/US2007/020297 WO2008042113A2 (en) 2006-09-29 2007-09-19 Networked test system

Publications (3)

Publication Number Publication Date
JP2010505115A true JP2010505115A (ja) 2010-02-18
JP2010505115A5 JP2010505115A5 (ja) 2013-03-28
JP5688220B2 JP5688220B2 (ja) 2015-03-25

Family

ID=38935884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009530373A Expired - Fee Related JP5688220B2 (ja) 2006-09-29 2007-09-19 ネットワーク化試験システム

Country Status (5)

Country Link
US (1) US7908531B2 (ja)
JP (1) JP5688220B2 (ja)
KR (1) KR101414079B1 (ja)
CN (1) CN101523232B (ja)
WO (1) WO2008042113A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017072509A (ja) * 2015-10-08 2017-04-13 株式会社アドバンテスト 試験装置、試験信号供給装置、試験方法、およびプログラム

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029137B4 (de) * 2007-06-25 2013-04-18 Airbus Operations Gmbh Testsystem-Verbund zum parallelen Testen mehrerer Systeme unter Test mit mehreren Testsystemen
US8745337B2 (en) * 2007-12-31 2014-06-03 Teradyne, Inc. Apparatus and method for controlling memory overrun
JP5313336B2 (ja) * 2008-05-29 2013-10-09 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. リアルタイム複製を用いてソフトウェアをテストする方法及びシステム
DE102009015920B4 (de) 2009-03-25 2014-11-20 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
US9551575B2 (en) 2009-03-25 2017-01-24 Faro Technologies, Inc. Laser scanner having a multi-color light source and real-time color receiver
US8549476B2 (en) 2009-07-30 2013-10-01 Hewlett-Packard Development Company, L.P. Comparison of result of program operation to result of an operation of a different version of the program
US8296342B2 (en) * 2009-08-31 2012-10-23 Hewlett-Packard Development Company, L.P. Fingerprinting a database
DE102009057101A1 (de) 2009-11-20 2011-05-26 Faro Technologies, Inc., Lake Mary Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
US9210288B2 (en) 2009-11-20 2015-12-08 Faro Technologies, Inc. Three-dimensional scanner with dichroic beam splitters to capture a variety of signals
US9529083B2 (en) 2009-11-20 2016-12-27 Faro Technologies, Inc. Three-dimensional scanner with enhanced spectroscopic energy detector
US9113023B2 (en) 2009-11-20 2015-08-18 Faro Technologies, Inc. Three-dimensional scanner with spectroscopic energy detector
US8630314B2 (en) 2010-01-11 2014-01-14 Faro Technologies, Inc. Method and apparatus for synchronizing measurements taken by multiple metrology devices
US9628775B2 (en) 2010-01-20 2017-04-18 Faro Technologies, Inc. Articulated arm coordinate measurement machine having a 2D camera and method of obtaining 3D representations
US9607239B2 (en) 2010-01-20 2017-03-28 Faro Technologies, Inc. Articulated arm coordinate measurement machine having a 2D camera and method of obtaining 3D representations
US9879976B2 (en) 2010-01-20 2018-01-30 Faro Technologies, Inc. Articulated arm coordinate measurement machine that uses a 2D camera to determine 3D coordinates of smoothly continuous edge features
US8875409B2 (en) 2010-01-20 2014-11-04 Faro Technologies, Inc. Coordinate measurement machines with removable accessories
US8284407B2 (en) 2010-01-20 2012-10-09 Faro Technologies, Inc. Coordinate measuring machine having an illuminated probe end and method of operation
WO2011090892A2 (en) 2010-01-20 2011-07-28 Faro Technologies, Inc. Coordinate measurement machines with removable accessories
US8615893B2 (en) 2010-01-20 2013-12-31 Faro Technologies, Inc. Portable articulated arm coordinate measuring machine having integrated software controls
WO2011088893A1 (en) * 2010-01-20 2011-07-28 Verigy (Singapore) Pte. Ltd. Method and apparatus for testing a device-under-test
US9163922B2 (en) 2010-01-20 2015-10-20 Faro Technologies, Inc. Coordinate measurement machine with distance meter and camera to determine dimensions within camera images
US8832954B2 (en) 2010-01-20 2014-09-16 Faro Technologies, Inc. Coordinate measurement machines with removable accessories
US20110178762A1 (en) 2010-01-20 2011-07-21 Faro Technologies, Inc. Portable Articulated Arm Coordinate Measuring Machine with Multiple Communication Channels
US8677643B2 (en) 2010-01-20 2014-03-25 Faro Technologies, Inc. Coordinate measurement machines with removable accessories
US8898919B2 (en) 2010-01-20 2014-12-02 Faro Technologies, Inc. Coordinate measurement machine with distance meter used to establish frame of reference
DE102010020925B4 (de) 2010-05-10 2014-02-27 Faro Technologies, Inc. Verfahren zum optischen Abtasten und Vermessen einer Umgebung
JP2013539541A (ja) 2010-09-08 2013-10-24 ファロ テクノロジーズ インコーポレーテッド プロジェクタを有するレーザスキャナまたはレーザ追跡装置
US9168654B2 (en) 2010-11-16 2015-10-27 Faro Technologies, Inc. Coordinate measuring machines with dual layer arm
CN102759668A (zh) * 2011-04-25 2012-10-31 精航伟泰测控仪器(北京)有限公司 可重构柔性太阳帆板自动测试系统设计方法
CN102955496A (zh) * 2011-08-18 2013-03-06 鸿富锦精密工业(深圳)有限公司 负载卡
DE102012100609A1 (de) 2012-01-25 2013-07-25 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
CN102645601A (zh) * 2012-05-16 2012-08-22 浙江大学 基于ni usb6251数据采集卡的弓网电参数检测调试系统
US8997362B2 (en) 2012-07-17 2015-04-07 Faro Technologies, Inc. Portable articulated arm coordinate measuring machine with optical communications bus
FR2994485B1 (fr) * 2012-08-09 2014-09-05 Airbus Operations Sas Procede de test d'un equipement, outil de test et systeme de test associes
US9513107B2 (en) 2012-10-05 2016-12-06 Faro Technologies, Inc. Registration calculation between three-dimensional (3D) scans based on two-dimensional (2D) scan data from a 3D scanner
US10067231B2 (en) 2012-10-05 2018-09-04 Faro Technologies, Inc. Registration calculation of three-dimensional scanner data performed between scans based on measurements by two-dimensional scanner
DE102012109481A1 (de) 2012-10-05 2014-04-10 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
US9336108B2 (en) 2013-01-24 2016-05-10 Xcerra Corporation Scalable test platform
US9459978B2 (en) * 2013-01-24 2016-10-04 Xcerra Corporation Automated test platform utilizing segmented data sequencers to provide time controlled test sequences to device under test
US9430348B2 (en) * 2013-01-24 2016-08-30 Xcerra Corporation Scalable test platform in a PCI express environment with direct memory access
US9430349B2 (en) * 2013-01-24 2016-08-30 Xcerra Corporation Scalable test platform in a PCI express environment with direct memory access
CN103209040B (zh) * 2013-04-19 2015-02-18 西北工业大学 基于虚拟仪表的射频信号包络指标测试方法
CN103441955B (zh) * 2013-08-09 2018-01-02 上海斐讯数据通信技术有限公司 一种用于测试动态带宽分配设备的测试系统及测试方法
CN103440133A (zh) * 2013-08-30 2013-12-11 上海高清数字科技产业有限公司 一种芯片测试软件的开发方法和系统
CN103678062A (zh) * 2013-12-06 2014-03-26 中国航空工业集团公司第六三一研究所 一种综合测试系统及测试方法
CN103759760B (zh) * 2014-01-13 2016-06-22 华为技术有限公司 测试的方法与装置
US10143005B2 (en) * 2014-11-07 2018-11-27 Qualcomm Incorporated Uplink control resource allocation for dynamic time-division duplex systems
US10012721B2 (en) 2015-02-19 2018-07-03 Teradyne, Inc. Virtual distance test techniques for radar applications
DE102015122844A1 (de) 2015-12-27 2017-06-29 Faro Technologies, Inc. 3D-Messvorrichtung mit Batteriepack
CN107885181A (zh) * 2016-09-30 2018-04-06 上海复旦微电子集团股份有限公司 现场可编程门阵列芯片中dsp单元的测试系统
US10523316B2 (en) * 2017-05-01 2019-12-31 Teradyne, Inc. Parametric information control
KR102583174B1 (ko) * 2018-06-12 2023-09-26 삼성전자주식회사 테스트 인터페이스 보드, 이를 포함하는 테스트 시스템 및 이의 동작 방법
US11169203B1 (en) 2018-09-26 2021-11-09 Teradyne, Inc. Determining a configuration of a test system
KR102297542B1 (ko) * 2019-12-18 2021-09-02 한국항공우주연구원 접속 시뮬레이터
US11461222B2 (en) 2020-04-16 2022-10-04 Teradyne, Inc. Determining the complexity of a test program
KR102386448B1 (ko) * 2020-07-31 2022-04-14 엘아이지넥스원 주식회사 기능별 모듈화와 상호 연계 가능한 네트워크 모델링-시뮬레이션 장치 및 방법
CN112748298A (zh) * 2020-12-15 2021-05-04 深圳市科陆电子科技股份有限公司 Bms检测系统
KR102529761B1 (ko) 2021-03-18 2023-05-09 에스케이하이닉스 주식회사 PCIe 디바이스 및 그 동작 방법
KR102496994B1 (ko) 2021-03-23 2023-02-09 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317756A (ja) * 1989-06-14 1991-01-25 Mitsubishi Electric Corp 記憶装置のアクセス方式
JPH03261885A (ja) * 1990-03-12 1991-11-21 Mitsubishi Electric Corp データ解析装置
JPH0436670A (ja) * 1990-05-31 1992-02-06 Yokogawa Hewlett Packard Ltd 電子部品試験装置
JPH04229742A (ja) * 1990-05-03 1992-08-19 Hewlett Packard Co <Hp> コンピュータネットワークのノード発見方法
JPH1050783A (ja) * 1996-08-06 1998-02-20 Sony Corp 半導体装置の酸化膜の評価方法および評価装置
JP2000321332A (ja) * 1999-05-11 2000-11-24 Hitachi Maxell Ltd 半導体装置の評価方法および評価装置
JP2001523342A (ja) * 1997-04-28 2001-11-20 クリーダンス システムズ コーポレイション 集積回路テスタ用の仮想チャネルデータ分配システム
JP2001356149A (ja) * 2000-06-12 2001-12-26 Nec Corp 半導体集積装置の判定装置、方法及びコンピュータ読み取り可能な記憶媒体
JP2002513474A (ja) * 1997-04-30 2002-05-08 クリーダンス システムズ コーポレイション 少なくとも一つの準自律テスト機器を有する集積回路テスタ
JP2002517762A (ja) * 1998-06-12 2002-06-18 クリーダンス システムズ コーポレイション アモルファス論理を有する集積回路テスタ
JP2002196050A (ja) * 2000-10-24 2002-07-10 Schlumberger Technol Inc 集積回路デバイス検査のための走査ストリーム順序づけ方法および装置
JP2004334549A (ja) * 2003-05-08 2004-11-25 Yokogawa Electric Corp 計測システムおよび計測方法
WO2005059956A2 (en) * 2003-11-20 2005-06-30 Practical Engineering, Inc. Polymorphic automatic test systems and methods
WO2006076424A2 (en) * 2005-01-11 2006-07-20 Content Directions, Inc . Apparatuses, methods and sytems for integrated, information-engineered and self-imposing advertising, e-commerce and online customer interactions

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638383A (en) * 1992-07-24 1997-06-10 Trw Inc. Advanced integrated avionics testing system
US6058260A (en) * 1995-06-12 2000-05-02 The United States Of America As Represented By The Secretary Of The Army Methods and apparatus for planning and managing a communications network
US5991537A (en) * 1997-09-16 1999-11-23 The United States Of America As Represented By The Secretary Of The Navy VXI test executive
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
US6107818A (en) * 1998-04-15 2000-08-22 Teradyne, Inc. High speed, real-time, state interconnect for automatic test equipment
US6591385B1 (en) * 2000-09-11 2003-07-08 Agilent Technologies, Inc. Method and apparatus for inserting programmable latency between address and data information in a memory tester
US6779140B2 (en) * 2001-06-29 2004-08-17 Agilent Technologies, Inc. Algorithmically programmable memory tester with test sites operating in a slave mode
US7113883B1 (en) * 2001-08-24 2006-09-26 Vi Technology, Inc. Test configuration and data management system and associated method for enterprise test operations
US7237167B2 (en) * 2004-02-06 2007-06-26 Advantest Corporation Testing apparatus
US7376211B2 (en) * 2004-01-28 2008-05-20 Texas Instruments Incorporated High speed early/late discrimination systems and methods for clock and data recovery receivers
JP2007524947A (ja) 2004-02-17 2007-08-30 アンスティテュ ナシオナル ポリテクニーク ド グレノーブル 集積回路のipコアのテスト手段のリモート制御を行うことができる通信手段を備える集積回路チップ
US7620858B2 (en) * 2006-07-06 2009-11-17 Advantest Corporation Fabric-based high speed serial crossbar switch for ATE

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317756A (ja) * 1989-06-14 1991-01-25 Mitsubishi Electric Corp 記憶装置のアクセス方式
JPH03261885A (ja) * 1990-03-12 1991-11-21 Mitsubishi Electric Corp データ解析装置
JPH04229742A (ja) * 1990-05-03 1992-08-19 Hewlett Packard Co <Hp> コンピュータネットワークのノード発見方法
JPH0436670A (ja) * 1990-05-31 1992-02-06 Yokogawa Hewlett Packard Ltd 電子部品試験装置
JPH1050783A (ja) * 1996-08-06 1998-02-20 Sony Corp 半導体装置の酸化膜の評価方法および評価装置
JP2001523342A (ja) * 1997-04-28 2001-11-20 クリーダンス システムズ コーポレイション 集積回路テスタ用の仮想チャネルデータ分配システム
JP2002513474A (ja) * 1997-04-30 2002-05-08 クリーダンス システムズ コーポレイション 少なくとも一つの準自律テスト機器を有する集積回路テスタ
JP2002517762A (ja) * 1998-06-12 2002-06-18 クリーダンス システムズ コーポレイション アモルファス論理を有する集積回路テスタ
JP2000321332A (ja) * 1999-05-11 2000-11-24 Hitachi Maxell Ltd 半導体装置の評価方法および評価装置
JP2001356149A (ja) * 2000-06-12 2001-12-26 Nec Corp 半導体集積装置の判定装置、方法及びコンピュータ読み取り可能な記憶媒体
JP2002196050A (ja) * 2000-10-24 2002-07-10 Schlumberger Technol Inc 集積回路デバイス検査のための走査ストリーム順序づけ方法および装置
JP2004334549A (ja) * 2003-05-08 2004-11-25 Yokogawa Electric Corp 計測システムおよび計測方法
WO2005059956A2 (en) * 2003-11-20 2005-06-30 Practical Engineering, Inc. Polymorphic automatic test systems and methods
WO2006076424A2 (en) * 2005-01-11 2006-07-20 Content Directions, Inc . Apparatuses, methods and sytems for integrated, information-engineered and self-imposing advertising, e-commerce and online customer interactions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017072509A (ja) * 2015-10-08 2017-04-13 株式会社アドバンテスト 試験装置、試験信号供給装置、試験方法、およびプログラム

Also Published As

Publication number Publication date
CN101523232A (zh) 2009-09-02
CN101523232B (zh) 2012-08-29
JP5688220B2 (ja) 2015-03-25
KR20090069169A (ko) 2009-06-29
KR101414079B1 (ko) 2014-07-01
WO2008042113A2 (en) 2008-04-10
US20080098272A1 (en) 2008-04-24
US7908531B2 (en) 2011-03-15
WO2008042113A3 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
JP5688220B2 (ja) ネットワーク化試験システム
JP2010505115A5 (ja)
CN105378493B (zh) 用于支持协议无关器件测试系统中协议重新配置的基于云的基础设施
US7240268B2 (en) Test component and method of operation thereof
US10289779B2 (en) Universal verification methodology (UVM) register abstraction layer (RAL) traffic predictor
CN107807881B (zh) 代码覆盖率的测试方法、装置和计算机设备
US5604888A (en) Emulation system employing motherboard and flexible daughterboards
US20060184350A1 (en) Scalable reconfigurable prototyping system and method
US8489381B1 (en) Method and system for simulating test instruments and instrument functions
TW201433802A (zh) 在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術
US20120136645A1 (en) Managing Communication Bandwidth in Co-Verification of Circuit Designs
KR20000057670A (ko) 명령어 캐쉬가 있는 단일 명령어 흐름 다중 데이타 흐름 기술을사용한 가변 시험 장치 구조
US20230332984A1 (en) Virtualized automated test equipment and methods for designing such systems
WO1990010269A1 (en) System for evaluating the performance of a large scale programmable machine capable of having a plurality of terminals attached thereto
JP2009031933A (ja) スケーラブル再構成可能型プロトタイプシステムと方法
US9904759B1 (en) System for concurrent target diagnostics field
CN101784905B (zh) 用于对片上系统的制造进行控制的设计信息的验证
US11593547B1 (en) Prediction and optimization of multi-kernel circuit design performance using a programmable overlay
CN117836638A (zh) 具有机器学习波形生成的数字孪生,包括用于被测设备仿真的参数控制
TWI287639B (en) A distributed operating system for a semiconductor test system for testing at least one device under test
CN112181392B (zh) 自动判读硬件接口生成数字外部设备代码的方法和系统
CN114610549A (zh) 一种串口闪存芯片测试系统和测试方法
CN106802847A (zh) 用于模拟慢速存储盘的方法和装置
CN112597721B (zh) 一种高效的fpga集成验证方法
CA2688716A1 (en) Systems and methods for validating power integrity of integrated circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150126

R150 Certificate of patent or registration of utility model

Ref document number: 5688220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees