KR20090069169A - 네트워킹된 테스트 시스템 - Google Patents

네트워킹된 테스트 시스템 Download PDF

Info

Publication number
KR20090069169A
KR20090069169A KR1020097006528A KR20097006528A KR20090069169A KR 20090069169 A KR20090069169 A KR 20090069169A KR 1020097006528 A KR1020097006528 A KR 1020097006528A KR 20097006528 A KR20097006528 A KR 20097006528A KR 20090069169 A KR20090069169 A KR 20090069169A
Authority
KR
South Korea
Prior art keywords
network
test system
module
functional module
functional
Prior art date
Application number
KR1020097006528A
Other languages
English (en)
Other versions
KR101414079B1 (ko
Inventor
스티븐 알. 페어뱅크스
에릭 엘. 트루벤바크
Original Assignee
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라다인 인코퍼레이티드 filed Critical 테라다인 인코퍼레이티드
Publication of KR20090069169A publication Critical patent/KR20090069169A/ko
Application granted granted Critical
Publication of KR101414079B1 publication Critical patent/KR101414079B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2294—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

임의의 또는 다수의 테스트 프로세스를 수행하도록 구성될 수 있는 자동 테스트 시스템이 개시된다. 본 테스트 시스템은 네트워크에 의해 상호연결된 복수의 기능 모듈을 포함한다. 기능 모듈 사이에 데이터 플로우를 설정할 수 있는 소프트웨어를 사용함으로써, 모듈의 조합이 이루어질 수 있고, 그로 인해 가상 기기를 생성한다. 테스트 요구사항이 변경된 때, 테스트 시스템은 다른 가상 기기를 포함하도록 재구성될 수 있고, 변경된 테스트 요구사항을 충족시키기 위해 기기를 추가할 필요성을 제거하거나 감소시킨다. 테스트 시스템의 적합한 성능을 보장하기 위해, 제안된 구성은 시뮬레이션되고, 가상 기기가 요구된 레벨의 성능을 제공하지 않으면, 테스트 시스템은 재구성될 수 있다.
피시험 유닛(UUT), 자동 테스트 시스템, 가상 기기, 기능 모듈, UUT 인터페이스, 표준 네트워크, 네트워크 인터페이스.

Description

네트워킹된 테스트 시스템{NETWORKED TEST SYSTEM}
본 발명은 일반적으로 전자 어셈블리에 관한 것이고, 더욱 상세하게는 전자 어셈블리 테스트에 관한 것이다.
전자 어셈블리를 테스트할 필요성은 전자 시스템의 제조 또는 수리와 관련하여 빈번하게 발생한다. 어셈블리는 어셈블리에 한 패턴의 자극(stimulus) 신호를 인가하고, 기대 패턴의 신호에 응답하여 발생된 신호를 비교함으로써 테스트될 수 있다. 복잡한 시스템에서, 다수의 자극 신호가 한 어셈블리에 인가될 수 있고, 다수의 응답 신호가 한 테스트동안 측정될 수 있다. 수용가능한 시간 안에 테스트를 수행하기 위해, 자동 테스트 장치가 자주 사용된다. 자동 테스트 장치는 자극 신호를 원하는 패턴으로 신속하게 생성하고, 그 응답 신호를 기대 패턴과 비교하도록 프로그래밍될 수 있다.
많은 상이한 형태의 테스트 신호를 생성하고 측정하는 것이 가능하도록, 테스트 시스템은 주로 복수의 기기로 구성된다. 각각의 기기는 전체 테스트의 일부인 한 프로세스를 수행할 수 있다. 주로, 기기들에 의해 실행되는 테스트 프로세스는 자극 신호의 발생, 응답 신호의 측정, 및 자극 신호를 형성하거나 그 응답을 분석하는 프로세싱을 포함한다. 예를 들어, 디지털 기기는 피시험 유닛("UUT")의 테스트 포인트에서 한 시퀀스의 디지털 값을 발생시키고, 하나 이상의 디지털 응답을 측정하도록 프로그래밍될 수 있다. 디지털 기기는 그 다음 자극 신호에 대하여 예상되는 바와 같이 UUT가 응답했는지를 판단하기 위해 그 응답을 분석할 수 있다.
하나 이상의 아날로그 기기들 또한 테스트 시스템에 포함될 수 있고, 각각의 기기들은 아날로그 신호를 발생시키거나 측정한다. 예를 들어, 한 아날로그 기기는 UUT의 테스트 포인트에서의 전압을 나타내는 값을 출력하는 디지털 미터로서 역할할 수 있다. 다른 아날로그 기기는 테스트 포인트에서의 아날로그 신호의 샘플을 캡쳐하고, 그 신호의 리프리젠테이션을 시각적으로 디스플레이하는 스코프로서 역할할 수 있다. 또 다른 아날로그 기기는 프로그래밍된 신호의 패턴을 식별하고, 그 패턴이 감지된 때 지시를 출력하는 타이밍 트리거로서 역할할 수 있다.
각각의 테스트 시스템은 그 테스트 시스템으로 테스트될 것으로 기대되는 유닛의 특성에 따라 테스트 시스템에 통합된 특수한 기기들과 함께, 복수의 기기를 포함할 수 있다. 기기들은 임의의 원하는 테스트를 통합적으로 수행하도록 그 기기를 컨트롤하기 위해 프로그래밍된 회로의 컨트롤하에서 대등한 방식으로 오퍼레이팅할 수 있다. 기기들로부터의 출력은 UUT가 기능하는지 여부를 각각의 기기로부터 판정하거나, 또는 UUT가 결함이 있다면, 결함의 특성을 판단하는 프로세싱 엘리먼트로 패싱될 수 있다.
유닛의 유지보수, 또는 제조를 위해 오퍼레이팅되는, 많은 테스트 설비들은 복수의 타입의 유닛을 상이한 프로세스를 포함하는 테스트로 테스트한다. 따라서, 테스트 시스템은 테스트 필요성이 식별될 때, 임의의 테스트의 모든 프로세스를 수 행하기 위해 필요한 기기들이 사용가능하도록, 단일 유닛을 테스트하기 위해 필요한 것보다 많은 기기들과 함께 구성될 수 있다. 이러한 접근의 단점은 복수의 기기들의 구입 비용이 발생된다는 점이다.
개선된 테스트 시스템은 물리적 기기의 프로세스를 수행하는 가상 기기로 어셈블리될 수 있는 복수의 기기 모듈과 함께 제공된다. 각각의 기능 모듈은 가상 기기에 의해 수행되는 프로세스의 일부인 한 기능을 수행할 수 있다. 기능 모듈은 데이터가 기능 모듈 사이에서 교환될 수 있게 하는 네트워크에 의해 상호연결될 수 있다. 기능 모듈을 적절하게 상호연결함으로써, 테스트 시스템은 종래의 테스트 시스템과 같은 테스트 신호를 발생시키고, 측정하고, 분석할 수 있다. 그러나, 기능 모듈은 상이한 시간에 복수의 상이한 가상 기기의 일부이도록 재구성될 수 있고, 다수의 기기를 구현하기 위해 필요한 하드웨어의 전체 개수를 줄인다. 또한, 임의의 주어진 구성에서, 기능 모듈의 출력은 하나 이상의 다른 기기 모듈로의 입력으로 제공될 수 있다. 이러한 방법으로, 한 기능 모듈은 복수의 물리적 기기 내의 복수의 기능 회로의 카피를 교체할 수 있고, 그로 인해 요구되는 전체 하드웨어를 더 줄일 수 있다.
전체 테스트 시스템에 대하여 원하는 레벨의 성능을 제공하기 위해, 테스트 시스템은 기능 모듈을 상호연결하는 네트워크의 연결 특성을 특정함으로써, 네트워크가 가상 기기를 형성하는 기능 모듈 사이에서 데이터를 신뢰성있게 전달함을 보장하도록 구성될 수 있다. 또한, 사용자는 가상 기기의 성능을 추가 변경하기 위해, 유사한 기능을 수행하지만 상이한 성능 레벨을 가진 기능 모듈 중에서 선택할 수 있다.
한 형태에서, 본 발명은 UUT를 테스트하기 위한 자동 테스트 시스템에 관한 것이다. 본 테스트 시스템은 네트워크, 및 UUT와 인터페이싱하는 적어도 하나의 제1기능 모듈을 포함한다. 제1기능 모듈은 UUT 인터페이스를 통해 테스트 신호를 발생시키거나 수신하도록 조절된다. 제1기능 모듈은 네트워크와 제1기능 모듈 사이에서 테스트 신호를 특징짓는 데이터를 전송하는, 네트워크에 연결된 네트워크 인터페이스를 가진다. 본 테스트 시스템은 또한 복수의 제2기능 모듈을 포함한다. 각각의 제2기능 모듈은 적어도 하나의 제1기능 모듈에 의해 발생되거나 수신된 테스트 신호를 특징짓는 데이터 상에서 기능을 수행하도록 조절된 데이터 프로세싱 회로를 포함한다. 제2기능 모듈은 네트워크를 통해 적어도 하나의 테스트 신호를 특징짓는 데이터를 전송하거나 수신하는 네트워크에 연결된 네트워크 인터페이스를 가진다. 이러한 네트워크 연결로 인해, 임의의 복수의 제2기능 모듈은 적어도 하나의 기능 모듈과 데이터를 교환할 수 있다.
다른 형태에서, 본 발명은 네트워크에 의해 상호연결된 제1기능 모듈, 제2기능 모듈, 및 제3기능 모듈을 갖춘 타입의 자동 테스트 시스템을 오퍼레이팅하는 방법에 관한 것이다. 본 방법은 피시험 유닛으로부터 적어도 하나의 아날로그 신호를 제1기능 모듈로 획득하는 단계, 및 하나 이상의 디지털 출력을 산출하는 단계를 포함한다. 제2기능 모듈 및 제3기능 모듈 각각에서, 적어도 하나의 디지털 출력은 네트워크를 통해 수신되고, 프로세싱된다. 제3기능 모듈 내의 프로세싱은 제2기능 모듈 내의 프로세싱과 상이하다.
또 다른 형태에서, 본 발명은 자동 테스트 장비를 원하는 성능으로 작동하도록 구성하기 위한 컴퓨터 디바이스를 오퍼레이팅하는 방법에 관한 것이다. 본 발명의 일부로서, 네트워크 통신 특성은 복수의 기능 모듈 각각의 컴퓨팅 디바이스에 의해 판독가능한 포맷으로 제공된다. 복수의 기능 모듈을 상호연결하는 네트워크 구성은 컴퓨팅 디바이스에 의해 판독가능한 포맷으로 특정된다. 컴퓨팅 디바이스는 특정된 네트워크 구성, 및 네트워크 통신 특성과 함께 자동 테스트 시스템의 성능을 계산한다. 계산된 성능은 원하는 성능과 비교되고, 원하는 성능보다 낮은 계산된 성능에 응답하여, 복수의 기능 모듈 중 적어도 하나의 기능 모듈, 및/또는 특정된 네트워크 구성을 수정한다.
첨부된 도면은 척도에 따라 그려지도록 의도되지 않았다. 도면에서, 다수의 도면에 도시되어 있는 동일하거나 거의 동일한 컴포넌트는 각각 유사한 번호로 표현된다. 명료함을 위해, 모든 컴포넌트가 모든 도면에 라벨링되지 않을 수 있다. 본 도면에서:
도 1은 종래기술의 테스트 시스템의 블록 다이어그램이고;
도 2는 본 발명의 한 실시예에 따른 테스트 시스템의 블록 다이어그램이고;
도 3은 본 발명의 한 실시예에 따른 테스트 시스템을 구성하는 프로세스를 도시하는 플로우차트이고;
도 4는 본 발명의 한 대안의 실시예에 따른 테스트 시스템의 블록 다이어그 램이고; 그리고
도 5는 본 발명의 한 대안의 실시예에 따른 기능 모듈의 도면이다.
본 발명자는 향상된 테스트 시스템이 가상 기기로 구성될 수 있음을 알게 되었다. 각각의 가상 기기는 네트워크에 의해 상호연결된 하나 이상의 기능 모듈로부터 형성될 수 있다. 기능 모듈은 테스트 프로세스를 실행할 때, 종래의 테스트 시스템에서 물리적 기기에 의해 수행되는 기능을 수행할 수 있다.
종래의 테스트 시스템에서 물리적 기기에 의해 수행되는 프로세스는 네트워크를 디지털 데이터를 교환하는 상호연결된 기능 모듈에 의해 복제될 수 있다. 각각의 기능 모듈은 네트워크 인터페이스를 가질 수 있어, 기능 모듈이 공통 네트워크를 통해 상호연결되는 것을 가능하게 한다. 그 결과, 기능 모듈은 일부 기능 모듈이 하나 이상의 가상 기기의 일부분을 형성하여, 가상 기기로 결합될 수 있다. 또한, 기능 모듈의 조합은 기능 모듈 간의 네트워크 연결을 재프로그래밍함으로써 변경될 수 있다.
도 1은 주지된 바와 같은 종래의 테스트 시스템(110)을 도시한다. 테스트 시스템(110)은 UUT(180)에 인가되는 테스트 신호를 발생시키고 측정한다.
테스트 시스템(110)은 복수의 기기를 포함하는데, 그 중 신호 발생기(140), 아날로그 기기(142), 아날로그 기기(150), 및 디지털 기기(160)가 도시되어 있다. 테스트 시스템(110) 내의 아날로그 및 디지털 기기들은 컨트롤 및 프로세싱 유닛(130)에 의해 컨트롤된다. 테스트 시스템(110)에서, 컨트롤 및 프로세싱 유 닛(130)은 사용자 인터페이스를 제공하는 디스플레이(132)를 가진 컴퓨터일 수 있다.
컨트롤 및 프로세싱 유닛(130)은 버스(120)를 통해 각각의 기기들에 연결된다. 종래의 테스트 시스템에서, 기기들은 종종 래크(rack), 카드 케이지, 또는 기기들을 상호연결하는 후판 또는 다른 메카니즘을 가진 카드 케이지 또는 유사한 구조에 설치된다. 이러한 어셈블리는 주로 VXI, VME, GPBI, 또는 PXI 버스와 같은, 표준 버스, 또는 이더넷과 같은 네트워크를 사용한다. 이러한 버스는 UUT(180) 상에서 측정된 값을 분석한 결과값, 또는 개별 기기로의 커맨드 신호와 같은, 디지털 데이터를 전달한다. 그러나, 이러한 버스는 일반적으로 자동 테스트 장비의 환경에서 실시간 컨트롤을 제공하는 것으로 간주되지 않는다. 그보다는, 각각의 기기들은 일반적으로 테스트 프로세스를 실행하는 자급자족(self-contained) 유닛으로 간주된다. 각각의 기기들은 기기에 의해 실행되는 테스트 프로세스의 성능에서 사용되는 실시간 컨트롤을 위한 피드백 경로 또는 다른 컴포넌트를 통합한다.
각각의 기기는 스위치 매트릭스(170)를 통해 UUT(180) 상의 테스트 포인트에 연결된다. 스위치 매트릭스(170)는 UUT(180) 상의 테스트 포인트에 각각의 기기를 연결할 수 있어, 테스트 시스템(110)은 각각의 테스트 포인트에 연결된 요청된 기기와 함께 구성될 수 있다. 복수의 프로세스가 동일한 신호 상에서 수행되어야 한다면, 스위치 매트릭스(170)는 UUT(180) 상의 동일한 테스트 포인트에 복수의 기기를 연결할 수 있다. 예를 들어, 도 1은 모두 UUT(180)로부터 아날로그 신호, a1을 수신하기 위해 연결되어 있는 아날로그 기기(142), 및 아날로그 기기(150)를 보여준다. 각각의 기기는 테스트 프로세스를 실행하도록 구성된다. 예를 들어, RF 신호 발생기(140)는 버스(120)를 통해 컨트롤 및 프로세싱 유닛(130)에 의해 통신되는 디지털 값에 의해 특정되는, 주파수 및 진폭과 같은, 특성을 가진 RF 신호를 발생할 수 있다.
아날로그 기기(142)는 아날로그 신호, a1로 한 기능을 수행하는 기기의 한 예이다. 도 1의 개략적인 도면에서, 아날로그 기기(142)는 아날로그 신호, a1을 디지털 신호, d1로 변환하는 아날로그-투-디지털 컨버터(A/D)(144)를 포함한다. 디지털 신호, d1는 디지털 프로세싱 회로(146)에 대한 입력으로서 제공된다. 제2디지털 신호, d2는 메모리(148)로부터 디지털 프로세싱 회로(146)에 제공된다. 디지털 프로세싱 회로(146)는 디지털 입력으로 한 기능을 수행하고, UUT(180)가 예상된 바와 같이 응답하였는지 여부를 판정하기 위해 컨트롤 및 프로세싱 유닛(130) 내에서 사용될 수 있는 결과값을 출력한다.
도 1의 개략적인 블록 다이어그램에서, 디지털 프로세싱 회로(146)에서 수행되는 프로세싱은 기능, F1으로 표현된다. 기능, F1은 기기에 의해 실행되는 테스트 프로세스의 일부분과 같이 테스트 시스템 내의 아날로그 기기에 의해 수행될 수 있다. 예를 들어, 기능, F1은 디지털 프로세싱 회로(146)가 아날로그 신호, a1이 메모리(148)에 저장된 디지털 신호, d2에 의해 표현된 신호와 매칭하는지 여부를 나타 내는 값을 출력하는 비교 기능을 나타낼 수 있다.
아날로그 기기(150)는 또한 아날로그-투-디지털 컨버터(A/D)(152)를 포함할 수 있다. 도 1에 도시된 구성에서, A/D(152)는 또한 입력 아날로그 신호, a1를 수신한다. 아날로그 기기(150)는 아날로그 기기(142)와 동일한 신호, a1를 수신하므로, A/D(152)는 아날로그 기기(142) 내의 A/D(144)에 의해 출력되는 신호, d1와 동일한 디지털 신호, d'1을 출력한다. 그 다음, 디지털 신호, d'1는 디지털 프로세싱 회로(154)에 대한 입력으로써 제공된다. 본 예에서, 디지털 프로세싱 회로(154)는 디지털 신호, d'1로 기능, F3을 구현한다. 기능 F3은 아날로그 기기에 의해 수행되는 임의의 기능을 나타낼 수 있다. 예를 들어, 아날로그 기기(150)는 전압 또는 주파수와 같은, 아날로그 신호, a1의 특성값을 측정할 수 있다. 이러한 기기에 대하여, 디지털 프로세싱 회로(154)는 원하는 특성을 판정하기 위해 디지털 신호, d2를 프로세싱한다. 그 다음, 아날로그 기기(150)는 버스(120)를 통해 컨트롤 및 프로세싱 유닛(130)으로 측정된 특성값을 출력할 수 있다.
디지털 기기(160)는 또한 종래의 테스트 시스템에 포함되었던 다른 예의 타입의 물리적 기기를 제공한다. 디지털 기기(160)는 버스(120)를 통해 컨트롤 및 프로세싱 유닛(130)로부터 컨트롤 신호를 수신하는 디지털 프로세싱 회로(162)를 포함한다. 이러한 컨트롤 신호에 응답하여, 디지털 프로세싱 회로(162)는, 제3엔트리(164)로부터 디지털 신호, d2를 판독하고, 스위치 매트릭스(170)를 통해 UUT(180) 상의 테스트 포인트에 인가되는 디지털 신호, s1를 발생시키기 위해 d'2를 프로세싱할 수 있다. 디지털 신호, d2가 디지털 기기(160)에서 사용되지만, 아날로그 기기(142)에서 사용된 디지털 신호, d2와 동일한 값을 가질 수 있다.
도 1은 본 발명의 실시예에 따라 개선될 수 있는 종래의 테스트 시스템의 속성을 도시한다. 종래의 테스트 시스템(110)이 상이한 또는 부가적인 기능을 수행하기 위해, 추가적인 아날로그 또는 디지털 기기가 도시된 기기에 부가되거나, 도시된 기기를 대신하여 테스트 시스템(110)에 추가될 수 있다. 각각의 기기가 일반적으로 프로세스를 수행하는 자급형 유닛이기 때문에, 기기를 추가시키는 비용은 비교적 높고, 그러므로 바람직하지 못하다. 또한, 각각의 기기가 자급자족형인 것으로 설계되었기 때문에, 일부 기기는 다른 기기에서 수행되는 기능과 중복되는 컴포넌트를 가진다. 예를 들어, 아날로그 기기(142, 및 150)는 모두 아날로그 신호, a1를 디지털 신호, d1로 변환하는 회로를 포함한다.
도 2는 기본적인(underlyng) 하드웨어를 변경하지 않고, 부가적인 또는 상이한 물리적 기기를 추가하는 것과 동일한 효과를 달성하는 "가상 기기"를 생성하도록 재구성될 수 있는 테스트 시스템(200)을 도시한다. 테스트 시스템(200)은 또한 동일한 회로가 복수의 가상 기기와 연관된 기능을 수행하는 것을 허용함으로써 복수의 가상 기기를 구현하기 위해 요구되는 하드웨어의 총 개수를 감소시킬 수 있다.
테스트 시스템(200)에서, 복수의 기능 모듈은 네트워크(210)에 의해 상호연 결된다. 네트워크(210)는 기능 모듈이 네트워크를 통해 통신하도록, 기능 모듈이 네트워크 상으로 데이터를 공급하고, 그리고/또는 수신하는 것을 가능하게 하는 임의의 적합한 네트워크일 수 있다. 적합한 네트워크의 예는 이더넷, 파이버 채널, 또는 1394를 포함한다. 도 2의 도면에서, 네트워크는 다분기(multidrop) 네트워크로 도시되어 있다. 그러나, 네트워크(210)의 토폴로지는 본 발명의 제한사항이 아니다. 예를 들어, 허브를 가진 네트워크, 및 포인트-투-포인트 연결이 사용될 수 있다.
도 2에 도시된 실시예에서, 기능 모듈은 RF 신호 발생기(220), 기능 모듈(222), A/D(224), 기능 모듈(226), 및 기능 모듈(228)을 포함한다. 다른 기능 모듈은 인터페이스 모듈(212), 컨트롤 모듈(214), 메모리 모듈(216), 및 프로세싱 모듈(218)을 포함한다.
본 예에서, RF 신호 발생기(220)는 입력 파라미터에 응답하여 RF 신호를 발생시키는 신호 발생기일 수 있고, (도 1의) 신호 발생기(140)와 유사할 수 있다.
기능 모듈(222, 226, 및 228)은 각각 유닛을 테스트하는 것과 연관된 기능을 수행하는 모듈일 수 있다. 테스트 시스템은 임의의 원하는 기능을 수행하는 기능 모듈을 포함할 수 있으므로, 기능 모듈은 일반적으로 기능, F1, F2, 및 F3를 수행하는 것으로 도시된다. 기능, F1, F2, 및 F3은 테스트 신호의 발생, 측정, 또는 분석과 관련된 임의의 적합한 기능을 나타낼 수 있다.
A/D(224)는 테스트 시스템에서 종래에 사용된 아날로그 투 디지털 컨버터일 수 있으나, 아날로그 신호의 디지털 리프리젠테이션을 산출하는 임의의 적합한 디바이스가 사용될 수 있다. 도 2의 실시예에서, A/D(224)는 스위치 매트릭스를 사용하지 않고 UUT(180)에 연결된다. 데이터 획득, 신호 발생, 및 프로세싱 회로를 포함하기 때문에, 더 크고 더 비싼 기기와 달리, 스위치 매트릭스를 통해 UUT(180)에 대한 데이터 획득 또는 신호 발생만 수행하는 기능 모듈을 스위칭가능하게 연결할 이유가 거의 없다. 각각의 테스트 포인트는 스위치 매트릭스를 사용하지 않고 데이터 획득 또는 신호 발생 기능 모듈에 연결될 수 있고, 기기 및 스위치 매트릭스를 사용하는 종래의 시스템과 달리, 전체 테스트 시스템의 비용 및 크기를 전혀 또는 거의 증가시키지 않는다. 스위치 매트릭스 없는 테스트 시스템을 구성하는 것은 테스트 시스템의 설계 및 생산을 단순화할 수 있다. 또한, 스위치 매트릭스가 신호 파괴의 원인일 수 있기 때문에, 스위치 매트릭스 없이 테스트 시스템을 구성하는 것은 신호 무결성을 개선할 수 있고, 그로 인해 테스트를 더 정확하게 한다. 물론, 스위치 매트릭스의 사용이 바람직한 실시예가 존재하고, 본 발명은 이것에 관하여 제한되지 않는다.
컨트롤 모듈(214)은 220, 222, 224, 226, 및 228과 같은 기능 모듈에 컨트롤 신호를 제공하도록 프로그래밍될 수 있는 컴퓨터 워크스테이션 또는 다른 적합한 디바이스일 수 있다. 예를 들어, 컨트롤 모듈(214)은 (도 1의) 컨트롤 및 프로세싱 유닛(130)의 임의의 컨트롤 기능을 수행하도록 프로그래밍될 수 있다. 또한, 컨트롤 모듈(214)은 테스트 시스템(200)의 원하는 기능을 구현하기 위해 데이터를 교환하고 프로세싱하도록 기능 유닛을 설정하도록 프로그래밍될 수 있다.
외부 인터페이스(212)는 컴퓨터 워크스테이션 또는 프린터에 종래에 부착되었던 디스플레이일 수 있다. 외부 인터페이스(212)는 (도 1의) 디스플레이(132)와 동일한 기능을 서브할 수 있고, 또는 그렇지 않다면, 정보 수신 또는 제공과 관련하여 외부 디바이스 또는 휴먼 사용자에게로의 인터페이싱을 가능하게 할 수 있다.
테스트 시스템(200)은 또한 메모리 모듈(216)을 포함할 수 있다. 메모리 모듈(216)은 임의의 적합한 구성의 메모리 모듈일 수 있다. 테스트 시스템(200)의 네트워킹된 구성으로 인해, 임의의 기능 모듈은 메모리 모듈(216)에서 데이터를 판독하거나, 데이터를 기록할 수 있다. 대안으로서, 메모리 모듈(216)은 테스트 시스템에서 사용된 임의의 데이터를 저장할 수 있고, 휘발성, 또는 비휘발성일 수 있는 하나 이상의 타입의 컴퓨터 메모리를 포함할 수 있다.
테스트 시스템(200)은 또한 프로세싱 모듈(218)을 포함한다. 프로세싱 모듈(218)은 단일 보드 컴퓨터, 또는 어레이 프로세서와 같은, 임의의 적합한 프로세싱 모듈일 수 있다. 도 2의 실시예에서, 프로세싱 모듈(218)은 네트워크(210)를 통해 수신된 데이터 상에 임의의 원하는 프로세싱을 수행하도록 프로그래밍될 수 있다. 예를 들어, 프로세싱 모듈(218)은 FFT의 시리즈 데이터를 계산하도록 프로그래밍될 수 있고, 또는 두 신호상에 코릴레이션 분석을 수행하도록 프로그래밍될 수 있다.
기능 모듈은 임의의 적합한 방법으로 패키징될 수 있다. 예를 들어, 기능 모듈은 개별 보드, 또는 테스트 시스템 내의 어셈블리일 수 있다. 그러나, 각각의 모듈은 칩온보드일 수 있고, 또는 임의의 적합한 방식으로 제공될 수 있다. 또한, 모든 기능 모듈이 도시된 바와 같이 반드시 구분되어야 하는 것은 아니다. 예를 들어, 도 2의 실시예에서, 인터페이스(212), 컨트롤 모듈(214), 메모리 모듈(216), 및 프로세싱 모듈(218)은 개별 유닛으로 도시되어 있다. 이러한 모듈은 각각 개별 보드로 구현될 수 있고, 또는 적합한 구조의 래크, 또는 카드 케이지에 삽입된 다른 어셈블리로 구현될 수 있다. 그러나, 유닛은 네트워크(210)를 통해 상호연결되어 있으므로, 유닛의 특정한 물리적 구성이 요구되지는 않는다. 몇몇 실시예에서, 외부 인터페이스(212), 컨트롤 모듈(214), 메모리 모듈(216), 및 프로세싱 모듈(218)과 같은, 유닛의 일부 또는 모두는 동일한 물리 유닛 내에 구현될 수도 있다. 예를 들어, 컴퓨터 워크스테이션은 외부 인터페이스, 컨트롤, 메모리, 및 프로세싱 능력을 제공할 수 있고, 단일 네트워크 인터페이스를 통해 네트워크(210)에 연결될 수 있다.
도면의 간략함을 위해, 도 2는 도 1에서와 같은 기기와 함께 구성된 테스트 시스템에 의해 수행되는 프로세스를 구현하기 위해 사용되는 추가적인 기능 모듈만 가진 실시예를 도시한다. 그러나, 다른 또는 추가적인 기능 모듈이 테스트 시스템(200)에 통합될 수도 있다.
테스트 시스템(200)에 포함된 기능 모듈의 개수 및 타입에 관계없이, 기능 모듈은 네트워크 인터페이스(2401...2409)를 포함한다. 네트워크(210)를 통해 기능 모듈들을 상호연결함으로써, 테스트 시스템(110) 내의 임의의 기기의 기능이 중복될 수 있다.
기능 모듈 간의 상호연결은 임의의 적합한 방법으로 제공될 수 있다. 도시된 실시예에서, 상호연결은 네트워크 인터페이스(2401...2409)의 소프트웨어 프로그래밍을 통해 제공된다. 예를 들어, 각각의 네트워크 인터페이스는 하나 이상의 네트워크 연결, 세션, 또는 다른 기능 모듈과의 다른 형태의 어소시에이션(association)을 구현하도록 프로그래밍될 수 있다. 제1기능 모듈은 제2기능 모듈에 의해 사용된 데이터를 발전시킬 때, 제1기능 모듈은 데이터를 제2기능 모듈과 함께 정해진 어소시에이션을 사용하여 네트워크를 통해 데이터를 전송한다. 제2기능 모듈은 제2기능 모듈이 속한 어소시에이션을 통해 만들어진 전송을 위해 네트워크를 모니터링할 수 있다. 그 다음, 제2기능 모듈은 데이터를 수신하고, 프로세싱할 것으로 식별한다.
연결, 세션, 또는 다른 형태의 어소시에이션의 생성을 가능하게 하는 네트워크 프로토콜은 주지되어 있다. 주지된 네트워크 프로토콜은 기능 모듈 사이에 네트워크 경로를 형성하기 위해 사용될 수 있다. 그러나, 임의의 적합한 네트워크 프로토콜이 사용될 수 있고, 커스텀 프로토콜을 포함한다. 어소시에이션을 지원하는 네트워크 프로토콜은 주로 패킷-기반이고, 네트워크에 연결된 모든 모듈이 프로세싱될 특정 패킷을 식별할 수 있도록, 패킷에 대한 어소시에이션을 식별하기 위해 각각의 패킷과 함께 전송되는 헤더 정보를 사용할 수 있다.
몇몇 실시예에서, 기능 모듈간의 어소시에이션의 생성을 지원하는 패킷 기반 네트워크 프로토콜이 네트워크(210)상에서 사용되고, 기능 모듈 간의 상호연결은 이들 어소시에이션을 사용하여 통신하도록 기능 모듈을 프로그래밍함으로써 형성된다. 그러나, 임의의 적합한 네트워크 프로토콜이 사용될 수 있다.
어소시에이션 상의 정보는 또한 수신된 후 패킷 내의 데이터를 프로세싱하는 방법을 결정하기 위해 네트워크를 통해 데이터를 수신하는 기능 모듈 내에서 사용될 수 있다. 예를 들어, 기능 모듈(222)은 두 디지털 신호, d1, 및 d2를 수신하는 것으로 도시되어 있다. 기능 모듈(222)은 적어도 두 개의 어소시에이션을 가질 수 있는데, 그 중 하나는 디지털 신호, d1를 수신하기 위한 것이고, 다른 것은 디지털 신호, d2를 수신하기 위한 것이다. 네트워크 인터페이스(2402)는 이러한 디지털 신호가 기능 모듈(222) 내의 다른 회로에 의해 요구되는 바와 같이 프로세싱될 수 있도록, 디지털 신호, d2와 관련된 패킷 내의 데이터와 상이하게, 디지털 신호, d1과 관련된 패킷 내의 데이터를 프로세싱하도록 프로그래밍될 수 있다.
그 작동에 있어서, 각각의 기능 모듈은 그 모듈의 기능을 컨트롤하거나 실행하기 위해 사용되는 네트워크(210)를 통해 정보를, 프로그래밍된 상호연결을 기초로 하여, 수신할 수 있다. 각각의 모듈은 또한 기능을 수행한 결과를 네트워크를 통해 전송할 수 있고, 또는 다른 모듈에 대한 컨트롤 정보를 제공할 수 있다. 이러한 방법으로 기능 모듈은 가상 기기 내에 상호연결될 수 있다.
예를 들어, RF 신호 발생기(220)는 생성될 신호의 파라미터를 특정하는 네트워크 인터페이스(2401)를 통해 컨트롤 정보를 수신할 수 있다. 파라미터들은, 예컨 대, 진폭, 주파수, 변조, 또는 생성될 신호의 다른 특성을 특정할 수 있다. 이러한 특성은 컨트롤 유닛(214)으로부터 RF 신호 발생기(220)에 제공될 수 있다. 그러나, 인터페이스(212), 메모리 모듈(216), 및 프로세싱 모듈(218)과 같은, 각각의 유닛이 네트워크(210)를 통해 RF 신호 발생기(220)에 연결되어 있기 때문에, 파라미터는 임의의 이러한 모듈에 의해 RF 신호 발생기에 제공될 수도 있다. 또한, 각각의 기능 모듈(222, 224, 226, 및 228)은 또한 네트워크(210)를 통해 RF 신호 발생기(220)에 연결될 수 있다. 따라서, 임의의 기능 모듈이 생성될 신호의 특성을 특정하는 값을 RF 신호 발생기(220)에 대안으로서 또는 부가적으로 제공할 수 있다. 임의의 주어진 시간에, RF 신호 발생기(220)에 정보를 제공하는 특정한 기능 모듈은 네트워크 상호연결의 프로그래밍에 의해 특정될 수 있다. 그 결과, RF 신호 발생기(220)는 스스로 한 기기로서 역할할 수 있고, 가상 기기로 역할하기 위해 다른 기능 모듈과 결합될 수 있다.
다른 예에서, 기능 모듈(222)은 또한 인터페이스(2402)를 통해 값을 수신한다. 도시된 실시예에서, 기능 모듈(222)은 각각이 한 스트림의 디지털 값이거나, 임의의 다른 적합한 형태의 정보일 수 있는, 두 개의 입력을 수신한다. 도시된 실시예에서, 기능 모듈(222)은 디지털 신호, d1, 및 d2를 네트워크 인터페이스(2402)를 통해 수신한다. 기능 모듈(222)은 입력 값, d1, 및 d2으로, 기능, F1을 수행하도록 설정된다. 기능, F1은 (도 1의) 아날로그 기기(142)에 의해 수행되는 기능 중 하나이거나, 임의의 다른 적합한 기능을 나타낼 수 있다. 예를 들어, F1은 코릴레이션 또는 비교 기능일 수 있다. 기능 모듈(222)은 다른 모듈, 또는 네트워크(210)에 연결된 다른 모듈에서 사용하기 위해 네트워크(210)를 통해 기능, F1의 결과를 출력할 수 있다.
도 2의 실시예에서, 기능 모듈(222)에서 프로세싱된 디지털 신호, d1, 및 d2는 다른 기능 모듈로부터 네트워크(210)를 통해 획득된다. 테스트 시스템(200)에서, A/D(224)는 UUT(180)에 의해 출력된 아날로그 신호, a1를 디지털화함으로써 디지털 신호, d1를 발생시킨다. 도시된 예에서, d2는 (도 1의) 메모리(148)와 동일한 방식으로 프로그래밍될 수 있는 메모리 모듈(216)로부터 판독된다. 이러한 방법으로, 기능 모듈(222)은 (도 1의) 디지털 프로세싱 회로(146)로 그 입력을 복제하는 입력 신호를 수신한다. 따라서, 기능 모듈(222)이 (도 1의) 아날로그 기기(142) 내의 회로의 한 서브셋만을 포함하더라도, 기능 모듈(222)은 아날로그 기기(142)와 동일한 기능을 수행하는 가상 기기처럼, 메모리 모듈(216) 및 A/D(224)와 함께 구성될 수 있다.
도 2는 또한 가상 기기를 구현하는 유연한 네트워킹된 테스트 시스템의 한 예를 제공한다. A/D(224)가 기능 모듈(222)에 신호, d1을 제공하지만, 그 기능 모듈과 관련하여서만 사용하도록 A/D(224)를 제한하는 물리적 제약은 존재하지 않는다. 결과적으로, A/D(224)에 의해 출력된 디지털 신호, d1은 상이하거나 부가적인 가상 기기를 형성하기 위해 네트워크(210)에 연결된 다른 기능 모듈에서 용이하게 사용될 수 있다. 도 2에 도시된 구성에서, 기능 모듈(228)은 또한 신호, d1을 입력으로서 수신한다. 따라서, 기능 모듈(228)은 (도 1의) 아날로그 기기(150)에 의해 제공된 것과 유사한 출력을 제공하는 가상 기기를 형성하기 위해 디지털 신호, d1로 기능, F3를 수행할 수 있다. 그러나, 기능 모듈(228)은 네트워크(210)를 통해 입력 신호, d1를 수신할 수 있고, 전용 A/D 컨버터가 필요하지 않기 때문에, 아날로그 기기(150) 보다 적은 회로를 가질 수 있다.
이와 유사하게, 기능 모듈(226)은 (도 1의) 디지털 기기(160)에 의해 생성된 자극 신호, s1와 동등한 자극 신호, s1를 생성하는 가상 기기의 일부일 수 있다. 그러나, 기능 모듈(226)은 기능 모듈(226)이 네트워크(210)를 통해 입력을 수신할 수 있고, 신호, s1을 발생시키기 위해 기능 모듈(226)에서 요구되는 회로의 개수를 제한하기 때문에, 기기(160) 보다 적은 회로와 함께 구현될 수 있다. 예를 들어, 신호, d2는 테스트 시스템(200) 내의 임의의 다른 기능 모듈에 의해 네트워크(210)를 통해 제공될 수 있다. 도시된 예에서, 디지털 기기(160)에 의해 수행되는 기능은 기능 모듈(226)이 메모리(216)로부터 네트워크(210)를 통해 신호, d2를 수신하기 때문에 복제된다. 메모리(216)에 신호, d2를 저장함으로써, 기능 모듈(226)에 연결된 전용 메모리는 필요하지 않다. 또한, 기능 모듈(226)은 (도 1의) 디지털 기 기(160)와 마찬가지로, 신호, s1를 발생시키기 위해 프로세싱 회로의 출력을 필요로 한다. 기능 모듈(226)은 이러한 프로세싱 회로 없이 도시되어 있으나, 기능 모듈(226)은 s1 발생에 사용하기 위해 프로세싱 모듈(218)로부터 프로세싱된 출력을 수신할 수 있다. 이러한 모듈이 가상 기기로서 오퍼레이팅하도록 허용하기 위해, 네트워크(210)는 이들 모듈 간에 정보를 교환하도록 구성될 수 있다.
앞선 예에서 볼 수 있듯이, 테스트 시스템(100)은 테스터(110)에 의한 테스트 프로세스의 실행 동안 수행되는 모든 기능을 통합적으로 수행하는 기능 모듈을 포함한다. 이러한 기능 모듈은 신호 발생, 신호 캡쳐, 신호 프로세싱, 다른 프로세싱, 테스트 시스템의 컨트롤, 및 사용자와의 상호작용과 관련된 것을 포함하는 기능을 수행할 수 있다. 네트워크(210)는 데이터를 전달하고, 임의의 기능 모듈 사이의 정보를 컨트롤할 수 있다. 기능 모듈을 데이터를 공유하도록 프로그래밍함으로써, 임의의 기기의 기능은 기능 모듈의 조합에 의해 테스트 시스템(200)에서 구현될 수 있다.
몇몇 실시예에서, 네트워크(210)는 또한 기능 모듈 간에 타이밍 정보를 전달하기 위해 사용될 수 있다. 타이밍 정보는 IEEE 표준 1588에 따라 동작하는 종래의 테스트 시스템과 같이, 또는 임의의 다른 적합한 방법으로 전달될 수 있다. 예를 들어, 각각의 기능 모듈은 공통 기준 시간에 상대적인 시간을 트래킹하는 동기 클록 회로를 포함할 수 있다. 그러므로, 테스트 시스템(200) 내의 이벤트의 타이밍은 네트워크(210) 상으로 이벤트 시간을 디지털 값으로 전송함으로써 달성될 수 있다. 다른 실시예에서, 테스트 시스템(200)은 이벤트가 발생한 때 기능 모듈에 트리거 신호를 제공하는 타이밍 컨트롤러(230)를 포함할 수 있다.
타이밍 정보가 각각의 기능 모듈로 전송된 방법과는 무관하게, 기능 모듈은 통합적으로 (도 1의) 테스트 시스템(110)과 동일한 방법으로 UUT(180)에서 테스트 신호를 발생하고, 측정하고, 분석하기 위해 사용되는 데이터, 컨트롤, 및 타이밍 정보를 수신할 수 있다. 그러나, 테스트 시스템(200)의 기능은 네트워크(210)가 기능 모듈을 상호연결하는 방법을 재프로그래밍함으로써 간단하고 값싼 방식으로 변경될 수 있다. 많은 경우에, 테스트 시스템(200)은 추가 기능 모듈 없이 상이한 또는 추가적인 테스트 프로세스를 수행하도록 재프로그래밍될 수 있다. 테스트를 위한 추가적인 프로세스를 수행하기 위해 추가 기능 모듈이 테스트 시스템(200)에 추가된 경우라 하더라도, 기능 모듈의 크기 및 비용은 주로 완전히 새로운 기기의 크기 및 비용보다 작을 것이다.
도 2의 실시예와 같은 실시예에서, 가상 기기의 실시간 컨트롤은 네트워크(210)를 통해 전달되는 정보와 함께 달성된다. 각각의 가상 기기의 성능은 네트워크가 기능 모듈 사이에서 정보를 전달하는 방법에 의존할 수 있다. 예를 들어, 도 2의 실시예에서, 모든 기능 모듈은 단일 세그먼트를 가진 네트워크를 통해 상호연결된다. 따라서, 모든 기능 모듈은 네트워크 대역폭에 대하여 동시에 경쟁할 수 있다. 임의의 시점에, 전체 기능 모듈이 네트워크 대역폭을 초과하는 네트워크(210)를 통한 정보량을 통신할 필요가 있다면, 하나 이상의 기능 모듈은 UUT(180)를 테스트하는 단계를 수행하기 위해 제시간에 커맨드 또는 데이터 정보를 수신하지 못할 수도 있다. 이러한 상황이 발생하면, 테스트 시스템(200)은 UUT(180)의 정확한 테스트를 수행할 수 없다.
부정확한 테스트 결과 또는 네트워킹된 테스트 시스템과 관련된 다른 성능 문제를 피하기 위해, 네트워크에 의해 상호연결된 복수의 기능 모듈로 구성된 테스트 시스템은 프로세싱 에러가 네트워크(210)의 성능을 기초로 발생가능성이 없음을 보장하도록 구성될 수 있다. 도 3은 원하는 레벨의 성능을 제공할 수 있는 네트워크 상호연결 특성을 가진 네트워크에 의해 상호연결된 복수의 기능 모듈을 사용하는 테스트 시스템을 구성하는 일부분으로서 수행될 수 있는 프로세스를 도시한다. 예를 들어, 각각의 가상 기기는 물리적 기기에 대하여 제공된 것과 유사한 한 세트의 성능 명세사항을 가질 수 있다. 도 3의 프로세스는 이러한 성능 명세사항을 충족시키는 네트워킹된 테스트 시스템의 구성을 식별하기 위해 사용될 수 있다.
도 3의 프로세스는 임의의 적합한 시점에 수행될 수 있다. 예를 들어, 도 3의 프로세스는 사용자에게 배송하기 위해 테스트 시스템이 최초 조립된 때 공장에서 사용될 수 있다. 대안으로서, 테스트 시스템의 사용자는 특정 UUT상에 테스트를 수행하도록 테스트 시스템을 프로그래밍할 때, 도 3의 프로세스를 수행할 수 있다.
도 3의 프로세스는 임의의 적합한 방법으로 수행될 수 있다. 몇몇 실시예에서, 본 프로세스는 본 프로세스의 단계를 수행하도록 프로그래밍된 컴퓨팅 디바이스에 의해 전체적으로 또는 부분적으로 수행될 수 있다.
도 3의 프로세스는 블록(310)에서 개시하고, 모듈 용량이 제공된다. 컴퓨터 구현된 프로세싱에 대하여, 용량은 블록(310)에서 컴퓨터에 입력된다. 몇몇 실시예에서, 각각의 기능 모듈의 제조자는 그 모듈의 용량에 관한 정보를 제공할 수 있다. 그 정보는 컴퓨터 판독가능한 매체 상에 전기적으로 제공되거나, 또는 종이에 기록되거나, 다른 유사한 매체를 포함하는 임의의 적합한 방법으로 제공될 수 있다. 전기적으로 제공된다면, 블록(310)에서의 프로세싱은 도 3의 프로세싱 단계를 수행하는 컴퓨터에 모듈 용량을 정의하는 전기적 데이터를 다운로딩하거나 업로딩하는 단계를 포함할 수 있다. 다른 실시예에서, 블록(310)에서의 프로세싱은 키보드, 또는 다른 사용자 인터페이스 등을 통해, 그 컴퓨터의 사용자가 모듈 용량을 입력하는 단계를 포함할 수 있다.
블록(310)에서 제공된 모듈 용량은 구성된 테스트 시스템을 형성하는 상호연결된 모듈의 네트워크의 성능을 시뮬레이팅하는데 유용한 임의의 용량을 포함할 수 있다. 한 예로서, 모듈 용량은 수용가능한 지연, 즉, 모듈이 네트워크를 통해 데이터를 수신하지 않고 적절하게 동작할 수 있는, 또는 네트워크를 통해 데이터를 전송할 수 있는 시간의 크기를 포함할 수 있다. 모듈 용량은 또한 모듈이 네트워크를 통해 전송하고, 그리고/또는 수신하는 단위시간당 평균 데이터 크기를 나타내는 대역폭을 포함할 수 있다. 그러나, 제공된 특정한 모듈 용량은 본 발명의 제한이 아니며, 상이한 또는 부가적인 용량이 특정될 수 있다.
모듈 용량이 제공된 후, 프로세싱은 블록(312)으로 진행한다. 블록(312)에서, 상호연결 특성이 특정된다. 도시된 실시예에서, 특정된 특성은 기능 모듈 사이의 물리적 상호연결을 포함한다. 도 2의 실시예에서, 모든 기능 모듈은 단일 세 그먼트를 가진 것으로 도시되어 있는 네트워크(210)를 통해 물리적으로 상호연결된다. 이러한 구성은 하나의 가능한 기능 모듈의 물리적 상호연결을 보여준다. 다른 실시예에서, 모듈 사이의 물리적 상호연결은 복수의 네트워크 세그먼트와 함께 이루어질 수도 있다. 이러한 세그먼트는 한 세그먼트에 물리적으로 연결된 모듈이 임의의 다른 세그먼트에 연결된 모듈과 통신할 수 있도록 상호연결된다. 그러나, 동일한 세그먼트에 물리적으로 연결된 모듈들은 임의의 다른 세그먼트를 로딩하지 않고 그 세그먼트 상에 데이터를 교환할 수 있다. 따라서, 몇몇 실시예에서, 블록(312)에서의 상호연결 특성의 명세사항은 각각의 세그먼트에 물리적으로 연결된 모듈, 및 네트워크 세그먼트의 개수를 특정하는 단계를 포함할 수 있다.
그러나, 상이한 또는 추가적인 특성이 블록(312)에서 특정될 수도 있다. 예를 들어, 몇몇 네트워크는 대역폭이 어떠한 타입의 전송에 대하여 바람직하게 할당되도록 하는 프로토콜에 따라 동작한다. 몇몇 실시예에서, 네트워크 대역폭은 아프리오리(a priori)로 특별하게 할당될 수 있다. 특별 할당의 한 예로서, 네트워크 프로세스는 어떠한 전송이 어떤 인터벌에서 발생하는지를 특정할 수 있다. 이러한 인터벌의 크기, 인터벌의 반복 속도, 및 각각의 이러한 인터벌 동안 전송된 데이터의 크기가 대역폭을 할당하기 위한 한 방법으로서 특정될 수 있다. 다른 실시예에서, 네트워크 대역폭은 어떠한 타입의 전송에 대한 우선순위를 정하기에 앞서 미리 특정된 파라미터를 기초로 기능 모듈이 통신할 때 다이나믹하게 할당될 수 있다. 어떠한 타입의 네트워크 전송, 또는 어떠한 기능 모듈에 대한 우선순위를 할당함으로써, 대역폭 할당이 변경된다.
대역폭 할당이 제공되었다면, 네트워크 프로토콜은 추가적인 대역폭이 할당된 기능 모듈이 기능 모듈을 포함하는 가상 기기의 성능을, 차례로, 변경할 수 있는, 네트워크에 대한 우선적인 액세스를 제공함을 보장하기 위해 2401...2409와 같 은 네트워크 인터페이스의 오퍼레이션을 특정할 수 있다. 이러한 우선적인 액세스는, 예컨대, 높은 지연을 허용하지 않거나, 큰 데이터 양을 요구하는 기능 모듈로, 또는 그 기능 모듈로부터 전송된 데이터에 대하여 사용될 수 있다. 특수한 예로서, A/D(224)에 의해 출력된 디지털 신호, d1과 같은 실시간 데이터 신호를 전송하는 기능 모듈은 데이터가 수집된 후 데이터를 분석하는 기능 모듈(228)과 같은, 기능 모듈로의, 또는 그로부터의 전송보다 네트워크(210) 상에서 더 많은 네트워크 대역폭이 할당될 수 있다.
상호연결 특성은, 예컨대, 사람에 의한 수동 방식, 또는 도 3의 프로세스 단계를 구현하도록 프로그래밍된 컴퓨터에 의해 자동 또는 반자동 방식을 포함하는 임의의 적합한 방법으로 블록(312)에서 특정될 수 있다. 예를 들어, 도 3의 프로세스의 단계가 컴퓨터에서 수행될 때, 블록(312)에서의 프로세싱은 사용자가 그 컴퓨터에 그래픽 사용자 인터페이스(GUI)를 통해 도시적으로 모듈 상호연결을 특정하는 단계를 포함할 수 있다. 블록(312)에서 대역폭의 할당은 또한 특정한 기능 모듈로의, 또는 그로부터의 특정한 타입의 네트워크 통신 또는 전송에 대하여 할당된 사용가능한 네트워크 대역폭의 퍼센티지를 나타내는 수치값을 입력하는 것과 같은, 다른 형태의 사용자 입력을 포함할 수 있다.
블록(310, 및 312)에서의 프로세싱은 네트워킹된 테스터의 성능을 시뮬레이션하는데 사용가능한 기능 모듈을 상호연결하는 네트워크, 및 테스트 시스템 내의 기능 모듈의 특성을 야기한다. 블록(310, 및 312)에서 특정될 수 있는 특정한 특성은 네트워킹된 테스트 시스템을 시뮬레이션하기 위해 사용될 수 있는 데이터 타입의 예로서 역할한다. 상이한 또는 추가적인 정보가 테스트 시스템의 구성, 및 그것을 구현하기 위해 사용된 특정한 기술에 따라 특정될 수 있다. 예를 들어, 테스트 시스템이 선택된 네트워크, 타입과 함께 구현될 수 있다면, 블록(310, 또는 312)에서의 프로세싱은 기능 모듈을 상호연결하기 위해 사용되어야할 타입을 특정하는 단계를 포함할 수 있다. 따라서, 도 3의 프로세스는 도시된 특정 예의 특성으로 제한되지 않으며, 기능 모듈, 네트워크, 또는 구성되어야할 테스트 시스템의 다른 형태의 임의의 특성을 특정하는 입력을 수신하는 단계를 포함할 수 있다.
네트워크, 기능 모듈, 또는 구성되어야 할 테스트 시스템의 다른 특성에 관한 정보가 네트워크 상에 제공된 후, 프로세싱은 블록(314)으로 진행한다. 블록(314)에서, 기능 모듈의 상호연결에 의해 생성된 가상 기기 각각의 성능이 계산된다. 예를 들어, 도 2는 메모리(216)로부터 추출된 데이터와 관련하여 기능 모듈(222)에 대한 입력으로서 제공되는 A/D(224)의 출력에 의해 형성된 가상 기기를 도시한다. 가상 기기의 출력은 기능 모듈(222)에 의해 컨트롤 모듈(214)에 제공된다. 상호연결된 이들 기능 모듈의 성능은 이 기능 모듈의 상호연결에 의해 형성된 가상 기기의 하나 이상의 성능 특성을 결정하기 위해 시뮬레이션될 수 있다. 예를 들어, 블록(314)에서의 성능 예측은 가상 기기의 데이터 획득 속도를 나타내기 위 해 사용될 수 있는, A/D(224)에 의해 취해진 샘플이 기능 모듈(222) 내에서 프로세싱을 위해 통신될 수 있는 최대 허용 속도의 계산을 야기할 수 있다. 다른 예로서, 블록(314)에서의 성능 예측은 A/D(224)에서 취해진 샘플과 가상 기기의 지연을 나타내기 위해 사용될 수 있는 컨트롤 모듈(214)로의 출력 공급 사이의 지연 계산을 포함할 수 있다.
블록(314)에서 얻어지는 성능 예측은 임의의 적합한 방법으로 얻을 수 있다. 테스트 시스템의 기능 모듈이 종래의 네트워크를 통해 상호연결되어 있는 한 실시예에서, 그 네트워크에 대하여 개발된 상업적으로 사용가능한 네트워크 시뮬레이션 소프트웨어가 각각의 가상 기기의 성능을 예측하기 위해 사용될 수 있다. 그러나, 임의의 다른 시뮬레이션 기술, 또는 임의의 적합한 방법이 가상 기기의 성능을 예측하기 위해 사용될 수 있다.
그 다음, 프로세싱은 판단 블록(316)으로 진행한다. 판단 블록(316)에서, 블록(314)에서의 성능 예측은 각각의 가상 기기에 대한 명세사항과 비교된다. 성능 명세사항은 임의의 적합한 방법으로 제공될 수 있다. 예를 들어, 테스트 엔지니어는 테스트될 유닛을 분석하고, 그 유닛에 대하여 원하는 테스트 조건을 나타내는 테스트 신호를 발생시키고, 측정하고, 분석하는 것이 요구되는 기기의 성능 명세사항을 만들 수 있다. 성능 명세사항은 데이터베이스, 또는 도 3의 프로세스 내의 단계를 수행하도록 프로그래밍된 컴퓨터에 액세스가능한 다른 적합한 데이터 구조에 저장될 수 있다. 그러나, 판단 블록(316)에서의 프로세싱이 수동으로 수행되는 실시예에서는, 성능 명세사항은 수기 형태로 저장될 수도 있다. 따라서, 성능 명세사항이 생성되고, 저장되는 방법은 본 발명에 대한 제한사항이 아니며, 임의의 적합한 메카니즘이 사용될 수 있다.
성능 명세사항이 생성되고 저장되는 방법과 무관하게, 기기가 테스트 시스템에 대한 성능 명세사항 세트를 충족한다면, 프로세싱은 종료 포인트(340)로 분기할 수 있다. 프로세싱이 종료 포인트(340)에 도달하면, 블록(314)에서 특정된 상호연결 특성은 기기 명세사항을 충족시키는 테스트 시스템을 생성하기 위해 블록(310)에서 특정된 기능 모듈을 상호연결하는데 사용될 수 있다. 이러한 테스트 시스템은, 그 다음, 동일한 구성으로 오퍼레이팅하도록 테스트 시스템의 기능 모듈을 프로그래밍함으로써 구성될 수 있다.
반대로, 판단 블록(316)에서 판정된 때, 하나 이상의 기기가 그 명세사항을 충족시키지 못한다면, 프로세싱은 판단 블록(316)에서 판단 블록(318)으로 진행한다. 판단 블록(318)에서, 네트워킹된 테스트 시스템의 재구성이 가능한지에 대하여 판정한다.
판단 블록(318)에서의 프로세싱은 재구성이 가능한지 식별하기 위해 임의의 적합한 기준을 적용할 수 있다. 테스트 시스템은 테스트 시스템의 임의의 상호연결 특성을 변경함으로써 재구성될 수 있다. 예를 들어, 상호연결 특성이 대역폭 할당을 포함한다면, 재구성은 그 할당을 변경함으로써 수행될 수 있다. 다른 예로서, 모든 기능 모듈이 단일 네트워크 세그먼트와 연결되어 있다면, 한 서브셋의 기능 모듈이 각각의 네트워크 세그먼트에 연결된 채로, 복수의 네트워크 세그먼트를 제공함으로써 네트워킹된 테스트 시스템을 재구성하는 것이 가능할 수 있다.
대안으로서, 네트워킹된 테스트 시스템이 이미 복수의 네트워크 세그먼트와 함께 구성되어 있다면, 그 네트워크를 추가 세그먼트로 하위 분할하는 것이 가능할 수 있다. 또한, 네트워크 세그먼트에 대한 기능 모듈의 할당을 변경함으로써, 테스트 시스템을 재구성하는 것이 가능할 수 있다. 예를 들어, 서로 큰 용량의 데이터를 교환하지만, 다른 기능 모듈은 가지지 않는 두 개의 기능 모듈은 그 세그먼트에 연결된 다른 기능 모듈 없이 단일 네트워크 세그먼트에 할당될 수 있다.
네트워크가 재구성될 수 있는 방식과 무관하게, 재구성이 가능하다면, 프로세싱은 블록(312)으로 되돌아간다. 블록(312)에서, 특정된 상호연결 특성은 네트워킹된 테스트 시스템의 재구성을 나타내도록 변경된다.
재구성을 나타내는, 새로운 특성은 임의의 적합한 방법으로 생성될 수 있다. 몇몇 실시예에서, 블록(312)에서 특정된 특성은 랜덤하게 변경될 수 있다. 다른 실시예에서, 블록(312)에서 특정된 상호연결 특성은 반복적인 프로세스에서 변경될 수 있다. 반복적인 프로세서에서, 새로운 세트의 상호연결 특성은 그들의 성능 명세사항을 충족시키는 가상 기기 내에 상호연결된 모듈 사이의 통신에서 그들의 성능 명세사항을 충족시키지 못하는 가상 기기 내에 상호연결된 모듈 사이에서 통신으로 네트워크 대역폭을 재할당하도록 선택될 수 있다. 이와 유사하게, 네트워크 세그먼트는 단일 네트워크에서 성능 명세사항을 충족시키지 못하는 가상 기기를 형성하고, 그 세그먼트에 연결된 다른 기기 모듈의 개수를 줄이는 기능 모듈을 그룹화하도록 변경될 수 있다.
상호연결 특성이 블록(312)에서 특정되는 방법에 무관하게, 도 3의 프로세스 는 모든 가상 기기가 성능 명세사항을 충족하거나, 가능한 추가적인 재구성이 없도록, 상호연결 특성이 특정될 때까지, 블록(312), 블록(314), 판단 블록(316), 및 판단 블록(318)을 통해 루핑(loop)할 수 있다. 상호연결 특성이 모든 가상 기기가 명세사항을 충족하게 한다면, 프로세싱은 상술된 바와 같은 프로세싱을 위해 판단 블록(316)에서 종료 포인트(340)로 분기한다.
성능 명세사항을 충족시키는 것으로 식별될 수 있는 상호연결 특성이 없다면, 프로세싱은 판단 블록(318)에서 판단 블록(320)으로 분기할 수 있다. 판단 블록(320)에서, 프로세스는 업그레이드가 네트워킹된 테스트 시스템에 대하여 사용가능한지에 따라 분기한다.
도시된 실시예에서, "업그레이드"는 테스트 시스템에 추가될 수 있는 추가적인 기능 모듈일 수 있다. 대안으로서 또는 부가적으로, "업그레이드"는 테스트 시스템에 이미 통합된 기능 모듈을 교체할 수 있는 더 우수한 성능의 기능 모듈일 수 있다. 예를 들어, 더 큰 지연을 허용할 수 있는 기능 모듈은 유사한 기능을 수행하지만, 그 더 큰 지연을 허용할 수 없는 기능 모듈에 대한 업그레이드로 간주될 수 있다. 대안으로서, 더 빠른 속도로 데이터를 출력할 수 있는 기능 모듈은 동일한 기능을 수행하지만 네트워크(210)를 통해 데이터를 제공할 수 있는 속도에 제한되는 모듈에 대한 업그레이드일 수 있다.
업그레이드에 대하여 사용된 정확한 정의와 무관하게, 판단 블록(320)에서의 프로세싱은 업그레이드가 가능한지 여부를 판단하기 위한 임의의 적합한 기준을 사용할 수 있다. 사용된 기준은 기술 관련이거나 비즈니스 관련일 수도 있다. 예를 들어, 업데이트는 기술이 더 우수한 성능 모듈을 구성하기 위해 사용가능하다면 가능한 것으로 간주될 수 있다. 대안으로서, 업데이트는 더 우수한 성능 모듈이 테스트 시스템에서 사용하기 위한 테스트 시스템의 위치에서 사용가능하다면, 또는 더 우수한 성능 모듈이 구매될 수 있다면, 또는 사용자가 업그레이드된 모듈을 기꺼이 구매하려한다면, 가능한 것으로 간주될 수 있다.
사용가능한 업그레이드의 특정 타입, 또는 어떤 업그레이드가 가능한지의 특정한 정의와 무관하게, 업그레이드가 가능하다면, 프로세싱은 블록(322)으로 진행한다. 블록(322)은 블록(310)에서 특정된 모듈 용량을 업그레이드된 기능 모듈을 반영하도록 갱신한다. 블록(322)에서의 프로세싱은 새로 추가된 기능 모듈에 대한 모듈 용량을 특정하는 단계를 포함할 수 있고, 또는 교체된 낮은 성능 모듈에 대하여 높은 성능 모듈의 모듈 용량으로 변경하는 단계를 포함할 수 있다.
성능 특성이 업그레이드를 반영하도록 변경된 후, 프로세싱은 상호연결 특성이 다시 특정되는 블록(312)으로 되돌아간다. 그 다음, 프로세싱은 필요한 명세사항을 충족시키는 상호연결 특성이 네트워킹된 테스트 시스템의 가능한 다른 재구성이 없는 것으로 식별되거나 판정될 때까지 블록(312 및 314), 및 판단 블록(316, 및 318)을 통해 다시 루핑한다. 가능한 재구성이 없다면, 프로세싱은 다시 판단 블록(320)으로 진행하여, 다른 업그레이드가 식별될 수 있다. 가능한 다른 업그레이드가 없다면, 프로세스는 종료 포인트(330)로 분기한다.
프로세싱이 종료 포인트(330)에 도달하면, 상호연결 특성은 모든 성능 명세사항을 충족하는 것으로 식별될 수 없다. 종료 포인트(330)에 도달하는 것에 응답 하여 취해지는 특정한 단계는 테스트 시스템의 의도된 어플리케이션에 의존할 수 있다. 몇몇 예에서, 원하는 명세사항을 수정하는 것이 수용가능할 수 있다. 다른 예에서, 종료 포인트(330)에서의 프로세싱은 새로운 기능 모듈을 설계하거나 또는 식별하는 것을 수반할 수 있다. 대안으로서, 종료 포인트(330)에서의 프로세싱은 기능 모듈로부터 테스트 시스템을 구성하는데 사용하기 위한 다른 타입의 네트워크를 식별하는 단계를 포함할 수 있다.
도 4로 돌아가면, 네트워킹된 테스트 시스템의 대안의 실시예가 도 3의 프로세스에 의해 식별된 구성을 사용하여 구성될 수 있는 테스트 시스템의 한 예로서 도시되어 있다. 도 4의 실시예는 도 3의 프로세스에 따라 테스트 시스템을 재구성하는 것에서 기인할 수 있다. 그러나, 도 4의 테스트 시스템은 임의의 적합한 방식으로 설계될 수 있다. 테스트 시스템(400)은 복수의 기능 모듈을 상호연결하는 네트워크(410)를 포함한다. 도시된 실시예에서, 테스트 시스템(400)은 테스트 시스템(200) 내의 기능 모듈과 유사한 RF 신호 발생기(220), 및 기능 모듈(222, 224, 226, 및 228)을 포함한다. 또한, 테스트 시스템(400)은 컨트롤 모듈(214), 및 메모리 모듈(216)과 같은 기능 모듈을 포함한다.
도 4의 실시예에서, 네트워크(410)는 여기에 세그먼트(410A, 및 410B)로 도시된, 복수의 세그먼트와 함께 구성된다. 개별 프로세싱 유닛(418A, 및 418B)은 네트워크 세그먼트(410A 및 410B)에 각각 연결된다. 기능 모듈(222, 224, 및 228)은 네트워크 세그먼트(410A)에 연결된다. 기능 모듈(226), 및 RF 신호 발생기(220)는 세그먼트(410B)에 연결된다.
이러한 구성과 함께, 정보는 기능 모듈(222, 224, 및 228), 프로세싱 유닛(418A), 및 메모리(216) 사이를 네트워크 세그먼트(410B)를 로딩하지 않고 네트워크 세그먼트(410A)를 통해 패싱할 수 있다. 네트워크 세그먼트(410A) 상의 통신이 네트워크 세그먼트(410B)를 로딩하지 않기 때문에, 데이터는 네트워크 세그먼트(410A)에 상호연결된 모들과 네트워크 대역폭을 경합하지 않고, 기능 모듈(226), RF 신호 발생기(220), 프로세싱 유닛(410), 및 컨트롤 모듈(214)과 같은, 네트워크 세그먼트(410B)에 연결된 모듈 사이에서 패싱할 수 있다. 따라서, 컨트롤 모듈(214)과 RF 신호 발생기(220) 사이와 같은, 통신을 위해 사용가능한 전체 대역폭은 테스트 시스템(400)의 모든 기능 모듈이 동일한 네트워크에 상호연결된 것보다 더 크다. 이와 유사하게, A/D(224)와 기능 모듈(222) 사이의 네트워크 세그먼트(410A)를 통한 통신을 위해 사용가능한 전체 대역폭은 테스트 시스템(400)의 모든 기능 모듈이 동일한 네트워크 세그먼트를 통해 연결된 것 보다 더 크다.
도 4의 구성에서의 개별 네트워크 세그먼트임에도 불구하고, 하나의 네트워크 세그먼트에 연결된 기능 모듈은 다른 네트워크 세그먼트에 연결된 기능모듈과 통신할 수 있다. 도시된 실시예에서, 브릿징 디바이스는 네트워크 세그먼트 사이로 데이터를 패싱하게 할 수 있도록 네트워크(410)에 통합된다. 도 4의 예에서, 라우터(450)가 브릿징 디바이스로 역할한다. 그 결과, 데이터는 네트워크 세그먼트(410A)에 연결된 한 기능 모듈에서부터, 네트워크 세그먼트(410B)에 연결된 기능 모듈로 패싱할 수 있다. 예를 들어, 컨트롤 모듈(214)은 기능 모듈(222)에 커맨드를 전송할 수 있다.
도 4는 또한 업그레이드가 네트워크 테스트 시스템에 제공될 수 있는 한 가능한 방법을 도시한다. 테스트 시스템(400)에서, 두 프로세싱 모듈(418A, 및 418B)이 도시되어 있다. 프로세싱 유닛(418A)은 네트워크 세그먼트(410A)에 연결되어 있고, 프로세싱 유닛(418B)은 네트워크 세그먼트(410B)에 연결되어 있다. 두 프로세싱 모듈을 포함하도록 테스트 시스템(400)을 업그레이드 함으로써, 데이터가 프로세싱되는 속도가 증가될 수 있다. 가상 기기가 명세사항을 충족하지 않는다면, 데이터는 매우 느리게 프로세싱되기 때문에, 가상 기기의 다른 기능 모듈에 연결된 추가 프로세싱 모듈을 추가하는 것은 가상 기기의 성능을 증가시킬 수 있다.
대안으로서, 제2프로세싱 모듈을 통합하는 것은 네트워크 세그먼트를 통해 프로세싱 모듈로 전송되는 데이터 량을 줄일 수 있다. 그러므로, 네트워크 대역폭은 그 네트워크 세그먼트를 통해 다른 기능 모듈로의, 또는 그로부터의 전송이 사용가능하게 될 수 있고, 전체 시스템 성능을 향상시킬 수 있다.
도 5는 (도 2의) 테스트 시스템(200), 또는 (도 4)의 테스트 시스템(400)과 같은 네트워크 테스트 시스템에 사용될 수 있는 기능 모듈의 한 실시예를 도시한다. 도 5의 예에서, 기능 모듈은 디지털 기기(510)이다. 도시된 실시예에서, 디지털 기기(510)는 피시험 유닛 상의 디지털 테스트 포인트에 연결될 수 있는 I/O 라인을 가진다. 테스트 신호는 구동기(542)에 의해 I/O 라인 상에서 구동되거나, 수신기(544)에 의해 센싱될 수 있다.
포맷 회로(540)는 구동기(542)로의 입력을 제공하고, I/O 라인 상에서 구동하기 위해 구동기(542)에 대한 신호를 특정한다. 포맷 회로(540)는 포맷 회 로(540)가 구동을 위한 신호에 대한 값, 및 구동기(542)가 액티브여야 하는 시간을 모두 특정하도록, 타이밍 컨트롤 회로(546)로부터 입력을 수신한다. 포맷 회로(540)는 또한 수신기(544)로부터의 정보의 레코딩을 컨트롤하고, I/O 라인이 예상된 시점에 예상된 값을 가지고 있는지를 지시할 수 있다.
타이밍은 개별 타이밍 인터페이스(560)를 통해 컨트롤될 수 있는 타이밍 컨트롤러(546)에 의해 제공된다. 타이밍 컨트롤러(546)에 의해 제공되는 신호는 임의의 적합한 포맷일 수 있다. 예를 들어, 타이밍 컨트롤러(546)는 각각 이벤트를 트리거하는 복수의 신호를 출력할 수 있다. 이러한 신호는 기능 모듈(510)의 오퍼레이션의 사이클을 정의하기 위해 싸이클 패턴으로 주기적으로 어설트될 수 있다.
디지털 기기(510)의 오퍼레이션의 각각의 사이클에서 포맷 회로(540)의 오퍼레이션은 네트워크 인터페이스(530)를 통해 수신된 디지털 기기(510)로의 입력에 의해 특정될 수 있다. 디지털 기기(510)가 테스트 시스템(200), 또는 테스트 시스템(400)과 같은, 네트워킹된 테스트 시스템에 사용될 때, 네트워크 인터페이스(530)를 통해 수신된 입력은 임의의 다른 기능 모듈에 의해 발생될 수도 있다.
수신된 입력은 FIFO(520)에 저장될 수 있다. 포맷 회로(540)는 각각의 사이클의 오퍼레이션에 대하여 FIFO(520)으로부터 한 값을 판독할 수 있다. FIFO(520)는 디지털 기기(510)가 연결된 네트워크를 통한 데이터 전송의 변화가능성에 대하여 보상할 수 있다. 약간의 인터벌 동안, 디지털 기기(510)는 포맷 회로(540)가 사용하는 것보다 빠른 속도로 데이터를 수신할 수 있다. 이러한 인터벌에서, 데이터는 포맷 회로(540)가 그것을 사용할 때까지 FIFO(520)에 버퍼링된다. 다른 인터 벌에서 디지털 기기(510)는 포맷 회로(540)가 그것을 사용하는 것 보다 느린 속도로 데이터를 수신할 수 있다. 이러한 인터벌에서, 포맷 회로(540)는 데이터 값이 FIFO(520)로부터 판독될 수 있으므로 각각의 사이클에 대한 데이터를 가질 수 있다.
이와 유사하게, FIFO(522)는 포맷 회로(540)에 의해 발생된 출력에 대한 버퍼로서 역할할 수 있다. 포맷 회로(540)가 출력을 발생시킬 때, 그 출력은 FIFO(522)에 저장된다. 네트워크 대역폭이 이 출력의 전송을 위해 사용가능하다면, 그 출력은 FIFO(522)로부터 네트워크 인터페이스(530)를 통해 전송될 것이다. 그러나, 네트워크 대역폭이 사용가능하지 않은 인터벌 동안, 포맷 회로(540)에 의해 발생된 아웃고잉 데이터는 데이터가 네트워크를 통해 전송될 수 있을 때까지 FIFO(522)에 버퍼링된다.
도 5는 대역폭 및 지연 요구사항이 기능 모듈의 성능에 어떻게 영향을 주는지를 도시한다. 포맷 회로(540)는 값이 주기적인 인터벌로 I/O 라인 상에서 구동되거나 수신되게 하는 속도로 FIFO(520)로부터 데이터를 판독한다. 이와 유사하게, 포맷 회로(540)는 I/O 라인 상의 값이 샘플링되는 속도와 일치하는 속도로 FIFO(522)에 값을 제공할 수 있다. 포맷 회로가 FIFO(520)으로부터 데이터를 판독하고, FIFO(522)에 데이터를 기록하는 조합된 속도는 디지털 기기(510)에 의해 요구되는 대역폭의 지시로서 취해질 수 있다
FIFO(520 및 522)의 길이는 디지털 기기(510)가 허용할 수 있는 지연의 지시를 제공한다. 디지털 기기(510)가 연결된 네트워크를 통한 전송 딜레이가 FIFO(520)가 데이터를 판독해낼 만큼 충분히 긴 인터벌 동안, 데이터가 FIFO(520)에 추가되지 못하게 한다면, 포맷 회로(540)는 한 사이클에 오퍼레이팅하기 위한 데이터가 부족할 것이다. 디지털 기기(510)가 FIFO(520)에 추가되는 새로운 데이터 없이 오퍼레이팅할 수 있는 시간의 크기는 디지털 기기(510)가 허용할 수 있는 최대 지연의 한 지시이다. 이와 유사하게, 네트워크 전송 딜레이가 연장된 기간동안 FIFO(522)로부터 데이터가 판독되지 못하게 한다면, 포맷 회로(540)는 FIFO(522)가 저장할 수 있는 것보다 많은 데이터를 발생시킬 것이다. 이러한 상황이 발생하면, 포맷 회로(540)에 의해 발생된 일부 데이터는 손실될 것이다. 따라서, 디지털 기기(510)가 FIFO(522)로부터 제거되는 데이터없이 오퍼레이팅할 수 있는 시간의 길이는 디지털 기기(510)가 허용할 수 있는 지연의 크기의 다른 지시를 제공한다.
FIFO(520, 및 522)를 더 크게 만드는 것은 디지털 기기(510)에 대한 허용가능한 지연을 증가시키는 한 방법이다. FIFO 길이를 증가시키는 것은 기능 모듈의 한 업그레이드를 위해 더 우수한 성능의 기기를 구성하기 위한 방법의 한 예이다. 그러나, 기능 모듈의 성능을 향상시키는 임의의 적합한 방법이 업그레이드를 제공하기 위해 사용될 수 있다.
본 발명의 적어도 하나의 실시예의 몇가지 형태가 서술되었으나, 다양한 변형, 수정, 및 개선이 당업자들에게 용이하게 발생할 것임을 이해해야 한다.
이러한 변형, 수정 및 개선은 본 명세서의 일부인 것으로 의도되었고, 본 발명의 정신 및 범위에 속하는 것으로 의도되었다. 따라서, 앞선 설명과 도면은 단 지 예시일 뿐이다.
본 발명의 상술된 실시예는 임의의 다양한 방법으로 구현될 수 있다. 예를 들어, 실시예는 하드웨어, 소프트웨어, 또는 이들의 조합을 사용하여 구현될 수 있다. 소프트웨어로 구현될 때, 소프트웨어 코드는 임의의 적합한 프로세서, 또는 단일 컴퓨터에 제공된 것이든, 복수의 컴퓨터 사이에 분산되어 있든, 프로세서의 컬렉션 상에서 실행될 수 있다.
또한, 컴퓨터는 래크(rack)-설치된 컴퓨터, 데스크탑 컴퓨터, 랩탑 컴퓨터, 또는 타블렛 컴퓨터와 같은, 임의의 다양한 형태로 구현될 수 있음을 이해해야 한다.
또한, 컴퓨터는 하나 이상의 입출력 디바이스를 가질 수 있다. 이러한 디바이스는 특히 사용자 인터페이스를 나타내기 위해 사용될 수 있다. 사용자 인터페이스를 제공하기 위해 사용될 수 있는 출력 디바이스의 예는 시각적 프리젠테이션의 출력을 위한 프린터 또는 디스플레이 스크린, 및 청각적 프리젠테이션의 출력을 위한 스피커 또는 다른 사운드 발생 디바이스를 포함한다. 사용자 인터페이스를 위해 사용될 수 있는 입력 디바이스의 예는 키보드, 및 마우스, 터치 패드와 같은 포인팅 디바이스, 및 디지털화 테이블을 포함한다. 다른 예로서, 컴퓨터는 음성 인식을 통해, 또는 다른 오더블(audible) 포맷으로 입력 정보를 수신할 수 있다.
이러한 컴퓨터는 기업 네트워크, 또는 인터넷과 같은, 근거리 통신망, 또는 광대역 통신망을 포함하는, 임의의 적합한 형태로 하나 이상의 네트워크에 의해 상호연결될 수 있다. 이러한 네트워크는 임의의 적합한 기술을 기초로 할 수 있고, 임의의 적합한 프로토콜에 따라 오퍼레이팅할 수 있고, 무선 네트워크, 유선 네트워크, 또는 광 네트워크를 포함할 수 있다
또한, 본 명세서에 개략된 다양한 방법 또는 프로세스는 다양한 운영체제 또는 플랫폼 중 임의의 것을 사용하는 하나 이상의 프로세서 상에서 실행가능한 소프트웨어로 코딩될 수 있다. 대안으로서, 이러한 소프트웨어는 임의의 다양한 적합한 프로그래밍 언어, 및/또는 종래의 프로그래밍 또는 스크립팅 도구를 사용하여 작성될 수 있고, 또한 프래임워크 또는 가상 머신 상에서 실행되는 실행가능한 기계언어 코드, 또는 중간 코드로 컴파일될 수도 있다.
이러한 관점에서, 본 발명은 하나 이상의 컴퓨터 또는 다른 프로세서 상에서 실행될 때, 상술된 본 발명의 다양한 실시예를 구현하는 방법을 수행하는 하나 이상의 프로그램과 함께 인코딩된 컴퓨터 판독가능한 매체(또는 복수의 컴퓨터 판독가능한 매체)(예컨대, 컴퓨터 메모리, 하나 이상의 플로피 디스크, 컴팩트 디스크, 광 디스크, 자성 테이프, 플래시 메모리, 현장 프로그래밍가능한 게이트 어레이(FPGA), 또는 다른 반도체 디바이스 등)로 구현될 수 있다. 컴퓨터 판독가능한 매체는 저장된 프로그램이 상술된 바와 같은 본 발명의 다양한 형태를 구현하기 위해 하나 이상의 상이한 컴퓨터 또는 다른 프로세서 상에 로딩될 수 있도록, 운반가능할 수 있다.
용어 "프로그램" 또는 "소프트웨어"는 상술된 바와 같은 본 발명의 다양한 형태를 구현하기 위해 컴퓨터 또는 다른 프로세서를 프로그래밍하기 위해 채용될 수 있는 임의의 타입의 컴퓨터 코드, 또는 컴퓨터 실행가능한 명령어를 나타내는 일반적인 의미로 사용된다. 또한, 본 발명의 한 형태에 따라, 실행시 본 발명의 방법을 수행하는 하나 이상의 컴퓨터 프로그램은 단일 컴퓨터 또는 프로세서 상에 상주할 필요가 없으나, 본 발명의 다양한 형태를 구현하기 위해 다수의 다양한 컴퓨터 또는 프로세서에 대하여 모듈러 방식으로 분산될 수 있다.
컴퓨터 실행가능한 명령어는 하나 이상의 컴퓨터 또는 다른 디바이스에 의해 실행되는 컴퓨터 모듈과 같은 다양한 형태일 수 있다. 일반적으로, 프로그램 모듈은 특정한 태스크를 실행하거나 또는 특정한 추상적인 데이터 타입을 구현하는 루틴, 프로그램, 객체, 컴포넌트, 데이터 구조 등을 포함한다. 전형적으로 프로그램 모듈의 기능은 다양한 실시예에서 필요에 따라 결합되거나 분산될 수 있다.
본 발명의 다양한 형태는 단독으로, 조합하여, 또는 앞서 서술된 실시예에 특별히 명시되어 있지 않은 다양한 배열로 사용될 수 있고, 그러므로 상술된 설명에 나열되었거나, 도면에 도시된 컴포넌트의 배열, 및 그 세부사항에 대한 어플리케이션으로 제한되지 않는다. 예를 들어, 한 실시예에 서술된 형태는 다른 실시예에 서술된 형태와 임의의 방식으로 결합될 수 있다. 청구항을 한정하기 위해 청구항에서 "제1", "제2", "제3" 등과 같은 서수 용어의 사용은 그 자체가 임의의 우선순위, 또는 한 청구 엘리먼트에 대한 다른 엘리먼트의 순서, 또는 방법의 단계가 수행되는 시간적 순서를 의미하는 것이 아니라, 어떠한 명칭을 가진 한 청구 엘리먼트를 그 청구 엘리먼트를 구별하기 위해 동일한 이름(그러나 서수 용어의 사용)을 가진 다른 엘리먼트로부터 구별하기 위한 라벨로서 주로 사용된다.
또한, 본 명세서에 사용된 문구 및 용어는 설명을 위한 것이며, 한정으로서 간주되어서는 안된다. "포함하다", 갖추다", "가지다", 및 이들의 변형은 그 뒤에 나열된 아이템, 및 그들의 동등물은, 물론 추가적인 아이템을 포함하는 의미이다.

Claims (20)

  1. 피시험 유닛(UUT)을 테스트하는 자동 테스트 시스템으로서,
    a) 네트워크;
    b) 적어도 하나의 제1기능 모듈; 및
    c) 복수의 제2기능 모듈을 포함하고,
    상기 적어도 하나의 제1기능 모듈은
    ⅰ) UUT 인터페이스, 및
    ⅱ) 상기 네트워크에 연결된 네트워크 인터페이스를 각각 포함하고, 상기 제1기능 모듈은 상기 UUT 인터페이스를 통해 테스트 신호를 발생시키거나 수신하도록 조절되어 있고, 그리고 상기 네트워크 인터페이스는 상기 네트워크와 상기 제1기능 모듈 사이에 상기 테스트 신호를 특징짓는 데이터를 전송하도록 조절되어 있고,
    상기 복수의 제2기능 모듈은 각각,
    ⅰ) 상기 적어도 하나의 기능 모듈에 의해 발생되거나 수신된 상기 테스트 신호를 특징짓는 상기 데이터로 하나의 기능을 수행하도록 조절된 데이터 프로세싱 회로; 및
    ⅱ) 상기 네트워크에 연결되어 있고, 상기 네트워크를 통해 상기 적어도 하나의 테스트 신호를 특징짓는 상기 데이터를 전송하거나 수신하도록 조절되어 있는 네트워크 인터페이스를 포함하고, 임의의 상기 복수의 제2기능 모듈은 상기 적어도 하나의 제1기능 모듈과 데이터를 교환할 수 있는 것을 특징으로 하는 UUT를 테스트하기 위한 자동 테스트 시스템.
  2. 제 1 항에 있어서, 상기 네트워크는 표준 네트워크를 포함하는 것을 특징으로 하는 UUT를 테스트하기 위한 자동 테스트 시스템.
  3. 제 2 항에 있어서, 상기 네트워크는 PCI 익스프레스, 파이버 채널, IEEE 표준 1394, 및 이더넷으로 구성된 그룹으로부터 선택된 표준 프로토콜에 따라 오퍼레이팅하는 것을 특징으로 하는 UUT를 테스트하기 위한 자동 테스트 시스템.
  4. 제 1 항에 있어서, 상기 테스트 신호를 특징짓는 데이터는 한 스트림의 디지털 값을 포함하는 것을 특징으로 하는 UUT를 테스트하기 위한 자동 테스트 시스템.
  5. 제 4 항에 있어서, 상기 테스트 신호는 아날로그 신호를 포함하고, 상기 제1기능 모듈 및 상기 복수의 제2기능 모듈 중 하나의 기능 모듈은 디지털 미터를 포함하는 것을 특징으로 하는 UUT를 테스트하기 위한 자동 테스트 시스템.
  6. 제 4 항에 있어서, 상기 테스트 신호는 아날로그 신호를 포함하고, 상기 제1기능 모듈 및 상기 복수의 제2기능 모듈 중 하나의 기능 모듈은 스코프를 포함하 는 것을 특징으로 하는 UUT를 테스트하기 위한 자동 테스트 시스템.
  7. 제 4 항에 있어서, 상기 테스트 신호는 아날로그 신호를 포함하고, 상기 제1기능 모듈 및 상기 복수의 제2기능 모듈 중 하나의 기능 모듈은 타이밍 트리거를 포함하는 것을 특징으로 하는 UUT를 테스트하기 위한 자동 테스트 시스템.
  8. 제 1 항에 있어서, 제1네트워크 세그먼트와 제2네트워크 세그먼트를 상호연결하는 브릿징 엘리먼트를 더 포함하는 것을 특징으로 하는 UUT를 테스트하기 위한 자동 테스트 시스템.
  9. 제 8 항에 있어서, 상기 적어도 하나의 제1기능 모듈은 복수의 제1기능 모듈을 포함하고, 상기 네트워크는 상기 복수의 제1기능 모듈 중 제1기능 모듈과 상기 복수의 제2기능 모듈 중 제1기능 모듈 사이에 상기 제1네트워크 세그먼트를 통과하는 제1네트워크 경로, 및 상기 복수의 제2기능 모듈 중 제2기능 모듈과 상기 복수의 제2기능 모듈 중 제2기능 모듈 사이에 상기 제2네트워크 세그먼트를 통과하는 제2네트워크 경로를 제공하도록 조절되고 배열되어 있는 것을 특징으로 하는 UUT를 테스트하기 위한 자동 테스트 시스템.
  10. 네트워크에 의해 상호연결된 제1기능 모듈, 제2기능 모듈, 및 제3기능 모듈을 갖춘 타입의 자동 테스트 시스템을 오퍼레이팅하는 방법으로서,
    a) 피시험 유닛으로부터 적어도 하나의 아날로그 신호를 상기 제1기능 모듈로 획득하고, 하나 이상의 디지털 출력을 산출하는 단계;
    b) 상기 제2기능 모듈 및 상기 제3기능 모듈 각각에서,
    ⅰ) 상기 하나 이상의 디지털 출력 중 적어도 하나의 디지털 출력을 상기 네트워크를 통해 수신하는 단계; 및
    ⅱ) 상기 적어도 하나의 디지털 출력을 프로세싱하는 단계를 포함하고, 상기 제3기능 모듈에서의 프로세싱은 상기 제2기능 모듈에서의 프로세싱과 상이한 것을 특징으로 하는 네트워크에 의해 상호연결된 제1기능 모듈, 제2기능 모듈, 및 제3기능 모듈을 갖춘 타입의 자동 테스트 시스템을 오퍼레이팅하는 방법.
  11. 제 10 항에 있어서, 상기 적어도 하나의 디지털 출력을 상기 네트워크를 통해 수신하는 단계는 PCI 익스프레스, 파이버 채널, IEEE 표준 1394, 및 이더넷으로 구성된 그룹으로부터 선택된 표준 프로토콜에 따라 오퍼레이팅하는 네트워크를 통해 한 스트림의 디지털 값을 수신하는 단계를 포함하는 것을 특징으로 하는 네트워크에 의해 상호연결된 제1기능 모듈, 제2기능 모듈, 및 제3기능 모듈을 갖춘 타입의 자동 테스트 시스템을 오퍼레이팅하는 방법.
  12. 제 10 항에 있어서, 상기 적어도 하나의 디지털 출력을 프로세싱하는 단계는 상기 테스트 신호의 전압 레벨의 측정값을 산출하는 단계를 포함하는 것을 특징으로 하는 네트워크에 의해 상호연결된 제1기능 모듈, 제2기능 모듈, 및 제3기능 모듈을 갖춘 타입의 자동 테스트 시스템을 오퍼레이팅하는 방법.
  13. 제 10 항에 있어서, 상기 적어도 하나의 디지털 출력을 프로세싱하는 단계는 상기 테스트 신호의 트레이스를 디스플레이하는 단계를 포함하는 것을 특징으로 하는 네트워크에 의해 상호연결된 제1기능 모듈, 제2기능 모듈, 및 제3기능 모듈을 갖춘 타입의 자동 테스트 시스템을 오퍼레이팅하는 방법.
  14. 원하는 성능을 가지고 오퍼레이팅하도록 자동 테스트 장비를 구성하도록 컴퓨팅 디바이스를 오퍼레이팅하는 방법으로서,
    a) 복수의 기능 모듈 각각에 대한 네트워크 통신 특성을, 상기 컴퓨팅 디바이스에 의해 판독가능한 포맷으로, 제공하는 단계;
    b) 상기 복수의 기능 모듈을 상호연결하는 네트워크 구성을, 상기 컴퓨팅 디바이스에 의해 판독가능한 포맷으로, 특정하는 단계;
    c) 상기 특정된 네트워크 구성 및 네트워크 통신 특성으로 상기 자동 테스트 시스템의 성능을, 상기 컴퓨팅 디바이스에서, 계산하는 단계;
    d) 상기 계산된 성능을 상기 원하는 성능과 비교하는 단계; 및
    e) 상기 원하는 성능보다 낮은 상기 계산된 성능에 응답하여, 상기 복수의 기능 모듈, 및/또는 상기 특정된 네트워크 구성 내의 적어도 하나의 상기 기능 모듈을 수정하는 단계를 포함하는 것을 특징으로 하는 원하는 성능을 가지고 오퍼레이팅하도록 자동 테스트 장비를 구성하도록 컴퓨팅 디바이스를 오퍼레이팅하는 방 법.
  15. 제 14 항에 있어서, 상기 e) 단계는 복수의 네트워크 세그먼트를 포함하도록 상기 특정된 네트워크 구성을 수정하는 단계를 포함하고, 상기 세그먼트 각각은 상기 복수의 기능 모듈의 서브셋을 상호연결하는 것을 특징으로 하는 원하는 성능을 가지고 오퍼레이팅하도록 자동 테스트 장비를 구성하도록 컴퓨팅 디바이스를 오퍼레이팅하는 방법.
  16. 제 14 항에 있어서, 상기 e) 단계는 상기 복수의 기능 모듈을 상호연결하는 경로에 대하여 상이한 네트워크 대역폭 할당을 제공하도록 상기 특정된 네트워크 구성을 수정하는 단계를 포함하는 것을 특징으로 하는 원하는 성능을 가지고 오퍼레이팅하도록 자동 테스트 장비를 구성하도록 컴퓨팅 디바이스를 오퍼레이팅하는 방법.
  17. 제 14 항에 있어서, 상기 e) 단계는 상기 복수의 기능 모듈 중 하나의 기능 모듈을 업그레이드된 기능 모듈로 교체하는 단계를 포함하는 것을 특징으로 하는 원하는 성능을 가지고 오퍼레이팅하도록 자동 테스트 장비를 구성하도록 컴퓨팅 디바이스를 오퍼레이팅하는 방법.
  18. 제 14 항에 있어서, 상기 a) 단계는 상기 복수의 기능 모듈 각각에 대하여 인터페이스를 정의하는 단계를 포함하고, 상기 인터페이스 정의는 각각 대역폭, 및 지연 요구사항을 포함하는 것을 특징으로 하는 원하는 성능을 가지고 오퍼레이팅하도록 자동 테스트 장비를 구성하도록 컴퓨팅 디바이스를 오퍼레이팅하는 방법.
  19. 제 14 항에 있어서, f) 상기 계산된 성능이 상기 원하는 성능 이상이 될 때까지, 상기 a, b, c, d, 및 e 단계를 반복하는 단계를 더 포함하는 것을 특징으로 하는 원하는 성능을 가지고 오퍼레이팅하도록 자동 테스트 장비를 구성하도록 컴퓨팅 디바이스를 오퍼레이팅하는 방법.
  20. 제 14 항의 방법을 사용하는 테스트 시스템을 제조하는 방법으로서,
    ⅰ) 청구항 제 14 항의 방법에 따라 상기 테스트 시스템의 구성을 결정하는 단계; 및
    ⅱ) 상기 결정된 구성에 따라 상기 테스트 시스템을 구축하는 단계를 포함하는 것을 특징으로 하는 제 14 항의 방법을 사용하는 테스트 시스템을 제조하는 방법.
KR1020097006528A 2006-09-29 2007-09-19 네트워킹된 테스트 시스템 KR101414079B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/540,812 US7908531B2 (en) 2006-09-29 2006-09-29 Networked test system
US11/540,812 2006-09-29
PCT/US2007/020297 WO2008042113A2 (en) 2006-09-29 2007-09-19 Networked test system

Publications (2)

Publication Number Publication Date
KR20090069169A true KR20090069169A (ko) 2009-06-29
KR101414079B1 KR101414079B1 (ko) 2014-07-01

Family

ID=38935884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097006528A KR101414079B1 (ko) 2006-09-29 2007-09-19 네트워킹된 테스트 시스템

Country Status (5)

Country Link
US (1) US7908531B2 (ko)
JP (1) JP5688220B2 (ko)
KR (1) KR101414079B1 (ko)
CN (1) CN101523232B (ko)
WO (1) WO2008042113A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140561A (ko) * 2018-06-12 2019-12-20 삼성전자주식회사 테스트 인터페이스 보드, 이를 포함하는 테스트 시스템 및 이의 동작 방법
KR20220015662A (ko) * 2020-07-31 2022-02-08 엘아이지넥스원 주식회사 기능별 모듈화와 상호 연계 가능한 네트워크 모델링-시뮬레이션 장치 및 방법

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029137B4 (de) * 2007-06-25 2013-04-18 Airbus Operations Gmbh Testsystem-Verbund zum parallelen Testen mehrerer Systeme unter Test mit mehreren Testsystemen
US8745337B2 (en) * 2007-12-31 2014-06-03 Teradyne, Inc. Apparatus and method for controlling memory overrun
JP5313336B2 (ja) 2008-05-29 2013-10-09 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． リアルタイム複製を用いてソフトウェアをテストする方法及びシステム
DE102009015920B4 (de) 2009-03-25 2014-11-20 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
US9551575B2 (en) 2009-03-25 2017-01-24 Faro Technologies, Inc. Laser scanner having a multi-color light source and real-time color receiver
US8549476B2 (en) 2009-07-30 2013-10-01 Hewlett-Packard Development Company, L.P. Comparison of result of program operation to result of an operation of a different version of the program
US8296342B2 (en) * 2009-08-31 2012-10-23 Hewlett-Packard Development Company, L.P. Fingerprinting a database
DE102009057101A1 (de) 2009-11-20 2011-05-26 Faro Technologies, Inc., Lake Mary Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
US9210288B2 (en) 2009-11-20 2015-12-08 Faro Technologies, Inc. Three-dimensional scanner with dichroic beam splitters to capture a variety of signals
US9113023B2 (en) 2009-11-20 2015-08-18 Faro Technologies, Inc. Three-dimensional scanner with spectroscopic energy detector
US9529083B2 (en) 2009-11-20 2016-12-27 Faro Technologies, Inc. Three-dimensional scanner with enhanced spectroscopic energy detector
US8630314B2 (en) 2010-01-11 2014-01-14 Faro Technologies, Inc. Method and apparatus for synchronizing measurements taken by multiple metrology devices
US8832954B2 (en) 2010-01-20 2014-09-16 Faro Technologies, Inc. Coordinate measurement machines with removable accessories
US8677643B2 (en) 2010-01-20 2014-03-25 Faro Technologies, Inc. Coordinate measurement machines with removable accessories
US8615893B2 (en) 2010-01-20 2013-12-31 Faro Technologies, Inc. Portable articulated arm coordinate measuring machine having integrated software controls
US9879976B2 (en) 2010-01-20 2018-01-30 Faro Technologies, Inc. Articulated arm coordinate measurement machine that uses a 2D camera to determine 3D coordinates of smoothly continuous edge features
US9628775B2 (en) 2010-01-20 2017-04-18 Faro Technologies, Inc. Articulated arm coordinate measurement machine having a 2D camera and method of obtaining 3D representations
US9607239B2 (en) 2010-01-20 2017-03-28 Faro Technologies, Inc. Articulated arm coordinate measurement machine having a 2D camera and method of obtaining 3D representations
US9274175B2 (en) * 2010-01-20 2016-03-01 Advantest Corporation Method and apparatus for testing a device-under-test
GB2489370B (en) 2010-01-20 2014-05-14 Faro Tech Inc Coordinate measuring machine having an illuminated probe end and method of operation
US9163922B2 (en) 2010-01-20 2015-10-20 Faro Technologies, Inc. Coordinate measurement machine with distance meter and camera to determine dimensions within camera images
US8898919B2 (en) 2010-01-20 2014-12-02 Faro Technologies, Inc. Coordinate measurement machine with distance meter used to establish frame of reference
US8875409B2 (en) 2010-01-20 2014-11-04 Faro Technologies, Inc. Coordinate measurement machines with removable accessories
WO2011090895A1 (en) 2010-01-20 2011-07-28 Faro Technologies, Inc. Portable articulated arm coordinate measuring machine with multi-bus arm technology
US8028432B2 (en) 2010-01-20 2011-10-04 Faro Technologies, Inc. Mounting device for a coordinate measuring machine
DE102010020925B4 (de) 2010-05-10 2014-02-27 Faro Technologies, Inc. Verfahren zum optischen Abtasten und Vermessen einer Umgebung
CN103003713B (zh) 2010-09-08 2015-04-01 法罗技术股份有限公司 具有投影器的激光扫描器或激光跟踪器
US9168654B2 (en) 2010-11-16 2015-10-27 Faro Technologies, Inc. Coordinate measuring machines with dual layer arm
CN102759668A (zh) * 2011-04-25 2012-10-31 精航伟泰测控仪器（北京）有限公司 可重构柔性太阳帆板自动测试系统设计方法
CN102955496A (zh) * 2011-08-18 2013-03-06 鸿富锦精密工业（深圳）有限公司 负载卡
DE102012100609A1 (de) 2012-01-25 2013-07-25 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
CN102645601A (zh) * 2012-05-16 2012-08-22 浙江大学 基于ni usb6251数据采集卡的弓网电参数检测调试系统
US8997362B2 (en) 2012-07-17 2015-04-07 Faro Technologies, Inc. Portable articulated arm coordinate measuring machine with optical communications bus
FR2994485B1 (fr) * 2012-08-09 2014-09-05 Airbus Operations Sas Procede de test d'un equipement, outil de test et systeme de test associes
DE102012109481A1 (de) 2012-10-05 2014-04-10 Faro Technologies, Inc. Vorrichtung zum optischen Abtasten und Vermessen einer Umgebung
US9513107B2 (en) 2012-10-05 2016-12-06 Faro Technologies, Inc. Registration calculation between three-dimensional (3D) scans based on two-dimensional (2D) scan data from a 3D scanner
US10067231B2 (en) 2012-10-05 2018-09-04 Faro Technologies, Inc. Registration calculation of three-dimensional scanner data performed between scans based on measurements by two-dimensional scanner
US9336108B2 (en) 2013-01-24 2016-05-10 Xcerra Corporation Scalable test platform
US9430348B2 (en) * 2013-01-24 2016-08-30 Xcerra Corporation Scalable test platform in a PCI express environment with direct memory access
US9459978B2 (en) * 2013-01-24 2016-10-04 Xcerra Corporation Automated test platform utilizing segmented data sequencers to provide time controlled test sequences to device under test
US9430349B2 (en) * 2013-01-24 2016-08-30 Xcerra Corporation Scalable test platform in a PCI express environment with direct memory access
CN103209040B (zh) * 2013-04-19 2015-02-18 西北工业大学 基于虚拟仪表的射频信号包络指标测试方法
CN103441955B (zh) * 2013-08-09 2018-01-02 上海斐讯数据通信技术有限公司 一种用于测试动态带宽分配设备的测试系统及测试方法
CN103440133A (zh) * 2013-08-30 2013-12-11 上海高清数字科技产业有限公司 一种芯片测试软件的开发方法和系统
CN103678062A (zh) * 2013-12-06 2014-03-26 中国航空工业集团公司第六三一研究所 一种综合测试系统及测试方法
CN103759760B (zh) * 2014-01-13 2016-06-22 华为技术有限公司 测试的方法与装置
US10143005B2 (en) * 2014-11-07 2018-11-27 Qualcomm Incorporated Uplink control resource allocation for dynamic time-division duplex systems
US10012721B2 (en) 2015-02-19 2018-07-03 Teradyne, Inc. Virtual distance test techniques for radar applications
JP6386434B2 (ja) * 2015-10-08 2018-09-05 株式会社アドバンテスト 試験装置、試験信号供給装置、試験方法、およびプログラム
DE102015122844A1 (de) 2015-12-27 2017-06-29 Faro Technologies, Inc. 3D-Messvorrichtung mit Batteriepack
CN107885181A (zh) * 2016-09-30 2018-04-06 上海复旦微电子集团股份有限公司 现场可编程门阵列芯片中dsp单元的测试系统
US10523316B2 (en) 2017-05-01 2019-12-31 Teradyne, Inc. Parametric information control
US11169203B1 (en) 2018-09-26 2021-11-09 Teradyne, Inc. Determining a configuration of a test system
KR102297542B1 (ko) * 2019-12-18 2021-09-02 한국항공우주연구원 접속 시뮬레이터
US11461222B2 (en) 2020-04-16 2022-10-04 Teradyne, Inc. Determining the complexity of a test program
CN112748298B (zh) * 2020-12-15 2024-06-04 深圳市科陆电子科技股份有限公司 Bms检测系统
KR102529761B1 (ko) 2021-03-18 2023-05-09 에스케이하이닉스 주식회사 PCIe 디바이스 및 그 동작 방법
KR102496994B1 (ko) 2021-03-23 2023-02-09 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
KR102521902B1 (ko) 2021-03-23 2023-04-17 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317756A (ja) * 1989-06-14 1991-01-25 Mitsubishi Electric Corp 記憶装置のアクセス方式
JPH03261885A (ja) * 1990-03-12 1991-11-21 Mitsubishi Electric Corp データ解析装置
US5185860A (en) * 1990-05-03 1993-02-09 Hewlett-Packard Company Automatic discovery of network elements
JPH0436670A (ja) * 1990-05-31 1992-02-06 Yokogawa Hewlett Packard Ltd 電子部品試験装置
US5638383A (en) * 1992-07-24 1997-06-10 Trw Inc. Advanced integrated avionics testing system
US6058260A (en) * 1995-06-12 2000-05-02 The United States Of America As Represented By The Secretary Of The Army Methods and apparatus for planning and managing a communications network
JPH1050783A (ja) * 1996-08-06 1998-02-20 Sony Corp 半導体装置の酸化膜の評価方法および評価装置
US5805610A (en) * 1997-04-28 1998-09-08 Credence Systems Corporation Virtual channel data distribution system for integrated circuit tester
US5930735A (en) * 1997-04-30 1999-07-27 Credence Systems Corporation Integrated circuit tester including at least one quasi-autonomous test instrument
US5991537A (en) * 1997-09-16 1999-11-23 The United States Of America As Represented By The Secretary Of The Navy VXI test executive
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
US6107818A (en) * 1998-04-15 2000-08-22 Teradyne, Inc. High speed, real-time, state interconnect for automatic test equipment
US6057679A (en) * 1998-06-12 2000-05-02 Credence Systems Corporation Integrated circuit tester having amorphous logic for real-time data analysis
JP2000321332A (ja) * 1999-05-11 2000-11-24 Hitachi Maxell Ltd 半導体装置の評価方法および評価装置
JP2001356149A (ja) * 2000-06-12 2001-12-26 Nec Corp 半導体集積装置の判定装置、方法及びコンピュータ読み取り可能な記憶媒体
US6591385B1 (en) * 2000-09-11 2003-07-08 Agilent Technologies, Inc. Method and apparatus for inserting programmable latency between address and data information in a memory tester
US6748564B1 (en) * 2000-10-24 2004-06-08 Nptest, Llc Scan stream sequencing for testing integrated circuits
US6779140B2 (en) * 2001-06-29 2004-08-17 Agilent Technologies, Inc. Algorithmically programmable memory tester with test sites operating in a slave mode
US7113883B1 (en) 2001-08-24 2006-09-26 Vi Technology, Inc. Test configuration and data management system and associated method for enterprise test operations
JP4310802B2 (ja) * 2003-05-08 2009-08-12 横河電機株式会社 計測システムおよび計測方法
US7673197B2 (en) * 2003-11-20 2010-03-02 Practical Engineering Inc. Polymorphic automatic test systems and methods
US7237167B2 (en) 2004-02-06 2007-06-26 Advantest Corporation Testing apparatus
US7376211B2 (en) * 2004-01-28 2008-05-20 Texas Instruments Incorporated High speed early/late discrimination systems and methods for clock and data recovery receivers
JP2007524947A (ja) 2004-02-17 2007-08-30 アンスティテュ ナシオナル ポリテクニーク ド グレノーブル 集積回路のｉｐコアのテスト手段のリモート制御を行うことができる通信手段を備える集積回路チップ
US20100293221A1 (en) * 2005-01-11 2010-11-18 David Sidman Apparatuses, Methods And Systems For Integrated, Information-Engineered And Self-Improving Advertising, E-Commerce And Online Customer Interactions
US7620858B2 (en) * 2006-07-06 2009-11-17 Advantest Corporation Fabric-based high speed serial crossbar switch for ATE

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140561A (ko) * 2018-06-12 2019-12-20 삼성전자주식회사 테스트 인터페이스 보드, 이를 포함하는 테스트 시스템 및 이의 동작 방법
KR20220015662A (ko) * 2020-07-31 2022-02-08 엘아이지넥스원 주식회사 기능별 모듈화와 상호 연계 가능한 네트워크 모델링-시뮬레이션 장치 및 방법

Also Published As

Publication number Publication date
WO2008042113A3 (en) 2008-08-07
JP2010505115A (ja) 2010-02-18
JP5688220B2 (ja) 2015-03-25
US7908531B2 (en) 2011-03-15
WO2008042113A2 (en) 2008-04-10
KR101414079B1 (ko) 2014-07-01
CN101523232B (zh) 2012-08-29
CN101523232A (zh) 2009-09-02
US20080098272A1 (en) 2008-04-24

Similar Documents

Publication Publication Date Title
US7908531B2 (en) Networked test system
JP2010505115A5 (ko)
CN105378493B (zh) 用于支持协议无关器件测试系统中协议重新配置的基于云的基础设施
US8131529B2 (en) Method and system for simulating test instruments and instrument functions
DE112020000469T5 (de) Automatisierte testeinrichtung, die ein auf-chip-system-teststeuergerät verwendet
JP3735636B2 (ja) 試験エミュレート装置、試験モジュールエミュレート装置、及びこれらのプログラムを記録した記録媒体
US7548828B2 (en) Automatic test equipment platform architecture using parallel user computers
TW201433802A (zh) 在中央控制器電腦系統上用以支援協定獨立元件測試之圖形使用者介面實施態樣技術
JPH10232890A (ja) プログラマブル論理回路のための組み込み式論理アナライザー
US20160062861A1 (en) Method for connecting an input/output interface of a testing device equipped for testing a control unit
CN104407882B (zh) 一种板卡装置
CN106649101A (zh) 一种ice自动化测试系统及测试方法
US20230332984A1 (en) Virtualized automated test equipment and methods for designing such systems
CN108959097A (zh) 一种快速测试服务器os的方法
CN110161346A (zh) 一种航电测试系统
KR20000057670A (ko) 명령어 캐쉬가 있는 단일 명령어 흐름 다중 데이타 흐름 기술을사용한 가변 시험 장치 구조
CN108875368A (zh) 一种安全检测方法、装置及系统
US8131387B2 (en) Integrated high-efficiency microwave sourcing control process
TWI287639B (en) A distributed operating system for a semiconductor test system for testing at least one device under test
JP6871980B2 (ja) 非集中化環境においてデバイスを制御する方法、非集中化ストレージシステム、非集中化ストレージネットワーク
Kelly A new class of test instrument: The FPGA based module
US20230115051A1 (en) Direct instrument-to-instrument communication without using a system controller
CN112597721B (zh) 一种高效的fpga集成验证方法
WO2024004174A1 (ja) テストマシンでの自動的なプロファイルの生成
CN117407229A (zh) 一种同步网络验证方法、装置、计算机设备及存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee