JPH09197021A - 半導体回路内部信号確認回路および方法 - Google Patents

半導体回路内部信号確認回路および方法

Info

Publication number
JPH09197021A
JPH09197021A JP8021687A JP2168796A JPH09197021A JP H09197021 A JPH09197021 A JP H09197021A JP 8021687 A JP8021687 A JP 8021687A JP 2168796 A JP2168796 A JP 2168796A JP H09197021 A JPH09197021 A JP H09197021A
Authority
JP
Japan
Prior art keywords
signal
output state
signal output
semiconductor circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8021687A
Other languages
English (en)
Inventor
Kenji Koshio
賢治 小塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8021687A priority Critical patent/JPH09197021A/ja
Publication of JPH09197021A publication Critical patent/JPH09197021A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体回路の内部の信号出力状態を確認する
ための回路の半導体回路内における占有面積を小さくで
きるようにする。 【解決手段】 テストコントロール信号入力パッド12
aより入力されるテストコントロール信号がHレベルの
とき、ブロック11内の信号出力状態観察箇所における
信号であるモニタ出力がLレベルのときにはモニタトラ
ンジスタ22はオフ状態となって発光せず、モニタ出力
がHレベルのときにはモニタトランジスタ22がオン状
態となって発光する。例えばホトエミッション顕微鏡に
よって、モニタトランジスタ22が発光しているか否か
を検出することによって、ブロック11内の信号出力状
態観察箇所における信号出力状態が確認される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体回路、特に
CMOS(相補型金属酸化物半導体)ロジックデバイス
の内部の信号出力状態を確認するための半導体回路内部
信号確認回路および方法に関する。
【0002】
【従来の技術】従来、半導体回路、特にCMOSロジッ
クデバイスの内部の信号出力状態を確認する方法として
は、半導体回路内にモニタ用回路を新たに組み込んで、
モニタ出力用の出力端子にデータを出力させる方法があ
った。
【0003】図6は、このようなモニタ用回路を組み込
んだ半導体回路としての半導体チップの概略の構成を示
すブロック図である。この半導体チップ100は、部分
回路としての複数のブロック101A,101B,…
と、複数のパッド102と、各ブロック101A,10
1B,…毎に設けられたモニタ用トランジスタ103
と、これらのモニタ用トランジスタ103のうちの一つ
を選択的にオン状態とするためのデコーダ104とを備
えている。複数のパッド102には、例えば3つのモニ
タ出力選択信号入力パッド102a,102b,102
cと、モニタ出力パッド102dとが含まれている。各
モニタ用トランジスタ103は、ソースとドレインの一
方が各ブロック101A,101B,…において観察し
たい信号の出力部分に接続され、他方がモニタ出力パッ
ド102dに接続されている。モニタ出力選択信号入力
パッド102a,102b,102cはデコーダ104
の各入力端に接続され、デコーダ104の各出力端はそ
れぞれ各モニタ用トランジスタ103のゲートに接続さ
れている。この半導体チップ100では、各モニタ用ト
ランジスタ103と、デコーダ104と、これら相互間
の配線と、モニタ出力選択信号入力パッド102a,1
02b,102cとデコーダ104の間の配線部分と、
モニタ出力パッド102dと各モニタ用トランジスタ1
03の間の配線部分とが、半導体回路の内部の信号出力
状態を確認するための回路を構成している。
【0004】この半導体チップ100について内部の信
号出力状態を確認する場合には、テスタによって、所定
のパッド102にテスト用の信号を与えると共に、モニ
タ出力選択信号入力パッド102a,102b,102
cにモニタ出力選択信号を与える。デコーダ104は、
モニタ出力選択信号をデコードして、所定のブロック1
01(各101A,101B,…を代表して表す。)に
接続されたモニタ用トランジスタ103を選択的にオン
状態にする。これにより、オン状態になったモニタ用ト
ランジスタ103に接続されたブロック101から、テ
スト用の信号に応じて出力される信号が、モニタ用トラ
ンジスタ103を通して、モニタ出力としてモニタ出力
パッド102dに出力される。テスタは、モニタ出力パ
ッド102dより出力されるモニタ出力を入力して、半
導体チップ100内部の信号出力状態を確認する。
【0005】
【発明が解決しようとする課題】しかしながら、上述の
ような従来の方法では、半導体回路(半導体チップ10
0)内における離れた数多くの場所での信号出力状態を
確認するためには、半導体回路の内部の信号出力状態を
確認するための回路の占有面積が大きくなるという問題
点があった。また、端子(モニタ出力選択信号入力パッ
ド102a,102b,102cおよびモニタ出力パッ
ド102d)を多く必要とし、半導体回路(半導体チッ
プ100)の外形が大きくなってしまうという問題点が
あった。
【0006】本発明はかかる問題点に鑑みてなされたも
ので、その課題は、半導体回路の内部の信号出力状態を
確認するための回路の半導体回路内における占有面積を
小さくでき、且つ多くの端子を必要とすることなく半導
体回路の内部の信号出力状態を確認することができるよ
うにした半導体回路内部信号確認回路および方法を提供
することにある。
【0007】
【課題を解決するための手段】請求項1記載の半導体回
路内部信号確認回路は、半導体回路内に設けられ、半導
体回路内の所定の信号出力状態観察箇所における信号出
力状態に応じて選択的に発光する発光手段を備えたもの
である。
【0008】請求項2記載の半導体回路内部信号確認回
路は、半導体回路内の所定の信号出力状態観察箇所に接
続され、外部より入力されるコントロール信号に応じ
て、信号出力状態観察箇所における信号出力状態に応じ
て出力信号が変化する状態と信号出力状態観察箇所にお
ける信号出力状態に応じて出力信号が変化しない状態と
を選択する選択手段と、選択手段の出力信号に応じて選
択的に発光する発光手段とを備えたものである。
【0009】請求項3記載の半導体回路内部信号確認方
法は、半導体回路内に、半導体回路内の所定の信号出力
状態観察箇所における信号出力状態に応じて選択的に発
光する発光手段を設け、発光手段が発光しているか否か
を検出することによって、信号出力状態観察箇所におけ
る信号出力状態を確認するものである。
【0010】請求項4記載の半導体回路内部信号確認方
法は、半導体回路内に、半導体回路内の所定の信号出力
状態観察箇所における信号出力状態に応じて選択的に発
光する発光手段を設け、半導体回路に、信号出力状態観
察箇所における信号出力状態を観察するためのテスト用
の信号を与えると共に、発光手段で発光される光を検出
するための検出手段を用いて任意のテスト用の信号に同
期して発光手段が発光しているか否かを検出することに
よって、信号出力状態観察箇所における信号出力状態を
確認するものである。
【0011】請求項1記載の半導体回路内部信号確認回
路では、半導体回路内に設けられた発光手段が、半導体
回路内の所定の信号出力状態観察箇所における信号出力
状態に応じて選択的に発光するので、この発光手段が発
光しているか否かを検出することによって、信号出力状
態観察箇所における信号出力状態を確認することが可能
となる。
【0012】請求項2記載の半導体回路内部信号確認回
路では、選択手段によって、信号出力状態観察箇所にお
ける信号出力状態に応じて出力信号が変化する状態と信
号出力状態観察箇所における信号出力状態に応じて出力
信号が変化しない状態とが選択され、選択手段によって
信号出力状態観察箇所における信号出力状態に応じて出
力信号が変化する状態が選択されたときには、選択手段
の出力信号に応じて発光手段が選択的に発光するので、
この発光手段が発光しているか否かを検出することによ
って、信号出力状態観察箇所における信号出力状態を確
認することが可能となる。
【0013】請求項3記載の半導体回路内部信号確認方
法では、半導体回路内に設けられた発光手段が発光して
いるか否かを検出することによって、信号出力状態観察
箇所における信号出力状態が確認される。
【0014】請求項4記載の半導体回路内部信号確認方
法では、半導体回路にテスト用の信号を与えると共に検
出手段を用いて任意のテスト用の信号に同期して発光手
段が発光しているか否かを検出することによって、発光
手段以外からの光を排除できると共に、任意のテスト用
の信号との関係における信号出力状態を確認することが
可能となる。
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0016】図1は、本発明の第1の実施の形態に係る
半導体回路内部信号確認回路を組み込んだ半導体回路と
しての半導体チップの概略の構成を示すブロック図であ
る。この半導体チップ10は、部分回路としての複数の
ブロック11A,11B,…と、複数のパッド12と、
各ブロック11A,11B,…毎に設けられた本実施の
形態に係る半導体回路内部信号確認回路としてのモニタ
用回路20とを備えている。複数のパッド12には、テ
ストコントロール信号入力パッド12aが含まれてい
る。各モニタ用回路20は、各ブロック11A,11
B,…のうちの信号出力状態を観察したい箇所である信
号出力状態観察箇所とテストコントロール信号入力パッ
ド12aとに接続されている。
【0017】図2は、図1におけるモニタ用回路20の
構成を示す回路図である。この図に示したように、モニ
タ用回路20は、選択手段としてのNAND(論理積の
否定)回路21と、発光手段としてのモニタトランジス
タ22とを備えている。NAND回路21は、2つのP
チャネルMOSトランジスタ21a,22bと、2つの
NチャネルMOSトランジスタ21c,22dとを有し
ている。PチャネルMOSトランジスタ21a,22b
の各ソースは電源に接続されるようになっており、各ド
レインはNチャネルMOSトランジスタ21cのドレイ
ンに接続されている。NチャネルMOSトランジスタ2
1cのソースはNチャネルMOSトランジスタ21dの
ドレインに接続され、NチャネルMOSトランジスタ2
1dのソースは接地されている。PチャネルMOSトラ
ンジスタ21aのゲートとNチャネルMOSトランジス
タ21dのゲートは互いに接続され、この接続点がNA
ND回路21の一方の入力端になっている。この一方の
入力端はブロック11(各ブロック11A,11B,…
を代表して表す。)の信号出力状態観察箇所に接続され
ている。PチャネルMOSトランジスタ21bのゲート
とNチャネルMOSトランジスタ21cのゲートは互い
に接続され、この接続点がNAND回路21の他方の入
力端になっている。この他方の入力端はテストコントロ
ール信号入力パッド12aに接続されている。
【0018】モニタトランジスタ22は、PチャネルM
OSトランジスタからなり、そのソースは電源に接続さ
れるようになっており、ドレインは接地されている。N
AND回路21の出力端、すなわちPチャネルMOSト
ランジスタ21a,22bの各ドレインとNチャネルM
OSトランジスタ21cのドレインとの接続点は、モニ
タトランジスタ22のゲートに接続されている。このモ
ニタトランジスタ22は、NAND回路21の出力であ
るモニタトランジスタコントロール出力がLレベル(例
えば0V)のときにはオン状態となって発光し、NAN
D回路21の出力がHレベル(例えば5V)のときには
オフ状態となって発光しないようになっている。本実施
の形態では、このモニタトランジスタ22の発光を観察
しやくするために、モニタトランジスタ22の上にはA
l配線を形成しないようにしている。
【0019】次に、本実施の形態に係る半導体回路内部
信号確認回路としてのモニタ用回路20の動作および本
実施の形態に係る半導体回路内部信号確認方法について
説明する。
【0020】図2に示したように、ブロック11内の信
号出力状態観察箇所における信号出力状態を観察する際
には、テスタ30の電源出力端子およびテスト信号出力
端子を半導体チップ10の所定のパッド12に接続する
と共に、テスタ30のテストコントロール信号出力端子
を半導体チップ10のテストコントロール信号入力パッ
ド12aに接続して、テスタ30より、半導体チップ1
0に電源を供給すると共に、テスト用の信号(以下、テ
スト信号と記す。)およびテストコントロール信号を与
える。
【0021】モニタ用回路20では、テストコントロー
ル信号入力パッド12aより入力されるテストコントロ
ール信号がLレベルのときは、信号出力状態観察箇所に
おける信号出力状態に応じてNAND回路21の出力信
号が変化しない状態となる。その結果、NAND回路2
1の出力であるモニタトランジスタコントロール出力は
常にHレベルとなり、モニタトランジスタ22はオフ状
態となって発光しない。
【0022】一方、テストコントロール信号入力パッド
12aより入力されるテストコントロール信号がHレベ
ルのときは、信号出力状態観察箇所における信号出力状
態に応じてNAND回路21の出力信号が変化する状態
となる。その結果、ブロック11内の信号出力状態観察
箇所における信号であるモニタ出力がLレベルのときに
は、NAND回路21の出力であるモニタトランジスタ
コントロール出力がHレベルとなり、モニタトランジス
タ22はオフ状態となって発光せず、モニタ出力がHレ
ベルのときには、モニタトランジスタコントロール出力
がLレベルとなり、モニタトランジスタ22がオン状態
となって発光する。従って、このモニタトランジスタ2
2が発光しているか否かを検出することによって、ブロ
ック11内の信号出力状態観察箇所における信号出力状
態を確認することができる。モニタトランジスタ22が
発光しているか否かを検出するには、例えばホトエミッ
ション(Photoemition)顕微鏡を用いる。
【0023】図3は、ホトエミッション顕微鏡の構成を
示す説明図である。このホトエミッション顕微鏡40
は、被観察体を固定するチャック41と、被観察体の光
学像を得るための光学顕微鏡42と、この光学顕微鏡4
2によって得られる被観察体の光学像を撮像するビジュ
アルカメラ43と、被観察体からの微弱な光を検出し増
幅する光電子カメラ44と、ビジュアルカメラ43およ
び光電子カメラ44の各出力信号を入力して、光電子カ
メラ44の出力信号に基づいて発光箇所を示す光子像を
形成すると共に、この光子像とビジュアルカメラ43に
よって撮像された光学像とを重ね合わせた合成画像を形
成する内蔵イメージプロセッサ45と、この内蔵イメー
ジプロセッサ45によって形成された合成画像を表示す
るモニタ46とを備えている。
【0024】このホトエミッション顕微鏡40では、例
えば照明光として赤外線を用いてビジュアルカメラ43
によって撮像された図4(a)に示すような赤外線によ
る光学像と、光電子カメラ44の出力信号に基づいて内
蔵イメージプロセッサ45によって形成された図4
(b)に示すような光子像とを内蔵イメージプロセッサ
45によって重ね合わせて、図4(c)に示すような合
成画像を形成し、この合成画像をモニタ46によって表
示する。このようなホトエミッション顕微鏡40を用い
ることによって、各モニタ用回路20内のモニタトラン
ジスタ22が発光しているか否かを検出することができ
る。
【0025】以上説明したように、本実施の形態によれ
ば、簡単な構成のモニタ用回路20を半導体回路内に組
み込むことにより、出力端子にデータを出力させること
なく、モニタ用回路20内のモニタトランジスタ22が
発光しているか否かを検出することで、半導体回路の内
部の信号出力状態を確認することができる。このため、
図1と図6を比較すると分かるように、従来必要として
いたデコーダ104およびモニタ出力パッド102dが
不要になり、また、モニタ出力選択信号入力パッド10
2a,102b,102cの代わりとなるテストコント
ロール信号入力パッド12aは一つで済む。更に、半導
体回路の内部の信号出力状態を確認するために付加され
る配線部分が大幅に削減される。従って、半導体回路の
内部の信号出力状態を確認するための回路の半導体回路
内における占有面積を小さくでき、且つ多くの端子を必
要とすることなく半導体回路の内部の信号出力状態を確
認することができ、半導体回路の外形が大きくなるのを
防止することができる。また、モニタトランジスタ22
が発光しているか否かの検出は、半導体回路のオーバコ
ート上から行うことができるので、非破壊の観察が可能
である。
【0026】次に、本発明の第2の実施の形態に係る半
導体回路内部信号確認方法について説明する。
【0027】テスタ30より、半導体チップ10に与え
るテスト信号が経時的に変化する場合、ホトエミッショ
ン顕微鏡40に取り込まれる光には、モニタトランジス
タ22以外の動作しているトランジスタ等からの光が含
まれてしまい、モニタトランジスタ22が発光している
か否かの検出が容易ではなくなる場合がある。また、ホ
トエミッション顕微鏡40では、被観察体の発光によっ
て得られる信号が微弱であるため、光電子カメラ44の
出力信号を所定時間積算して、発光部分を表示するよう
にしている。このため、モニタトランジスタ22がオ
ン、オフを繰り返す場合、モニタトランジスタ22が常
に発光しているのか、発光したりしなかったりしている
のかを判別することができない。また、テスタ30が、
図5(a)に示すようなクロック信号に同期して、図5
(b),(c)に示す信号A、信号Bのような2つのテ
スト信号を半導体チップ10に与え、且つ、図5(d)
に示すように、モニタ出力が、信号AがHレベルのとき
と信号BがHレベルのときのいずれのときにもHレベル
となる場合には、モニタトランジスタ22が信号Aに応
じて発光しているのか信号Bに応じて発光しているのか
を判別することができない。
【0028】そこで、本実施の形態に係る半導体回路内
部信号確認方法は、任意のテスト信号に同期して、ホト
エミッション顕微鏡40における光電子カメラ44の出
力信号の取り込みを行って、モニタトランジスタ22が
発光しているか否かを検出するようにしたものである。
ここで、図5を用いて、本実施の形態に係る方法による
動作の一例を説明する。この例では、前述のように、図
5(a)に示すようなクロック信号に同期して、図5
(b),(c)に示す信号A、信号Bのような2つのテ
スト信号が半導体チップ10に与えられ、且つ、図5
(d)に示すように、モニタ出力が、信号AがHレベル
のときと信号BがHレベルのいずれのときにもHレベル
となるようになっている。ここで、例えば信号Bのみと
の関係における信号出力状態を確認したい場合は、テス
タ30によって、図5(e)に示すように信号Bに同期
したデータ取り込み信号を生成し、このデータ取り込み
信号をホトエミッション顕微鏡40に与える。
【0029】ホトエミッション顕微鏡40では、データ
取り込み信号がHレベルのときにのみ、光電子カメラ4
4の出力信号を内蔵イメージプロセッサ45に取り込
み、所定時間積算する。これにより、内蔵イメージプロ
セッサ45によって光子像を形成する際に、モニタトラ
ンジスタ22以外のトランジスタからの光や信号B以外
のテスト信号に応じてモニタトランジスタ22が発光し
たときの光を排除でき、信号Bのみとの関係における信
号出力状態観察箇所の信号出力状態を確認することが可
能となる。なお、信号Bに応じてモニタトランジスタ2
2が発光したときの光以外の光をより厳密に排除するた
めには、図5(e)に示したように、データ取り込み信
号を、信号Bの立ち上がりよりも若干遅く立ち上げ、信
号Bの立ち下がりよりも若干早く立ち下げるようにする
のが好ましい。なお、本実施の形態に係る半導体回路内
部信号確認方法を実行するための半導体チップ10の構
成、動作およびホトエミッション顕微鏡40の構成は、
第1の実施の形態と同様である。
【0030】このように本実施の形態に係る半導体回路
内部信号確認方法によれば、半導体チップ10に与える
テスト信号が経時的に変化する場合でも、モニタトラン
ジスタ22以外からの光を排除できるため、モニタトラ
ンジスタ22が発光しているか否かの検出が容易にな
る。また、モニタトランジスタ22が常に発光している
のか、発光したりしなかったりしているのかを判別する
ことが可能となる。また、モニタトランジスタ22が複
数のテスト信号に応じて発光する場合でも、どのテスト
信号に応じて発光しているのかを判別することが可能と
なる。その他の効果は、第1の実施の形態と同様であ
る。
【0031】なお、本発明は上記各実施の形態に限定さ
れず、例えば、図2に示したモニタ用回路20では、選
択手段としてNAND回路21を用い、発光手段として
のモニタトランジスタ20にPチャネルMOSトランジ
スタを用いたが、NAND回路21の代わりにNOR
(論理和の否定)回路を用い、モニタトランジスタ20
としてNチャネルMOSトランジスタを用いても良い。
【0032】
【発明の効果】以上説明したように請求項1または2記
載の半導体回路内部信号確認回路または請求項3記載の
半導体回路内部信号確認方法によれば、半導体回路内
に、半導体回路内の所定の信号出力状態観察箇所におけ
る信号出力状態に応じて選択的に発光する発光手段を設
け、発光手段が発光しているか否かを検出することによ
って、信号出力状態観察箇所における信号出力状態を確
認できるようにしたので、半導体回路の内部の信号出力
状態を確認するための回路の半導体回路内における占有
面積を小さくでき、且つ多くの端子を必要とすることな
く半導体回路の内部の信号出力状態を確認することがで
きるという効果を奏する。
【0033】また、請求項4記載の半導体回路内部信号
確認方法によれば、半導体回路内に、半導体回路内の所
定の信号出力状態観察箇所における信号出力状態に応じ
て選択的に発光する発光手段を設け、半導体回路にテス
ト用の信号を与えると共に、検出手段を用いて任意のテ
スト用の信号に同期して発光手段が発光しているか否か
を検出することによって、信号出力状態観察箇所におけ
る信号出力状態を確認するようにしたので、上記効果に
加え、発光手段以外からの光を排除できると共に、任意
のテスト用の信号のみとの関係における信号出力状態を
確認することが可能となるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る半導体回路内
部信号確認回路を組み込んだ半導体回路としての半導体
チップの概略の構成を示すブロック図である。
【図2】図1におけるモニタ用回路の構成を示す回路図
である。
【図3】ホトエミッション顕微鏡の構成を示す説明図で
ある。
【図4】ホトエミッション顕微鏡の動作を説明するため
の説明図である。
【図5】本発明の第2の実施の形態に係る半導体回路内
部信号確認方法を説明するための説明図である。
【図6】従来のモニタ用回路を組み込んだ半導体チップ
の概略の構成を示すブロック図である。
【符号の説明】
10…半導体チップ、11A,11B,……ブロック、
12…パッド、12a…テストコントロール信号入力パ
ッド、20…モニタ用回路、21…NAND回路、22
…モニタトランジスタ、30…テスタ、40…ホトエミ
ッション顕微鏡
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/088 H03K 19/00

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体回路内に設けられ、半導体回路内
    の所定の信号出力状態観察箇所における信号出力状態に
    応じて選択的に発光する発光手段を備えたことを特徴と
    する半導体回路内部信号確認回路。
  2. 【請求項2】 半導体回路内の所定の信号出力状態観察
    箇所に接続され、外部より入力されるコントロール信号
    に応じて、前記信号出力状態観察箇所における信号出力
    状態に応じて出力信号が変化する状態と前記信号出力状
    態観察箇所における信号出力状態に応じて出力信号が変
    化しない状態とを選択する選択手段と、 前記選択手段の出力信号に応じて選択的に発光する発光
    手段とを備えたことを特徴とする半導体回路内部信号確
    認回路。
  3. 【請求項3】 半導体回路内に、半導体回路内の所定の
    信号出力状態観察箇所における信号出力状態に応じて選
    択的に発光する発光手段を設け、前記発光手段が発光し
    ているか否かを検出することによって、前記信号出力状
    態観察箇所における信号出力状態を確認することを特徴
    とする半導体回路内部信号確認方法。
  4. 【請求項4】 半導体回路内に、半導体回路内の所定の
    信号出力状態観察箇所における信号出力状態に応じて選
    択的に発光する発光手段を設け、前記半導体回路に、前
    記信号出力状態観察箇所における信号出力状態を観察す
    るためのテスト用の信号を与えると共に、前記発光手段
    で発光される光を検出するための検出手段を用いて任意
    のテスト用の信号に同期して前記発光手段が発光してい
    るか否かを検出することによって、前記信号出力状態観
    察箇所における信号出力状態を確認することを特徴とす
    る半導体回路内部信号確認方法。
JP8021687A 1996-01-16 1996-01-16 半導体回路内部信号確認回路および方法 Pending JPH09197021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8021687A JPH09197021A (ja) 1996-01-16 1996-01-16 半導体回路内部信号確認回路および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8021687A JPH09197021A (ja) 1996-01-16 1996-01-16 半導体回路内部信号確認回路および方法

Publications (1)

Publication Number Publication Date
JPH09197021A true JPH09197021A (ja) 1997-07-31

Family

ID=12061989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8021687A Pending JPH09197021A (ja) 1996-01-16 1996-01-16 半導体回路内部信号確認回路および方法

Country Status (1)

Country Link
JP (1) JPH09197021A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260931A (ja) * 1998-03-15 1999-09-24 Toshiba Microelectronics Corp 半導体集積回路装置の市場故障率推定方法、半導体集積回路装置の製造方法及びテスト用半導体集積回路装置
JP2006047309A (ja) * 2004-08-05 2006-02-16 Internatl Business Mach Corp <Ibm> 集積回路の信号観測装置、及びその方法
US7598761B2 (en) 2006-09-07 2009-10-06 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having a degradation notice signal generation circuit
JP2015165544A (ja) * 2014-03-03 2015-09-17 株式会社デンソー 受光チップ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260931A (ja) * 1998-03-15 1999-09-24 Toshiba Microelectronics Corp 半導体集積回路装置の市場故障率推定方法、半導体集積回路装置の製造方法及びテスト用半導体集積回路装置
JP2006047309A (ja) * 2004-08-05 2006-02-16 Internatl Business Mach Corp <Ibm> 集積回路の信号観測装置、及びその方法
US7598761B2 (en) 2006-09-07 2009-10-06 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having a degradation notice signal generation circuit
JP2015165544A (ja) * 2014-03-03 2015-09-17 株式会社デンソー 受光チップ

Similar Documents

Publication Publication Date Title
US5012185A (en) Semiconductor integrated circuit having I/O terminals allowing independent connection test
KR980010774A (ko) 반도체 회로 시스템, 반도체 집적회로의 검사방법 및 그 검사계열의 생성방법
JPH0645418A (ja) 半導体テストシステム、半導体テスト方法、半導体集積回路の配線パターン作成方法および半導体集積回路
JPH09197021A (ja) 半導体回路内部信号確認回路および方法
US6650768B1 (en) Using time resolved light emission from VLSI circuit devices for navigation on complex systems
EP1008992A1 (en) Semiconductor storage device
KR950003973A (ko) 회로 소자 상태의 진단 장치 및 그 방법, 디지탈 프로세서 시스템
JPH10171677A (ja) マイクロプロセッサおよびその検査方法
JP2007322150A (ja) 半導体装置
JP2000214220A (ja) オンチップモジュ―ルおよびオンチップモジュ―ル間の相互接続をテストするシステムおよび方法
US5396500A (en) Semiconductor integrated circuit device with fault detecting function
JP3116423B2 (ja) 出力回路の検査回路
JPH028490B2 (ja)
KR0147624B1 (ko) 디지탈 출력의 이중화 장치
JPH06281700A (ja) 半導体装置の故障解析方法及びその故障解析装置
KR100767375B1 (ko) 액정 표시 장치의 검사 장치
JP2508427B2 (ja) Ic回路
KR100333203B1 (ko) 반도체 기억 장치
JPH07151825A (ja) 半導体集積回路
JPH0782071B2 (ja) 故障診断機能を有する論理回路
KR20040071839A (ko) 테스트용 기준전압 발생부를 가지는 이미지 센서
JPH0996664A (ja) 論理回路のテストパターン発生方法及び装置
JPH0723875B2 (ja) ガラス壜検査装置における画像表示方法
JP2001330652A (ja) 半導体装置
JPS63257243A (ja) 半導体集積回路装置