CN1714435A - 用于制造自对准双极晶体管及有关结构的方法 - Google Patents
用于制造自对准双极晶体管及有关结构的方法 Download PDFInfo
- Publication number
- CN1714435A CN1714435A CNA038194406A CN03819440A CN1714435A CN 1714435 A CN1714435 A CN 1714435A CN A038194406 A CNA038194406 A CN A038194406A CN 03819440 A CN03819440 A CN 03819440A CN 1714435 A CN1714435 A CN 1714435A
- Authority
- CN
- China
- Prior art keywords
- bipolar transistor
- sacrificial posts
- sacrifice
- layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 125000006850 spacer group Chemical group 0.000 title abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000005516 engineering process Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000011368 organic material Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 5
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical group [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 239000000428 dust Substances 0.000 claims description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 2
- 239000005864 Sulphur Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 36
- 239000000463 material Substances 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000007943 implant Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000009467 reduction Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 241000033695 Sige Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
根据一个实例性实施例，双极晶体管包括具有上表面的基极。双极晶体管进一步包括牺牲柱，在一个实施例中，该牺牲柱位于第一和第二连接间隔物之间。双极晶体管还包括位于牺牲柱之上的共形层。例如，共形层可以包括氧化硅。根据该实例性实施例，双极晶体管进一步包括位于共形层、牺牲柱和基极之上的牺牲平面化层。该牺牲平面化层具有第一和第二连接间隔物之间的第一区域中的第一厚度以及第一和第二连接间隔物之外的第二区域中的第二厚度，其中第二厚度一般大于第一厚度。另一个实施例是实现上述双极晶体管的方法。
Description
发明背景
本申请完整地结合在此，作为2000年11月22日提交并转让给本申请的受让人的待批的有关美国专利申请“用于制造双极晶体管中自对准发射极的方法(Method for Fabricating a Self-Aligned Emitter in a Bipolar Transistor)”序号09/721344的参考。
发明领域
本发明涉及半导体器件的制造领域。本发明尤其涉及双极晶体管的制造。
背景技术
随着现代电子器件的速度增加和尺寸及价格降低，半导体制造商正受到为这些器件提供低价、高速和小尺寸的晶体管的挑战。为了适应该挑战，半导体制造商必须精确地控制特点部分的尺寸(诸如双极晶体管的发射极宽度)，它们会决定性地影响半导体芯片上晶体管的性能。此外，双极晶体管的各种部分必须适当地对准以确保双极晶体管满足性能要求。例如，异质结双极晶体管(HBT)中的发射极和非本征基极植入必须被适当地对准以避免基极电阻的不期望的增加。
在一种双极晶体管(诸如HBT)的常规制造工艺中，半导体制造商采用第一光掩模控制双极晶体管的发射极宽度，它一般被称作临界尺寸或者“CD”。使用必须与第一光掩模适当对准的第二光掩模来确定双极晶体管的重掺杂的非本征基极区的边界。其中，这两个光掩模的不对准使得越过双极晶体管的连接(link)基极区(即基极-发射极接合部和非本征基极区之间的区域)的距离按不可预测的方式变化。因为在两个光掩模的对准中总存在误差容限，必须增加越过连接基极区的距离以解决该不对准。例如，这导致基极电阻的不期望的增加。因此，在上述两个光掩模的制造工艺中，必须精确地控制第一光掩模以控制双极晶体管的发射极宽度。同样，两个光掩模的不对准可以使得制造产量的不期望的降低，这会引起制造成本的相应增加。
已尝试了其它制造工艺和工具来解决使连接基极和非本征基极与双极晶体管器件中的发射极对准的问题。一种方法需要使用选择性的外延以及使用内部间隔物。选择性的外延呈现出的问题在于，当前它不用于在半导体器件的高批量生产中。选择性的外延呈现出的另一个问题在于选择性的外延沉积仅出现于硅区域上而不出现于氧化物区域上。由于多数的处理监控在氧化物区域上进行，选择性的外延导致处理监控能力的实质性损失。内部间隔物的使用呈现出的进一步问题在于，发射极宽度的可变性比采用其它方法的大，从而损失发射极宽度控制中的某些精度。
此外，随着双极器件的零件尺寸减小，在特定零件的尺寸(诸如，双极晶体管的发射极宽度)上实现精确控制就变得越发重要和困难。
因此，本技术领域中需要用于双极晶体管的制造工艺，它不依赖于分开的光掩模的对准以形成连接基极区、本征基极区、基极-发射极结合并植入高度掺杂的非本征基极区。
发明内容
本发明针对用于制造自对准双极晶体管和有关结构的方法。本发明满足了本技术领域中对不依赖于分开的光掩模形成连接基极区、本征基极区、基极-发射极结合并植入高度掺杂的非本征基极区的双极晶体管的制造工艺的需要。
根据有关实例性实施例，双极晶体管包括具有上表面的基极。例如，双极晶体管可以是异质结双极晶体管、硅锗异质结双极晶体管或者硅-锗-碳异质结双极晶体管。该双极晶体管进一步包括牺牲柱，在一个实施例中该牺牲柱位于第一和第二连接间隔物之间。该双极晶体管还包括位于牺牲柱之上的共形层。例如，共形层可以包括氧化硅。
根据该实例性实施例，双极晶体管进一步包括牺牲平面化层，它位于共形层、牺牲柱和基极之上。该牺牲平面化层例如可以包括有机材料，诸如有机BARC(底部防反射涂覆)。牺牲平面化层可以在牺牲柱之上例如具有约0.0埃和约2500.0埃之间的厚度。牺牲平面化层具有第一和第二连接间隔物之间的第一区域中的第一厚度以及第一和第二连接间隔物之外的第二区域中的第二厚度，其中第二厚度一般大于第一厚度。例如，第二厚度可以是约500.0埃和3500.0埃之间。在另一个实施例中，本发明是实现上述双极晶体管的方法。在阅读以下的详细描述和附图之后，对于本技术领域内的普通技术人员，本发明的其它特点和优点将变得显而易见。
附图概述
图1示出了在应用实现本发明实施例的步骤之前的实例性双极晶体管的某些部分的剖视图。
图2示出了说明实现本发明实施例的步骤的流程图。
图3A示出了对应于图2的特定步骤的剖视图，它包括根据本发明实施例处理的部分芯片。
图3B示出了对应于图2的特定步骤的剖视图，它包括根据本发明实施例处理的部分芯片。
图3C示出了对应于图2的特定步骤的剖视图，它包括根据本发明实施例处理的部分芯片。
图3D示出了对应于图2的特定步骤的剖视图，它包括根据本发明实施例处理的部分芯片。
具体实施方式
本发明针对用于制造自对准双极晶体管和有关结构的方法。以下的描述包含与本发明的实施有关的具体信息。本技术领域内的熟练技术人员将理解，本发明可以按与本申请中所具体讨论的方式不同的方式实现。此外，为了不使本发明含糊不清，有些细节不予讨论。本申请中不讨论的细节在本技术领域内普通技术人员的知识范围之内。
本申请中的附图及其所附的详细描述仅针对本发明的实例性实施例。为了保持简化，在本申请中不具体描述采用本发明原理的本发明其它实施例，且不通过附图具体示出之。本申请中讨论的某些材料和工艺的实例在转让给本申请的受让人的2002年11月22日提交的序号09/721344的待批相关美国专利申请“用于制造双极晶体管中的自对准发射极的方法(Method for Fabricating aSelf-Aligned Emitter in a Bipolar Transistor)”中有所讨论。该共同待批申请中的揭示内容完整地结合在此作为本申请的参考。
图1示出了用于描述本发明的实例性结构100。图1已省去了特定细节和特点，它们都是本技术领域内的普通技术人员显而易见的。结构100包括双极晶体管的集电极102和基极120。本发明一般应用于任何双极晶体管，包括异质结双极晶体管(HBT)。例如，本发明应用于NPN或PNP HBTs，包括硅、硅锗、砷化镓或其它材料。特别是，本发明应用于硅-锗-碳HBT，其中碳用作扩散抑制剂。但是，本申请特别涉及硅锗(SiGe)NPN双极晶体管，以帮助描述本发明的实施例。在本实施例中，集电极102是N型单晶硅，它可以按本技术领域内已知的方式使用掺杂扩散工艺形成。在本实施例中，基极120是P型SiGe单晶硅，它可以在低压化学汽相沉积(LPCVD)工艺中外延沉积。可以用硼离子植入基极120以实现前述的P型掺杂。如图1所示，基极120位于集电极102之上并与其形成接合部。在本实施例中，基极接触件122是多晶SiGe，它可以在LPCVD工艺中外延沉积。基极120和基极接触件122在接触多晶材料和基极单晶材料之间的界面124处相互连接。基极120具有上表面126。
如图1所示，由N+型材料构成(即其相对较多地掺杂了N-型材料)的埋层106按本技术领域内已知的方式形成于硅基板107中。同样由N+型材料构成的集电极沉块(sinker)108通过高浓缩掺杂物从集电极沉块108的表面到埋层106的扩散而形成。埋层106和集电极沉块108一起提供从集电极102通过埋层106和集电极沉块108到集电极接触件(集电极接触件未在图1中示出)的低电阻电气路径。深槽112和场氧化物隔离区114、115及116可以由二氧化硅(SiO2)材料构成并按本技术领域内已知的方式形成。深槽112和场氧化物隔离区114、115及116按本技术领域内已知的方式提供与硅基板107上其它器件的电气隔离。因此，图1示出，在基极120上形成由N-型多晶硅构成的发射极之前的一阶段处，结构100包括用于形成双极晶体管的几个零件和部件。
图2示出根据本发明的一个实施例的流程图200，它描述了包括结构100的芯片的处理中的步骤。特定细节和零件已从流程图200中省去，它们是本技术领域内的普通技术人员显而易见的。例如，步骤可以包括一个或多个子步骤或者可以涉及专门的设备或材料，如本技术领域内已知的。
流程图200中指出的步骤270到288足够描述本发明的一个实施例，本发明的其它实施例可以使用与流程图200中所示的那些不同的步骤。应注意，流程图200中示出的处理步骤在芯片上执行，在步骤270之前该芯片包括图1所示的结构100。特别是，芯片包括基板120的上表面126，在该表面上在“发射极窗开口”中形成由N-型多晶硅构成的发射极。
现在参考图3A，图3A的结构300示出图1的结构100的一部分。结构100的基极120和上表面126在结构300中分别示为基极320和上表面326。为了简化，诸如基极接触件122、界面124、集电极102、埋层106、硅基板107、集电极沉块108、深槽112和场氧化物区114、115及116在结构300未示出。因此，结构300示出了包含基极320的上表面326的部分芯片，在根据图2的流程图200中所示的本发明的一个实施例处理芯片之前，在该表面上在发射极窗开口中形成由N-型多晶硅构成的发射极。特别是，结构300示出在流程图200的处理步骤270之前的芯片的一部分。
参考图3A、3B、3C和3D，结构370、372、374、376、378、380、382、384、386、388分别示出了在结构300上执行图2流程图200的步骤270、272、274、276、278、280、282、284、286和288的结果。例如，结构370示出了在处理步骤270之后的结构，结构372示出了步骤272的处理之后的结构370，等等。
以图2中的步骤270和图3A中的结构370继续，流程图200的步骤270包括在基极320的上表面324上基极氧化物层304之上形成牺牲柱302。基极320包括本征基极区309、连接基极区310和非本征基极区312。牺牲柱302可以通过将一层多晶硅形成图案和蚀刻而形成，该层多晶硅可以通过化学汽相沉积(CVD)沉积在基极氧化物层304上，如本技术领域内已知的。虽然在这里描述的本发明的一个实施例中使用多晶硅，但显然，可以使用适于使用光掩模或其它图案形成技术进行精确图案形成的任何材料层。合适的材料形成临时的材料层，即牺牲柱302，它在过程中的后续步骤处发射极形成之前被蚀刻掉。为了提供更好的控制和实现最小的可能发射极宽度，在用光阻材料将牺牲柱302图案形成之前，防反射涂覆(ARC)层306可以沉积于多晶硅的层上。例如，ARC层306可以由氮氧化硅构成。在一个实施例中，可以不使用ARC层306。牺牲柱302的高度例如可以在约500.0到3500.0埃之间。
如以下所示的，根据本发明的一个实施例，牺牲柱宽度308确定作为步骤顺序结果形成的双极晶体管的发射极的宽度。在用于形成牺牲柱302的蚀刻期间，基极氧化物层304避免对基极320的损伤。基极氧化物层304可以通过沉积一层氧化硅形成，例如，它可以在PECVD工艺中在约350.0到450.0℃的温度下沉积。在一个实施例中，基极氧化物层312具有约80.0埃的厚度。在一个实施例中，连接基极区310可以通过离子植入轻微掺杂以降低或控制连接基极区310的电阻。可以通过基极氧化物层304进行离子植入掺杂，并使用牺牲柱302作为掩模。应注意，因此，连接基极区310的掺杂被自对准；这样，连接基极区310的掺杂由牺牲柱302的边缘限定，并不取决于光掩模的对准。流程图200中步骤270的结果由图3A中的结构370示出。
参考图2中的步骤272和图3A中的结构372，在流程图200的步骤272处，在牺牲柱302上沉积电介质的共形层，诸如氧化硅。例如，可以在较低和温度和压力下使用等离子体增强化学汽相沉积(PECVD)工艺沉积氧化硅。所沉积的氧化硅共形层被“深蚀刻(etched back)”以形成一对氧化物间隔物，即连接间隔物314和316。在深蚀刻过程期间，连接间隔物314和316之外的部分基极氧化物层304也会蚀刻掉。例如，连接间隔物314和316可以通过使用氯基蚀刻剂(例如，CF4/CHF3蚀刻)各向异性地蚀刻氧化硅的共形层而形成。在深蚀刻之前，通过共形氧化硅层的沉积厚度的控制，确定连接间隔物314和316的边缘位置同样也确定非本征基极区312的边界。例如，可以通过牺牲柱302的高度控制连接间隔物314和316的高度。
在形成连接间隔物314和316之后，通过离子植入掺杂非本征基极区312以降低非本征基极区312的电阻。离子植入掺杂使用牺牲柱302和连接间隔物314及316作为掩模。因此，非本征基极区312的掺杂被自对准，因为暴露的非本征基极区312的掺杂由连接间隔物314和316的边缘限定，且不取决于光掩模的对准。非本征基极区312的离子植入导致非本征基极区312内的重掺杂P+植入区318。在一个实施例中，用于形成植入区318的掺杂物可以是硼。参考图3A，流程图200的步骤272的结果由结构372示出。
以图2中的步骤274以及图3B中的结构374继续，在流程图200的步骤274处，共形氧化物层322沉积于牺牲柱302上的ARC层306、连接间隔物314和316以及基极320的上表面326之上。例如，共形氧化物层322可以包括氧化硅或其它电介质。参考图3B，流程图200的步骤274的结果由结构374示出。
以图2中的步骤276和图3B中的结构376继续，在流程200的步骤276处，牺牲平面化层324沉积于共形氧化物层322上。在本实施例中，牺牲平面化层324使用旋涂(spin-on)工艺沉积于共形氧化物层322上。牺牲柱平面化层324通过稀疏地涂覆结构376的较高零件(诸如牺牲柱302和连接间隔物314及316同时在靠近牺牲柱302和连接间隔物314及316的较深零件上提供材料的较厚涂覆而呈现“平面化”属性。例如，牺牲柱302上牺牲平面化层324的厚度328可以是约0.0埃到约2500.0埃之间。相反，结构376的较深零件(诸如牺牲柱和连接间隔物之外的区域)上的牺牲平面化层324的厚度可以是约500.0到3500.0埃之间或者更大，这取决于牺牲柱302的高度。在本实施例中，牺牲平面化层324呈现的以上“平面化”属性作为牺牲平面化层324包含的材料和用于沉积牺牲平面化层324的旋涂工艺的结果。例如，牺牲平面化层324包含的材料必须具有足够低的粘性以使得材料能在用于沉积牺牲平面化层324的旋涂工艺期间流动。
牺牲平面化层324可以是有机材料，例如包括碳、氢、氧和某些掺杂物。在一个实施例中，牺牲平面化层324可以包括有机材料，诸如有机BARC。在一个实施例中，牺牲平面化层324可以包括有机材料，它允许牺牲平面化层324用作防反射涂覆层。在一个实施例中，牺牲平面化层324可以是可以通过蒸发工艺沉积的有机材料。在这种实施例中，所沉积的有机材料可以被加热以使得有机材料从结构376的较高零件流走并聚集于结构376的更低区域中。参考图3B，流程图200的步骤276的结果由结构376示出。
以图2中的步骤278和图3B中的结构378继续，在流程图200的步骤278处，掩模330沉积于牺牲平面化层324上且在掩模330中将发射极窗开口332形成图案。在本实施例中，掩模330包括光阻材料。在另一个实施例中，掩模330可以包括其它合适的材料，如本技术领域内的普通技术人员已知的。如上所述，牺牲平面化层324在牺牲柱302上提供较薄的材料层而在邻近连接间隔物314及316的结构378的较深区域上提供较厚的材料层。因此，发射极窗开口宽度338可以大于连接间隔物314和316的外部边缘之间的距离，即宽度340，因为牺牲柱302和连接间隔物314和316在后续的蚀刻工艺期间首先被暴露，同时结构378的较深区域将保持由牺牲平面化层324提供的较厚材料层保护。在一个实施例中，发射极窗开口宽度338可以小于宽度340，即连接间隔物314和316的外部边缘之间的距离。
因此，本发明不需要发射极窗开口332的边缘334和336分别位于连接间隔物314和316上，从而连接间隔物314和316可以在后续蚀刻步骤期间保护连接间隔物314和316之下的结构378的区域。在本实施例中，随着牺牲平面化层324的厚度328降低到约100.0埃的最小厚度，本发明有利地增加了发射极窗开口332的宽度的灵活性。因此，通过提供可以形成得足够大的发射极窗开口，本发明有利地实现了需要最小尺寸和对准精度的发射极窗开口。换句话说，随着发射极窗开口宽度338的增加，放松了发射极窗开口332的临界尺寸控制。
此外，在不用本发明的技术的情况下，如果发射极窗开口332的中心没有与牺牲柱302的中心适当对准，则所形成的不对准会造成不期望的器件属性，这会降低制造产量。例如，在不用本发明的技术的情况下，发射极窗开口332的中心和牺牲柱302的中心的不对准会使得发射极窗开口332的边缘334或边缘336太靠近牺牲柱302上的区域，这会形成不期望的器件属性并造成制造产量降低。但是，根据本发明，发射极窗开口332的宽度可以充分增加以适应发射极窗开口332的中心和牺牲柱302的中心之间的对准误差。因此，本发明实现了具有改良的可制造性的双极晶体管，这有利地增加了制造产量。
通过最小化牺牲柱302上的牺牲平面化层324的厚度328和提供足够大的发射极窗开口宽度，本发明实现了牺牲柱302上实际自对准的发射极窗开口。在一个实施例中，牺牲柱302上牺牲平面化层324的厚度328可以降低到合适的厚度，从而不需要掩模330。在这种实施例中，例如，厚度328可以是约10.0埃或更小。因此，由于牺牲柱302上的薄牺牲平面化层324在后续蚀刻步骤中首先被蚀刻，所形成的发射极窗开口在牺牲柱302上被自对准。换句话说，不需要掩模来对准牺牲柱302上的发射极窗开口。参考图3B，流程图200的步骤278的结果由结构378示出。
以图2中的步骤280和图3C中的结构380继续，在流程图200的步骤280处，在发射极窗开口332中除去牺牲平面化层324以暴露共形氧化物层322并扩展发射极窗开口332。例如，可以使用为共形氧化物层322选择的等离子体蚀刻和/或硫磺湿蚀刻工艺除去牺牲平面化层324。参考图3C，流程图200的步骤280的结果由结构380示出。
以图2中的步骤282和图3C中的结构382继续，在流程图200的步骤282处，在发射极窗开口332中除去共形氧化物层322和ARC层306以暴露牺牲柱302并进一步扩展发射极窗开口332。例如，可以使用在牺牲柱302上停止的反应离子蚀刻除去共形氧化物层322和ARC层306。参考图3C，流程图200的步骤282的结果由结构382示出。
以图2中的步骤284和图3C中的结构384继续，在流程图200的步骤284处，在发射极窗开口332中除去牺牲柱302以暴露基极氧化物层304。例如，可以使用在基极氧化物层304上停止的氯基蚀刻除去牺牲柱302。参考图3C，流程图200的步骤284的结果由结构384示出。
以图2中的步骤286和图3D中的结构386继续，在流程图200的步骤286处，除去掩模330和牺牲平面化层324的剩余部分。在两个步骤过程中除去掩模330和牺牲平面化层324。在步骤一中，例如，可以使用本技术领域内已知的下游微波等离子体工艺中的等离子体蚀刻除去掩模330。在步骤一中使用的等离子体蚀刻还除去牺牲平面化层334。在步骤二中，例如可以使用本技术领域内已知的硫磺酸湿带工艺除去任何剩余的牺牲平面化层334材料。参考图3D，流程图200的步骤286的结果由结构386示出。
参考图2中的步骤288和图3D中的结构388，在流程图200的步骤288处，位于连接间隔物314和连接间隔物316之间的那部分基极氧化物层304被除去以完成发射极窗开口332的形成，且随后在发射极窗开口332中形成发射极342。例如可以用诸如氟化氢(HF)浸渍的湿带除去基极氧化物层304。HF浸渍也将平滑连接间隔物314和316的顶部，它们已通过用于除去共形氧化物层322、ARC层306和牺牲柱302的先前的蚀刻过程而变粗糙。接着，通过在发射极窗开口332中在基极320的上表面326上沉积多晶材料而形成发射极342。在一个实施例中，发射极342可以包括N-型多晶硅。发射极342的发射极宽度344基本等于图3A中的牺牲柱宽度308。同样，发射极342通过连接间隔物314基316与非本征基极区312自对准。可以进行将发射极342形成图案的后续步骤和形成接触以及其它步骤，如本技术领域内已知的。
通过以上的详细揭示内容可以理解，本发明提供了用于自对准双极晶体管的制造方法，通过提供需要最小的临界尺寸控制并具有对不对准误差的更大容差的发射极窗开口，该方法实现了改良的可制造性。虽然将本发明描述为应用于双极晶体管的制造中，但本技术领域内的普通技术人员显见的是，在类似的情况中如何应用本发明，其中改良的不对准容差和临界尺寸控制的降低是期望的。
通过以上本发明的描述，明显的是，可以使用各种技术实现本发明的概念而不背离其范围和精神。此外，虽然已具体参考特定实施例描述了本发明，本技术领域内的普通技术人员将理解，可以在形式和细节上进行变化而不背离本发明的精神和范围。所描述的实施例在所有的方面都被认为是说明性的而非限制性的。因此，应理解，本发明不限于这里所描述的特殊实施例，但是能够重设、修改和替换而不背离本发明的范围。
因此，已描述了用于制造自对准双极晶体管和相关结构的方法。
Claims (31)
1.一种双极晶体管，其特征在于，包括：
基极，它具有上表面；
牺牲柱，它位于所述基极的所述上表面上；
共形层，它位于所述牺牲柱之上；
牺牲平面化层，它位于所述共形层、所述牺牲柱和所述基极之上。
2.如权利要求1所述的双极晶体管，其特征在于，所述牺牲柱位于所述基极的所述上表面上的第一和第二连接间隔物之间。
3.如权利要求1所述的双极晶体管，其特征在于，所述牺牲平面化层包括有机材料。
4.如权利要求1所述的双极晶体管，其特征在于，所述牺牲平面化层在所述牺牲柱之上具有约0.0埃和约2500.0埃之间的厚度。
5.如权利要求3所述的双极晶体管，其特征在于，所述有机材料是有机BARC。
6.如权利要求2所述的双极晶体管，其特征在于，进一步包括所述第一和第二连接间隔物之间的第一区域，以及所述第一和第二连接间隔物之外的第二区域，所述牺牲平面化层具有所述第一区域中的第一厚度和所述第二区域中的第二厚度，其中所述第二厚度大于所述第一厚度。
7.如权利要求6所述的双极晶体管，其特征在于，所述第二厚度是约500.0埃和约3500.0埃之间。
8.如权利要求1所述的双极晶体管，其特征在于，所述双极晶体管是硅锗异质结双极晶体管。
9.如权利要求1所述的双极晶体管，其特征在于，所述双极晶体管是硅—锗—碳异质结双极晶体管。
10.如权利要求1所述的双极晶体管，其特征在于，所述共形层包括氧化硅。
11.一种用于制造双极晶体管的方法，其特征在于，所述方法包括以下步骤：
制造基极的上表面上的牺牲柱；
在所述牺牲柱之上形成共形层；
在所述共形层、所述牺牲柱和所述基极之上沉积牺牲平面化层。
12.如权利要求11所述的方法，其特征在于，进一步包括在形成所述共形层的所述步骤之前分别在所述牺牲柱的第一和第二侧上制造第一和第二连接间隔物的步骤。
13.如权利要求11所述的方法，其特征在于，进一步包括以下步骤：
在所述牺牲平面化层之上沉积掩模；
在所述掩模中将发射极窗开口形成图案。
14.如权利要求11所述的方法，其特征在于，所述牺牲平面化层包括有机材料。
15.如权利要求14所述的方法，其特征在于，进一步包括通过选自等离子体蚀刻或硫磺湿蚀刻的工艺除去所述牺牲平面化层的步骤。
16.如权利要求14所述的方法，其特征在于，所述有机材料是有机BARC。
17.如权利要求11所述的方法，其特征在于，使用旋涂工艺沉积所述牺牲平面化层。
18.如权利要求13所述的方法，其特征在于，所述发射极窗开口的宽度大于所述牺牲柱的宽度。
19.如权利要求13所述的方法，其特征在于，所述发射极窗开口的宽度小于所述牺牲柱的宽度。
20.如权利要求13所述的方法，其特征在于，所述发射极窗开口的宽度约等于所述牺牲柱的宽度。
21.如权利要求11所述的方法，其特征在于，进一步包括在所述牺牲平面化层中蚀刻发射极窗开口的步骤。
22.如权利要求11所述的方法，其特征在于，所述双极晶体管是硅锗异质结双极晶体管。
23.如权利要求11所述的方法，其特征在于，所述双极晶体管是硅—锗—碳异质结双极晶体管。
24.一种双极晶体管，其特征在于，包括：
基极，它具有上表面；
牺牲柱，它位于所述基极的所述上表面上；
共形层，它位于所述牺牲柱之上；
牺牲平面化层，它位于所述共形层、所述牺牲柱和所述基极之上；
掩模，它位于所述牺牲平面化层之上，所述掩模具有发射极窗开口。
25.如权利要求24所述的双极晶体管，其特征在于，所述牺牲柱位于所述所述基极的所述上表面上的第一和第二连接间隔物之间。
26.如权利要求24所述的双极晶体管，其特征在于，所述牺牲平面化层包括有机材料。
27.如权利要求26所述的双极晶体管，其特征在于，所述有机材料是有机BARC。
28.如权利要求25所述的双极晶体管，其特征在于，进一步包括所述第一和第二连接间隔物之间的第一区域，以及所述第一和第二连接间隔物之外的第二区域，所述牺牲平面化层具有所述第一区域中的第一厚度和第二区域中的第二厚度，其中所述第二厚度大于所述第一厚度。
29.如权利要求24所述的双极晶体管，其特征在于，所述发射极窗开口的厚度大于所述牺牲柱的宽度。
30.如权利要求24所述的双极晶体管，其特征在于，所述发射极窗开口的宽度小于所述牺牲柱的宽度。
31.如权利要求24所述的双极晶体管，其特征在于，所述发射极窗开口的宽度约等于所述牺牲柱的宽度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/218,527 US6784467B1 (en) | 2002-08-13 | 2002-08-13 | Method for fabricating a self-aligned bipolar transistor and related structure |
| US10/218,527 | 2002-08-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1714435A true CN1714435A (zh) | 2005-12-28 |
| CN100487875C CN100487875C (zh) | 2009-05-13 |
Family
ID=31714557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038194406A Expired - Fee Related CN100487875C (zh) | 2002-08-13 | 2003-07-03 | 用于制造自对准双极晶体管及有关结构的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6784467B1 (zh) |
| EP (1) | EP1535322A4 (zh) |
| JP (1) | JP4378283B2 (zh) |
| CN (1) | CN100487875C (zh) |
| HK (1) | HK1083041A1 (zh) |
| TW (1) | TWI229388B (zh) |
| WO (1) | WO2004015755A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100580898C (zh) * | 2007-11-28 | 2010-01-13 | 中国科学院微电子研究所 | 一种引出亚微米hbt发射极/hemt栅的方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7064415B1 (en) * | 2002-08-13 | 2006-06-20 | Newport Fab Llc | Self-aligned bipolar transistor having increased manufacturability |
| US6867440B1 (en) * | 2002-08-13 | 2005-03-15 | Newport Fab, Llc | Self-aligned bipolar transistor without spacers and method for fabricating same |
| FR2858877B1 (fr) * | 2003-08-11 | 2005-10-21 | St Microelectronics Sa | Transistor bipolaire a heterojonction |
| US7375410B2 (en) | 2004-02-25 | 2008-05-20 | International Business Machines Corporation | Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof |
| DE102004021241A1 (de) | 2004-04-30 | 2005-11-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung |
| US7288829B2 (en) * | 2004-11-10 | 2007-10-30 | International Business Machines Corporation | Bipolar transistor with self-aligned retrograde extrinsic base implant profile and self-aligned silicide |
| US7709338B2 (en) * | 2006-12-21 | 2010-05-04 | International Business Machines Corporation | BiCMOS devices with a self-aligned emitter and methods of fabricating such BiCMOS devices |
| JP5545827B2 (ja) * | 2010-03-25 | 2014-07-09 | 旭化成エレクトロニクス株式会社 | シリコンゲルマニウムトランジスタの製造方法 |
| US8492237B2 (en) | 2011-03-08 | 2013-07-23 | International Business Machines Corporation | Methods of fabricating a bipolar junction transistor with a self-aligned emitter and base |
| US9252217B2 (en) * | 2014-05-29 | 2016-02-02 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement and formation thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2569058B2 (ja) | 1987-07-10 | 1997-01-08 | 株式会社日立製作所 | 半導体装置 |
| EP0436753B1 (de) | 1990-01-08 | 1994-05-25 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines selbstjustierten Emitter-Basis-Komplexes |
| NL9100062A (nl) | 1991-01-14 | 1992-08-03 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| US5451532A (en) * | 1994-03-15 | 1995-09-19 | National Semiconductor Corp. | Process for making self-aligned polysilicon base contact in a bipolar junction transistor |
| US6020246A (en) * | 1998-03-13 | 2000-02-01 | National Semiconductor Corporation | Forming a self-aligned epitaxial base bipolar transistor |
| FR2778022B1 (fr) * | 1998-04-22 | 2001-07-13 | France Telecom | Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication |
| FR2804247B1 (fr) | 2000-01-21 | 2002-04-12 | St Microelectronics Sa | Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes |
| US6620732B1 (en) | 2000-11-17 | 2003-09-16 | Newport Fab, Llc | Method for controlling critical dimension in a polycrystalline silicon emitter and related structure |
| US6534372B1 (en) | 2000-11-22 | 2003-03-18 | Newport Fab, Llc | Method for fabricating a self-aligned emitter in a bipolar transistor |
-
2002
- 2002-08-13 US US10/218,527 patent/US6784467B1/en not_active Expired - Lifetime
-
2003
- 2003-07-03 WO PCT/US2003/021193 patent/WO2004015755A1/en active Application Filing
- 2003-07-03 JP JP2004527591A patent/JP4378283B2/ja not_active Expired - Fee Related
- 2003-07-03 EP EP03784755A patent/EP1535322A4/en not_active Withdrawn
- 2003-07-03 CN CNB038194406A patent/CN100487875C/zh not_active Expired - Fee Related
- 2003-07-31 TW TW092121031A patent/TWI229388B/zh not_active IP Right Cessation
-
2004
- 2004-06-17 US US10/870,900 patent/US7041564B1/en not_active Expired - Lifetime
-
2006
- 2006-03-09 HK HK06103048.0A patent/HK1083041A1/xx not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100580898C (zh) * | 2007-11-28 | 2010-01-13 | 中国科学院微电子研究所 | 一种引出亚微米hbt发射极/hemt栅的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI229388B (en) | 2005-03-11 |
| US6784467B1 (en) | 2004-08-31 |
| WO2004015755B1 (en) | 2005-11-10 |
| WO2004015755A1 (en) | 2004-02-19 |
| JP2006505922A (ja) | 2006-02-16 |
| EP1535322A1 (en) | 2005-06-01 |
| CN100487875C (zh) | 2009-05-13 |
| TW200405477A (en) | 2004-04-01 |
| JP4378283B2 (ja) | 2009-12-02 |
| HK1083041A1 (en) | 2006-06-23 |
| US7041564B1 (en) | 2006-05-09 |
| EP1535322A4 (en) | 2008-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5024971A (en) | Method for patterning submicron openings using an image reversal layer of material | |
| CN100487875C (zh) | 用于制造自对准双极晶体管及有关结构的方法 | |
| WO2002043132A1 (en) | Method for fabricating a self-aligned emitter in a bipolar transistor | |
| US7291536B1 (en) | Fabricating a self-aligned bipolar transistor having increased manufacturability | |
| KR20040012821A (ko) | 비 자기정렬 ＳｉＧｅ 이질접합 바이폴라 트랜지스터 | |
| CN100511605C (zh) | 用于双极晶体管中改善的对准容限的方法和有关结构 | |
| CN100431114C (zh) | 制造具有提高的可制造性的自对准双极晶体管的方法及相关结构 | |
| EP0592765A2 (en) | Methods for producing heterojunction bipolar transistors | |
| CN100521208C (zh) | 制造具有平坦化层的自对准双极晶体管的方法及相关结构 | |
| US6894328B2 (en) | Self-aligned bipolar transistor having recessed spacers and method for fabricating same | |
| US6867440B1 (en) | Self-aligned bipolar transistor without spacers and method for fabricating same | |
| CN1122303C (zh) | 半导体器件的制造方法 | |
| CN110649019A (zh) | 一种集成碳化硅晶体管及其制造方法 | |
| KR100628624B1 (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| US7033898B1 (en) | Method for fabricating a self-aligned bipolar transistor having recessed spacers | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| KR940001152B1 (ko) | 측벽의 산화막 스페이서 형성용 BiCMOS 장치의 제조방법 | |
| CN113394269A (zh) | 源漏接触金属的工艺方法、器件及其制备方法 | |
| JP2847773B2 (ja) | 半導体装置の製造方法 | |
| JPH022625A (ja) | 半導体装置の製造方法 | |
| JPH0344938A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| KR19990066459A (ko) | 급한 경사를 갖는 기판 단차 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1083041 Country of ref document: HK |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1083041 Country of ref document: HK |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090513 Termination date: 20150703 |
|
| EXPY | Termination of patent right or utility model |