JP4378283B2 - 自己整合バイポーラトランジスタおよび関連の構造を製造するための方法 - Google Patents
自己整合バイポーラトランジスタおよび関連の構造を製造するための方法 Download PDFInfo
- Publication number
- JP4378283B2 JP4378283B2 JP2004527591A JP2004527591A JP4378283B2 JP 4378283 B2 JP4378283 B2 JP 4378283B2 JP 2004527591 A JP2004527591 A JP 2004527591A JP 2004527591 A JP2004527591 A JP 2004527591A JP 4378283 B2 JP4378283 B2 JP 4378283B2
- Authority
- JP
- Japan
- Prior art keywords
- sacrificial
- planarization layer
- window opening
- bipolar transistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 44
- 125000006850 spacer group Chemical group 0.000 claims description 34
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 239000011368 organic material Substances 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical group [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 claims description 3
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 229910052717 sulfur Inorganic materials 0.000 claims description 2
- 239000011593 sulfur Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 80
- 238000010586 diagram Methods 0.000 description 28
- 239000000463 material Substances 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
本発明は、半導体素子の製造の分野に関し、より特定的に、本発明はバイポーラトランジスタの製造に関する。
この出願は、２０００年１１月２２日に出願され、この出願の譲受人に譲渡された、連続番号０９／７２１，３４４号の「バイポーラトランジスタにおける自己整合エミッタを製造するための方法（“Method for Fabricating a Self-Aligned Emitter in a Bipolar
Transistor”）」と題された係属中の関連の米国特許出願を、これにより引用により完全に援用する。
Transistor”）」と題された係属中の関連の米国特許出願を、これにより引用により完全に援用する。
現代の電子デバイスのサイズおよび価格が減少する一方で、その速度が増加するにつれて、半導体製造業者は、これらの素子のための低コストで、高速の、小さなサイズのトランジスタを提供するという課題を投げかけられている。この課題を達成するために、半導体製造業者は、バイポーラトランジスタのエミッタ幅等の、半導体ウェハ上のトランジスタの性能に大いに影響を及ぼす、ある特徴のサイズを正確に制御しなければならない。さらに、バイポーラトランジスタが性能要件を満たすことを保証するために、バイポーラトランジスタのさまざまな部分が、適切に位置合わせされなければならない。たとえば、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）におけるエミッタおよび外部ベース注入は、ベース抵抗の望ましくない増加を防ぐために適切に位置合わせされなければならない。
ＨＢＴ等のバイポーラトランジスタの１つの従来の製造プロセスにおいて、半導体製造業者は、第１のフォトマスクを用いて、一般的に限界寸法または“ＣＤ”と呼ばれるバイポーラトランジスタのエミッタ幅を制御する。第１のフォトマスクと適切に位置合わせされなければならない第２のフォトマスクを用いて、バイポーラトランジスタの多量にドープされた外部ベース領域の境界を決定する。２つのフォトマスクの位置合わせ不良によって、特にバイポーラトランジスタのリンクベース領域、すなわちベースエミッタ接合および外部ベース領域の間の領域にわたる距離が、予測不可能な態様で変化するようになる。２つのフォトマスクの位置合わせには常に許容誤差があるため、リンクベース領域にわたる距離は、この位置合わせ不良を考慮して増加されなければならない。これは、たとえばベース抵抗の望ましくない増加をもたらす。さらに、上述の２つのフォトマスク製造プロセスにおいて、第１のフォトマスクは、バイポーラトランジスタのエミッタ幅を制御するために正確に制御されなければならない。また、２つのフォトマスクの位置合わせ不良は、製造歩留まりの望ましくない減少をもたらすおそれがあり、これに対応して製造コストが増大するおそれがある。
リンクベースおよび外部ベースを、バイポーラトランジスタ素子のエミッタに位置合わせするという問題を解決しようと他の製造プロセスおよびツールが試されてきた。１つのアプローチでは、内部スペーサを用いた選択エピタキシーの使用が必要とされる。選択エピタキシーには、それが半導体素子の大量生産で現在用いられないという問題がある。選択エピタキシーには、選択エピタキシーの堆積がシリコン領域のみで生じ、酸化物領域には生じないという別の問題がある。大半のプロセス監視は酸化物領域に対して行なわれるため、選択エピタキシーについてはプロセスを監視する能力を大幅に失わせることになる。内部スペーサの使用は、エミッタ幅の変動が他の方法よりも大きいために、エミッタ幅
の制御において一部の正確さが失われるというさらなる問題をもたらす。
の制御において一部の正確さが失われるというさらなる問題をもたらす。
さらに、バイポーラ素子の特徴サイズが減じられると、バイポーラトランジスタのエミッタ幅等の、ある特徴のサイズの正確な制御を達成することが重要になり、より難しくなる。
したがって、当該技術において、別個のフォトマスクの位置合わせに依存せずに、リンクベース領域、真性ベース領域、ベースエミッタ接合を形成し、かつ多量にドープされた外部ベース領域を注入する、バイポーラトランジスタの製造プロセスが必要である。
本発明は、自己整合バイポーラトランジスタおよび関連の構造を製造するための方法に向けられている。本発明は、当該技術における、別個のフォトマスクの位置合わせに依存せずに、リンクベース領域、真性ベース領域、ベースエミッタ接合を形成し、かつバイポーラトランジスタの多量にドープした外部ベース領域を注入するバイポーラトランジスタの製造プロセスのニーズに対応し、これを解決する。
１つの例示の実施例に従うと、バイポーラトランジスタは上面を有するベースを含む。バイポーラトランジスタは、たとえばヘテロ接合バイポーラトランジスタ、シリコン・ゲルマニウムへテロ接合バイポーラトランジスタ、またはシリコン・ゲルマニウム・カーボンヘテロ接合バイポーラトランジスタであるかもしれない。バイポーラトランジスタは、１つの例示の実施例において、第１のおよび第２のリンクスペーサの間に位置する犠牲ポストをさらに含む。バイポーラトランジスタはまた、犠牲ポストにわたって位置するコンフォーマルな層を含む。コンフォーマルな層はたとえばシリコン酸化膜を含み得る。
この例示の実施例に従うと、バイポーラトランジスタは、コンフォーマルな層、犠牲ポストおよびベースにわたって位置する犠牲平坦化層をさらに含む。この犠牲平坦化層は、たとえば有機ＢＡＲＣ（「底部反射防止膜（“bottom anti-reflective coating”）」）等の有機材料を含み得る。犠牲平坦化層は、犠牲ポストにわたって、たとえば約０．０オングストロームから約２５００．０オングストロームの厚さを有し得る。犠牲平坦化層は、第１のおよび第２のリンクスペーサの間の第１の領域における第１の厚さと、第１のおよび第２のリンクスペーサの外側の第２の領域における第２の厚さとを有し、第２の厚さは概ね第１の厚さよりも大きい。第２の厚さは、たとえば約５００．０オングストロームから３５００．０オングストロームであるかもしれない。別の実施例において、本発明は上述のバイポーラトランジスタを達成する方法である。本発明の他の特徴および利点は、以下の詳細な説明および添付の図面を見直すと、当業者にとってより容易に明らかになるであろう。
本発明は、自己整合バイポーラトランジスタおよび関連の構造を製造するための方法に向けられている。以下の説明は、本発明の実現に関する特定の情報を含む。当業者は、本発明がこの出願で特に説明されたものとは異なる態様で実現され得ることを認識するであろう。さらに、本発明を明瞭にするために、本発明の特定の詳細の一部は説明されない。この出願に記載されない特定の詳細は、当業者の知識の範囲内にある。
この出願における図面およびそれに付随する詳細な説明は、本発明の単に例示的な実施例に向けられている。簡潔さを維持するために、本発明の原理を用いる本発明の他の実施例は、この出願において具体的に記載されず、この図面によって具体的に示されない。この出願で説明された材料およびプロセスの一部の例は、２０００年１１月２２日に出願され、この出願の譲受人に譲渡された、連続番号０９／７２１，３４４号の「バイポーラト
ランジスタにおける自己整合エミッタを製造するための方法」と題された係属中の関連の米国特許出願に開示されている。同時継続出願における開示は、これによりこの出願に引用により完全に援用される。
ランジスタにおける自己整合エミッタを製造するための方法」と題された係属中の関連の米国特許出願に開示されている。同時継続出願における開示は、これによりこの出願に引用により完全に援用される。
図１は、本発明を説明するために用いられる例示の構造１００を示している。当業者にとって明らかな、ある詳細および特徴は図１から省略されている。構造１００は、バイポーラトランジスタのためのコレクタ１０２およびベース１２０を含む。本発明は、一般的にヘテロ接合バイポーラトランジスタ（“ＨＢＴ”）を含む、いかなるバイポーラトランジスタにも適用される。たとえば、本発明は、シリコン、シリコン・ゲルマニウム、ヒ化ガリウム、または他の材料を含むＮＰＮまたはＰＮＰ ＨＢＴに適用される。特に、本発明は、炭素が拡散抑制剤として用いられるシリコン・ゲルマニウム・カーボンＨＢＴに適用される。しかしながら、この出願では、本発明の実施例を説明する助けとしてシリコン・ゲルマニウム（“ＳｉＧｅ”）ＮＰＮバイポーラトランジスタを特に参照する。この実施例において、コレクタ１０２は、当該技術で周知の態様でドーパント拡散プロセスを用いて形成することのできるＮタイプの単結晶シリコンである。この実施例において、ベース１２０は、低圧化学気相成長（“ＬＰＣＶＤ”）プロセスにおいてエピタキシャルに堆積され得るＰタイプのＳｉＧｅ単結晶である。ベース１２０は、先述のＰタイプのドーピングを達成するためにホウ素イオンを注入され得る。図１に見られるように、ベース１２０は、コレクタ１０２の上部に位置し、コレクタ１０２と接合をなす。この実施例において、ベースコンタクト１２２は、ＬＰＣＶＤプロセスでエピタキシャルに堆積され得る多結晶ＳｉＧｅである。ベース１２０およびベースコンタクト１２２は、接触多結晶材料およびベース単結晶材料の間のインターフェイス１２４で互いに接続される。ベース１２０は上面１２６を有する。
図１に見られるように、Ｎ＋タイプの材料から成る、すなわち比較的多量にドープされたＮタイプの材料からなる埋込層１０６は、当該技術で周知の態様でシリコン基板１０７において形成される。同様にＮ＋タイプの材料からなるコレクタシンカ１０８は、コレクタシンカ１０８の表面から埋込層１０６への、高濃度のドーパントの拡散によって形成される。埋込層１０６は、コレクタシンカ１０８とともに、コレクタ１０２から埋込層１０６およびコレクタシンカ１０８を通してコレクタコンタクト（コレクタコンタクトは図１には示されていない）にわたって低い抵抗の電気経路を与える。深いトレンチ１１２およびフィールド酸化膜分離領域１１４，１１５および１１６は、二酸化ケイ素（ＳｉＯ2）材料からなり、当該技術で周知の態様で形成される。深いトレンチ１１２およびフィールド酸化膜分離領域１１４，１１５および１１６は、当該技術で周知の態様でシリコン基板１０７上の他の素子からの電気的分離を与える。したがって、図１は、構造１００が、ベース１２０より上でＮタイプの多結晶シリコンからなるエミッタを形成する前の段階で、バイポーラトランジスタを形成するために用いられる複数の特徴および構成要素を含むことを示している。
図２は、構造１００を含むウェハの処理において、本発明の一実施例に従ったステップを記載するフロー図２００を示している。当業者にとって明らかな、ある詳細および特徴は、フロー図２００から省略されている。たとえば、ステップは１つ以上のサブステップからなるか、または当該技術で周知の特殊な機器または材料を含み得る。
フロー図２００に示されたステップ２７０から２８８は、本発明の一実施例を説明するのに十分であり、本発明の他の実施例は、フロー図２００に示されたものとは異なるステップを用い得る。なお、フロー図２００に示された処理ステップはウェハに対して行なわれ、このウェハはステップ２７０の前で、図１に示された構造１００を含む。特に、ウェハは、ベース１２０の上面１２６を含み、その上でＮタイプの多結晶シリコンからなエミッタが「エミッタウインドウ開口」において形成されることになる。
次に図３Ａを参照すると、図３Ａの構造３００は、図１の構造１００の一部を示している。構造１００のベース１２０および上面１２６は、構造３００ではそれぞれベース３２０および上面３２６と示されている。簡潔にするために、ベースコンタクト１２２、インターフェイス１２４、コレクタ１０２、埋込層１０６、シリコン基板１０７、コレクタシンカ１０８、深いトレンチ１１２、フィールド酸化膜領域１１４，１１５および１１６は、構造３００には示されていない。したがって構造３００は、ベース３２０の上面３２６を含むウェハの一部を示しており、その上にＮタイプの多結晶シリコンからなるエミッタが、図２のフロー図２００に示された本発明の一実施例に従ってウェハを処理する前に、エミッタウィンドウ開口において形成されることになる。特に、構造３００はフロー図２００のステップ２７０を処理する前のウェハの一部を示している。
図３Ａ，３Ｂ，３Ｃおよび３Ｄを参照すると、構造３７０，３７２，３７４，３７６，３７８，３８０，３８２，３８４，３８６および３８８は、構造３００に対して図２のフロー図２００のステップ２７０，２７２，２７４，２７６，２７８，２８０，２８２，２８４，２８６および２２８をそれぞれ行なった結果を示している。たとえば、構造３７０は、ステップ２７０を処理した後の構造３００を示しており、構造３７２はステップ２７２等を処理した後の構造３７０を示している。
続いて図２のステップ２７０および図３Ａの構造３７０を参照すると、フロー図２００のステップ２７０は、ベース３２０の上面３２６上のベース酸化物層３０４の上の犠牲ポスト３０２の形成を含む。ベース３２０は、真性ベース領域３０９、リンクベース領域３１０および外部ベース領域３１２を含む。犠牲ポスト３０２は、多結晶シリコン層をパターニングし、エッチングすることによって形成され得、これは当該技術で周知の化学気相成長法（“ＣＶＤ”）によって、ベース酸化物層３０４の上に堆積され得る。本明細書に記載された本発明の一実施例では多結晶シリコンが用いられているが、フォトマスクまたは他のパターニング技術を用いた適切なパターニングに好適な材料のいかなる層を用いてもよいことが明らかである。好適な材料は、材料の一時的な層、すなわち犠牲ポスト３０２を形成し、これはプロセスの後のステップでエミッタを形成する前にエッチングされる。より強度の制御を与え、できるだけ最小のエミッタ幅を達成するために、フォトレジストで犠牲ポスト３０２をパターニングする前に、反射防止膜（“ＡＲＣ”）層３０６を多結晶シリコン層の上に堆積することができる。たとえば、ＡＲＣ層３０６は酸窒化ケイ素からなるかもしれない。一実施例において、ＡＲＣ層３０６は用いられないかもしれない。犠牲ポスト３０２の高さは、たとえば約５００．０から３５００．０オングストロームとすることができる。
以下で見られるように、犠牲ポストの幅３０８は、本発明の一実施例に従った一連のステップの結果として形成されたバイポーラトランジスタのエミッタの幅を決定する。ベース酸化物層３０４は、犠牲ポスト３０２を形成するために用いられるエッチングの際に、ベース３２０への損傷を防ぐ。ベース酸化物層３０４は、たとえば約３５０．０から４５０．０℃の温度でのＰＥＣＶＤプロセスで堆積され得るシリコン酸化膜層を堆積することによって形成され得る。一実施例において、ベース酸化物層３１２の厚さは約８０．０オングストロームである。一実施例において、リンクベース領域３１０はイオン注入によって軽くドーピングされて、リンクベース領域３１０の抵抗を減じるまたは制御し得る。イオン注入ドーピングは、ベース酸化物層３０４を通して行なうことができ、犠牲ポスト３０２をマスクとして用いる。したがって、リンクベース領域３１０のドーピングは自己整合されている、すなわちリンクベース領域３１０のドーピングは犠牲ポスト３０２の縁部によって規定され、フォトマスクの位置合わせには依存しないことに注目されたい。フロー図２００のステップ２７０の結果が図３Ａの構造３７０によって示されている。
図２のステップ２７２および図３Ａの構造３７２を参照すると、フロー図２００のステップ２７２で、シリコン酸化膜等の誘電体のコンフォーマルな層を犠牲ポスト３０２にわたって堆積する。たとえば、プラズマ化学気相成長（“ＰＥＣＶＤ”）プロセスを用いて、シリコン酸化膜を低温および低圧で堆積することができる。堆積したシリコン酸化膜のコンフォーマルな層を「エッチバック」して一対の酸化物スペーサ、すなわちリンクスペーサ３１４および３１６を形成する。「エッチバック」プロセスの際に、リンクスペーサ３１４および３１６の外部のベース酸化物層３０４の一部もエッチングされる。たとえば、リンクスペーサ３１４および３１６は、塩素ベースのエッチング液、たとえばＣＦ4／ＣＨＦ3エッチングを用いて、シリコン酸化膜のコンフォーマルな層を異方性エッチングすることによって形成することができる。外部ベース領域３１２の境界を決定するリンクスペーサ３１４および３１６の縁部位置は、エッチバックする前に、コンフォーマルなシリコン酸化膜層の堆積の厚さを制御することによって決定される。リンクスペーサ３１４および３１６の高さは、たとえば犠牲ポスト３０２の高さによって制御され得る。
リンクスペーサ３１４および３１６を形成した後で、外部ベース領域３１２をイオン注入でドーピングして、外部ベース領域３１２の抵抗を減じる。イオン注入ドーピングは、犠牲ポスト３０２ならびにリンクスペーサ３１４および３１６をマスクとして用いる。したがって、外部ベース領域３１２のドーピングは自己整合される。なぜなら、露出した外部ベース領域３１２のドーピングは、リンクスペーサ３１４および３１６の縁部によって規定され、フォトマスクの位置合わせに依存しないからである。外部ベース領域３１２のイオン注入によって、外部ベース領域３１２内に多量にドープされたＰ＋注入領域３１８が生じる。一実施例において、注入領域３１８を形成するために用いられるドーパントはホウ素とすることができる。図３Ａを参照すると、フロー図２００のステップ２７２の結果が構造３７２によって示されている。
続いて図２のステップ２７４および図３Ｂの構造３７４を参照すると、フロー図２００のステップ２７４で、コンフォーマルな酸化物層３２２を犠牲ポスト３０２上のＡＲＣ層３０６、リンクスペーサ３１４および３１６、ならびにベース３２０の上面３２６にわたって堆積する。コンフォーマルな酸化物層３２２は、たとえばシリコン酸化膜または他の誘電体を含んでもよい。図３Ｂを参照すると、フロー図２００のステップ２７４の結果が構造３７４で示されている。
続いて図２のステップ２７６および図３Ｂの構造３７６を参照すると、フロー図２００のステップ２７６では、犠牲平坦化層３２４をコンフォーマルな酸化物層３２２の上に堆積する。この実施例において、犠牲平坦化層３２４はスピンプロセスを用いてコンフォーマルな酸化物層３２２の上に堆積される。犠牲平坦化層３２４は、犠牲ポスト３０２ならびにリンクスペーサ３１４および３１６に近い、より深い特徴にわたって、より厚いコーティング材料を与える一方で、犠牲ポスト３０２ならびにリンクスペーサ３１４および３１６等の構造３７６の高い特徴を薄くコーティングすることによって、「平坦化」の特性を示す。たとえば、犠牲ポスト３０２の全体を覆う犠牲平坦化層３２４の厚さ３２８は、約０．０オングストロームから約２５００．０オングストロームとすることができる。対照的に、犠牲ポストおよびリンクスペーサの外部の領域等の、構造３７６のより深い特徴の全体を覆う犠牲平坦化層３２４の厚さは、約５００．０から３５００．０オングストロームとすることができ、または犠牲ポスト３０２の高さに依存してさらに高くすることができる。この実施例において、犠牲平坦化層３２４によって示される上記「平坦化」特性は、犠牲平坦化層３２４が含む材料、および犠牲平坦化層３２４を堆積するために用いられるスピンプロセスの結果として生じる。たとえば、犠牲平坦化層３２４が含む材料は、犠牲平坦化層３２４を堆積するために用いられるスピンプロセスの際に、材料が流れるのを可能にするのに十分に低い粘性を有さなければならない。
犠牲平坦化層３２４は、たとえば炭素、水素、酸素および一部のドーパントを含む有機材料とすることができる。一実施例において、犠牲平坦化層３２４は、有機ＢＡＲＣ等の有機材料を含むことができる。一実施例において、犠牲平坦化層３２４は、犠牲平坦化層３２４が反射防止膜層として作用するのを可能にする有機材料を含み得る。一実施例において、犠牲平坦化層３２４は、蒸発のプロセスによって堆積され得る有機材料とすることができる。このような実施例において、堆積した有機材料は、有機材料が構造３７６の高い特徴から離れて流れ、かつ構造３７６のより深い領域に集まるまで加熱され得る。図３Ｂを参照すると、フロー図２００のステップ２７６の結果が構造３７６によって示されている。
続いて図２のステップ２７８および図３Ｂの構造３７８を参照すると、フロー図２００のステップ２７８で、マスク３３０を犠牲平坦化層３２４上に堆積し、エミッタウインドウ開口３３２をマスク３３０でパターニングする。この実施例において、マスク３３０はフォトレジストを含む。別の実施例において、マスク３３０は当業者に周知の別の好適な材料を含んでもよい。上述のように、犠牲平坦化層３２４は、犠牲ポスト３０２を覆う薄い材料層と、リンクスペーサ３１４および３１６に隣接した構造３７８のより深い領域を覆う厚い材料層とを与える。したがって、エミッタウインドウ開口の幅３３８は、リンクスペーサ３１４および３１６の外側縁部の間の距離、すなわち幅３４０よりも広くすることができる。なぜなら、犠牲ポスト３０２ならびにリンクスペーサ３１４および３１６は、後に続くエッチングプロセスの際に最初に露出され、一方で構造３７８のより深い領域は、犠牲平坦化層３２４によって与えられる厚い材料層によって保護されたままであるからである。一実施例において、エミッタウインドウ開口の幅３３８は、幅３４０、すなわちリンクスペーサ３１４および３１６の外側縁部の間の距離よりも狭くすることができる。
したがって、本発明は、エミッタウインドウ開口３３２の縁部３３４および３３６が、リンクスペーサ３１４および３１６それぞれの上に位置することを必要としないため、リンクスペーサ３１４および３１６は、後に続くエッチングステップの際にリンクスペーサ３１４および３１６の下の構造３７８の領域を保護することができる。この実施例において、犠牲平坦化層３２４の厚さ３２８は、最小の厚さの約１００．０オングストロームまで減じられ、本発明はエミッタウインドウ開口３３２の幅において増大された柔軟性を有利に達成する。したがって、十分大きくすることができるエミッタウインドウ開口を与えることによって、本発明は最小の寸法精度および位置合わせ精度を必要とするエミッタウインドウ開口を有利に達成する。すなわち、エミッタウインドウ開口３３２の限界寸法の制御は、エミッタウインドウ開口の幅３３８が増大すると緩和される。
さらに、本発明の技術に欠けているのは、エミッタウインドウ開口３３２の中心が犠牲ポスト３０２の中心と適切に位置合わせされない場合、結果として生じる位置合わせ不良は、製造歩留まりを減じるおそれのある、望ましくない素子の特性を生じる可能性があるということである。たとえば、本発明の技術に欠けているのは、エミッタウインドウ開口３３２の中心および犠牲ポスト３０２の中心の位置合わせ不良によって、エミッタウインドウ開口３３２の縁部３３４または縁部３３６が、犠牲ポスト３０２の上の領域に非常に近接して位置するおそれがあるということであり、これは望ましくない素子特性をもたらし、製造歩留まりを減じるおそれがある。しかしながら、本発明に従うと、エミッタウインドウ開口３３２の幅は、エミッタウインドウ開口３３２の中心および犠牲ポスト３０２の中心の間のアライメント誤差に対応するために十分増大することができる。したがって、本発明は、製造し易さが向上したバイポーラトランジスタを達成し、これは製造歩留まりを有利に増大する。
犠牲ポスト３０２を覆う犠牲平坦化層３２４の厚さ３２８を最小にし、かつ十分に大き
なエミッタウインドウ開口の幅を与えることによって、本発明は犠牲ポスト３０２の上で事実上自己整合するエミッタウインドウ開口を達成する。一実施例において、犠牲ポスト３０２を覆う犠牲平坦化層３２４の厚さ３２８は、マスク３３０が必要でないように適切な厚さに減じることができる。このような実施例において、厚さ３２８はたとえば、約１０．０オングストロームまたはそれ未満であるかもしれない。したがって、犠牲ポスト３０２にわたって位置する薄い犠牲平坦化層３２４は後に続くエッチングステップにおいて最初にエッチングされるため、結果として生じるエミッタウインドウ開口が犠牲ポスト３０２の上で自己整合される。すなわち、犠牲ポスト３０２の上でエミッタウインドウ開口を位置合わせするのにマスクは必要とされない。図３Ｂを参照すると、フロー図２００のステップ２７８の結果が構造３７８によって示されている。
なエミッタウインドウ開口の幅を与えることによって、本発明は犠牲ポスト３０２の上で事実上自己整合するエミッタウインドウ開口を達成する。一実施例において、犠牲ポスト３０２を覆う犠牲平坦化層３２４の厚さ３２８は、マスク３３０が必要でないように適切な厚さに減じることができる。このような実施例において、厚さ３２８はたとえば、約１０．０オングストロームまたはそれ未満であるかもしれない。したがって、犠牲ポスト３０２にわたって位置する薄い犠牲平坦化層３２４は後に続くエッチングステップにおいて最初にエッチングされるため、結果として生じるエミッタウインドウ開口が犠牲ポスト３０２の上で自己整合される。すなわち、犠牲ポスト３０２の上でエミッタウインドウ開口を位置合わせするのにマスクは必要とされない。図３Ｂを参照すると、フロー図２００のステップ２７８の結果が構造３７８によって示されている。
続いて図２のステップ２８０および図３Ｃの構造３８０を参照すると、フロー図２００のステップ２８０で、犠牲平坦化層３２４をエミッタウインドウ開口３３２において除去して、コンフォーマルな酸化物層３３２を露出し、エミッタウインドウ開口３３２を拡張する。犠牲平坦化層３２４を、たとえばコンフォーマルな酸化物層３３２に対して選択的な、プラズマエッチングおよび／または硫黄ウエットエッチングプロセスを用いて除去してもよい。図３Ｃを参照すると、フロー図２００のステップ２８０の結果が構造３８０によって示されている。
続いて図２のステップ２８２および図３Ｃの構造３８２を参照すると、フロー図２００のステップ２８２では、コンフォーマルな酸化物層３３２およびＡＲＣ層３３６をエミッタウインドウ開口３３２において除去して、犠牲ポスト３０２を露出し、エミッタウインドウ開口３３２をさらに拡張する。たとえば、コンフォーマルな酸化物層３２２およびＡＲＣ層３０６を、犠牲ポスト３０２上で止まる反応性イオンエッチングを用いて除去してもよい。図３Ｃを参照すると、フロー図２００のステップ２８２の結果が構造３８２によって示されている。
続いて図２のステップ２８４および図３Ｃの構造３８４を参照すると、フロー図２００のステップ２８４で、犠牲ポスト３０２をエミッタウインドウ開口３３２において除去して、ベース酸化物層３０４を露出する。犠牲ポスト３０２は、たとえばベース酸化物層３０４上で止まる塩素ベースのエッチングを用いて除去してもよい。図３Ｃを参照すると、フロー図２００のステップ２８４の結果が構造３８４によって示されている。
続いて図２のステップ２８６および図３Ｄの構造３８６を参照すると、フロー図２００のステップ２８６で、マスク３３０および犠牲平坦化層３２４の残余の部分を除去する。マスク３３０および犠牲平坦化層３２４は２つのステップのプロセスで除去する。ステップ１で、マスク３３０はたとえば当該技術で周知の下降流マイクロ波ブプラズマプロセスにおけるプラズマエッチングを用いて除去してもよい。ステップ１で用いられたプラズマエッチングは犠牲平坦化層３２４も除去する。ステップ２で、いかなる残余の犠牲平坦化層３２４の材料も、たとえば当該技術で周知の硫酸ウエットストリッププロセスを用いて除去することができる。図３Ｄを参照すると、フロー図２００のステップ２８６の結果が構造３８６によって示されている。
図２のステップ２８８および図３Ｄの構造３８８を参照すると、フロー図２００のステップ２２８で、リンクスペーサ３１４およびリンクスペーサ３１６の間に位置するベース酸化物層３０４の一部を除去して、エミッタウインドウ開口３３２の形成を完了し、エミッタ３４２が次にエミッタウインドウ開口３３２において形成される。ベース酸化物層３０４は、たとえばフッ化水素（“ＨＦ”）浸漬等のウエットストリップで除去してもよい。ＨＦ浸漬は、コンフォーマルな酸化物層３２２、ＡＲＣ層３０６および犠牲ポスト３０２を除去するために用いられる以前のエッチングプロセスによって粗くされたリンクスペ
ーサ３１４および３１６の上部を平坦化する。次に、エミッタ３４２は、エミッタウインドウ開口３３２におけるベース３２０の上面３２６に多結晶材料を堆積することによって形成される。一実施例において、エミッタ３４２はＮタイプの多結晶シリコンを含む。エミッタ３４２のエミッタ幅３４４は、図３Ａの犠牲ポストの幅３０８に実質的に等しい。さらに、エミッタ３４２は、リンクスペーサ３１４および３１６によって、外部ベース領域３１２に自己整合される。エミッタ３４２をパターニングし、コンタクトを形成する後に続くステップおよび他のステップは、当該技術で周知のように行なうことができる。
ーサ３１４および３１６の上部を平坦化する。次に、エミッタ３４２は、エミッタウインドウ開口３３２におけるベース３２０の上面３２６に多結晶材料を堆積することによって形成される。一実施例において、エミッタ３４２はＮタイプの多結晶シリコンを含む。エミッタ３４２のエミッタ幅３４４は、図３Ａの犠牲ポストの幅３０８に実質的に等しい。さらに、エミッタ３４２は、リンクスペーサ３１４および３１６によって、外部ベース領域３１２に自己整合される。エミッタ３４２をパターニングし、コンタクトを形成する後に続くステップおよび他のステップは、当該技術で周知のように行なうことができる。
上記の詳細な開示によって、本発明は最小の限界寸法制御を必要とし、かつ位置合わせ不良の誤差の許容誤差を増大したエミッタウインドウ開口を与えることによって、製造し易さが向上した自己整合バイポーラトランジスタの製造方法を提供することが認識される。本発明はバイポーラトランジスタの製造に適用されるものとして記載されているが、向上した位置合わせの許容誤差および限界寸法制御の減少が望まれる同様の状況で、本発明をどのように適用するかは当業者にとって容易に明らかであろう。
上記の発明の説明から、本発明の範囲および精神から逸脱することなく、本発明の概念を実現するためのさまざまな技術を用いることができることが明らかである。さらに、本発明はある実施例を特に参照して記載されてきたが、当業者は、本発明の精神および範囲から逸脱することなく、形式および詳細において変更が行なわれることを認識するであろう。記載された実施例は、すべての点において例示的なものであり、制限するものではないものと考えられるべきである。したがって、本発明は本明細書に記載された特定の実施例に限定されず、多くの再構成、修正および代用を本発明の範囲から逸脱することなく行なうことができることを理解すべきである。
したがって、自己整合バイポーラトランジスタおよび関連の構造を製造するための方法が記載されている。
Claims (10)
- バイポーラトランジスタを製造するための方法であって、前記方法は、
ベースの上面に犠牲ポストを製造するステップと、
前記犠牲ポストの第１のおよび第２の側に、第１のおよび第２のリンクスペーサをそれぞれ製造するステップと、
前記犠牲ポスト、前記第１および第２のリンクスペーサ、および前記ベースにわたって、誘電体を含むコンフォーマルな層を形成するステップと、
犠牲平坦化層が前記第１および第２のリンクスペーサの間の第１の領域において第１の厚さを有し、かつ前記第１および第２のリンクスペーサの外側の第２の領域において第２の厚さを有するように、前記コンフォーマルな層にわたって前記犠牲平坦化層を堆積するステップと、
前記犠牲平坦化層の上にマスクを堆積するステップと、
前記マスクにエミッタウインドウ開口をパターニングするステップとを含み、
前記エミッタウインドウ開口内の前記犠牲平坦化層を除去するステップと、
前記犠牲ポストを除去し、それによってエミッタを形成するための領域を形成するステップと、
前記第２の厚さを前記第１の厚さよりも大きくすることにより、位置合わせ不良の誤差の許容誤差を増大させて前記エミッタウインドウ開口が前記犠牲ポストの上で自己整合するように前記エミッタウインドウ開口の幅を増大させる、方法。 - 前記犠牲平坦化層は有機材料を含む、請求項１に記載の方法。
- プラズマエッチングおよび硫黄ウエットエッチングからなるグループから選択されたプロセスによって、前記犠牲平坦化層を除去する、請求項２に記載の方法。
- 前記有機材料は有機ＢＡＲＣである、請求項２に記載の方法。
- 前記犠牲平坦化層は、スピンプロセスを用いて堆積される、請求項１に記載の方法。
- 前記エミッタウインドウ開口の幅は、前記犠牲ポストの幅よりも広い、請求項１に記載の方法。
- 前記エミッタウインドウ開口の幅は、前記第１および第２のリンクスペーサのそれぞれの外側縁部の間の距離よりも狭い、請求項１に記載の方法。
- 前記犠牲平坦化層を前記エミッタウインドウ開口において除去する工程は、前記コンフォーマルな層を露出し、かつ前記エミッタウインドウ開口を拡張する、請求項１に記載の方法。
- 前記バイポーラトランジスタは、シリコン・ゲルマニウム・ヘテロ接合バイポーラトランジスタである、請求項１に記載の方法。
- 前記バイポーラトランジスタは、シリコン・ゲルマニウム・カーボンヘテロ接合バイポーラトランジスタである、請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/218,527 US6784467B1 (en) | 2002-08-13 | 2002-08-13 | Method for fabricating a self-aligned bipolar transistor and related structure |
| PCT/US2003/021193 WO2004015755A1 (en) | 2002-08-13 | 2003-07-03 | Method for fabricating a self-aligned bipolar transistor and related structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006505922A JP2006505922A (ja) | 2006-02-16 |
| JP4378283B2 true JP4378283B2 (ja) | 2009-12-02 |
Family
ID=31714557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004527591A Expired - Fee Related JP4378283B2 (ja) | 2002-08-13 | 2003-07-03 | 自己整合バイポーラトランジスタおよび関連の構造を製造するための方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6784467B1 (ja) |
| EP (1) | EP1535322A4 (ja) |
| JP (1) | JP4378283B2 (ja) |
| CN (1) | CN100487875C (ja) |
| HK (1) | HK1083041A1 (ja) |
| TW (1) | TWI229388B (ja) |
| WO (1) | WO2004015755A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7064415B1 (en) * | 2002-08-13 | 2006-06-20 | Newport Fab Llc | Self-aligned bipolar transistor having increased manufacturability |
| US6867440B1 (en) * | 2002-08-13 | 2005-03-15 | Newport Fab, Llc | Self-aligned bipolar transistor without spacers and method for fabricating same |
| FR2858877B1 (fr) * | 2003-08-11 | 2005-10-21 | St Microelectronics Sa | Transistor bipolaire a heterojonction |
| US7375410B2 (en) | 2004-02-25 | 2008-05-20 | International Business Machines Corporation | Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof |
| DE102004021241A1 (de) | 2004-04-30 | 2005-11-17 | Infineon Technologies Ag | Verfahren zur Herstellung eines planaren Spacers, eines zugehörigen Bipolartransistors und einer zugehörigen BiCMOS-Schaltungsanordnung |
| US7288829B2 (en) * | 2004-11-10 | 2007-10-30 | International Business Machines Corporation | Bipolar transistor with self-aligned retrograde extrinsic base implant profile and self-aligned silicide |
| US7709338B2 (en) * | 2006-12-21 | 2010-05-04 | International Business Machines Corporation | BiCMOS devices with a self-aligned emitter and methods of fabricating such BiCMOS devices |
| CN100580898C (zh) * | 2007-11-28 | 2010-01-13 | 中国科学院微电子研究所 | 一种引出亚微米hbt发射极/hemt栅的方法 |
| JP5545827B2 (ja) * | 2010-03-25 | 2014-07-09 | 旭化成エレクトロニクス株式会社 | シリコンゲルマニウムトランジスタの製造方法 |
| US8492237B2 (en) | 2011-03-08 | 2013-07-23 | International Business Machines Corporation | Methods of fabricating a bipolar junction transistor with a self-aligned emitter and base |
| US9252217B2 (en) * | 2014-05-29 | 2016-02-02 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor arrangement and formation thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2569058B2 (ja) | 1987-07-10 | 1997-01-08 | 株式会社日立製作所 | 半導体装置 |
| DE59005820D1 (de) | 1990-01-08 | 1994-06-30 | Siemens Ag | Verfahren zur Herstellung eines selbstjustierten Emitter-Basis-Komplexes. |
| NL9100062A (nl) | 1991-01-14 | 1992-08-03 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| US5451532A (en) * | 1994-03-15 | 1995-09-19 | National Semiconductor Corp. | Process for making self-aligned polysilicon base contact in a bipolar junction transistor |
| US6020246A (en) * | 1998-03-13 | 2000-02-01 | National Semiconductor Corporation | Forming a self-aligned epitaxial base bipolar transistor |
| FR2778022B1 (fr) * | 1998-04-22 | 2001-07-13 | France Telecom | Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication |
| FR2804247B1 (fr) | 2000-01-21 | 2002-04-12 | St Microelectronics Sa | Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes |
| US6620732B1 (en) * | 2000-11-17 | 2003-09-16 | Newport Fab, Llc | Method for controlling critical dimension in a polycrystalline silicon emitter and related structure |
| US6534372B1 (en) * | 2000-11-22 | 2003-03-18 | Newport Fab, Llc | Method for fabricating a self-aligned emitter in a bipolar transistor |
-
2002
- 2002-08-13 US US10/218,527 patent/US6784467B1/en not_active Expired - Lifetime
-
2003
- 2003-07-03 CN CNB038194406A patent/CN100487875C/zh not_active Expired - Fee Related
- 2003-07-03 WO PCT/US2003/021193 patent/WO2004015755A1/en active Application Filing
- 2003-07-03 EP EP03784755A patent/EP1535322A4/en not_active Withdrawn
- 2003-07-03 JP JP2004527591A patent/JP4378283B2/ja not_active Expired - Fee Related
- 2003-07-31 TW TW092121031A patent/TWI229388B/zh not_active IP Right Cessation
-
2004
- 2004-06-17 US US10/870,900 patent/US7041564B1/en not_active Expired - Lifetime
-
2006
- 2006-03-09 HK HK06103048.0A patent/HK1083041A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004015755A1 (en) | 2004-02-19 |
| US6784467B1 (en) | 2004-08-31 |
| EP1535322A4 (en) | 2008-07-23 |
| CN100487875C (zh) | 2009-05-13 |
| US7041564B1 (en) | 2006-05-09 |
| TW200405477A (en) | 2004-04-01 |
| JP2006505922A (ja) | 2006-02-16 |
| CN1714435A (zh) | 2005-12-28 |
| HK1083041A1 (en) | 2006-06-23 |
| EP1535322A1 (en) | 2005-06-01 |
| WO2004015755B1 (en) | 2005-11-10 |
| TWI229388B (en) | 2005-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW518756B (en) | Method for fabricating a self-aligned emitter in a bipolar transistor | |
| JP4378283B2 (ja) | 自己整合バイポーラトランジスタおよび関連の構造を製造するための方法 | |
| US7291536B1 (en) | Fabricating a self-aligned bipolar transistor having increased manufacturability | |
| WO2003001584A1 (en) | A non-self-aligned sige heterojunction bipolar transistor | |
| US6586307B1 (en) | Method for controlling an emitter window opening in an HBT and related structure | |
| US6812107B1 (en) | Method for improved alignment tolerance in a bipolar transistor | |
| US6979626B2 (en) | Method for fabricating a self-aligned bipolar transistor having increased manufacturability and related structure | |
| US6894328B2 (en) | Self-aligned bipolar transistor having recessed spacers and method for fabricating same | |
| US6809353B2 (en) | Method for fabricating a self-aligned bipolar transistor with planarizing layer and related structure | |
| US6803289B1 (en) | Bipolar transistor and method for making the same | |
| JP2006505923A5 (ja) | ||
| US6867440B1 (en) | Self-aligned bipolar transistor without spacers and method for fabricating same | |
| US6818520B1 (en) | Method for controlling critical dimension in an HBT emitter | |
| KR100628624B1 (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| US7033898B1 (en) | Method for fabricating a self-aligned bipolar transistor having recessed spacers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |