CN1713060A

CN1713060A - 液晶显示器件的薄膜晶体管及其制造方法

Info

Publication number: CN1713060A
Application number: CNA2005100796430A
Authority: CN
Inventors: 金炳勳
Original assignee: LG Philips LCD Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2004-06-25
Filing date: 2005-06-23
Publication date: 2005-12-28
Anticipated expiration: 2025-06-23
Also published as: US8373169B2; DE102005029266A1; DE102005029266B4; CN100373251C; US20050285196A1; KR20050122583A; KR101034744B1

Abstract

液晶显示器件的薄膜晶体管及其制造方法。一种设置在有源矩阵型液晶显示器的各个像素中的用作开关装置的薄膜晶体管，所述薄膜晶体管包括：与栅极、第一半导体层交叠并且与第二杂质半导体层的两个部分中的一个相接触的源极；以及与栅极、第一半导体层交叠并且与第二半导体层的两个部分中的另一个相接触的漏极，其中，源极和漏极限定了第一半导体层中的沟道区，所述沟道区具有第一半导体层的第一部分与第二部分之间的长度，并且具有与第二半导体层的两个部分中的至少一个的宽度相同的宽度，以使得所述沟道区的宽度对长度的比率在8到10的范围内。

Description

液晶显示器件的薄膜晶体管及其制造方法

技术领域

本发明涉及一种液晶显示器(LCD)，更具体地，涉及一种LCD器件的薄膜晶体管(TFT)及其制造方法。

背景技术

通常，LCD使用液晶分子的光学各向异性和偏振来工作。由于液晶分子具有细长的薄结构，所以可以形成具有取向的液晶分子的排列。可以通过人工施加电场来控制液晶分子的排列方向。因此，可以通过控制液晶分子的排列方向以对由光学各向异性而偏振的光进行调制从而显示图像信息。可以根据液晶分子的电特性将它们分类为具有正介电各向异性的正液晶分子和具有负介电各向异性的负液晶分子。在具有正介电各向异性的液晶分子中，液晶分子的较长轴配向为与施加电场的方向平行。相反，在具有负介电各向异性的液晶分子中，液晶分子的较长轴配向为与施加电场的方向垂直。

有源矩阵型LCD包括与TFT相连接的排列为矩阵形式的像素电极。该有源矩阵型LCD具有高分辨率和优异的活动图像显示性能，因此得到广泛使用。下面将描述作为液晶显示器件的一部分的液晶显示板的结构。

图1是现有技术的LCD的分解透视图。参照图1，现有技术的LCD具有彩色基板7，所述彩色基板7包括黑底6、具有子滤色器(红色、绿色和蓝色)的滤色器8、上基板5、以及滤色器上的透明公共电极18。现有技术的LCD还包括具有下基板22的阵列基板11，所述下基板22具有相互交叉并限定了像素区P的选通线13和数据线15。各个像素区P具有像素电极17和诸如TFT的开关装置T。像素电极17由诸如铟锡氧化物(ITO)的具有优异透光性的透明导电金属形成。TFT(T)在阵列基板上排列为矩阵形式，并且被形成为邻近选通线13与数据线15相互交叉处。在上基板5与下基板22之间的空间填有液晶分子14。

在上述的现有技术的LCD中，由通过TFT施加的信号来对设置在像素电极17上的液晶分子14进行配向。根据液晶层的配向度来控制通过液晶层的光，从而可以显示图像。即，TFT执行导通和截止现有LCD的各个像素的功能。为了保持良好的图像质量，需要TFT具有相同的电特性以及相同的快速开关速度。

发明内容

因此，本发明旨在提供一种LCD的TFT及其制造方法，其基本上消除了由于现有技术的限制和缺陷而带来的一个或更多个问题。

本发明的一个目的是提供一种防止低温的不确定斑点(indefinitespot)的用于有源矩阵型LCD的TFT及其制造方法。

本发明的其它特征和优点将在下面的说明中阐述，部分地根据说明而显见，或者可以通过对本发明的实践而习得。通过在所著说明书及其权利要求以及附图中具体指出的结构，将实现并获得本发明的目的和其它优点。

为了实现这些目的和其它优点并且根据本发明的目的，正如这里所具体实施和广义描述的，设置在有源矩阵型液晶显示器的各个像素中的用作开关装置的薄膜晶体管包括：栅极；栅极上的栅绝缘层；栅绝缘层上的第一半导体层；被分为第一半导体层的第一部分和第二部分上的彼此相对的两个部分的第二半导体层；与栅极、第一半导体层交叠并且与第二半导体层的两个部分中的一个相接触的源极；以及与栅极、第一半导体层交叠并且与第二半导体层的两个部分中的另一个相接触的漏极，其中，源极和漏极限定了第一半导体层中的沟道区，该沟道区具有第一半导体层的第一部分与第二部分之间的长度，并且具有与第二半导体层的两部分中的至少一个的宽度相同的宽度，从而所述沟道区的宽度对长度的比率(W/L)在8到10的范围内。

在本发明的另一方面，提供了一种制造TFT的方法，包括以下步骤：在基板上形成栅极；在其上具有栅极的基板的整个表面的上方形成栅绝缘膜[Z4]；在栅绝缘层上形成第一半导体层；在第一半导体层的第一部分和第二部分上形成分为彼此相对的两个部分的第二半导体层；形成与栅极、第一半导体层交叠并且与第二半导体层的两个部分中的一个相接触的源极；以及形成与栅极、第一半导体层交叠并且与第二半导体层的两个部分中的另一个相接触的漏极，其中，源极和漏极限定了第一半导体层中的沟道区，该沟道区具有第一半导体层的第一部分与第二部分之间的长度，并且具有与第二半导体层的两部分中的至少一个的宽度相同的宽度，从而所述沟道区的宽度对长度的比率(W/L)在8到10的范围内。

应当理解，本发明的以上一般性描述和以下详细描述是示例性和说明性的，旨在提供对如权利要求所述的本发明的进一步说明。

附图说明

附图被包括以提供对本发明的进一步理解，并且被并入本申请并构成本申请的一部分，附图示出了本发明的实施例，并且与说明书一起用来说明本发明的原理。

在附图中：

图1是现有技术的LCD的部分分解透视图；

图2是LCD的阵列基板的示意性平面图；

图3是图2所示的像素的TFT的部分放大图；以及

图4是沿着图2的I-I’线截取的TFT的剖面图；以及

图5A和5B是说明低温的不确定斑点的图。

具体实施方式

现在对本发明的优选实施例进行详细描述，在附图中示出了其示例。

图2是LCD的阵列基板的示意性平面图。图3是图2所示的像素的TFT的部分放大图。图4是沿着图2的I-I’线截取的TFT的剖面图。

参照图2和图3，LCD的阵列基板在透明基板10上设置有选通线60和数据线70。选通线60与数据线70相互交叉以限定像素区。TFT 90包括栅极60a、源极70a和漏极70b、以及半导体层80。阵列基板的各个TFT 90被形成在邻近选通线60与数据线70相互交叉处。在各个像素区中形成有通过漏接触孔70d与漏极70b接触的像素电极40。

在选通线60的各个端部形成有与驱动集成电路(IC)端子接触的选通焊盘60b，在数据线70的各个端部形成有数据焊盘70c。像素电极40的一端与TFT 90接触，像素电极40的位于相对侧的另一端至少部分地与相邻的选通线60交叠。在交叠部分形成有存储电容40a。

如图4所示，在基板50上形成有栅极60a，在具有栅极60a的基板50的整个表面的上方形成有栅绝缘膜62。在栅绝缘薄膜62上淀积有硅层并对其进行构图，以形成半导体层80。在半导体层80上以使它们与栅极60a的一部分相交叠并且间隔开预定间距L的方式形成有源极70a和漏极70b。为了更好地接触，在半导体层80与源极70a/漏极70b之间形成有掺杂半导体层82。掺杂半导体层82具有比半导体层80高的掺杂浓度。源极与漏极之间的间隔L是半导体层80中的沟道区的长度。源极70a/漏极70b之一的宽度确定了沟道区的宽度，所述宽度在图3中示为W。

随后，在具有源极70a和漏极70b的基板的整个表面的上方形成有钝化层64。在漏极70b上的钝化层64的预定区域中形成有接触孔。在钝化层64上并且穿过接触孔地形成有像素电极40以与漏极70b电连接。

本发明的特征在于：沟道区的W/L值在8到10的范围内并且各个像素的存储电容(C_ST)值是200fF，以克服用于有源矩阵型LCD的TFT中出现的低温不确定斑点。下面将更详细地描述TFT 90的结构和操作。

TFT 90包括：栅极60a，用于控制TFT 90的导通/截止；栅极60a上的栅绝缘层62；栅绝缘层62上的半导体层80；杂质半导体层82，分为限定了半导体层80的沟道区的彼此相对的两个部分；源极70a；以及漏极70b。源极70a与栅极60a、半导体层80、以及一个掺杂半导体层82交叠。漏极70b与栅极60a、半导体层80、以及一个掺杂半导体层82交叠。

在操作中，当根据时序顺序地施加外部电压并将外部电压传送到选通线时，数据线70上的表示图像信息的信号电压从源极70a传送到漏极70b(晶体管的导通)。随后，信号电压通过漏接触孔70d传送到像素电极40。相反地，当不对选通线60施加外部电压时，源极70a和漏极70b未连接(晶体管的截止)。这样，TFT 90起到开关装置的作用。

在根据时序对第n选通线60施加了外部电压之后，对第(n+1)选通线60施加外部电压，同时切断对施加给第n选通线60的电压的提供。在以这种方式对直到最后的选通线60施加了电压之后，再次对从第一选通线60到最后选通线60的选通线60顺序地施加电压。像素电极40应该保持TFT90导通时传送的图像信息数据，直到施加了新的信号(例如在经过一帧之后)。因此，从数据线70通过TFT的漏极和源极跨液晶分子施加液晶驱动电压，由像素电容保持该液晶驱动电压，该像素电容是液晶电容C_LC和像素电极40与相邻选通线60交叠的存储电容C_ST的和。

重复上面的操作，以使得响应于图像信号重复地对LC板的整个表面的各个像素的像素电容施加电压。结果，当通过TFT点亮像素时，点亮的像素可以透过来自下光源的光。

在对栅极60a施加预定电压并且TFT导通时，电流I_DS根据以下公式[1]从数据线传送到各个像素的像素电极40：

[1]I_DS＝K(V-|V_TH|)²

其中，V是通过数据线70施加到各个像素的电压，V_TH是TFT的阈值电压，K是电流增益值。

[2]K＝1/2×W/L×μ×Cg

这里，W是如图3所示的TFT沟道的宽度，L是TFT沟道的长度。此外，μ是电荷迁移率，C_g是在栅极60a与源极70a之间、以及栅极60a与漏极70b之间的交叠部分产生的寄生电容。

I_DS是用于通过各个像素来显示图像的电流。随着I_DS增加，图像质量提高。因此，可以增加K值以增加I_DS。所以，应该增加TFT沟道的宽度W对长度的比率(W/L)。然而，当W/L增加时，栅极60a与源极70a之间、以及栅极60a与漏极70b之间的交叠部分也增加，从而寄生电容增加，并且显示的孔径比降低。

当TFT的寄生电容C_g增加时，用电压对像素电极40进行充电所需要的时间增加。因此产生充电延迟。此外，由于寄生电容C_g可以在TFT截止时通过电容耦合对液晶电压V_LC引起电压变化ΔV_p，所以图像质量可能劣化。因此，设计TFT时应该考虑TFT的寄生电容C_g。ΔV_p由以下公式[3]给出：

[3] - - - {ΔV}_{p} = \frac{C_{g}}{C_{g} + C_{LC} + C_{ST}} {ΔT}_{g}

其中，C_g是寄生电容，C_LC是液晶电容，C_ST是存储电容。此外，假定导通/截止状态的选通电压分别是Vgh和Vgl，则ΔV_g是Vgh与Vgl之间的差。当产生了ΔV_p时，由于驱动画面期间的闪烁而出现画面抖动的现象，即，产生了闪变。

为了克服上述问题，可以减小寄生电容C_g，并且可以增加存储电容C_ST。这可以通过扩大像素电容40的端部与部分相邻选通线60交叠的部分(参照图2)来实现。在现有技术的设计TFT的过程中，考虑寄生电容C_g和孔径比来设计W/L，并且基于上述内容来增加存储电容C_ST。即，在15英寸XGA板(像素大小为99×297μm)的情况下，根据现有技术的设计，W/L大约为7，C_ST大约为230fF，C_g大约为651pF。

现有技术的TFT结构不能防止低温的不确定斑点。当LCD处于低温条件下时显示电流I_DS的仅仅一部分施加到各个像素电极，此时出现低温的不确定斑点。结果，局部地产生不确定斑点，将参照图5A和图5B对其进行描述。

图5A和5B是说明低温的不确定斑点的图。图5A是对在室温和0℃时施加到各个像素电极的电流I_DS进行比较的图形，而图5B是出现了低温不确定斑点的显示屏幕的照片。为了防止低温的不确定斑点，应该增大施加到各个像素电极的I_DS。为此，在本发明的实施例中，增大K值，以增加通过TFT施加到各个像素电极40的电流I_DS。例如，在15英寸XGA(像素大小为99μm×297μm)的情况下，将W/L设计为处于8到10的范围内，以使得通过TFT施加到各个像素电极40的电流I_DS增加。

当W/L增加时，如上所述，寄生电容C_g也增加。例如，当TFT的W/L从7增加到9时，寄生电容C_g从大约651pF增加到大约774pF。如上所述，当寄生电容C_g增加时，产生电荷延迟问题，并且ΔV_p也增加，这引起图像质量的劣化，例如闪烁。

为了克服由于寄生电容C_g的增加带来的问题，本发明将C_ST减小到预定程度，以补偿由于寄生电容C_g逐渐增加而带来的影响。也就是说，使C_ST的大小与W/L定额成反比。例如，可以将在现有技术中大约为230fF的C_ST减小到190至210fF。这可以通过减少像素电极40的端部与相邻选通线60之间的交叠量(参照图2)来实现。

为了防止低温的不确定斑点，本发明在设置在有源矩阵型LCD的各个像素中的用作开关装置的TFT中增大W/L并减小C_ST值，以补偿寄生电容C_g的逐渐增加的影响。根据本发明的实施例，将W/L值设置为9，将C_ST值设置为200fF，从而可以防止可能在LCD中出现的低温的不确定斑点。

对于本领域的技术人员，很明显可以在不脱离本发明的精神或范围的情况下对本发明的LCD的薄膜晶体管(TFT)及其制造方法进行各种修改和变型。因此，本发明旨在覆盖本发明的修改和变型，只要其落入所附权利要求及其等价物范围内。

Claims

1、一种设置在有源矩阵型液晶显示器的各个像素中的用作开关装置的薄膜晶体管，包括：

栅极；

栅极上的栅绝缘层；

栅绝缘层上的第一半导体层；

被分为第一半导体层的第一部分和第二部分上的彼此相对的两个部分的第二半导体层；

与栅极、第一半导体层交叠并且与第二半导体层的两个部分中的一个相接触的源极；以及

与栅极、第一半导体层交叠并且与第二半导体层的两个部分中的另一个相接触的漏极，

其中，源极和漏极限定第一半导体层中的沟道区，所述沟道区具有第一半导体层的第一部分与第二部分之间的长度，并且具有与第二半导体层的两个部分中的至少一个的宽度相同的宽度，以使得所述沟道区的宽度对长度的比率在8到10的范围内。

2、根据权利要求1所述的薄膜晶体管，其中，第二半导体层具有比第一半导体层高的掺杂浓度。

3、根据权利要求1所述的薄膜晶体管，其中，沟道区的宽度对长度的比率为9。

4、根据权利要求1所述的薄膜晶体管，其中，通过形成于漏极上部的漏接触孔与漏极接触的像素电极与部分的相邻选通线交叠以形成存储电容。

5、根据权利要求3所述的薄膜晶体管，其中，存储电容的大小在190fF到210fF的范围内。

6、根据权利要求4所述的薄膜晶体管，其中，存储电容的大小为200fF。

7、根据权利要求4所述的薄膜晶体管，其中，190fF到210fF的存储电容范围相反地对应于8到10的宽度对长度比率范围。

8、根据权利要求1所述的薄膜晶体管，其中，有源矩阵型液晶显示器包括15英寸XGA板，在所述15英寸XGA板中各个像素的大小为99μm×297μm。

9、一种制造薄膜晶体管的方法，包括以下步骤：

在基板上形成栅极；

在其上具有栅极的基板的整个表面的上方形成栅绝缘层；

在栅绝缘层上形成第一半导体层；

在所述第一半导体层的第一部分和第二部分上形成被分为彼此相对的两个部分的第二半导体层；

形成与栅极、第一半导体层交叠并且与第二半导体层的两个部分中的一个相接触的源极；

形成与栅极、第一半导体层交叠并且与第二半导体层的两个部分中的另一个相接触的漏极，

10、根据权利要求9所述的方法，其中，第二半导体层具有比第一半导体层高的掺杂浓度。

11、根据权利要求9所述的方法，其中，沟道区的宽度对长度的比率为9。

12、根据权利要求9所述的方法，其中，液晶显示器包括15英寸XGA板，在所述15英寸XGA板中各个像素的大小为99μm×297μm。

13、根据权利要求9所述的方法，进一步包括以下步骤：形成通过形成于漏极上部的漏接触孔与漏极接触的像素电极，所述像素电极与部分的相邻选通线交叠以形成存储电容。

14、根据权利要求13所述的方法，其中，存储电容的大小在190fF到210fF的范围内。

15、根据权利要求14所述的方法，其中，存储电容的大小是200fF。

16、根据权利要求14所述的方法，其中，190fF到210fF的存储电容范围相反地对应于8到10的宽度对长度比率范围。