CN1688934A - 光掩膜及半导体器件的制造方法 - Google Patents

光掩膜及半导体器件的制造方法 Download PDF

Info

Publication number
CN1688934A
CN1688934A CNA038237148A CN03823714A CN1688934A CN 1688934 A CN1688934 A CN 1688934A CN A038237148 A CNA038237148 A CN A038237148A CN 03823714 A CN03823714 A CN 03823714A CN 1688934 A CN1688934 A CN 1688934A
Authority
CN
China
Prior art keywords
pattern
photomask
gate
mask
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038237148A
Other languages
English (en)
Other versions
CN1688934B (zh
Inventor
南孝宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1688934A publication Critical patent/CN1688934A/zh
Application granted granted Critical
Publication of CN1688934B publication Critical patent/CN1688934B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G03F7/203—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure comprising an imagewise exposure to electromagnetic radiation or corpuscular radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种半导体器件的制造方法，使用半色调相移掩膜(11)和莱温松相移掩膜(12)进行双重曝光处理，半色调相移掩膜(11)具备插入在栅极图案(1)与栅极图案(1)间距离大的部位而构成的可分辨线宽的辅助图案(2a)和分辨界限以下的线宽的辅助图案(2b)，莱温松相移掩膜(12)具有对应于光掩膜(11)的栅极图案(1)的辅助图案(3)。这时，除掉辅助图案(2a)、(2b)，仅转印栅极图案(1)。这样，在用双重曝光处理进行图案转印时，可以提高图案的共同焦点深度，实现线宽的高度均匀化，从而可制造可靠性高的半导体器件。

Description

光掩膜及半导体器件的制造方法
技术领域
本发明涉及光掩膜及半导体器件的制造方法，特别适用于形成极微细尺寸的栅极。
背景技术
近年来，随着器件的微细化，微细图案和微细节距的形成越发困难起来，为了形成微细图案，引入了一层上用两片光掩膜的双重曝光工艺。现在，在这种双重曝光工艺中特别引人注目的技术有相位边缘(Phase Edge)技术，这种技术主要用于栅极形成，在形成微细栅极图案的区域内，通常除使用形成图案的光掩膜(二进制掩膜或半色调相移掩膜)之外，还使用莱温松(Levenson)相移掩膜。莱温松相移掩膜在构成栅极电极的图案两侧配置0/π相位的相移器(シフタ)，使该区域的光的幅度翻转，从而具有提高对比度的效果。因此，可以稳定地形成100nm以下的图案。作为有关这种技术的代表性的文献，有记载其原理的美国专利US 5,573,890号或记载相移器的配置方法的美国专利US 5,858,580号。
图7A～图7C是用来说明使用这种相位边缘技术形成栅极图案的概略平面图。
如图7A所示，第一片光掩膜111是用来形成通常的栅极图案的第一掩膜(二进制掩膜或半色调相移掩膜)，该光掩膜111具有用来形成栅极的栅极图案101，把栅极图案101曝光·转印到衬底上的光刻胶上。为方便起见，将转印栅极图案101来形成栅极时，处于栅极活性区100上的部位叫做栅极电极，将处于此外(包含元件分离结构)位置的部位叫做栅极配线。
如图7B所示，第二片光掩膜112是莱温松相移掩膜(第二掩膜)，该光掩膜112具有对应于光掩膜111的栅极图案101的相移图案(シフタパタ一ン)102。
图7C上示出了这两片光掩膜111、112重合起来的图象。如图所示的那样进行对位，然后使各个光掩膜连续曝光(曝光的顺序哪一方在前均可)，由此就能够把栅极图案转印到衬底上的光刻胶上。把莱温松相移掩膜用作光掩膜112，就可以仅仅使实施双重曝光处理的部分的栅极图案的线宽极微细。
但是，形成这样的微细图案的相位边缘技术也存在问题，这就是焦点深度。像上面所说明的那样，由于实现了高对比度，所以莱温松相移掩膜在制造器件方面可以得到充分的焦点深度。相对与此，由于通常形成图案的掩膜(二进制掩膜/半色调相移掩膜)在分辨界限附近进行图案的形成，所以在不采取双重曝光处理的栅极图案等处就得不到充分的焦点深度。而且，即使在用双重曝光处理的栅极电极图案中，通常在使形成图案的光掩膜曝光时，同样也难以得到充分的焦点深度。因此，即便求得了栅极电极在器件特性和线宽的高度均匀，通常使形成图案的掩膜曝光时的聚焦值偏离也会使尺寸均匀性变坏。
发明内容
鉴于上述的问题，本发明的目的在于提供一种光掩膜及半导体器件的制造方法，在用双重曝光处理进行图案转印时，通过提高图案的共同焦点深度并实现线宽的高度均匀化，能够制造可靠性高的半导体器件。
本发明的半导体器件的制造方法是用双重曝光处理进行图案转印的半导体器件的制造方法，主要着眼于栅极图案的转印，包含如下步骤：用具有第一图案和第二图案的第一掩膜进行曝光的工序和，用具有第三图案的第二掩膜进行曝光的工序；用所述双重曝光处理按照所述第三图案除掉所述第二图案，仅转印所述第一图案。
这里，所述第二图案全部被作成分辨界限宽度以上或者具有分辨界限宽度以上的部分。
也可以把所述第二图案作成具有分辨界限宽度以下的部分。
本发明的光掩膜是用双重曝光处理进行图案转印的光掩膜，包括具有第一图案和第二图案的第一掩膜；以及具有第三图案的第二掩膜；是用所述双重曝光处理按照所述第三图案除掉所述第二图案而仅转印所述第一图案的光掩膜。
附图说明
图1A～图1C是用来说明具备第一实施例的栅极的半导体器件的制造方法的概略平面图。
图2是表示按照第一实施例转印栅极图案而成的光刻胶图案的概略平面图。
图3A，图3B是用来说明本发明实现的效果的细节的特性图。
图4A～图4C是用来说明具备第二实施例的栅极的半导体器件的制造方法的概略平面图。
图5A～图5C是用来说明具备第三实施例的栅极的半导体器件的制造方法的概略平面图。
图6是第三实施例中表示辅助图案的宽度宽的部位的线宽的比较的概略平面图。
图7A～图7C是用来说明现有的使用相位边缘技术形成栅极图案的概略平面图。
具体实施方式
—本发明的要点—
为了解决伴随相位边缘技术而生的上述问题，即，为了解决在用双重曝光处理形成栅极图案的情况下图案的共同焦点深度不够从而带来尺寸均匀性差的问题，本发明人想到了将后述的辅助图案形成技术的改进构思与相位边缘技术结合起来。
这里说明辅助图案(散射条)的形成技术。
在光掩膜上，即使是同样的线宽，如果图案间距(空间宽度)不同，则将图案转印到衬底上的情况下，各个尺寸就不一样，而且，各个图案中焦点深度可能不同。在各个尺寸(线宽)不同的情况下，就可以得到能够在光掩膜上进行光学邻近效应修正(Optical Proximity Correction：OPC)处理程度的尺寸。另一方面，在焦点深度不同的情况下，在焦点深度差的部分(空间宽度有些宽的图案)等处，在图案与图案之间取出一定的空间，插入分辨界限以下宽度的微细图案。因为是分辨界限以下，所以不转印该图案。这样来减小图案间距(空间宽度)的离散并使用增大重复图案等处的焦点深度的照明条件(例如斜入射照明)，就可以综合增大焦点深度。把这样的分辨界限以下的微细图案叫做辅助图案(散射条)，是增大焦点深度的典型的方法之一。
在这种形成技术中，辅助图案从性质考虑要求彻底不能被转印，因此，如上所述，必须将其形成为“分辨界限以下的微细图案”，但是，在掩膜上形成这种极微细图案本身是很困难的，受限于此，当前的状况是这种技术仍未发挥出充分的效果。
焦点深度小的主要原因在于双重曝光工艺中形成通常图案的第一掩膜(二进制掩膜/半色调相移掩膜)，因此，本发明人将辅助图案插入到该第一掩膜的图案间隔大的部位，使图案间距离均匀化。这时，如果说双重曝光工艺使用2种光掩膜的话，所利用的就是形成合成图案的技术。即，如上所述，在原来的辅助图案形成技术中，首先以把辅助图案形成为分辨界限以下的微细图案为前提，但是由于只要用双重曝光工艺中的该合成除掉辅助图案而不被转印就可以，所以不拘于所谓分辨界限以下的限制，而能够比较容易地形成辅助图案。
另外，在分辨界限以下的线宽的辅助图案中，因为是微细图案而在形成掩膜后不能正确进行加工·检查，所以很难对每个图案间距离(空间宽度)改变尺寸，但是在可分辨线宽的辅助图案中，比较容易对每个空间宽度改变尺寸，可以对应于转印图案的线宽和空间宽度设置最合适的线宽的辅助图案。
这样，按照本发明，用除转印图案之外还不拘于所谓分辨界限以下的线宽的限制而形成辅助图案的第一掩膜和莱温松相移掩膜等的第二掩膜进行双重曝光，由此除掉辅助图案而仅转印栅极图案代表的所希望的图案。这样，能够容易且确实地增大共同焦点深度。另外，对应于转印图案的线宽和空间宽度把辅助图案作得最合适，就能够进一步增大共同焦点深度，并能实现转印图案线宽的高度均匀化。
-本发明的各具体实施例-
(第一实施例)
图1A～图1C是说明具备第一实施例的栅极的半导体器件的制造方法的概略平面图。这里，主要说明采用相位边缘技术形成栅极图案的工序。
如图1A所示，第一片光掩膜11是ArF准分子激光器用的半色调相移掩膜(例如透过率6％)。该光掩膜11具备用来形成栅极的栅极图案1、插入在栅极图案1间距离大的部位而成的辅助图案2a、2b、2c。这里，仅在曝光对象的活性区10的位置处按对应的形状形成辅助图案2a；将辅助图案2b形成为与辅助图案2a不同的分辨界限以下的线宽；根据光掩膜11的各栅极图案1的线宽和空间宽度把这些辅助图案2a、2b作成最合适的线宽；辅助图案2c被形成为分辨界限以下的线宽。由于这些辅助图案最终要被除掉，所以能最适宜地选择各个图案线宽和挑空宽度(抜き幅)。
如图1B所示，第二片光掩膜12是ArF准分子激光器用的莱温松相移掩膜。该光掩膜12具备对应于光掩膜11的栅极图案1的相移图案3。
使用这两片光掩膜11、12来进行栅极图案的形成。
首先，在形成有元件区域(活性区)的晶片衬底20上形成膜厚约1nm的构成栅极氧化膜的氮氧化硅膜(未图示)，接着形成膜厚约100nm的多晶硅膜(未图示)。其上涂敷膜厚约80nm的有机型防反射膜(未图示)，再涂敷膜厚约250nm～300nm的作为感光材料的ArF型的正型光刻胶(未图示)。
在这种状态的晶片衬底13上，用以ArF准分子激光器作为光源的缩小投影曝光装置将前面所说明的两片光掩膜11、12连续曝光(曝光顺序哪个在先均可)。将作为半色调相移掩膜的光掩膜11的曝光条件取为开口率(NA)为0.75时2/3环形照明(σ值：0.567/0.85)，将曝光量取为约150J/cm2～200J/cm2。另一方面，将作为莱温松相移掩膜的光掩膜12的曝光条件取为开口率(NA)0.75时σ值为0.30，将曝光量取为约100J/cm2～150J/cm2。
图1C示出将这两片光掩膜11、12重合起来的图象。
这样，由于光掩膜11的辅助图案2a重叠包含在光掩膜12的相移图案(シフタパタ一ン)3内，所以尽管是可分辨线宽，但并不被转印。虽然辅助图案2b不与相移图案3重叠，但是因为是分辨界限以下的线宽，所以不被转印。另一方面，由于光掩膜11的栅极图案1的栅极电极图案1a与光掩膜12的相移图案3间的狭窄部位重叠，所以栅极电极图案1a被转印得窄，栅极配线图案1b被转印得比栅极电极图案1a宽。
此后，进行热处理(PEB)和显像处理，形成光刻胶图案，这时的状态表示在图2上，如图所示，光刻胶图案14反映光掩膜11、12，并形成为栅极电极图案部分狭窄的形状。
用该光刻胶图案14作为掩膜蚀刻腐蚀防反射膜、多晶硅膜和栅极氧化膜，从而形成栅极(未示出)。
这样，按照本实施例的相位边缘技术，就能够稳定地形成具有线宽约60nm的栅极电极的栅极。由此，用辅助图案2a、2b来增大栅极图案的共同焦点深度，从而也就提高了晶片面内的尺寸均匀性(通常，焦点深度不够时，受晶片衬底上的阶梯差的影响会使尺寸离散增大)。
用图3A、图3B来说明本发明取得的效果的细节。
图3A所表示的是作为比较例的不形成辅助图案的情况下的焦点深度，图3B所表示的是本发明的形成辅助图案的情况下的焦点深度，所记载的都是图案节距250nm～2000nm下的情况。这里所插入的辅助图案离栅极图案的间隔为60nm，把线宽80nm的线条图案插入在节距550nm以上的栅极图案的两侧。按80nm比较光刻胶图案的线宽时，两侧共同的焦点深度从0.22μm(图3A)增加到0.32μm(图3B)，其效果为提高大约1.5倍。
在图3A上，在节距大的栅极图案中焦点深度小，共同的焦点深度变坏，然而，在图3B中，由于插入了辅助图案，所以比不能插入辅助图案的节距小的栅极图案的焦点深度大。
从上述情况可以确认本发明对于实现栅极线宽的高度均匀化是有效的。
(第二实施例)
图4A～图4C是说明具备第二实施例的栅极的半导体器件的制造方法的概略平面图。这里，主要说明采用相位边缘技术形成栅极图案的工序。
如图4A所示，第一片光掩膜21是ArF准分子激光器用的半色调相移掩膜(例如透过率6％)。该光掩膜21具有用来形成栅极的栅极图案1、插入在栅极图案1间距离大的部位的分辨界限以下的辅助图案23。这里，各辅助图案23的宽度全都一样，例如在晶片衬底20上其宽度约为50nm～60nm。
如图4B所示，第二片光掩膜22是ArF准分子激光器用的莱温松相移掩膜。光掩膜22具有对应于光掩膜21的栅极图案1的相移图案3。
使用这两片光掩膜21、22来进行栅极图案的形成。
这里，与第一实施例一样，使用形成了氮氧化硅膜、多晶硅膜、防反射膜和作为感光材料的ArF型的正型光刻胶的晶片衬底20，在同样的条件下进行双重曝光处理。在该曝光条件下，在晶片衬底20上辅助图案23的线宽约为50nm～60nm是无法在晶片衬底20上形成图案的。因此这时的光掩膜21的实际配线最小线宽为100nm。
图4C示出把这两片光掩膜21、22重合起来的图象。
这样，由于光掩膜21的辅助图案23的线宽为分辨界限以下，所以不被转印。另一方面，光掩膜21的栅极图案1的栅极电极图案1a与光掩膜22的相移图案3间的狭窄部位重叠，所以栅极电极图案1a被转印得窄，而栅极配线图案1b被转印得比栅极电极图案1a宽。
此后，进行热处理(PEB)和显像处理，形成光刻胶图案。并且以该光刻胶图案为掩膜蚀刻腐蚀防反射膜、多晶硅膜和栅极氧化膜，从而形成栅极(未图示)。这样，按照本实施例的相位边缘技术，就能够稳定地形成具有线宽约60nm的栅极电极。因此，通过辅助图案23栅极图案的焦点深度进一步提高，从而，晶片面内的尺寸均匀性也提高(通常，焦点深度不足时，受晶片衬底上的阶梯差的影响会使尺寸离散大)。
(第三实施例)
图5A～图5C是说明具备第三实施例的栅极的半导体器件的制造方法的概略平面图。这里，主要说明采用相位边缘技术形成栅极图案的工序。
如图5A所示，第一片光掩膜31是ArF准分子激光器用的半色调相移掩膜(例如透过率6％)。该光掩膜31具有用来形成栅极的栅极图案1、插入在栅极图案1间距离大的部位的辅助图案24a、24b、24c。这里，把辅助图案24a的宽度狭窄部位形成为可分辨线宽，把宽度宽的部位形成为分辨界限以下的线宽；将辅助图案24b形成为与辅助图案24a不同的分辨界限以下的线宽；根据光掩膜31的各栅极图案1的线宽和空间宽度把这些辅助图案24a、24b作成最合适的线宽(图6中，把辅助图案24a的宽度宽的部位的线宽表示为①，把辅助图案24c的线宽表示为②)；辅助图案24c被形成为分辨界限以下的线宽。由于这些辅助图案最终要被除掉，所以能最适宜地选择各个图案线宽和挑空宽度。
使用这两片光掩膜31、32来进行栅极图案的形成。
这里，与第一实施例一样，使用形成了氮氧化硅膜、多晶硅膜、防反射膜和作为感光材料的ArF型的正型光刻胶的晶片衬底20，在同样的条件下进行双重曝光处理。
图5C示出把这两片光掩膜31、32重合起来的图象。
这样，由于光掩膜31的辅助图案24a的宽度宽的部位和辅助图案24b重叠包含在光掩膜32的相移图案3内，所以尽管是可分辨线宽，但并不被转印。虽然辅助图案24a的宽度宽的部位和辅助图案24c不与相移图案3重叠，但是因为是分辨界限以下的线宽，所以不被转印。另一方面，由于光掩膜31的栅极图案1的栅极电极图案1a与光掩膜32的相移图案3间的狭窄部位重叠，所以栅极电极图案1a被转印得窄，栅极配线图案1b被转印得比栅极电极图案1a宽。
此后，进行热处理(PEB)和显像处理，形成光刻胶图案。并且以该光刻胶图案为掩膜蚀刻腐蚀防反射膜、多晶硅膜和栅极氧化膜，从而形成栅极(未图示)。
这样，按照本实施例的相位边缘技术，就能够稳定地形成具有线宽约60nm的栅极电极。这样，通过辅助图案24a、24b、24c使图案间距离大的栅极图案中的焦点深度增大，因此也使晶片面内的尺寸均匀性提高(通常，焦点深度不足时，受晶片衬底上的阶梯差的影响会使尺寸离散大)。
产业上的可利用性
按照本发明，在采用双重曝光处理进行图案转印时，增大了图案的共同焦点深度，并实现了线宽的高度均匀化，从而能够制造可靠性高的半导体器件。

Claims (22)

1.一种半导体器件的制造方法，用双重曝光处理进行图案转印，其特征在于：包含如下工序：
用具有第一图案和第二图案的第一掩膜进行曝光的工序；
用具有第三图案的第二掩膜进行曝光的工序；
用所述双重曝光处理按照所述第三图案除掉所述第二图案，仅转印所述第一图案。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二图案具有成为分辨界限宽度以上的部分。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二图案全部成为分辨界限宽度以上。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二图案具有成为分辨界限宽度以下的部分。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一图案是用来形成栅极的栅极图案。
6.如权利要求2所述的半导体器件的制造方法，其特征在于，所述第一图案是用来形成栅极的栅极图案；所述成为分辨界限宽度以上的部分是栅极电极图案。
7.如权利要求3所述的半导体器件的制造方法，其特征在于，所述第一图案是用来形成栅极的栅极图案；所述成为分辨界限宽度以上的部分是栅极电极图案。
8.如权利要求4所述的半导体器件的制造方法，其特征在于，所述第一图案是用来形成栅极的栅极图案；所述成为分辨界限宽度以下的部分是栅极配线图案。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二掩膜以仅对应于所述第一图案的方式形成有所述第三图案。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二图案被设置在所述第一图案间间隔较大的部位，并根据所述第一图案的宽度和所述间隔来形成不同的宽度。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第二掩膜是相移掩膜。
12.一种光掩膜，用双重曝光处理进行图案转印，其特征在于：其包含：具有第一图案和第二图案的第一掩膜以及具有第三图案的第二掩膜；
用所述双重曝光处理按照所述第三图案除掉所述第二图案，仅转印所述第一图案。
13.如权利要求12所述的光掩膜，其特征在于，所述第二图案具有被作成分辨界限宽度以上的部分。
14.如权利要求12所述的光掩膜，其特征在于，所述第二图案全部被作成分辨界限宽度以上。
15.如权利要求12所述的光掩膜，其特征在于，所述第二图案具有被作成分辨界限宽度以下的部分。
16.如权利要求12所述的光掩膜，其特征在于，所述第一图案是用来形成栅极的栅极图案。
17.如权利要求13所述的光掩膜，其特征在于，所述第一图案是用来形成栅极的栅极图案；所述被作成分辨界限宽度以上的部分是栅极电极图案。
18.如权利要求14所述的光掩膜，其特征在于，所述第一图案是用来形成栅极的栅极图案；所述被作成分辨界限宽度以上的部分是栅极电极图案。
19.如权利要求15所述的光掩膜，其特征在于，所述第一图案是用来形成栅极的栅极图案；所述被作成分辨界限宽度以下的部分是栅极配线图案。
20.如权利要求12所述的光掩膜，其特征在于，所述第二掩膜以仅对应于所述第一图案的方式形成有所述第三图案。
21.如权利要求12所述的光掩膜，其特征在于，所述第二图案被设置在所述第一图案间间隔较大的部位，并根据所述第一图案的宽度和所述间隔来形成不同的宽度。
22.如权利要求12所述的光掩膜，其特征在于，所述第二掩膜是相移掩膜。
CN038237148A 2003-02-27 2003-02-27 半导体器件的制造方法 Expired - Fee Related CN1688934B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/002211 WO2004077155A1 (ja) 2003-02-27 2003-02-27 フォトマスク及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1688934A true CN1688934A (zh) 2005-10-26
CN1688934B CN1688934B (zh) 2010-05-26

Family

ID=32923091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038237148A Expired - Fee Related CN1688934B (zh) 2003-02-27 2003-02-27 半导体器件的制造方法

Country Status (4)

Country Link
US (1) US7790335B2 (zh)
JP (1) JP4641799B2 (zh)
CN (1) CN1688934B (zh)
WO (1) WO2004077155A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7794920B2 (en) 2006-07-21 2010-09-14 Hynix Semiconductor Inc. Pattern decomposition method for double exposure
CN102135728A (zh) * 2011-02-23 2011-07-27 大连理工大学 基于一维软模板纳米压印制作三维纳米网格结构的方法
CN1983024B (zh) * 2005-12-15 2012-01-25 瑞萨电子株式会社 使用利文森型掩模的图形形成方法及该掩模的制造方法
CN105629658A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 掩模版和半导体器件的形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304180B2 (en) 2004-09-14 2012-11-06 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP4598575B2 (ja) * 2005-03-17 2010-12-15 ルネサスエレクトロニクス株式会社 パターン形成方法、半導体装置の製造方法、位相シフトマスク及び位相シフトマスクの設計方法
JP2007096099A (ja) * 2005-09-29 2007-04-12 Toshiba Corp 半導体装置の製造方法
KR100649871B1 (ko) 2005-12-14 2006-11-27 동부일렉트로닉스 주식회사 이중 노광을 이용한 패턴 형성 방법
JP5103901B2 (ja) 2006-01-27 2012-12-19 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007264475A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd フォトマスクの作製方法及び半導体装置の製造方法
JP2008004917A (ja) * 2006-05-24 2008-01-10 Fujitsu Ltd パターン形成方法及び半導体装置の製造方法
JP4542175B2 (ja) * 2008-06-09 2010-09-08 アドバンスド・マスク・インスペクション・テクノロジー株式会社 アシストパターン識別装置及び試料検査装置
JP5335351B2 (ja) * 2008-10-01 2013-11-06 Ｈｏｙａ株式会社 マスクブランク用基板セット、マスクブランクセット、フォトマスクセット、及び半導体デバイスの製造方法
CN104460244A (zh) * 2013-12-30 2015-03-25 苏州矩阵光电有限公司 一种利用双重曝光技术辅助集成光学生产的工艺

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572717A (ja) * 1991-09-13 1993-03-26 Hitachi Ltd フオトマスクおよびそれを用いた露光方法
JPH05204131A (ja) * 1992-01-29 1993-08-13 Oki Electric Ind Co Ltd ホトマスク及びこれを用いたパターン形成方法
JP3255476B2 (ja) * 1993-02-09 2002-02-12 三菱電機株式会社 回路パターン
US5424154A (en) * 1993-12-10 1995-06-13 Intel Corporation Lithographic emhancement method and apparatus for randomly spaced structures
KR960002536A (zh) * 1994-06-29 1996-01-26
US5573890A (en) 1994-07-18 1996-11-12 Advanced Micro Devices, Inc. Method of optical lithography using phase shift masking
US5858580A (en) 1997-09-17 1999-01-12 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
JPH10326006A (ja) * 1997-05-26 1998-12-08 Sony Corp パターンの形成方法
JPH117120A (ja) 1997-06-18 1999-01-12 Sony Corp マスクパターン作成方法およびマスクパターン作成装置並びにマスク作成装置
JP3119202B2 (ja) * 1997-06-23 2000-12-18 日本電気株式会社 マスクパターン自動発生方法およびマスク
JPH11214280A (ja) * 1998-01-20 1999-08-06 Nec Corp パターン形成方法
JP2000112114A (ja) * 1998-10-08 2000-04-21 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2001044092A (ja) * 1999-07-26 2001-02-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP2001042545A (ja) * 1999-07-30 2001-02-16 Hitachi Ltd 半導体装置の製造方法
JP2001100390A (ja) * 1999-09-27 2001-04-13 Toshiba Microelectronics Corp 露光用マスクのパターン補正方法
JP3633506B2 (ja) * 2001-05-24 2005-03-30 ソニー株式会社 露光方法および半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1983024B (zh) * 2005-12-15 2012-01-25 瑞萨电子株式会社 使用利文森型掩模的图形形成方法及该掩模的制造方法
US7794920B2 (en) 2006-07-21 2010-09-14 Hynix Semiconductor Inc. Pattern decomposition method for double exposure
CN102135728A (zh) * 2011-02-23 2011-07-27 大连理工大学 基于一维软模板纳米压印制作三维纳米网格结构的方法
CN102135728B (zh) * 2011-02-23 2012-07-25 大连理工大学 基于一维软模板纳米压印制作三维纳米网格结构的方法
CN105629658A (zh) * 2014-10-30 2016-06-01 中芯国际集成电路制造(上海)有限公司 掩模版和半导体器件的形成方法
CN105629658B (zh) * 2014-10-30 2020-02-07 中芯国际集成电路制造(上海)有限公司 掩模版和半导体器件的形成方法

Also Published As

Publication number Publication date
WO2004077155A1 (ja) 2004-09-10
JPWO2004077155A1 (ja) 2006-06-08
US20050164129A1 (en) 2005-07-28
US7790335B2 (en) 2010-09-07
JP4641799B2 (ja) 2011-03-02
CN1688934B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
CN1688934A (zh) 光掩膜及半导体器件的制造方法
CN1197160C (zh) 半导体器件及其制造方法
CN1121189A (zh) 光掩膜及其制造方法
CN1066829C (zh) 形成图形的方法
US6861180B2 (en) Contact printing as second exposure of double exposure attenuated phase shift mask process
CN101034672A (zh) 形成栅极图形的双重曝光双重抗蚀剂层工艺
TW201011475A (en) Double exposure patterning with carbonaceous hardmask
US8163445B2 (en) Extreme ultraviolet mask and method for fabricating the same
JP4939994B2 (ja) パターン形成方法及び半導体装置の製造方法
TW201229659A (en) A method of patterning NAND strings using perpendicular SRAF
CN1303475C (zh) 具有照度偏光控制的光罩
EP0348962A2 (en) Fine pattern forming method
JP3353744B2 (ja) パターンの形成方法
CN1437069A (zh) 用于轴外照射的光掩模及其制造方法
CN1260621C (zh) 去除光罩遮光缺陷的方法及其半导体装置的制造方法
CN1208690C (zh) 应用多层光致抗蚀剂层结构的光刻工艺
WO2007116362A1 (en) Method of manufacturing a semiconductor device
JP2007264475A (ja) フォトマスクの作製方法及び半導体装置の製造方法
CN1519647A (zh) 光掩模、电子器件的制造方法及光掩模的制造方法
CN1797190A (zh) 多透射相位掩模及其制造方法
US8742546B2 (en) Semiconductor device with a plurality of dot patterns and a line pattern having a projection part
CN108073032B (zh) 相位移光掩模的形成方法
CN1581434A (zh) 设计图形、光掩模、光刻胶图形及半导体器件的制造方法
US6759328B2 (en) Masks and method for contact hole exposure
US8242021B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa County, Japan

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20200227

CF01 Termination of patent right due to non-payment of annual fee