CN104460244A - 一种利用双重曝光技术辅助集成光学生产的工艺 - Google Patents
一种利用双重曝光技术辅助集成光学生产的工艺 Download PDFInfo
- Publication number
- CN104460244A CN104460244A CN201310744962.3A CN201310744962A CN104460244A CN 104460244 A CN104460244 A CN 104460244A CN 201310744962 A CN201310744962 A CN 201310744962A CN 104460244 A CN104460244 A CN 104460244A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- mask layer
- technique
- layer
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
本发明中利用双重曝光技术辅助集成光学生产的工艺，通过光刻机进行二次曝光来形成高分辨率的波导间隔，并且这种高分辨率的波导间隔是由光刻机的机械精度来实现的，所以不受限制于光学衍射。在集成光学领域，生产成本很大程度上取决于光刻掩膜板的成本，高分辨的掩膜板成本是几何级数上涨的，而为了得到高分辨率并且满足设计要求的掩膜板，需要通过复杂的OPC计算，这种OPC计算需要进行多次复杂的模拟及实验过程。为了得到较好效果，就需要消耗很多掩膜板，所以这种优化过程变得非常昂贵。而本发明一种利用双重曝光技术辅助集成光学生产的工艺，采用成本较低的低分辨率光刻掩膜板，即可形成高分辨率的波导间隔，大大降低了研发成本。
Description
技术领域
本发明涉及集成光学生产领域，具体地说涉及一种利用双重曝光技术辅助集成光学生产的工艺。
背景技术
集成光学是研究媒质薄膜中的光学现象以及光学元件集成化的一门学科。它是在激光技术发展过程中，由于光通信、光学信息处理等的需要，而逐步形成和发展起来的。它要解决的实质问题，是获得具有不同功能、不同集成度的集成光路，实现光学信息处理系统的集成化与微小型化。光波波长比波长最短的无线电波还要短四个数量级，因而它具有更大的传递信息和处理信息的能力。然而传统的光学系统体积大、稳定性差、光束的对准和准直困难，不能适应光电子技术发展的需要。采用类似于半导体集成电路的方法，把光学元件以薄膜形式集成在同一衬底上的集成光路，是解决原有光学系统问题的一种途径。
集成光路中现已制成的光学元件包括薄膜微型激光器、薄膜透镜、棱镜、薄膜型光学波导、耦合器、光开关、光学调制器、滤波器、光学双稳态器件、模-数转换器、存储器和检测器等。集成光学器件有其独特性，在大多数领域，集成光学的波导是比较稀疏的结构，在生产加工中没有太大困难，但是在少数关键区域，会有密集结构，如果维持一般的加工手段则会影响这种密集结构的成型。
为了满足对加工精度的要求，双重曝光技术适时而至。该技术的核心思想就是将掩膜板的图形一分为二，通过两次曝光得到单次曝光所不能获得的光刻极限，同时也极大地延伸了现有光刻设备的使用寿命。
公开号为CN101421675A，发明名称为“双重曝光光刻工艺”的发明专利申请，公开了一种双重曝光光刻工艺，将具有高分辨率的第一光刻掩膜板置于第一光刻胶层上进行一次曝光，进而获取第一图案，之后在第一图案上形成第二光刻胶层，将第二掩膜板置于第二光刻胶层上进行二次曝光，并且第二掩膜板限定的第二图案与第一图案对准，之后去除第二光刻胶层二次曝光后能够去除的部分，进而获取第三图案，按照第三图案进行相应的刻蚀工艺即可获取需要的精密结构。但该发明专利申请在二次曝光的过程中需要用到具有高分辨率的第一光刻掩膜板，而高分辨率的掩膜板成本比较高，成几何级数上涨，增加了研发的负担。
发明内容
为此，本发明所要解决的技术问题在于现有技术中的双重曝光技术，所用光刻掩膜板的成本高，增加了研发的负担，从而提出一种低成本的利用双重曝光技术辅助集成光学生产的工艺。
为解决上述技术问题，本发明的技术方案如下：
本发明提供了一种利用双重曝光技术辅助集成光学生产的工艺，包括如下步骤：
S1：在工作表面上形成材质不同的第一硬掩膜层和第二硬掩膜层；
S2：在所述第二硬掩膜层上形成第一光刻胶层；
S3：透过至少一块光刻掩膜板限定的第一图案对所述第一光刻胶层进行曝光；
S4：去除第一光刻胶层曝光后能够去除的部分，从而在所述第二硬掩膜层上暴露出第一图案，刻蚀掉所述第二硬掩膜层上第一图案之外的部分；
S5：在所述步骤S4中得到的产品表面形成第二光刻胶层；
S6：透过至少一块光刻掩膜板移动后限定的第二图案对所述第二光刻胶层进行曝光；
S7：去除第二光刻胶层曝光后能够去除的部分，从而在所述第一硬掩膜层上暴露出第三图案，刻蚀掉所述第三图案之外的第一硬掩膜层，得到刻蚀图案；
S8：根据所述刻蚀图案对所述工作表面进行刻蚀；
S9：去除工作表面的第一硬掩膜层、第二硬掩膜层和第二光刻胶层。
本发明所述的利用双重曝光技术辅助集成光学生产的工艺，所述步骤S1中：
所述第一硬掩膜层和所述第二硬掩膜层采用但不限于氧化硅、氮化硅或碳化硅材料制备。
本发明所述的利用双重曝光技术辅助集成光学生产的工艺，所述步骤S1中：
所述第一硬掩膜层为Si3N4层；所述第二硬掩膜层为SiO2层。
本发明所述的利用双重曝光技术辅助集成光学生产的工艺，所述步骤S1中：
所述第一硬掩膜层和所述第二硬掩膜层的厚度均在10-20nm之间。
本发明所述的利用双重曝光技术辅助集成光学生产的工艺，所述步骤S3和所述步骤S6中：
所述光刻掩膜板为低分辨率掩膜板。
本发明所述的利用双重曝光技术辅助集成光学生产的工艺，所述步骤S3和所述步骤S6中：
采用光刻机移动至少一块光刻掩膜板并进行曝光。
本发明所述的利用双重曝光技术辅助集成光学生产的工艺，所述步骤S3和所述步骤S6中：
采用193-365nm光刻机移动至少一块光刻掩膜板并进行曝光。
本发明所述的利用双重曝光技术辅助集成光学生产的工艺，所述步骤S2和所述步骤S5中：
所述第一光刻胶层、所述第二光刻胶层均为正性光刻胶层或者均为负性光刻胶层。
本发明所述的利用双重曝光技术辅助集成光学生产的工艺，所述工作表面包括但不仅限于SOI、氮化硅、非晶硅、二氧化硅、锂铌酸或者金属等离子类集成光学材料。
本发明所述的利用双重曝光技术辅助集成光学生产的工艺，所述工作表面为SOI材料。
本发明的上述技术方案相比现有技术具有以下优点：
（1）本发明所述利用双重曝光技术辅助集成光学生产的工艺，通过光刻机实现了低分辨率的光刻掩膜板的精准定位和位移，光刻掩膜板限定图案的变化，因而可以通过二次曝光来形成高分辨率的波导间隔，并且这种高分辨率的波导间隔是由光刻机的机械精度来实现的，所以不受限制于光学衍射。在集成光学领域，生产成本很大程度上取决于光刻掩膜板的成本，高分辨的掩膜板成本是几何级数上涨的，而为了得到高分辨率并且满足设计要求的掩膜板，需要通过复杂的OPC计算，这种OPC计算需要进行多次复杂的模拟及实验过程。为了得到较好效果，就需要消耗很多掩膜板，所以这种优化过程变得非常昂贵。而本发明所述一种利用双重曝光技术辅助集成光学生产的工艺，采用成本较低的低分辨率光刻掩膜板，即可形成高分辨率的波导间隔，大大降低了研发成本。
（2）本发明所述利用双重曝光技术辅助集成光学生产的工艺，通过采用很薄的氮化硅、氧化硅或者碳化硅材质的硬掩膜层，可以实现最终多次曝光所成图案的共同刻蚀，大大减少了二次曝光或者多次曝光对图案的影响，实现了更平滑的图像成型。
（3）本发明所述利用双重曝光技术辅助集成光学生产的工艺，第二硬掩膜层为SiO2层，当工作表面为SOI时，由于SiO2对硅具有有很高的选择性，所以SiO2硬掩膜层可以选择很薄。使用很薄的硬掩膜层可以有效的减小光刻胶涂胶过程的表面不平滑问题，并减小对光刻效果本身的影响。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1a-图1h是本发明一个实施例所述利用双重曝光技术辅助集成光学生产的工艺的示例性结构展示；
图2本发明一个实施例所述利用双重曝光技术辅助集成光学生产的流程图；
图3是本发明一个实施例一种定向耦合器结构；
图4是本发明一个实施例一种环形谐振腔结构；
图中附图标记表示为：101-基底，102-工作表面，103-第一硬掩膜层，104-第二硬掩膜层，105-第一光刻胶层，106-第一图案的第一光刻胶层，107-第一图案的第二硬掩膜层，108-第二光刻胶层，109-第二图案的第二光刻胶层，110-第一图案的第一硬掩膜层，111-第二图案的第一硬掩膜层，112-刻蚀后的工作表面。
具体实施方式
如图1a-1h和图2所示，本实施例提供了一种利用双重曝光技术辅助集成光学生产的工艺，其中基底101上为工作表面102，包括如下步骤：
S1：在工作表面102上形成材质不同的第一硬掩膜层103和第二硬掩膜层104。
S2：在所述第二硬掩膜层104上形成第一光刻胶层105。
S3：透过至少一块光刻掩膜板限定的第一图案对所述第一光刻胶层进行曝光。
S4：去除第一光刻胶层105曝光后能够去除的部分，得到第一图案的第一光刻胶层106，从而在所述第二硬掩膜层104上暴露出第一图案，刻蚀掉所述第二硬掩膜层104上第一图案之外的部分，得到第一图案的第二硬掩膜层107；
S5：在所述步骤S4中得到的产品表面形成第二光刻胶层108；
S6：透过至少一块光刻掩膜板移动后限定的第二图案对所述第二光刻胶层108进行曝光；
S7：去除第二光刻胶层108曝光后能够去除的部分，得到第二图案的第二光刻胶层109，从而在所述第一硬掩膜层103上暴露出第三图案，所谓的第三图案即为第一图案和第二图案的组合。刻蚀掉所述第三图案之外的第一硬掩膜层103，得到刻蚀图案；此时在所述工作表面102上还有未刻蚀掉的第一图案的第一硬掩膜层110、第一图案的第二硬掩膜层107，第二图案的第一硬掩膜层111和第二图案的第二光刻胶层109。
S8：根据所述刻蚀图案对所述工作表面102进行刻蚀；此时，在所述工作基底101上，还有刻蚀后的工作表面112，未刻蚀掉的第一图案的第一硬掩膜层110、第一图案的第二硬掩膜层107，第二图案的第一硬掩膜层111和第二图案的第二光刻胶层109。
S9：去除工作表面102上剩余的第一硬掩膜层、第二硬掩膜层和第二光刻胶层。此时，在所述工作基底101上只保留了刻蚀后的工作表面112。
其中所述步骤S1中，所述第一硬掩膜层103和所述第二硬掩膜层104采用但不限于氧化硅、氮化硅或碳化硅材料制备。优选所述第一硬掩膜层103为Si3N4层；所述第二硬掩膜层104为SiO2层。所述第一硬掩膜层103和所述第二硬掩膜层104的厚度均在10-20nm之间。通过采用很薄的氮化硅、氧化硅或者碳化硅材质的硬掩膜层，可以实现最终多次曝光所成图案的共同刻蚀，大大减少了二次曝光或者多次曝光对图案的影响，实现了更平滑的图像成型。并且当第二硬掩膜层104为SiO2层，工作表面为SOI时，由于SiO2对硅具有有很高的选择性，所以SiO2硬掩膜层可以选择很薄。使用很薄的硬掩膜层可以有效的减小光刻胶涂胶过程的表面不平滑问题，并减小对光刻效果本身的影响。
另外，本实施例中，所述步骤S3和所述步骤S6中，所述光刻掩膜板为低分辨率掩膜板。并且采用光刻机移动至少一块光刻掩膜板并进行曝光，优选采用193-365nm光刻机移动至少一块光刻掩膜板并进行曝光。本实施例中的上述方案，通过光刻机实现了低分辨率的光刻掩膜板的精准定位和移动，实现了光刻掩膜板限定图案的变化，因而可以通过二次曝光来形成高分辨率的波导间隔，并且这种高分辨率的波导间隔是由光刻机的机械精度来实现的，所以不受限制于光学衍射。在集成光学领域，生产成本很大程度上取决于光刻掩膜板的成本，高分辨的掩膜板成本是几何级数上涨的，而为了得到高分辨率并且满足设计要求的掩膜板，需要通过复杂的OPC计算，这种OPC计算需要进行多次复杂的模拟及实验过程。为了得到较好效果，就需要消耗很多掩膜板，所以这种优化过程变得非常昂贵。而本发明所述一种利用双重曝光技术辅助集成光学生产的工艺，采用成本较低的低分辨率光刻掩膜板，即可形成高分辨率的波导间隔，大大降低了研发成本。
作为可以实施的方案，所述步骤S2和所述步骤S5中，所述第一光刻胶层、所述第二光刻胶层均为正性光刻胶层或者均为负性光刻胶层，但实际应用中，无论使用哪一种类型的光刻胶层，都可以采用已知工艺去除光刻胶层的可溶性变好的部分，对于正性光刻胶层，是曝光部分能够通过工艺去除，而对于负性光刻胶层，是未曝光部分能够通过工艺去除。
另外，所述工作表面包括但不仅限于SOI、氮化硅、非晶硅、二氧化硅、锂铌酸或者金属等离子类集成光学材料。优选所述工作表面为SOI材料。
本实施例所述的利用双重曝光技术辅助集成光学生产的工艺，即使采用低分辨率的两块或者两块以上的光刻掩膜板，也可以获取高分辨率的图案。在集成光学领域，生产成本很大程度上取决于光刻掩膜板的成本，现有的OPC（掩膜板的光学近场矫正）技术，需要采用高分辨率的光刻掩膜板，而高分辨率的光刻掩膜板的成本是几何级数上涨的，导致完成一个实验设计所需的光学模拟，模型修正等实验成本非常高，矫正效果有时也不符合集成光学的生产需要，难以达到光学波导所追求的平滑状态，边缘形态受曝光时间及对焦情况等具体加工的手段影响严重。而本实施例所述的利用双重曝光技术辅助集成光学生产的工艺，仅需两块或者两块以上成本非常低的低分辨率光刻掩膜板的移动或者多次移动，采用两次或者多次曝光技术，即可获取高分辨率的平滑的光学波导图案，大大降低了研发的成本。
本实施例所述的利用双重曝光技术辅助集成光学生产的工艺，采用的光刻掩膜板为低分辨率的掩膜板，因此大大减小了对光刻机的生产要求，可以选用较低成本的低端光刻机即可获取到高分辨率的图案。
图3为一种定向耦合器结构。该结构由上下两个条形波导结构所构成，通过调节两个波导结构之间的间隔可以改变光学耦合系数，从而影响耦合器的光学反应。在对定向耦合器的研发过程中，可以采用两块低分辨率的光刻掩膜板来得到图中201和202所示的器件结构，通过光刻机来调节该两块低分辨率的光刻掩膜板的间距来实现对两个波导结构之间的间隔的调节，大大降低了定向耦合器的研发成本。
图4为一种环形谐振腔。该结构由一个环状结构302和两个条形的波导结构301、303所组成。环状结构302及两个条形的波导结构301、303的光刻掩膜板的分辨率都不高。实际生产时可选用三块低分辨率的光刻掩膜板，左端条形结构为一号光刻掩膜板，右端条形结构为二号光刻掩膜板，中间环状结构为三号光刻掩膜板，而环状结构302和两个条形的波导结构301、303通过光刻机的移位功能来实现，通过调节环状结构302和两个条形的波导结构301、303之间的间隔造成实际谐振频谱的品质值与消光系数。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (10)
1.一种利用双重曝光技术辅助集成光学生产的工艺，其特征在于，包括如下步骤：
S1：在工作表面上形成材质不同的第一硬掩膜层和第二硬掩膜层；
S2：在所述第二硬掩膜层上形成第一光刻胶层；
S3：透过至少一块光刻掩膜板限定的第一图案对所述第一光刻胶层进行曝光；
S4：去除第一光刻胶层曝光后能够去除的部分，从而在所述第二硬掩膜层上暴露出第一图案，刻蚀掉所述第二硬掩膜层上第一图案之外的部分；
S5：在所述步骤S4中得到的产品表面形成第二光刻胶层；
S6：透过至少一块光刻掩膜板移动后限定的第二图案对所述第二光刻胶层进行曝光；
S7：去除第二光刻胶层曝光后能够去除的部分，从而在所述第一硬掩膜层上暴露出第三图案，刻蚀掉所述第三图案之外的第一硬掩膜层，得到刻蚀图案；
S8：根据所述刻蚀图案对所述工作表面进行刻蚀；
S9：去除工作表面的第一硬掩膜层、第二硬掩膜层和第二光刻胶层。
2.根据权利要求1所述的利用双重曝光技术辅助集成光学生产的工艺，其特征在于，所述步骤S1中：
所述第一硬掩膜层和所述第二硬掩膜层采用但不限于氧化硅、氮化硅或碳化硅材料制备。
3.根据权利要求1或2所述的利用双重曝光技术辅助集成光学生产的工艺，其特征在于，所述步骤S1中：
所述第一硬掩膜层为Si3N4层；所述第二硬掩膜层为SiO2层。
4.根据权利要求3所述的利用双重曝光技术辅助集成光学生产的工艺，其特征在于，所述步骤S1中：
所述第一硬掩膜层和所述第二硬掩膜层的厚度均在10-20nm之间。
5.根据权利要求1-4任一所述的利用双重曝光技术辅助集成光学生产的工艺，其特征在于，所述步骤S3和所述步骤S6中：
所述光刻掩膜板为低分辨率掩膜板。
6.根据权利要求1-5任一所述的利用双重曝光技术辅助集成光学生产的工艺，其特征在于，所述步骤S3和所述步骤S6中：
采用光刻机移动至少一块光刻掩膜板并进行曝光。
7.根据权利要求6所述的利用双重曝光技术辅助集成光学生产的工艺，其特征在于：所述步骤S3和所述步骤S6中：
采用193-365nm光刻机移动至少一块光刻掩膜板并进行曝光。
8.根据权利要求1-7任一所述的利用双重曝光技术辅助集成光学生产的工艺，其特征在于，所述步骤S2和所述步骤S5中：
所述第一光刻胶层、所述第二光刻胶层均为正性光刻胶层或者均为负性光刻胶层。
9.根据权利要求1-8任一所述的利用双重曝光技术辅助集成光学生产的工艺，其特征在于：
所述工作表面包括但不仅限于SOI、氮化硅、非晶硅、二氧化硅、锂铌酸或者金属等离子类集成光学材料。
10.根据权利要求9所述的利用双重曝光技术辅助集成光学生产的工艺，其特征在于：
所述工作表面为SOI材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310744962.3A CN104460244A (zh) | 2013-12-30 | 2013-12-30 | 一种利用双重曝光技术辅助集成光学生产的工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310744962.3A CN104460244A (zh) | 2013-12-30 | 2013-12-30 | 一种利用双重曝光技术辅助集成光学生产的工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104460244A true CN104460244A (zh) | 2015-03-25 |
Family
ID=52906514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310744962.3A Pending CN104460244A (zh) | 2013-12-30 | 2013-12-30 | 一种利用双重曝光技术辅助集成光学生产的工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104460244A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060177778A1 (en) * | 2005-02-09 | 2006-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for photolithography in semiconductor manufacturing |
| CN101421675A (zh) * | 2006-04-14 | 2009-04-29 | 阿尔特拉公司 | 双重曝光光刻工艺 |
| CN101923285A (zh) * | 2009-06-09 | 2010-12-22 | Asml荷兰有限公司 | 光刻方法和布置 |
| JP4641799B2 (ja) * | 2003-02-27 | 2011-03-02 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| CN102881566A (zh) * | 2012-09-27 | 2013-01-16 | 上海集成电路研发中心有限公司 | 一种通孔图形的形成方法 |
| CN103034049A (zh) * | 2012-12-13 | 2013-04-10 | 京东方科技集团股份有限公司 | 金属线及阵列基板的制作方法 |
-
2013
- 2013-12-30 CN CN201310744962.3A patent/CN104460244A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4641799B2 (ja) * | 2003-02-27 | 2011-03-02 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US20060177778A1 (en) * | 2005-02-09 | 2006-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for photolithography in semiconductor manufacturing |
| CN101421675A (zh) * | 2006-04-14 | 2009-04-29 | 阿尔特拉公司 | 双重曝光光刻工艺 |
| CN101923285A (zh) * | 2009-06-09 | 2010-12-22 | Asml荷兰有限公司 | 光刻方法和布置 |
| CN102881566A (zh) * | 2012-09-27 | 2013-01-16 | 上海集成电路研发中心有限公司 | 一种通孔图形的形成方法 |
| CN103034049A (zh) * | 2012-12-13 | 2013-04-10 | 京东方科技集团股份有限公司 | 金属线及阵列基板的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5605917B2 (ja) | フォトマスクの製造方法、パターン転写方法及びフラットパネルディスプレイの製造方法 | |
| KR101443531B1 (ko) | 포토 마스크의 제조 방법, 포토 마스크, 패턴 전사 방법 및 플랫 패널 디스플레이의 제조 방법 | |
| US20140024209A1 (en) | Method of simultaneously forming multiple structures having different critical dimensions using sidewall transfer | |
| KR20170117988A (ko) | 포토마스크 및 표시 장치의 제조 방법 | |
| KR20110137521A (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP6581759B2 (ja) | フォトマスク、フォトマスクの製造方法、フォトマスクブランク及び表示装置の製造方法 | |
| CN107799402A (zh) | 二次图形的形成方法 | |
| KR20020036962A (ko) | 고밀도 형상들을 패터닝하기위한 상-변이 포토마스크 | |
| JP6070085B2 (ja) | 反射型マスク及び反射型マスクの製造方法 | |
| KR102052465B1 (ko) | 나노임프린트 몰드의 제조 방법 | |
| CN104460244A (zh) | 一种利用双重曝光技术辅助集成光学生产的工艺 | |
| CN108628089B (zh) | 显示装置制造用光掩模以及显示装置的制造方法 | |
| JP2016118774A (ja) | フォトマスクの製造方法及び表示装置の製造方法 | |
| US7939451B2 (en) | Method for fabricating a pattern | |
| CN104345576A (zh) | 形成图案的方法 | |
| JP5644290B2 (ja) | フォトマスクの製造方法 | |
| KR100669552B1 (ko) | 반도체 소자의 패터닝 방법 | |
| JP6136721B2 (ja) | パターン形成方法及びインプリントモールドの製造方法 | |
| KR101898327B1 (ko) | 포토마스크, 포토마스크의 설계 방법, 포토마스크 블랭크 및 표시 장치의 제조 방법 | |
| JP5993386B2 (ja) | フォトマスク及びフラットパネルディスプレイの製造方法 | |
| US20090111035A1 (en) | Binary mask, method for fabricating the binary mask, and method for fabricating fine pattern of semiconductor device using binary mask | |
| KR100930388B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| JP2017072842A (ja) | フォトマスクの製造方法、フォトマスク、パターン転写方法、及びフラットパネルディスプレイの製造方法 | |
| JP2014143318A (ja) | 物品の製造方法 | |
| KR20210096569A (ko) | 포토마스크, 포토마스크의 제조 방법, 표시 장치용 디바이스의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150325 |
|
| RJ01 | Rejection of invention patent application after publication |