CN1983024B - 使用利文森型掩模的图形形成方法及该掩模的制造方法 - Google Patents

使用利文森型掩模的图形形成方法及该掩模的制造方法 Download PDF

Info

Publication number
CN1983024B
CN1983024B CN2006101732958A CN200610173295A CN1983024B CN 1983024 B CN1983024 B CN 1983024B CN 2006101732958 A CN2006101732958 A CN 2006101732958A CN 200610173295 A CN200610173295 A CN 200610173295A CN 1983024 B CN1983024 B CN 1983024B
Authority
CN
China
Prior art keywords
peristome
phase
type mask
exposure
wensen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101732958A
Other languages
English (en)
Other versions
CN1983024A (zh
Inventor
奥野满
茂庭明美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN1983024A publication Critical patent/CN1983024A/zh
Application granted granted Critical
Publication of CN1983024B publication Critical patent/CN1983024B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了使用利文森型掩模的图形形成方法及该掩模的制造方法。一种图形形成方法，包括具有第一最小尺寸(Dmin1)的第一图形部(10a)和第二最小尺寸(Dmin2)的第二图形部(10b)，其中包括使用利文森型掩模进行曝光的第一曝光步骤和使用半色调型掩模进行曝光的第二曝光步骤。第二最小尺寸(Dmin2)为第一最小尺寸(Dmin1)的1.3倍以上时，第二曝光步骤的曝光量设为第一曝光步骤的曝光量以下。

Description

使用利文森型掩模的图形形成方法及该掩模的制造方法
技术领域
本发明涉及图形形成方法以及利文森(levenson)型掩模的制造方法。
背景技术
在半导体集成电路等的半导体装置中，存在在形成电极或者布线等中使用光刻技术的情况。在光刻法步骤中，进行曝光步骤，通过光掩模在抗蚀剂上以预定的形状曝光。抗蚀剂例如以感光树脂形成，通过曝光步骤后进行显影，成型为预定的形状。
曝光步骤中使用的掩模具有透光部以及遮光部。为了提高分辨率，在光致掩模上具有使透过透光部的光的相位发生变化的相移掩模。相移掩模上包含利文森型掩模或者半色调型掩模。这些光掩模利用光的干涉作用以提高分辨率。
对于利文森型掩模来说，例如在正型抗蚀剂中，在将配置于衬底表面的抗蚀剂加工成预定形状时，在一个部分的两侧，在一侧形成使光透过的透光部。在另一侧，形成相对于一个透光部的光的相位使相位反转的透光部。利文森型掩模是如下的光掩模：以一个部分两侧的光的相位相互反转的方式而形成，由此在一个部分可提高分辨率。
半色调型掩模是如下的光掩模：在将配置于衬底表面的抗蚀剂加工成预定形状时，相对于在一个部分或者一个部分周围的一者上形成的透光部，在形成于另一者上的遮光部中使一部分光透过，同时使相位反转，由此，在所述一个部分上提高分辨率。
在特开2002-229181号公报中，公开了如下的利文森型掩模：在透光衬底上形成孤立图形要素形成用的遮光部、和形成周期图形要素用的多个遮光部。该利文森型掩模在形成孤立图形要素用的遮光部的两侧配置相移部和透光部。以遮光部覆盖透光衬底的剩余部。公开了孤立图形要素形成用的相移部的宽度与形成周期图形要素用的相移部的宽度大致相等的技术。
在特开2003-168640号公报中，公开了如下的半导体装置的制造方法：与通过相移掩模形成的细微线图形在一定范围内相邻的移相图形的相位，彼此分配反转的相位。公开了优选配置为：夹持相位边缘形成的细微线图形，设置至少四个移相图形，相邻的移相图形彼此一定为相反相位。
在光刻法中，公知如下方法：为了在衬底表面形成细微部分，而进行多次曝光。
例如，在特开平11-283904号公报中，公开了如下的曝光方法，其包含：高分辨率曝光，使用相移图形，对光致抗蚀剂层转印线宽度控制性严格的部位的图形；通常曝光，由掩模图形的遮光部对通过高分辨率曝光已经被图形转印后的光致抗蚀剂层部分进行保护，并且，不使用相移图形，即可对光致抗蚀剂层转印线宽控制性不严格的部位的图形。
此外，在美国专利第5858580号说明书中，公开了使用两个掩模工艺的技术。第一掩模是相移掩模，第二掩模是单一相位结构的掩模。单一相位结构的掩模进行曝光，以消除相移区域。在单一相位结构的掩模中，在通过相移掩模形成的部分以外的区域进行曝光，以不在不希望的部分上形成。
并且，在特开平1-283925号公报中，公开了一种曝光方法，第一区域进行密集构图，第二区域以比第一区域粗的方式进行构图，其中，第一区域以具有使曝光的相位反转的相移图形的掩模图形进行曝光，第二区域以由透光区域和非透光区域构成的掩模图形进行曝光。
此外，在特开2004-247606号公报中公开了如下的半导体装置的制造方法：在形成由栅电极以及栅极布线构成的栅极时，通过使用作为第一掩模的二元(binary mask)掩模或者半色调掩模和作为第二掩模的利文森型掩模的二重曝光处理，只形成栅电极图形之后，通过使用作为第三掩模的二元掩模或者半色调掩模的曝光处理，从而形成栅极布线图形。
如上所述，使用相移掩模或者进行多次曝光，由此，形成包含最小尺寸较小的部分的图形。但是，例如在半导体装置中，存在进一步细微化的倾向，现状是希望以较高的尺寸精度更好地形成更细微的图形。
在利文森型掩模中，在透光板的表面上配置例如铬膜等遮光膜。在遮光膜上形成使光透过用的开口部。开口部大致分为同相位开口部和反转相位开口部。同相位开口部是无需使光的相位发生变化即可透过的区域，由透光板的主表面构成。在反转相位开口部中，在透光板上形成凹部或者配置移相器。通过反转相位开口部的光发生相位反转。
作为反转相位开口部，在透光板上形成有凹部的利文森型掩模上，具有以扩展到遮光膜的端部下侧的方式形成了凹部的凹槽部。在该利文森型掩模中，如果反转相位开口部彼此相邻，则凹槽部彼此相邻。随着半导体装置的细微化，凹槽部彼此的距离变小。结果存在如下问题：配置在透光板表面的遮光膜与透光板的接触面积变小，遮光膜剥落。
发明内容
本发明的目的在于提供一种可形成细微图形的图形形成方法。此外，其目的在于提供一种可形成细微图形的利文森型掩模的制造方法。
基于本发明的一方面的图形形成方法是包含具有第一最小尺寸的第一图形和具有第二最小尺寸的第二图形的图形形成方法，包括使用利文森型掩模进行曝光的第一曝光步骤和使用半色调型掩模进行曝光的第二曝光步骤。在所述第二最小尺寸为所述第一最小尺寸的1.3倍以上时，将所述第二曝光步骤的曝光量设为所述第一曝光步骤的曝光量以下。
基于本发明的另一方面的图形形成方法是包含具有第一最小尺寸的第一图形和具有第二最小尺寸的第二图形的图形形成方法，包括使用利文森型掩模进行曝光的第一曝光步骤和使用半色调型掩模进行曝光的第二曝光步骤。在所述第二最小尺寸为所述第一最小尺寸的1.0倍以上、1.1倍以下时，将所述第二曝光步骤的曝光量设定得比所述第一曝光步骤的曝光量大。
基于本发明的其他方面的利文森掩模的制造方法中，该利文森型掩模具有透光板和配置在所述透光板的主表面并且具有多个开口部的遮光膜，所述开口部包含同相位开口部以及反转相位开口部，在所述反转相位开口部中，在所述主表面上形成凹部，所述凹部具有以延伸到所述反转相位开口部的端部下的方式形成的凹槽部，为了在被处理物上形成第一图形，成对设定了所述同相位开口部和所述反转相位开口部。包含在所述第一图形两侧确定所述同相位开口部以及所述反转相位开口部的开口部设定步骤。所述开口部设定步骤包含如下步骤，即：按照所述对相互之间的距离接近的顺序，在所述对之间相互对置的所述开口部的至少一个上设定所述同相位开口部。
基于本发明的其他方面的利文森型掩模的制造方法，是用于在元件区域形成激活区上形成第一图形、在元件分离区域形成第二图形的半导体装置制造中的利文森型掩模的制造方法。包含在所述第一图形两侧设定同相位开口部以及反转相位开口部作为开口部的开口部设定步骤。所述开口部设定步骤在通过所述开口部曝光的部分相互之间配置所述第二图形，通过开口部曝光的部分与所述第二图形的距离实质上是对所述第二图形的尺寸变动产生影响的距离以下时，包括在所述第二图形的两侧设定所述同相位开口部以及反转相位开口部的步骤。包括以可形成所述第二图形的方式扩大所述同相位开口部以及所述反转相位开口部的扩大步骤。
本发明的所述以及其他的目的、特征、情况以及优点可参照附图理解的关于本发明的以下详细说明而得知。
附图说明
图1是实施方式1中形成的抗蚀剂图形的概要平面图。
图2是实施方式1的利文森型掩模的概要平面图。
图3是实施方式1的利文森型掩模的概要剖面图。
图4是实施方式1的半色调型掩模的概要平面图。
图5是说明实施方式1的曝光量的图表。
图6是说明实施方式1的ILS值的图表。
图7是降低实施方式1的半色调型掩模的曝光量比例时的概要平面图。
图8是进行实施方式1的抗蚀剂试验时的概要立体图。
图9是表示实施方式1的抗蚀剂试验结果的图表。
图10是说明实施方式2的第一试验结果的曝光量的图表。
图11是说明实施方式2的第一试验结果的ILS值的图表。
图12是说明实施方式2的第二试验结果的曝光量的图表。
图13是说明实施方式2的第二试验结果的ILS值的图表。
图14是说明实施方式2的第三试验结果的曝光量的图表。
图15是说明实施方式2的第三试验结果的ILS值的图表。
图16是实施方式3中形成的抗蚀剂图形的概要平面图。
图17是实施方式3的利文森型掩模的概要平面图。
图18是实施方式3的半色调型掩模的概要平面图。
图19是说明实施方式3的第一试验结果的曝光量的图表。
图20是说明实施方式3的第二试验结果的曝光量的图表。
图21是实施方式4中形成的抗蚀剂图形的概要平面图。
图22是实施方式4的利文森型掩模的概要平面图。
图23是实施方式4的利文森型掩模的概要剖面图。
图24是实施方式4的比较例的利文森型掩模的概要平面图。
图25是实施方式4的比较例的利文森型掩模的概要剖面图。
图26是对实施方式4的利文森型掩模的开口部的区域设定同相位开口部和反转相位开口部的方法的说明图。
图27是实施方式5中形成的抗蚀剂图形的概要平面图。
图28是实施方式5的利文森型掩模的概要平面图。
图29是实施方式5的半色调型掩模的概要平面图。
图30是在实施方式5的利文森型掩模的开口部的区域设定同相位开口部以及反转相位开口部时的第一步骤说明图。
图31是在实施方式5的利文森型掩模的开口部的区域设定同相位开口部以及反转相位开口部时的第二步骤说明图。
具体实施方式
实施方式1
参照图1到图9，对基于本发明实施方式1的图形形成方法进行说明。在本实施方式中，以半导体装置的制造方法为例进行说明。在本实施方式中，使用相移掩模中利文森型掩模和半色调型掩模，并进行多次曝光。
图1是表示配置在本实施方式的被处理物表面的图形的概要平面图。在本实施方式中，在作为被处理物的衬底9的表面上形成了抗蚀剂图形10。本实施方式的衬底9在硅晶片的表面上配置了多晶硅等的导电膜。并且，在多晶硅膜的表面以膜厚80nm形成了有机防反射膜。在本实施方式中，进行配置在该有机防反射膜上的抗蚀剂的构图。抗蚀剂图形10是形成在衬底9表面上的光致抗蚀剂。在本实施方式中，使用正型抗蚀剂。
抗蚀剂图形10包括第一图形部10a和第二图形部10b。第一图形部10a例如是场效应晶体管的栅电极的部分。第二图形部10b例如是用于连接栅电极的布线部的部分。第一图形部10a是要求细微线或者尺寸精度的部分的图形。第二图形部10b是尺寸比第一图形部10a大或者尺寸精度要求比第一图形部10a宽松的图形。
在本发明中，最小尺寸是作为目的图形的尺寸中最小直径(跨度)的尺寸。第一图形10a具有第一最小尺寸Dmin1。本实施方式的第一最小尺寸是在第一图形部10a延伸方向垂直的宽度。第二图形部10b具有第二最小尺寸Dmin2。本实施方式的第二最小尺寸是从第一图形部10a延伸的部分的宽度。在本实施方式，以比第二最小尺寸小的方式形成第一最小尺寸。
为了形成具有上述形状的光致抗蚀剂，进行光刻步骤。在光刻步骤中，例如，在作为衬底上的被加工膜的导电膜的表面上均匀地配置感光性树脂的抗蚀剂膜，曝光后进行显影，由此，可在所希望形状的部分残留抗蚀剂。并且，将残留的抗蚀剂作为掩模，对被加工膜进行刻蚀，由此，可将被加工膜刻蚀成所希望的形状。
在本实施方式中，以利文森型掩模进行形成第一图形部10a用的曝光。以半色调型掩模进行形成第二图形部10b用的曝光。
图2中示出本实施方式的利文森型掩模的概要平面图。图3中示出图2的III-III线的横剖面视图。
利文森型掩模例如具有以石英玻璃等形成的透光板19。在透光板19的表面配置了用于遮光的遮光膜1。遮光膜1例如以Cr膜形成。
遮光膜1具有开口部作为使光通过用的透光区域。在本实施方式中，开口部具有同相位开口部1a以及反转相位开口部1b。同相位开口部1a以及反转相位开口部1b配置在对应于第一图形部10a(参照图1)的部分的两侧。
在同相位开口部1a中，以平面状形成透光板19的平面。利文森型掩模的透光区域中同相位区域由透光板19的主表面构成。在反转相位开口部1b中，透光板19的平面形成了凹部24。利文森型掩模的透光区域中反转相位区域由形成在透光板19的凹部24构成。凹部24以通过反转相位开口部1b的光的相位反转的方式来形成。例如，凹部24以如下方式形成：通过反转相位开口部1b的光与通过同相位开口部1a的光相比，相位错开180°。
本实施方式的凹部24具有为了提高尺寸精度而形成的凹槽部24a。凹槽部24a以延伸到端部内侧的方式形成在遮光膜1的反转相位开口部1b的端部。即，遮光膜1在反转相位开口部1b处具有成为檐的部分。
本实施方式的利文森型掩模为了使光的相位反转，在透光板上形成了凹部，但是，并不特别限定，例如，也可以在反转相位开口的透光板的表面上配置使相位反转用的移相器等。
图4示出本实施方式的半色调型掩模的概要平面图。半色调型掩模在透光板19的表面上形成了遮光部5a。遮光部5a以完全遮挡光的方式来形成。遮光部5a例如由Cr膜形成。在利文森型掩模中为了不在曝光后的部分进行曝光而形成了遮光部5a。遮光部5a对应于利文森型掩模的开口部来形成。在遮光板19的表面，配置了形成抗蚀剂图形10的第二图形部10b(参照图1)用的半色调部5b。对应于抗蚀剂图形的第二图形部10b的形状形成了半色调部5b。
使曝光的一部分光透过地形成了本实施方式的半色调部5b。以使透过的光的相位反转的方式形成了半色调部5b。本实施方式的半色调部5b包括配置在透光板19表面的移相器。作为半色调部，不限于配置移相器，也可以形成为使曝光后的一部分光透过并且相位发生反转。
参照图1，在本实施方式中，以第一图形部10a的第一最小尺寸Dmin1比第二图形部10b的第二最小尺寸Dmin2小的方式进行曝光。在本实施方式中，以第二最小尺寸Dmin2是第一最小尺寸Dmin1的1.3倍以上的方式形成抗蚀剂图形10。形成第一图形部10a的第一最小尺寸Dmin1为70nm的抗蚀剂图形10。
首先，以膜厚180nm在有机防反射膜的表面上涂敷作为感光性树脂的丙稀系正型抗蚀剂。对该抗蚀剂膜进行曝光前加热处理。
然后，进行形成第一图形部10a用的第一曝光步骤。第一曝光步骤使用利文森型掩模进行曝光。在第一曝光步骤中，使用具有同相位开口部1a和反相位开口部1b的利文森型掩模(参照图2)来进行。
在本实施方式的第一曝光步骤中，使用ArF准分子激光器(193nm)对抗蚀剂膜进行曝光。本实施方式的利文森型掩模的遮光膜1的同相位开口部1a的宽度以及反相位开口部1b的(参照图2)的宽度分别是140nm。同相位开口部1a和反转相位开口部1b的距离是140nm。在NA(Numerical Aperture：数值孔径)为0.82、Conv.(σ＝0.40)的条件下以该利文森型掩模进行曝光。此处，NA为数值孔径。Conv.是通常照明的圆形开口光圈。σ是从衬底(晶片)一侧观察时的照明光学NA和投影镜头系统NA之比。
然后，进行形成第二图形部10b用的第二曝光步骤。第二曝光步骤使用半色调型掩模进行曝光。在第二曝光步骤中，使用具有遮光部5a和半色调部5b的半色调型掩模(参照图4)进行。
在第二曝光步骤中，遮挡图4的遮光部5a的部分。即，为了在第一曝光步骤中进行了曝光后的范围内不进行再次曝光，进行第二曝光步骤。在图4所示的半色调部5b中，一部分光透过，并且光的相位反转。
在本实施方式中，使用具有透射率为6％的半色调部的掩模。在第二曝光步骤中，在NA为0.80、Conv.(σ＝0.85)的条件下进行曝光。将第二曝光步骤中的抗蚀剂的曝光量设定为比第一曝光步骤中的抗蚀剂的曝光量小。即，进行曝光步骤以便使用半色调型掩模对抗蚀剂等的被照射物进行的曝光量在使用利文森型掩模进行的曝光量以下。
在第一曝光步骤以及第二步骤之后，进行抗蚀剂膜的显影，形成了图1所示的图形。在本实施方式中，在第一曝光步骤之后进行第二曝光步骤，但是，也可以先进行第二曝光步骤。即，可以先进行通过半色调型掩模的曝光。
在第一曝光步骤中，通过了同相位开口部1a的光相位不改变地进行曝光。通过了反转相位开口部1b的光相位发生反转。在第一图形部10a的部分产生光的干涉。因此，能够抑制第一图形部10a部分的曝光，可提高第一图形部10a的尺寸精度。或者，可以形成细微的第一图形部10a。
在本实施方式中，采用了如下的多次曝光法：使用利文森型掩模对抗蚀剂图形10中的第一图形部10a进行曝光，使用半色调型掩模对第二图形部10b进行曝光。在多次曝光法中存在如下情况：首先进行曝光后的部分的潜像往往会受到此后进行曝光时光的灰雾的影响。
例如，在本实施方式中，参照图1，抗蚀剂图形10的第一图形部10a的潜像在此后使用半色调型掩模进行曝光时受到影响。例如，存在如下情况：使用半色调型掩模进行曝光的第二曝光步骤的曝光量过多时，第一图形部10a的尺寸精度恶化。
图5示出本实施方式的曝光试验结果的图表。图5是本实施方式的抗蚀剂图形的第一图形部10a(参照图1)的合成光学图像的图表。横轴表示从第一图形部10a的宽度方向的中心朝向宽度方向外侧的距离。0的位置是第一图形部的宽度方向的中心。纵轴表示利文森型掩模以及半色调型掩模的光强度。
在曝光试验中，分别改变利文森型掩模以及半色调型掩模的曝光量的比例，进行曝光。此外，对于只使用利文森型掩模进行曝光的情形也进行了试验。
参照图5可知，利文森型掩模的曝光量的比例越小，合成光学图像的倾斜度越小，潜像恶化。即，利文森型掩模的曝光量的比例越低，越容易受到半色调型掩模的曝光量的影响，尺寸精度恶化。
例如，在距离第一图形部中心的距离稍大于0.03μm的范围内(在抗蚀剂图形的第一图形部的线宽度大于0.06μm的范围内)，为了得到与使用了利文森型掩模时大致相同的倾斜度的合成光学图像，需要使利文森型掩模的曝光量至少为半色调型掩模的曝光量0.8倍以上。并且，通过使利文森型掩模的曝光量为半色调型掩模的曝光量的1.0倍以上，由此，能够可靠地得到具有与只使用利文森型掩模时相同程度以上的尺寸精度的潜像。
然后，作为确定曝光量比例的基准，采用ILS(Image Log Slope)值。ILS值表示像强度的对数的梯度，以ILS值＝(I/Is)×(ΔI/Δx)来定义。此处，Is是切片(slice)值，(ΔI/Δx)是成为光线强度线的切片值的点中光强度的梯度。
在本实施方式中，作为计算出切片值的线宽度的代表值，使用0.08μm。在设计规则(设计基准)为65nm的装置中，电极或者布线等的线宽度大致为60nm以上、70nm以下。此时的抗蚀剂膜的线宽度大致为80nm，由此，决定出计算切片值的线宽度的代表值。即，该线宽度是设计规则为65nm的半导体装置通用的线宽度。该线宽度中，采用距离线宽度的中心-0.04μm以上、+0.04μm以下位置的范围作为切片值。
图6表示说明使利文森型掩模和半色调型掩模的曝光量比例变化时的ILS值的图表。横轴表示曝光量比例，纵轴表示ILS值。通过增加利文森型掩模的曝光量比例，由此，ILS值增加。如上所述，根据图5的图表，若利文森型掩模和半色调型掩模的曝光量比例是1∶1，可得到优良的合成潜像。在图6中，曝光量比例是1∶1的ILS值是只使用利文森型掩模的ILS值的约0.8倍，约为34。即，ILS值若为约34以上，可确保合成光学图像的曝光量的充分的倾斜度，可形成尺寸精度优良的第一图形部。或者可形成细微的第一图形部。
如上所述，优选利文森型掩模的曝光量为半色调型掩模的曝光量的1.0倍以上。但是，若降低半色调型掩模的曝光量，则半色调型掩模的遮光部的尺寸变小。其结果是，存在遮光部成为掩模制造范围以下的大小的情况，不能制造成为掩模制造范围以下的大小的掩模。若考虑掩模的制造，则利文森型掩模的曝光量优选为半色调型掩模的曝光量的1.0倍以上、1.2倍以下。
使利文森型掩模的曝光量为半色调型掩模的曝光量以上，在以半色调型掩模形成的第二图形部的最小尺寸为以利文森型掩模形成的第一图形部的最小尺寸的1.3倍以上的情况下是有用的。曝光步骤中，存在曝光装置的聚焦裕度成为问题的情况。即，存在如下情况：产生使曝光装置的调焦变动时的尺寸变动未收纳在允许范围内的问题。该聚焦裕度的问题在第二最小尺寸小于第一最小尺寸的1.3倍时变得显著。第二最小尺寸为第一最小尺寸的1.3倍以上的情况下，通过使利文森型掩模的曝光量为半色调型掩模的曝光量以上，由此，可形成尺寸精度优良的第一图形部。或者可形成细微的第一图形部。并且，在65nm的设计规则的半导体装置的制造方法中，对于使线宽变得细微特别有用。
在本实施方式中，以使得利文森型掩模的曝光量成为半色调型掩模的曝光量以上的方式进行曝光，由此，可提高利文森型掩模的部分的潜像的对比度，可提供细微的半导体装置。或者可提供尺寸精度得到提高的半导体装置。
为了减小半色调型掩模的曝光量，除了减弱光源的光强度或者缩短曝光时间的方法之外，还有采用光学邻近校正(OPC：OpticalProximity Correction)的方法。
图7示出为了减小曝光量而采用了光学邻近校正的半色调型掩模的概要平面图。在形成于透光板19表面的半色调部上，减小半色调部5b，形成半色调部5c。这样，设定使半色调部减小的偏移，由此，可减小针对被照射物的曝光量。作为半色调部的掩模偏移量的目标，例如，在半色调部彼此的间隔为2000nm以上、最小宽度为70nm以上的作为基准图形的孤立图形中，将掩模偏移设定为单侧5nm以上、10nm以下。
曝光步骤中使用的抗蚀剂的种类也影响光学潜像。然后，对所使用的抗蚀剂的种类进行说明。
图8示出说明抗蚀剂的光学邻近效应(OPE：Optical ProximityEffect)的依赖性的基准图形的概要立体图。在基准图形中，通过半色调型掩模26对抗蚀剂27进行曝光。半色调型掩模26具有半色调部26a。
以直线状形成半色调部26a。以延伸方向相互平行的方式形成半色调部26a。抗蚀剂27的曝光区域27a分别为线状。在这样的基准图形中，将半色调部26a彼此的距离设为间隔尺寸S。此外，将半色调部26a的宽度设为W。将曝光区域27a的宽度设为CD(CriticalDimension：临界尺寸)值。在本实施方式中，使用扫面仪型的曝光装置，CD值为半色调部26a的宽度W的大致1/4。
图9示出两种抗蚀剂的CD值特性的图表。在本实施方式中使用了丙稀系正型抗蚀剂作为抗蚀剂膜。横轴是间隔尺寸S，纵横是CD值。在间隔尺寸S较小的部分，各个CD值急剧上升。
抗蚀剂A的(CD值的最大值-CD值的最小值)比抗蚀剂B(CD值的最大值-CD值的最小值)大。即，抗蚀剂A光学邻近效应比抗蚀剂B大。这样，OPE特性因抗蚀剂的种类而不同。因此，优选选择OPE特性优良的抗蚀剂。例如，(CD值的最大值-CD值的最小值)的值较大的抗蚀剂的情况下，若形成间距较小的图形，则存在从期待值较大偏移的可能性。因此，在进行了光学邻近校正的情况下，在间距较小的图形中，存在变成掩模制造范围以下的尺寸的可能性。在图9中，与抗蚀剂A相比，优选使用抗蚀剂B。
作为抗蚀剂选择OPE特性优良的抗蚀剂，由此，能够使曝光量比例的选择宽度变大，可不变更所制造图形的期待值来变更曝光量比例。
实施方式2
参照图10到图15，对基于本发明的实施方式2的图形形成方法进行说明。在本实施方式中，与实施方式1相同，包含使用利文森型掩模进行曝光的第一曝光步骤和使用半色调型掩模进行曝光的第二曝光步骤。此外，第二图形的第二最小尺寸为第一图形的第一最小尺寸的1.3倍以上时，与实施方式1相同，将第二曝光步骤的曝光量设为第一曝光步骤的曝光量以下。在本实施方式中，在第二曝光步骤中，通过使用降低半色调部的透射率的半透射型掩模进行曝光。在本实施方式中，通过与实施方式1相同的试验方法进行了试验。
图10是表示说明本实施方式的第一试验结果的第一图表。图11表示说明本实施方式的第一试验的结果的第二图表。在第一试验中，以1∶1的比例设定使用利文森型掩模进行的第一曝光步骤的曝光量和使用半色调型掩模进行的第二曝光步骤的曝光量。求出使半色调型掩模的半色调部的透射率从6％变化到0％时的各个位置的曝光量。
图10表示由利文森型掩模形成的抗蚀剂图形的第一图形(参照图1)的合成光学图像的图表。横轴表示距离由利文森型掩模形成的直线状部分的宽度方向中心部的距离，纵轴表示光强度。通过降低半色调型掩模的透射率，位置为0μm的光强度接近0。
图11表示第一试验的ILS值的图表。横轴表示半色调型掩模的半色调部的透射率，纵轴表示ILS值。半色调型掩模的半色调部的透射率为0％的掩模成为不具有半色调部的遮光的通常的掩模。
如图11所示，通过降低半色调部的透射率，由此，有ILS值变大的倾向。可知通过降低半色调部的透射率，第一图形部的尺寸精度提高。参照图11，在利文森型掩模的曝光量和半色调型掩模的曝光量之比为1∶1的情况下，通过使半色调型掩模的透射率为6％以下，由此，可使ILS值为约34以上。
图12表示说明本实施方式的第二试验的结果的第一图表。图13表示说明本实施方式的第二试验的结果的第二图表。在第二试验中，与第一试验相比，可相对减少利文森型掩模的曝光量。第二试验中，将利文森型掩模的曝光量和半色调型掩模的曝光量之比设为0.8∶1，进行试验。
图12表示由利文森型掩模形成的抗蚀剂图形的第一图形部分的合成光学图像。图13中示出第二试验的ILS值的图表。参照图12，通过降低半色调型掩模的透射率，由此，位置为0μm的光强度接近0。参照图13，将利文森型掩模的曝光量和半色调型掩模的曝光量之比设为0.8∶1的情况下，通过使半色调型掩模的透射率为4％以下，可使ILS值约为34以上。
图14表示说明本实施方式的第三试验的结果的第一图表。图15示出说明本实施方式的第三试验的结果的第二图表。在第三试验中，与第二试验相比，相对地进一步减少利文森型掩模的曝光量。在第三试验中，将利文森型掩模的曝光量和半色调型掩模的曝光量之比设为0.6∶1，并进行了试验。
图14示出由利文森型掩模形成的抗蚀剂图形的第一图形部分的合成图像的图表。图5示出第三试验的ILS值的图表。参照图14，通过降低半色调型掩模的半色调部的透射率，由此，位置为0μm的光强度接近0。此外，参照图15，将利文森型掩模的曝光量和半色调型掩模的曝光量之比设为0.6∶1时，使半色调型掩模的透射率为4％以下，由此，能够使ILS值为34以上。
这样，即使改变利文森型掩模和半色调型掩模的曝光量比例，对应地调整半色调型掩模的半色调部的透射率，由此，能够提供由利文森型掩模形成的图形的尺寸精度。
其他的结构、作用、效果以及方法与实施方式1相同，因此，此处不重复说明。
实施方式3
参照图16到图20，对基于本发明的实施方式3的图形形成方法进行说明。在本实施方式的图形形成方法中，与实施方式1相同，包含用利文森型掩模进行曝光的第一曝光步骤和使用半色调型掩模进行曝光的第二曝光步骤。在本实施方式中，在第二图形的第二最小尺寸为第一图形的第一最小尺寸的1.0倍以上、1.1倍以下时，将第二曝光步骤的曝光量设定为比第一曝光步骤的曝光量大。
图16是本实施方式的抗蚀剂图形的概要平面图。在衬底9的表面形成抗蚀剂图形11～13。抗蚀剂图形13配置在被抗蚀剂图形11和抗蚀剂图形12夹持的位置。抗蚀剂图形13由半色调型掩模形成。
抗蚀剂图形11包括第一图形部11a和第二图形部11b。抗蚀剂图形12包括第一图形部12a和第二图形部12b。第二图形部11a、12a是由利文森型掩模形成的部分。第一图形部11b、12b是由半色调型掩模形成的部分。
第一图形部11a、12a例如是成为场效应晶体管的栅电极的部分。激活区50例如是在衬底9的表面注入杂质、成为场效应晶体管的源极区域或者漏极区域的区域。抗蚀剂图形13的部分例如形成布线。
在本实施方式中，着眼于由通过利文森型掩模形成的抗蚀剂图形所夹持的抗蚀剂图形13。由抗蚀剂图形13形成的衬底9表面的布线图形例如直线状部分的宽度(对应于图16的抗蚀剂图形13的宽度L1的部分的宽度)是70nm。
图17示出本实施方式的利文森型掩模的概要平面图。利文森型掩模包括遮光膜2。遮光膜2具有同相位开口部2a、2c和反转相位开口部2b、2d。同相位开口部2a和反转相位开口部2b成为一对，由此，在同相位开口部2a和反转相位开口部2b之间形成作为布线图形的抗蚀剂图形11的第一图形部11a。同样，同相位开口部2c和反转相位开口部2d成为一对，由此，形成抗蚀剂图形12的第一图形部12a(参照图16)。
图18示出本实施方式的半色调型掩模的概要平面图。半色调型掩模包括透光板19。在透光板19的表面形成了遮光部6a、6c。遮光部6a、6c以稍稍使光透过的方式形成。在透光板19的表面形成了半色调部6b、6d、6e。遮光部6a、6c以对应于利文森型掩模的开口部的方式来形成。半色调部6b、6d以分别对应于抗蚀剂图形11、12的第二图形部11b、12b的方式来形成。半色调部6e以对应于抗蚀剂图形13的方式来形成(参照图16)。这样，以利文森型掩模进行曝光的抗蚀剂图形13的直线状部分被以利文森型掩模进行曝光的抗蚀剂图形11、12的第一图形部11a、12a夹持。
在使用这些利文森型掩模和半色调型掩模、将曝光量的比例设为1∶1进行曝光的情况下，例如，配置在对应于抗蚀剂图形13宽度方向的长度L1的利文森型掩模的开口部之间、以半色调型掩模形成的布线图形的遮光部宽度为90nm(参照图16)。
图19表示利文森型掩模和半色调型掩模的曝光量比例为1∶1时合成光图像的图表。横轴是以图16的A-A线切断时的剖面的位置。纵轴表示合成光学图像的光强度。在图19中，A部分是图16的抗蚀剂图形13的部分。光强度的最小值Imin是0.123。
然后，对利文森型掩模和半色调型掩模的曝光量比例为0.6∶1时的曝光情况进行说明。即，相对地降低利文森型掩模的曝光量。此时，配置在对应于抗蚀剂图形13宽度方向的长度L1的利文森型掩模的曝光量的开口部间、并以半色调型掩模形成的布线图形的遮光部宽度为110nm(参照图16)。
图20表示利文森型掩模和半色调型掩模的曝光量比例为0.6∶1时合成光图像的图表。A部分是图16的抗蚀剂图形13的部分。光强度的最小值Imin是0.063，可确保较小的值。
参照图19以及图20，相对于半色调型掩模的曝光量，提高利文森型掩模的曝光量的比例，产生不能充分降低由半色调型掩模形成的图形的光强度的最小Imin。使用利文森型掩模进行第一曝光步骤，对应该由半色调型掩模形成的潜像产生影响，应该由半色调型掩模形成的图形的光强度的最小值Imin变大。
其结果是，例如，在由半色调型掩模形成的部分引起断线这样的不良。即，在第一曝光步骤中的曝光处理时，作为最佳条件设定曝光量和焦点，但是，存在由于装置等原因引起的某些影响焦点(调焦)变动的情况，在变动后的状态下进行曝光的情况。此时，由相移掩模形成的潜像影响到由半色调型掩模形成的潜像，导致在由半色调型掩模形成的图形上产生不良的情况发生。
包括形成具有第一最小尺寸的第一图形和具有第二最小尺寸的第二图形的步骤，在第二最小尺寸为第一最小尺寸的1.1倍以下时产生该不良。此时，半色调型掩模的第二曝光步骤的曝光量设定为比利文森型掩模的第一曝光步骤的曝光量大。通过该方法，能够抑制由半色调型掩模形成的第二图形中的、与由利文森型掩模形成的第一图形相邻的图形的不良。特别地，能够抑制被第一图形夹持的第二图形的不良。
例如，在图16中，可抑制由抗蚀剂图形11、12的第一图形部11a、12a夹持的抗蚀剂图形13的直线状的部分的断线。
在本实施方式中，可提高以半色调型掩模形成的潜像的对比度，并可抑制由半色调型掩模形成的图形的不良。或者，在使用半色调型掩模的第二曝光步骤中，可抑制曝光时的聚焦裕度。
然后，对本实施方式记载的图形的形成方法、实施方式1以及2记载的图形形成方法的使用状态进行说明。
形成设置有场效应晶体管的栅极长度中最小的栅极长度为70nm的半导体装置A以及半导体装置B。场效应晶体管的栅电极由利文森型掩模形成，布线部以半色调型掩模形成。
此处，对于半导体装置A，以100nm设定布线部的最小尺寸。以曝光的潜像形成的工艺裕度较大的方式配置半导体装置A的布线部。半导体装置A的栅极长所要求的尺寸精度成为严格的条件。另一方面，在半导体装置B中，以与栅极长的最小尺寸相同的70nm来设定布线部的最小尺寸。对于半导体装置B的布线部来说，曝光的潜像形成的工艺裕度较小。但是，所述尺寸由于制造工艺的分散，在完成的状态下存在±10％左右的分散。
在上述情况下，对于半导体装置A，如实施方式1所示，使半色调型掩模的曝光量为利文森型掩模的曝光量以下，由此，可在布线部的潜像形成的工艺裕度的范围内，形成具有较高尺寸精度的栅电极。
对于半导体装置B，如本实施方式所示，使半色调型掩模的曝光量比利文森型掩模的曝光量大，由此，可确保形成布线部时的潜像形成的工艺裕度。
对于其他的结构、作用、效果以及方法，与实施方式1以及2相同，所以，此处不重复说明。
实施方式4
参照图21到图26，对基于本发明实施方式4的利文森型掩模的制造方法进行说明。
图21表示本实施方式中形成的抗蚀剂图形的概要平面图。在本实施方式中，使用利文森型掩模以及半色调型掩模。在衬底9的表面通过多晶硅等导电膜(未图示)形成了抗蚀剂图形11～13。抗蚀剂图形11包括第一图形部11a和第二图形部11b。抗蚀剂图形12包括第二图形部12a和第二图形部12b。
使用利文森型掩模形成第一图形部11a、12a。并且，将第一图形部11a、12a作为掩模对导电膜进行构图，由此，例如形成为场效应晶体管的栅电极。激活区50例如成为场效应晶体管的源极区域或者漏极区域。使用半色调型掩模形成第2图形部11b、12b。使用半色调型掩模形成抗蚀剂图形13。抗蚀剂图形13例如形成为布线。
在本实施方式中，对应于第一图形部11a和抗蚀剂图形13的直线状部分的距离L2的距离是160nm。例如，场效应晶体管的栅电极与布线的距离是160nm。此外，在本实施方式中，第一图形部12a和抗蚀剂图形13的直线状部分的距离与第一图形部11a和抗蚀剂图形13的直线状部分的距离相同。
在本实施方式中，对应于第一图形部11a、12a的宽度L3形成的线的宽度是60nm。此外，对应于抗蚀剂图形13的直线状部分的宽度形成的线的宽度与对应于宽度L3的宽度相同。例如，场效应晶体管的栅电极的宽度是60nm。
图22示出本实施方式的利文森型掩模的概要平面图。图23示出图22中的XXIII-XXIII线的横剖面视图。
本实施方式的利文森型掩模在透光板21表面具有遮光膜3。形成遮光膜3以遮断光。遮光膜3具有同相位开口部3a、3c和反转相位开口部3b、3d。在本实施方式中，以同相位开口部3a、3c彼此邻接的方式来形成。
参照图23，在遮光板21的表面上形成了遮光膜3。在同相位开口部3a、3c上，配置了透光板21的主表面。在反转相位开口部3b、3d的透光板21表面分别形成了凹部22。形成凹部22，以使通过反转相位开口部3b、3d的光的相位错开半个波长。即，以波长反转的方式来形成。凹部22具有凹槽部22a。在利文森型掩模中，需要在所形成的线图形等图形两侧配置同相位开口部以及反转相位开口部。即，需要夹持由同相位开口部和反转相位开口部形成的图形。
利文森型掩模的制造步骤需要对所形成的图形设定开口部。在利文森型掩模的制造方法中，包括设定同相位开口部和反转相位开口部的开口部设定步骤。通过成对设定一个同相位开口部和一个反转相位开口部，从而能够在此后的曝光中形成一个图形。对应于所设定的反转相位开口部的衬底表面上形成凹部。在本实施方式中包括如下步骤：按同相位开口部以及反转相位开口部对中对的彼此距离接近的顺序，对之间相对置的开口部的至少一个上设定同相位开口部。
参照图22在对应于每个抗蚀剂图形11以及抗蚀剂图形12的部分的两侧形成开口部。此处，在参考对之间相对置的开口部彼此的距离L4的情况下，与其他的部分相比，对之间的距离最近。此时，在至少一者上设定同相位开口部。在本实施方式中，在对之间相对置的开口部的两者上形成了同相位开口部3a、3c。
本实施方式的半色调型掩模的结构与实施方式3的掩模相同。
图24示出作为本实施方式的比较例的利文森型掩模的概要平面图。图25示出图24的XXV-XXV线的横剖面图。
参照图24，作为比较例的利文森型掩模，在开口部上设定同相位开口部以及反转相位开口部的设定方法不同。同相位开口部3a与反转相位开口部3b是成对的。此外，同相位开口部3c与反转相位开口部3d是成对的。在比较例的利文森型掩模中，两个对之间相对置的开口部设定为反转相位开口部3b、3d。对应于抗蚀剂图形13两侧的开口部设定为反转相位开口部3b、3d。
参照图25，在同相位开口部3a、3c上设置透光板21的主表面。在反转相位开口部3b、3d上，在透光板21的主表面上形成了凹部23。
在利文森型掩模的制造步骤中，例如在透光板的表面上形成具有开口部的遮光膜。然后，进行干法刻蚀，由此，在遮光膜的开口部下侧形成凹槽部。
例如，在比较例中，从反转相位开口部3b、3d的边缘到内侧形成了100nm的凹槽部23a。反转相位开口部3b和反转相位开口部3d的距离是400nm。此时，遮光膜3和透光板21的接触宽度L5变为200nm。这样，接触宽度L5与反转相位开口部3b以及反转相位开口部3d的距离的比例是1/2以下时，若凹槽部相互对置，则遮光膜3和透光板21的接触面积变小，存在遮光膜部分剥离的情况。特别是，线图形等的细微化在发展，开口部彼此的距离变小，则显著产生遮光部部分剥离的不良情况。
在设定开口部的开口部设定步骤中，按照同相位开口部和反转相位开口部的对之间的距离接近的顺序，在对之间相对置的开口部的至少一者上设定同相位开口部，由此可在对之间相对置的部分抑制遮光膜的剥离。在本实施方式中，在对之间相对置的两侧的开口部设定同相位开口部。参照图23以及图24，设定了相互对置的同相位开口部3a和同相位开口部3c。因此，能够使被同相位开口部3a和同相位开口部3c夹持的遮光膜3的部分与遮光板12的接触面积变大，可抑制遮光膜3的剥离。
在对利文森型掩模的开口部区域设定同相位开口部以及反转相位开口部的方法中，例如可采用移相器配置DA(Design Automation：自动化设计)系统。通过在应用移相器配置DA中应用本申请的开口部的设定方法，可设定利文森型掩模的开口部的种类。
图26示出本实施方式的开口部的设定方法的例子。对预先形成的抗蚀剂图形设定光透过的开口部区域，对于各个开口部的区域设定同相位开口部或者反转相位开口部。
首先，将同相位开口部和反转相位开口部作为一对进行观察时，选定对之间的距离最近的部分。在该部分中，在对置的两个对所包含的四个开口部区域中相互对置的两个开口部区域设定同相位开口部。然后，设定对应于所设定的同相位开口部的对的反转相位开口部。
然后，判别是否存在所设定的反转相位开口部和其他反转相位开口部的距离较近、产生遮光膜剥离的危险。当存在产生遮光膜剥离的情况下，将所设定的两个同相位开口部中的一者变为反转相位开口部、并将成对的开口部变更为同相位开口部。即，所设定的反转相位开口部和其他的反转开口部的距离非常接近时，使所述变更还原，并进入到下一步骤。
然后，对于未设定同相位开口部以及反转相位开口部的区域，重复同样的操作。这样，对于所有的开口部区域设定同相位开口部以及反转相位开口部。
在图26所示的例子中，按照对之间的距离接近的顺序设定了同相位开口部，但是，并不限于该方式，选择对之间的距离为预定值以下的距离，对于其中对之间存在以半色调型掩模形成的图形的部分，可以优先设定同相位开口部。
此外，在反转相位开口部上，在透光板的表面形成凹部以外，在透光板的主表面上配置移相器。因此，在形成凹部或者配置移相器时，存在产生制造误差的情况。即，存在因利文森型掩模的制造误差引起的相位差发生偏移的情况。因此，在形成于反转相位开口部之间所夹持部分的图形上，存在受到相位差偏移的影响、尺寸精度变差的情况。
但是，如本实施方式所示，从对之间的距离接近的部分依次使由半色调型掩模形成的图形的至少一者为同相位开口部，由此，可抑制制造这些掩模时的制造误差引起的相位偏移的曝光，可提高尺寸精度。
对于其他的结构、作用、效果以及方法，因为与实施方式1到3相同，故此处不重复说明。
实施方式5
参照图27到图31，对基于本发明的实施方式5的图形形成方法以及利文森型掩模的制造方法进行说明。
图27是以本实施方式的利文森型掩模形成的抗蚀剂图形的概要平面图。在衬底9的表面上形成了抗蚀剂图形11～13。在抗蚀剂图形11和抗蚀剂图形12之间形成抗蚀剂图形13。抗蚀剂图形的第一图形部11a以及抗蚀剂图形12的第一图形部12a是由利文森型掩模形成的部分。
抗蚀剂图形13包括第一图形部13a以及第二图形部13b。在本实施方式中，以利文森型掩模形成第一图形部13a。以半色调型掩模形成第二图形部13b。
在本实施方式中，使用形成在多晶硅等的导电膜(未图示)上的抗蚀剂图形11、12的第一图形部11a、12a，形成场效应晶体管的栅电极，使用抗蚀剂图形13形成布线。第一图形部11a、12a的两侧是形成场效应晶体管的源极区域等激活区50。抗蚀剂图形11、12形成在形成有元件的元件区域51。元件分离区域52是未形成场效应晶体管等元件的区域。抗蚀剂图形13形成在元件分离区域52。
图28示出本实施方式的利文森型掩模的概要平面图。对于本实施方式的利文森型掩模来说，在遮光膜4上形成用于形成抗蚀剂图形11的第一图形部11a的同相位开口部4a以及反转相位开口部4b。此外，形成了用于形成抗蚀剂图形12的同相位开口部4c和反转相位开口部4d。
在本实施方式中，对于抗蚀剂图形13中的直线状的第一图形部13b来说，用利文森型掩模来形成。此处，在被抗蚀剂图形11和抗蚀剂图形12夹持的抗蚀剂图形13中，本来是由半色调型掩模形成的部分。在本实施方式中，扩大配置在夹持抗蚀剂图形13的位置上的反转相位开口部4b和同相位开口部4c的大小。由通过反转相位开口部4b以及通过同相位开口部4c的光，形成抗蚀剂图形13的第一图形部13a(参照图27)。
图29示出本实施方式的半色调型掩模的概要平面图。在透光板19的表面形成了遮光部7a。以覆盖抗蚀剂图形11的第一图形部11a、抗蚀剂图形12的第一图形部12a以及抗蚀剂图形13的第一图形部13a(参照图27)的方式形成遮光部7a。遮光部7a以对应于利文森型掩模的开口部4a～4d的方式来形成(参照图28)。
半色调部7b、7c以对应于抗蚀剂图形11、12的第二图形部11b、12b的方式来形成。半色调部7d以对应于抗蚀剂图形13的第二图形部13b的方式来形成(参照图27)。
参照图27，当形成在元件分离区域52上的抗蚀剂图形13和利文森型掩模的曝光区域在预定距离以内时，通过半色调型掩模的曝光形成抗蚀剂图形13的全部，通过反转开口部4b以及同相位开口部4c进行照射的曝光对抗蚀剂13的第一图形部13a的影响变大。其结果是，存在抗蚀剂图形13的第一图形部13a的尺寸变动较大的情况。
在所述预定的距离内时，对配置在应该由半色调型掩模形成的布线图形外侧的同相位开口部以及反转相位开口部的大小进行扩大，并由利文森型掩模形成布线图形。
本实施方式的半导体装置的制造方法包括如下步骤：形成在元件分离区域上的图形中，应该由半色调型掩模形成的第二图形和通过利文森型掩模的开口部进行曝光的区域的距离是实质上对第二图形的尺寸变动产生影响的距离时，由利文森型掩模形成第二图形部分。
即，在本实施方式中，在要求应该由利文森型掩模形成的细微的图形或者尺寸精度的图形以外的图形中，若与由利文森型掩模形成的图形的距离为预定的范围以内，则以利文森型掩模进行曝光，形成该图形。
图30以及图31示出说明本实施方式中的利文森型掩模的制造方法中设定开口部的开口部设定步骤的概要平面图。在本实施方式中，由计算机设定对应于所形成的抗蚀剂图形的利文森型掩模的开口部。计算机包括用于设定利文森型掩模的开口部的程序。
图30是计算机的对应部的说明图。对掩模对应部31设定抗蚀剂图形对应部41～43。此处，抗蚀剂对应部41、42是对应于图27的抗蚀剂图形11、12的部分。抗蚀剂图形对应部13是对应于图27的抗蚀剂图形13的部分。
然后，在抗蚀剂图形对应部41、42的周围分别设定激活区对应部44。激活区对应部44是对应于图27的激活区50的部分。
然后，在抗蚀剂图形对应部41的两侧，设定同相位开口部31a和反转相位开口部31b。此外，在抗蚀剂图形对应部42的两侧，设定同相位开口部31c和反转相位开口部31d。
抗蚀剂图形对应部43被反转相位开口部31b和同相位开口部31c夹持。此处，设想抗蚀剂图形对应部43和反转相位开口部31b的距离L6以及抗蚀剂图形对应部43和同相位开口部31c的距离L7中的至少一个在预定的距离以内的情形。即，设想通过开口部曝光后的部分与抗蚀剂图形的距离的设计值在预定范围以内的情形。本实施方式的预定距离使用了0.3×λ/NA。λ是进行曝光时的光源的波长，NA是开口数。本实施方式的预定距离是清晰度限度左右的尺寸。
当配置在本来应由半色调型掩模形成的抗蚀剂图形两侧所对应的部分的开口部与抗蚀剂图形的距离在所述预定距离以内时，在抗蚀剂图形两侧的开口部同为同相位开口部时，可以将一者变为反转相位开口部。
图31是在计算机的对应部设定假激活区的步骤的说明图。在本实施方式中，为了对利文森型掩模的开口部设定同相位开口部以及反转相位开口部，采用移相器配置DA(Design Automation：自动化设计)系统。
分别设定对应于抗蚀剂图形对应部41、42的激活区对应部44。抗蚀剂图形对应部43包括第一图形对应部43a、第二图形对应部43b、43c。
所述距离L6以及距离L7中的至少一个在所述预定距离内时，在形成抗蚀剂图形对应部43的区域设定假激活区45。在抗蚀剂图形对应部43的第一图形对应部43a的正下层以假设形成激活区的方式来设定。例如，设定假激活区45，以第一图形对应部43a是栅电极的方式进行设定。
通过设定假激活区45，第一图形对应部43a被判断为例如形成栅电极，并识别为第一图形对应部43a是应该由利文森型掩模形成的图形。在利文森型掩模中，判断为应该在第一图形对应部43a的两侧设定同相位开口部以及反转相位开口部。通过图30所示的反转相位开口部31b以及同相位开口部31c的曝光形成第一图形13a，扩大反转相位开口部31b以及同相位开口部31c。基于同相位开口部以及反转相位开口部的数据，制造图28所示的利文森型掩模。
在本实施方式中，使用了设定利文森型掩模的开口部的种类以及大小的计算机程序。存在形成在元件分离区域的图形中由利文森型掩模形成的图形之间所夹持的部分，在所述预定距离内的情况下，设定假激活区，扩大开口部。通过设定假激活区，由此可容易地形成扩大后的同相位开口部或者反转相位开口部。
在本实施方式中，通过计算机程序，判断为应该使同相位开口部以及反转相位开口部变大，扩大同相位开口部以及反转相位开口部。作为扩大这些开口部的方法，不限于该方式，首先，在该第一图形对应部的两侧设定同相位开口部以及反转相位开口部，连接相互接触的开口部之间，由此，也可以扩大同相位开口部以及反转相位开口部。
在本实施方式中，形成在元件分离区域的布线图形以利文森型掩模形成，由此，可提高所述布线图形的尺寸精度。此外，可提高聚焦裕度，并能够形成高成品率的电路图形。
在所述的各个实施方式的图中，对相同或者相当的部分付以同一符号。
按照本发明可提供一种能够形成细微图形的图形形成方法。此外，可提供一种能够形成细微图形的利文森型掩模的制造方法。
对本发明进行了详细说明，但是应该理解为，这只是示例，并不是限定，发明的精神和范围仅由技术方案的范围进行限定。

Claims (5)

1.一种利文森型掩模的制造方法，
该利文森型掩模具有透光板和配置在所述透光板的主表面并且具有多个开口部的遮光膜，
所述开口部包含同相位开口部以及反转相位开口部，
在所述反转相位开口部中，在所述主表面上形成凹部，
所述凹部具有以延伸到所述反转相位开口部的端部下的方式形成的凹槽部，
为了在被处理物上形成第一图形，成对设定所述同相位开口部和所述反转相位开口部，其中，
包含在所述第一图形的两侧确定所述同相位开口部以及所述反转相位开口部的开口部设定步骤，
所述开口部设定步骤包含如下步骤，当与其他部分相比，对之间的距离最近时，在所述距离最近的对之间相对置的所述开口部的至少一个上设定所述同相位开口部。
2.如权利要求1记载的利文森型掩模的制造方法，其中
所述开口部设定步骤包含如下步骤，当与其他部分相比，对之间的距离最近时，将所述距离最近的对之间相对置的两个所述开口部均设定为所述同相位开口部。
3.一种用于制造在元件区域的激活区域形成第一图形、在元件分离区域形成第二图形的半导体装置的利文森型掩模的制造方法，其中
包含在所述第一图形两侧设定同相位开口部以及反转相位开口部作为开口部的开口部设定步骤，
在通过所述开口部曝光的部分相互之间配置所述第二图形，当通过所述开口部曝光的部分与所述第二图形的距离是对所述第二图形的尺寸变动产生影响的距离以内时，所述开口部设定步骤包括如下步骤：
在所述第二图形的两侧设定所述同相位开口部以及反转相位开口部的步骤；以及
以可形成所述第二图形的方式扩大所述同相位开口部以及所述反转相位开口部的扩大步骤。
4.如权利要求3记载的利文森型掩模的制造方法，其中
所述开口部设定步骤包括通过计算机设定所述同相位开口部以及所述反转相位开口部的步骤，
所述扩大步骤包括：在形成所述元件分离区域的所述第二图形的区域上设定假激活区的步骤。
5.如权利要求3或者4记载的利文森型掩模的制造方法，其中
使用通过所述开口部曝光的部分和所述第二图形的距离的设计值，作为对所述第二图形的尺寸变动产生影响的所述距离，该设计值为0.3×λ/NA，其中λ是光源的波长，NA是开口数。
CN2006101732958A 2005-12-15 2006-12-15 使用利文森型掩模的图形形成方法及该掩模的制造方法 Expired - Fee Related CN1983024B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005361831A JP4963830B2 (ja) 2005-12-15 2005-12-15 パターン形成方法
JP2005-361831 2005-12-15
JP2005361831 2005-12-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2011100404798A Division CN102073224B (zh) 2005-12-15 2006-12-15 使用利文森型掩模的图形形成方法及该掩模的制造方法

Publications (2)

Publication Number Publication Date
CN1983024A CN1983024A (zh) 2007-06-20
CN1983024B true CN1983024B (zh) 2012-01-25

Family

ID=38165650

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006101732958A Expired - Fee Related CN1983024B (zh) 2005-12-15 2006-12-15 使用利文森型掩模的图形形成方法及该掩模的制造方法
CN2011100404798A Expired - Fee Related CN102073224B (zh) 2005-12-15 2006-12-15 使用利文森型掩模的图形形成方法及该掩模的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011100404798A Expired - Fee Related CN102073224B (zh) 2005-12-15 2006-12-15 使用利文森型掩模的图形形成方法及该掩模的制造方法

Country Status (5)

Country Link
US (4) US7682760B2 (zh)
JP (1) JP4963830B2 (zh)
KR (1) KR20070064277A (zh)
CN (2) CN1983024B (zh)
TW (1) TWI408729B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4956122B2 (ja) * 2006-09-27 2012-06-20 東芝マイクロエレクトロニクス株式会社 多重露光フォトマスク及びそのレイアウト方法、多重露光フォトマスクを用いた半導体装置の製造方法
CN102314075B (zh) * 2010-07-02 2013-03-27 中芯国际集成电路制造(上海)有限公司 复合掩模及其制作方法
CN102314076B (zh) * 2010-07-02 2013-03-27 中芯国际集成电路制造(上海)有限公司 复合掩模及其制作方法
JP2019014139A (ja) * 2017-07-06 2019-01-31 キヤノン株式会社 インクジェット記録装置及びその温度制御方法
KR20220090668A (ko) * 2020-12-22 2022-06-30 삼성디스플레이 주식회사 임계선폭 오차 관리방법 및 이를 이용한 포토마스크 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1115044A (zh) * 1994-01-19 1996-01-17 现代电子产业株式会社 相移掩模及其制造方法
CN1688934A (zh) * 2003-02-27 2005-10-26 富士通株式会社 光掩膜及半导体器件的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2650962B2 (ja) * 1988-05-11 1997-09-10 株式会社日立製作所 露光方法及び素子の形成方法並びに半導体素子の製造方法
US5929943A (en) * 1995-12-28 1999-07-27 Thomson Consumer Electronics, Inc. Automatic plug-in indicator dimmer
JP2790127B2 (ja) * 1996-06-27 1998-08-27 日本電気株式会社 フォトマスク及びその製造方法
US5858580A (en) * 1997-09-17 1999-01-12 Numerical Technologies, Inc. Phase shifting circuit manufacture method and apparatus
JP3474740B2 (ja) * 1997-03-25 2003-12-08 株式会社東芝 フォトマスクの設計方法
JP3607496B2 (ja) * 1998-03-13 2005-01-05 株式会社東芝 パターン形成方法
JP4019491B2 (ja) * 1998-03-30 2007-12-12 ソニー株式会社 露光方法
JP2000260701A (ja) * 1999-03-10 2000-09-22 Toshiba Corp パターン形成方法及びそれを用いた半導体装置の製造方法
JP4115615B2 (ja) * 1999-03-11 2008-07-09 株式会社東芝 マスクパターン設計方法
JP4679732B2 (ja) * 2001-02-02 2011-04-27 ルネサスエレクトロニクス株式会社 位相シフトマスクおよびそれを用いたパターン形成方法
JP3633506B2 (ja) * 2001-05-24 2005-03-30 ソニー株式会社 露光方法および半導体装置の製造方法
JP2003168640A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体装置の製造方法
JP2003209049A (ja) * 2002-01-17 2003-07-25 Fujitsu Ltd 半導体装置の製造方法及び製造用マスクセット
JP2004247606A (ja) * 2003-02-14 2004-09-02 Fujitsu Ltd フォトマスク、半導体装置及びその製造方法
JP2004363390A (ja) * 2003-06-05 2004-12-24 Toshiba Corp フォトマスクの補正方法、及び半導体装置の製造方法
JP4254603B2 (ja) 2004-04-23 2009-04-15 凸版印刷株式会社 レベンソン型位相シフトマスク及びその製造方法
JP4566666B2 (ja) * 2004-09-14 2010-10-20 富士通セミコンダクター株式会社 露光用マスクとその製造方法
JP5106747B2 (ja) * 2004-10-27 2012-12-26 ルネサスエレクトロニクス株式会社 パターン形成方法、半導体装置の製造方法及び露光用マスクセット

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1115044A (zh) * 1994-01-19 1996-01-17 现代电子产业株式会社 相移掩模及其制造方法
CN1688934A (zh) * 2003-02-27 2005-10-26 富士通株式会社 光掩膜及半导体器件的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-99655A 2005.04.14

Also Published As

Publication number Publication date
US7935462B2 (en) 2011-05-03
US20110165520A1 (en) 2011-07-07
CN102073224B (zh) 2012-11-28
US7682760B2 (en) 2010-03-23
US8071264B2 (en) 2011-12-06
JP2007165704A (ja) 2007-06-28
CN1983024A (zh) 2007-06-20
US20070141480A1 (en) 2007-06-21
US20100136487A1 (en) 2010-06-03
US8367309B2 (en) 2013-02-05
TW200733192A (en) 2007-09-01
JP4963830B2 (ja) 2012-06-27
US20120028194A1 (en) 2012-02-02
TWI408729B (zh) 2013-09-11
KR20070064277A (ko) 2007-06-20
CN102073224A (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
JP2986086B2 (ja) 位相シフト・マスクおよびその製造方法
US7807342B2 (en) Transmission mask with differential attenuation to improve ISO-dense proximity
US6787274B2 (en) Mask for adjusting transmittance of a light and method for manufacturing the same
JP2007013088A (ja) 二重露光技術を用いた二重露光方法及びこの二重露光方法のためのフォトマスク
JP3080023B2 (ja) 露光用フォトマスク
CN1983024B (zh) 使用利文森型掩模的图形形成方法及该掩模的制造方法
US5837426A (en) Photolithographic process for mask programming of read-only memory devices
JP2001235850A (ja) フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法
JP2002323746A (ja) 位相シフトマスク及び、それを用いたホールパターン形成方法
KR20080104224A (ko) 포토마스크, 그 작성방법 및 그 포토마스크를 이용한패턴형성방법
KR100213250B1 (ko) 위상 쉬프트 마스크 및 그 제조방법
KR20020000350A (ko) 반도체 소자의 위상 반전 마스크 제조방법
KR100498442B1 (ko) 광 마스크 세트 및 그의 제조 방법
US20060050389A1 (en) Polarizing reticle
KR100505421B1 (ko) 반도체 소자의 패턴 형성 방법
JP5318140B2 (ja) レベンソン型マスクの製造方法
KR100434707B1 (ko) 반도체 소자 제조용 노광 마스크
JP3247428B2 (ja) 投影露光用マスク及び投影露光方法
JPH06338441A (ja) 半導体装置及びその製造方法
KR20090068638A (ko) 반도체 소자의 패턴 형성용 마스크 제작 방법
KR20000041410A (ko) 사이드로브�방지를�위한�하프톤�위상반전�마스크
KR20050002372A (ko) 반도체 소자의 마스크 제작 방법
JPH1152539A (ja) フォトマスク
JP2000147741A (ja) ホトマスク、ホトマスクの製造方法及びパターン形成方法
KR20030053683A (ko) 포토 마스크

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20101019

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO TO, JAPAN TO: KAWASAKI CITY, KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20101019

Address after: Kawasaki, Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120125

Termination date: 20191215