CN1679159A - Rf集成电路用绝缘硅片 - Google Patents

Rf集成电路用绝缘硅片 Download PDF

Info

Publication number
CN1679159A
CN1679159A CN03820750.8A CN03820750A CN1679159A CN 1679159 A CN1679159 A CN 1679159A CN 03820750 A CN03820750 A CN 03820750A CN 1679159 A CN1679159 A CN 1679159A
Authority
CN
China
Prior art keywords
wafer
layer
silicon
coating
oxide skin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03820750.8A
Other languages
English (en)
Inventor
M·A·法蒂穆拉
K·托马斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of CN1679159A publication Critical patent/CN1679159A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种RF半导体器件，其由包括多晶硅晶圆、位于该多晶硅晶圆上的隐埋氧化物层和位于该氧化物层上的硅层的起始基片制造。

Description

RF集成电路用绝缘硅片
技术领域
本发明涉及RF集成电路用绝缘硅(SOI)片。
发明背景
对在特定应用中使用的硅的初步加工的材料要求受该应用的驱动。对于RF应用，这些材料要求非常严格。标准的体硅片或绝缘硅片使用在高频率下导致高损耗和串扰的低电阻率基片。例如，使用具有低电阻率基片的硅片或绝缘硅片制造的感应器的Q′s低。因此，为了获得更高的Q′s，使用具有接地平面(ground plane)的多能级金属。然而，这些耦合技术(coupling technique)导致串扰。此外，由于基片的电阻低导致在较高的频率下损耗增加。
使用高电阻率硅(HRS)基片可以减少RF应用中的损耗和耦合(串扰)。与通常使用的硅基片的约10Ω-cm的ρ相比，这种基片具有104Ω-cm的最大电阻率ρ。然而，HRS的电阻率比通常用于RF应用的GaAs基片低3-4个数量级。此外，在RF应用中使用高电阻率硅基片有问题。即，如图1和2中的图所示，在后加工的过程中，热产生的供体使SiO2/Si界面处和晶片背面处的电阻率都下降。
图1是隐埋氧化物(buried oxide)与基片之间的界面(即，SiO2/Si界面)处的电阻分布，其中假设基片为n-型基片。图1的y轴表示电阻率，x轴表示深入基片中的深度。x＝0的点位于界面处。如图1所示，基片的电阻率仅在界面以下是最低的。
图2是p-型晶片的电阻分布。图2的y轴表示电阻率，x轴表示深入晶片中的深度。x＝0的点位于晶片的前面。如图2所示，在一定条件下，晶片的背面实际上可以经受类型转化(在这种情况下，从p型转化为n型)。也已观察到，在其它状态下，在隐埋氧化物以下的晶片区域也可以经受类型转化。
可以通过研磨除去晶片背面处的分解。然而，界面处的分解产生更高的损耗，增加耦合(串扰)，降低感应器Q，因此不容易补救。本发明解决了这些问题中的一个或多个。
发明概述
根据本发明的一个方面，RF半导体器件包括高电阻率多晶硅晶圆(handle wafer)、位于该多晶硅晶圆上的隐埋氧化物层和位于该隐埋氧化物层上的硅层。
根据本发明的另一个方面，RF半导体器件包括高电阻率多晶层、位于该多晶层上的隐埋氧化物层和位于该隐埋氧化物层上的硅层。
根据本发明的再一个方面，制造RF半导体器件的方法包括以下步骤：在第一晶片的表面上形成氧化物层；将第一晶片的氧化物层与第二晶片结合，由此制造RF半导体器件，其中第一晶片包括低电阻率硅，第二晶片包括高电阻率多晶硅晶片。
根据本发明的又一个方面，制造RF半导体器件的方法包括以下步骤：在第一晶片的表面上形成第一氧化物层；在第二晶片的表面上形成第二氧化物层；将该第一氧化物层与第二氧化物层彼此相对结合以制造RF半导体器件，其中第一晶片包括高电阻率多晶材料，第二晶片包括低电阻率硅。
而且，根据本发明的另一个方面，提供一种从具有顶部硅层、隐埋氧化物层和底部硅层的SOI晶片开始制造RF半导体器件的方法。该方法包括以下步骤：在顶部硅层的表面上形成一新的氧化物层；在该新的氧化物层上形成高电阻率多晶硅层；除去SOI晶片的底部硅层；和除去SOI晶片的隐埋氧化物层以制造RF半导体器件。
附图简述
当结合附图及本发明的详细描述时，本发明的这些及其它特征和优点将变得更明显，其中：
图1说明了在常规绝缘硅片的隐埋氧化物与基片之间的界面处的电阻分布；
图2说明了在标准的CMOS加工后常规p-型晶片的电阻分布；
图3说明了有利地使用本发明的RF器件；
图4显示了可以在图3的RF器件中使用的本发明晶片；
图5a、5b和5c说明了制备图4中所示的RF基片20的方法；
图6a、6b和6c说明了制备图4中所示的RF基片20的另一种方法；和
图7a、7b、7c、7d和7e说明了制备图4中所示的RF基片20的又一种方法。
发明详述
如图3所示，RF器件10结合入集成电路12，并具有RF输入端14和输出端16。可以在制造集成电路12的过程中使用的RF基片20示于图4中。RF基片20包括高电阻率多晶硅晶圆22、在该多晶硅晶圆22上形成的隐埋氧化物层24和在该隐埋氧化物层24上形成的硅层26。然后，加工RF基片20的硅层26以形成RF元件如晶体管、电容器、二极管、变容二极管和感应器，它们结合到一起从而形成RF器件10。
隐埋氧化物层24可以是SiO2或Al2O3。或者，AlN层或Si3N4层可以代替隐埋氧化物层24。可以提供附加层28以控制应力并减少RF基片20的任何扭曲，并起阻挡层的作用抵抗污染杂质。例如，可以通过氧化多晶硅晶圆22的多晶硅或通过将Si3N4沉积在多晶硅晶圆22上来提供附加层28。
多晶硅晶圆22的多晶硅具有高的电阻率ρ，如大于106Ω-cm的电阻率ρ。并且，多晶硅不易于发生迄今使用的单晶材料出现的降解如类型转换。而且，高电阻率多晶硅在加工的过程中损耗较少。
在图5a、5b和5c中说明了制备RF基片20的方法，如图5 a所示，在单晶硅的第一晶片32的表面上形成氧化物层30。此氧化物层应该具有隐埋氧化物层24的所需厚度。如图5b所示，可以将原子量低的原子34如氢原子或氦原子嵌入多晶晶片36，即多晶硅晶片36的表面中。如图5c所示，例如通过热处理将第一晶片32的氧化层30和第二晶片36的嵌入表面彼此相对结合。在加热的过程中，嵌入的原子形成大气泡，通常释放嵌入区之上的硅膜。得到的结构是可以按需要抛光的RF基片20。可以根据需要加入附加层28。
或者，如图6a、6b和6c所示，可以通过氧化多晶材料如多晶硅的第一晶片40的表面来形成氧化物层42而制备RF基片20(图6a)。如图6b所示，氧化包括单晶硅的第二晶片44的表面以形成氧化物层46。如图6c所示，例如通过热处理将第一晶片40的氧化层42和第二晶片44的氧化层46结合在一起。氧化物层42和46的组合深度应该产生所需的隐埋氧化物层24的厚度。如有必要，例如通过研磨和/或蚀刻除去第二晶片44的一部分暴露硅表面以制造所需的具有具备所需深度的顶部硅层的RF基片20。如果使用蚀刻，则结合之前，可以在单晶中使用掺杂层以在所需点停止蚀刻。可以根据需要加入附加层28。
如图7a、7b、7c、7d和7e中说明的另一种方法，可以通过从具有顶部硅层52、隐埋氧化物层54和厚的底部硅层56的标准SOI晶片50开始制造RF基片20(图7a)。如图7b所示，氧化SOI晶片50的顶部硅层52以形成氧化物层58。如图7c所示，例如通过沉积在氧化物层58上形成多晶硅层60。例如，对于4英寸的晶片，得到的多晶硅层的厚度为500微米。如图7d所示，例如通过蚀刻和/或研磨除去原始SOI晶片50的厚的底部硅层56。最后，如图7e所示，例如通过研磨和/或蚀刻除去原始SOI晶片50的氧化物层54，留下RF基片20。可以根据需要加入附加层28。
上面已经论述了本发明的某些变化。其它的变化将会为本发明领域中的技术人员所想到。例如，本文中描述的隐埋氧化物层24和54可以由诸如SiO2、Si3N4、Al2O3、AlN、钛酸盐等这样的电介质中的一种或其组合组成。可以使用诸如CVD、LPCVD、溅射、MBE、PECVD、高密度等离子体和热生长这样的沉积方法沉积隐埋氧化物。
而且，另一氧化物层可以选自诸如SiO2、Si3N4、Al2O3、AlN、钛酸盐等这种电介质中的一种或其组合。可以使用诸如CVD、LPCVD、溅射、MBE、PECVD、高密度等离子体和热生长这样的沉积方法沉积这些其它的氧化物层。
因此，应将本发明的说明书理解为只是说明性的，用于教导本领域技术人员实施本发明的最佳方式。在基本不偏离本发明精神的前提下，可以对细节进行改变。并保留唯一使用在后附权利要求书中范围内的所有变更的权利。

Claims (31)

1.一种RF半导体器件，其包括：
高电阻率多晶硅晶圆；
位于该多晶硅晶圆上的隐埋氧化物层；和
位于该隐埋氧化物层上的硅层。
2.权利要求2的RF半导体器件，还包括RF输入端。
3.一种RF半导体器件，包括：
高电阻率多晶层；
位于该多晶层上的隐埋氧化物层；和
位于该隐埋氧化物层上的硅层。
4.权利要求3的RF半导体器件，其中该多晶层包括多晶硅层。
5.权利要求3的RF半导体器件，还包括RF输入端。
6.权利要求5的RF半导体器件，其中多晶层包括多晶硅层。
7.一种制造RF半导体器件的方法，包括：
在第一晶片的表面上形成氧化物层，其中该第一晶片包括低电阻率硅；和
将该第一晶片的氧化物层与第二晶片结合，其中第二晶片包括高电阻率多晶硅晶片，由此制造RF半导体器件。
8.权利要求7的方法，其中第一晶片的氧化物层与第二晶片的结合包括：
将原子量低的原子嵌入第二晶片的表面中；和
将第一晶片的氧化物层与第二晶片的嵌入表面结合。
9.权利要求7的方法，其中第一晶片的氧化物层与第二晶片的结合包括加热第一和第二晶片以将第一晶片的氧化物层与第二晶片结合。
10.权利要求9的方法，其中加热第一和第二晶片以将第一晶片的氧化物层与第二晶片结合包括：
将原子量低的原子嵌入第二晶片的表面中；和
加热第一和第二晶片以将第一晶片的氧化物层与第二晶片的嵌入表面结合。
11.权利要求7的方法，还包括加工第一晶片的硅以在其中形成RF半导体器件的集成电路。
12.权利要求7的方法，还包括加工第一晶片的硅以形成晶体管和感应器。
13.一种制造RF半导体器件的方法，包括：
在第一晶片的表面上形成第一氧化物层，其中第一晶片包括高电阻率多晶材料；
在第二晶片的表面上形成第二氧化物层，其中第二晶片包括低电阻率硅；和
彼此相对结合第一氧化物层和第二氧化物层以制造RF半导体器件。
14.权利要求13的方法，其中该多晶材料包括多晶硅。
15.权利要求13的方法，还包括除去一部分第二晶片的硅。
16.权利要求15的方法，其中除去一部分第二晶片的硅包括蚀刻掉第二晶片的部分硅。
17.权利要求15的方法，其中除去一部分第二晶片的硅包括研磨掉第二晶片的部分硅。
18.权利要求15的方法，其中除去一部分第二晶片的硅包括蚀刻并研磨掉第二晶片的部分硅。
19.权利要求13的方法，其中彼此相对结合第一和第二氧化物层包括加热第一晶片和第二晶片以彼此相对结合第一氧化物层和第二氧化物层。
20.权利要求13的方法，还包括加工第二晶片的硅以在其中形成RF半导体器件的集成电路。
21.权利要求13的方法，还包括加工第二晶片的硅以形成晶体管和感应器。
22.一种从具有顶部硅层，隐埋氧化物层和底部硅层的SOI晶片开始制造RF半导体器件的方法，该方法包括：
在顶部硅层的表面上形成新的氧化物层；
在该新的氧化物层上形成高电阻率多晶硅层；
除去SOI晶片的底部硅层；和
除去SOI晶片的隐埋氧化物层以制造RF半导体器件。
23.权利要求22的方法，其中在该新的氧化物层上形成多晶硅层包括将多晶硅层沉积在该新的氧化物层上。
24.权利要求23的方法，其中除去SOI晶片的底部硅层包括研磨和/或蚀刻掉SOI晶片的底部硅层。
25.权利要求23的方法，其中除去SOI晶片的隐埋氧化物层包括研磨和/或蚀刻掉SOI晶片的隐埋氧化物层。
26.权利要求25的方法，其中除去SOI晶片的底部硅层包括研磨和/或蚀刻掉SOI晶片的底部硅层。
27.权利要求22的方法，其中除去SOI晶片的底部硅层包括研磨和/或蚀刻掉SOI晶片的底部硅层。
28.权利要求22的方法，其中除去SOI晶片的隐埋氧化物层包括研磨和/或蚀刻掉SOI晶片的隐埋氧化物层。
29.权利要求28的方法，其中除去SOI晶片的底部硅层包括研磨和/或蚀刻掉SOI晶片的底部硅层。
30.权利要求22的方法，还包括加工SOI晶片中剩余的硅以在其中形成RF半导体器件的集成电路。
31.权利要求22的方法，还包括加工SOI晶片中剩余的硅以形成晶体管和感应器。
CN03820750.8A 2002-07-01 2003-06-30 Rf集成电路用绝缘硅片 Pending CN1679159A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/186,494 US6743662B2 (en) 2002-07-01 2002-07-01 Silicon-on-insulator wafer for RF integrated circuit
US10/186,494 2002-07-01

Publications (1)

Publication Number Publication Date
CN1679159A true CN1679159A (zh) 2005-10-05

Family

ID=29779903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03820750.8A Pending CN1679159A (zh) 2002-07-01 2003-06-30 Rf集成电路用绝缘硅片

Country Status (6)

Country Link
US (2) US6743662B2 (zh)
EP (1) EP1523772A2 (zh)
JP (1) JP2005532679A (zh)
CN (1) CN1679159A (zh)
AU (1) AU2003247695A1 (zh)
WO (1) WO2004003997A2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023257B (zh) * 2009-09-15 2013-05-01 中芯国际集成电路制造(上海)有限公司 用于检测淹没式等离子枪工作状况的半导体器件及方法
CN103247566A (zh) * 2012-02-01 2013-08-14 国际商业机器公司 绝缘体上硅衬底和形成方法
CN103348473A (zh) * 2010-12-24 2013-10-09 Io半导体股份有限公司 用于半导体装置的富陷阱层
CN103460371A (zh) * 2011-03-22 2013-12-18 Soitec公司 用于射频应用的绝缘型衬底上的半导体的制造方法
US9515139B2 (en) 2010-12-24 2016-12-06 Qualcomm Incorporated Trap rich layer formation techniques for semiconductor devices
US9553013B2 (en) 2010-12-24 2017-01-24 Qualcomm Incorporated Semiconductor structure with TRL and handle wafer cavities
US9558951B2 (en) 2010-12-24 2017-01-31 Qualcomm Incorporated Trap rich layer with through-silicon-vias in semiconductor devices
US9624096B2 (en) 2010-12-24 2017-04-18 Qualcomm Incorporated Forming semiconductor structure with device layers and TRL
US9754860B2 (en) 2010-12-24 2017-09-05 Qualcomm Incorporated Redistribution layer contacting first wafer through second wafer

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7672558B2 (en) * 2004-01-12 2010-03-02 Honeywell International, Inc. Silicon optical device
US7217584B2 (en) * 2004-03-18 2007-05-15 Honeywell International Inc. Bonded thin-film structures for optical modulators and methods of manufacture
US7177489B2 (en) * 2004-03-18 2007-02-13 Honeywell International, Inc. Silicon-insulator-silicon thin-film structures for optical modulators and methods of manufacture
US7149388B2 (en) * 2004-03-18 2006-12-12 Honeywell International, Inc. Low loss contact structures for silicon based optical modulators and methods of manufacture
US20050214989A1 (en) * 2004-03-29 2005-09-29 Honeywell International Inc. Silicon optoelectronic device
KR100682933B1 (ko) * 2005-02-16 2007-02-15 삼성전자주식회사 질화실리콘 표피를 갖는 실리콘 나노선 및 그 제조방법
US20070065964A1 (en) * 2005-09-22 2007-03-22 Yinon Degani Integrated passive devices
US20070101927A1 (en) * 2005-11-10 2007-05-10 Honeywell International Inc. Silicon based optical waveguide structures and methods of manufacture
US7454102B2 (en) 2006-04-26 2008-11-18 Honeywell International Inc. Optical coupling structure
US20070274655A1 (en) * 2006-04-26 2007-11-29 Honeywell International Inc. Low-loss optical device structure
FR2912838B1 (fr) 2007-02-15 2009-06-05 Commissariat Energie Atomique Procede de realisation de grille de transistor
US7883990B2 (en) * 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
JP2009231376A (ja) * 2008-03-19 2009-10-08 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
FR2933233B1 (fr) * 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
JP5532680B2 (ja) * 2009-05-27 2014-06-25 信越半導体株式会社 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US8846493B2 (en) 2011-03-16 2014-09-30 Sunedison Semiconductor Limited Methods for producing silicon on insulator structures having high resistivity regions in the handle wafer
US8637381B2 (en) 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
CN103077949B (zh) * 2013-01-28 2016-09-14 上海华虹宏力半导体制造有限公司 绝缘体上硅射频器件及其制作方法
CN103390593B (zh) * 2013-08-05 2015-09-23 苏州远创达科技有限公司 一种半导体衬底及其制造方法
US10090327B2 (en) * 2014-01-17 2018-10-02 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and method for forming the same
EP3266038B1 (en) 2015-03-03 2019-09-25 GlobalWafers Co., Ltd. Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
CN107408532A (zh) 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
EP3304586B1 (en) 2015-06-01 2020-10-07 GlobalWafers Co., Ltd. A method of manufacturing silicon germanium-on-insulator
DE102015210384A1 (de) 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
DE102015211087B4 (de) * 2015-06-17 2019-12-05 Soitec Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
CN105336766A (zh) * 2015-10-22 2016-02-17 上海华虹宏力半导体制造有限公司 局部减薄soi顶层硅厚度的方法
SG10201913373WA (en) 2016-10-26 2020-03-30 Globalwafers Co Ltd High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
US10840328B1 (en) * 2019-05-16 2020-11-17 Vanguard International Semiconductor Corporation Semiconductor devices having charge-absorbing structure disposed over substrate and methods for forming the semiconductor devices
US11296190B2 (en) * 2020-01-15 2022-04-05 Globalfoundries U.S. Inc. Field effect transistors with back gate contact and buried high resistivity layer

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4905075A (en) * 1986-05-05 1990-02-27 General Electric Company Hermetic semiconductor enclosure
US5438220A (en) * 1987-02-26 1995-08-01 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5168078A (en) * 1988-11-29 1992-12-01 Mcnc Method of making high density semiconductor structure
US5266135A (en) * 1990-02-07 1993-11-30 Harris Corporation Wafer bonding process employing liquid oxidant
US5849627A (en) * 1990-02-07 1998-12-15 Harris Corporation Bonded wafer processing with oxidative bonding
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
US5387555A (en) * 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
JPH08501900A (ja) * 1992-06-17 1996-02-27 ハリス・コーポレーション 結合ウェーハの製法
US5376579A (en) * 1993-07-02 1994-12-27 The United States Of America As Represented By The Secretary Of The Air Force Schemes to form silicon-on-diamond structure
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
US6150197A (en) * 1997-04-25 2000-11-21 The Whitaker Corp. Method of fabricating heterolithic microwave integrated circuits
SE511721C2 (sv) * 1997-06-18 1999-11-15 Ericsson Telefon Ab L M Substrat för integrerade högfrekvenskretsar samt förfarande för substratframställning
US6255731B1 (en) * 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
JP3327180B2 (ja) * 1997-08-29 2002-09-24 信越半導体株式会社 Ｓｏｉ層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
US5963817A (en) * 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
US6388290B1 (en) * 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
US5994759A (en) * 1998-11-06 1999-11-30 National Semiconductor Corporation Semiconductor-on-insulator structure with reduced parasitic capacitance
US6291324B1 (en) * 1999-03-04 2001-09-18 Simplex Solutions, Inc. Method of modeling IC substrate noises utilizing improved doping profile access
US6352909B1 (en) * 2000-01-06 2002-03-05 Silicon Wafer Technologies, Inc. Process for lift-off of a layer from a substrate
US6465830B2 (en) * 2000-06-13 2002-10-15 Texas Instruments Incorporated RF voltage controlled capacitor on thick-film SOI
US6588217B2 (en) * 2000-12-11 2003-07-08 International Business Machines Corporation Thermoelectric spot coolers for RF and microwave communication integrated circuits
US6410371B1 (en) * 2001-02-26 2002-06-25 Advanced Micro Devices, Inc. Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer
US6465324B2 (en) * 2001-03-23 2002-10-15 Honeywell International Inc. Recessed silicon oxidation for devices such as a CMOS SOI ICs

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023257B (zh) * 2009-09-15 2013-05-01 中芯国际集成电路制造(上海)有限公司 用于检测淹没式等离子枪工作状况的半导体器件及方法
US9558951B2 (en) 2010-12-24 2017-01-31 Qualcomm Incorporated Trap rich layer with through-silicon-vias in semiconductor devices
US9783414B2 (en) 2010-12-24 2017-10-10 Qualcomm Incorporated Forming semiconductor structure with device layers and TRL
CN103348473A (zh) * 2010-12-24 2013-10-09 Io半导体股份有限公司 用于半导体装置的富陷阱层
US9754860B2 (en) 2010-12-24 2017-09-05 Qualcomm Incorporated Redistribution layer contacting first wafer through second wafer
CN103348473B (zh) * 2010-12-24 2016-04-06 斯兰纳半导体美国股份有限公司 用于半导体装置的富陷阱层
US9624096B2 (en) 2010-12-24 2017-04-18 Qualcomm Incorporated Forming semiconductor structure with device layers and TRL
US9570558B2 (en) 2010-12-24 2017-02-14 Qualcomm Incorporated Trap rich layer for semiconductor devices
US9515139B2 (en) 2010-12-24 2016-12-06 Qualcomm Incorporated Trap rich layer formation techniques for semiconductor devices
US9553013B2 (en) 2010-12-24 2017-01-24 Qualcomm Incorporated Semiconductor structure with TRL and handle wafer cavities
CN103460371A (zh) * 2011-03-22 2013-12-18 Soitec公司 用于射频应用的绝缘型衬底上的半导体的制造方法
CN103460371B (zh) * 2011-03-22 2016-04-06 Soitec公司 用于射频应用的绝缘型衬底上的半导体的制造方法
US9129800B2 (en) 2011-03-22 2015-09-08 Soitec Manufacturing method for a semiconductor on insulator type substrate for radiofrequency applications
CN103247566B (zh) * 2012-02-01 2016-04-13 国际商业机器公司 绝缘体上硅衬底和形成方法
CN103247566A (zh) * 2012-02-01 2013-08-14 国际商业机器公司 绝缘体上硅衬底和形成方法

Also Published As

Publication number Publication date
AU2003247695A1 (en) 2004-01-19
WO2004003997A2 (en) 2004-01-08
EP1523772A2 (en) 2005-04-20
US6743662B2 (en) 2004-06-01
JP2005532679A (ja) 2005-10-27
AU2003247695A8 (en) 2004-01-19
US20040002197A1 (en) 2004-01-01
US20040159908A1 (en) 2004-08-19
WO2004003997A3 (en) 2004-06-03

Similar Documents

Publication Publication Date Title
CN1679159A (zh) Rf集成电路用绝缘硅片
US8044465B2 (en) Method for producing partial SOI structures comprising zones connecting a superficial layer and a substrate
KR101126563B1 (ko) 고 저항 성질을 가지는 염가의 기판 및 그 제조 방법
KR102559594B1 (ko) 가공된 기판에 통합된 무선 주파수 디바이스
US20210050248A1 (en) Pseudo-substrate with improved efficiency of usage of single crystal material
EP3308411B1 (en) Heterostructure and method of fabrication
CN110352484A (zh) 高电阻率绝缘体上硅结构及其制造方法
CN109844184A (zh) 用于功率应用和射频应用的工程化衬底结构
US20070048975A1 (en) Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
EP0969500A3 (en) Single crystal silicon on polycrystalline silicon integrated circuits
TW202333201A (zh) 使用工程設計過的基板結構來實施的功率及rf設備
CN106170846A (zh) 用于制造适于制造soi衬底的半导体晶片的方法以及由此获得的soi衬底晶片
CN104507854A (zh) 形成基板同侧包括mems设备及集成电路的半导体结构的方法以及相关结构和设备
JP6176069B2 (ja) Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
CN107301972A (zh) 半导体结构及其制造方法
CN110085510B (zh) 一种多层单晶硅薄膜的制备方法
US7695564B1 (en) Thermal management substrate
EP0674806B1 (en) Silicon on diamond circuit structure and method of making same
US20140240944A1 (en) Insulating low signal loss substrate, integrated circuits including a non-silicon substrate and methods of manufacture of integrated circuits
TWI717491B (zh) 用於製造用以形成三維單片積體電路之結構的方法
WO2017093829A1 (en) Semiconductor on insulator substrate
KR100529633B1 (ko) 에피택셜 실리콘을 이용한 반도체 소자 및 그 제조 방법
EP0997932A3 (en) Wafer with dielectrically isolated silicon islands and method of manufacturing the same
CN105140107B (zh) 带有电荷陷阱和绝缘埋层衬底的制备方法
US7476574B2 (en) Method for forming an integrated circuit semiconductor substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication