CN1666295A - 可擦除且可编程非易失性单元 - Google Patents
可擦除且可编程非易失性单元 Download PDFInfo
- Publication number
- CN1666295A CN1666295A CN038161680A CN03816168A CN1666295A CN 1666295 A CN1666295 A CN 1666295A CN 038161680 A CN038161680 A CN 038161680A CN 03816168 A CN03816168 A CN 03816168A CN 1666295 A CN1666295 A CN 1666295A
- Authority
- CN
- China
- Prior art keywords
- transistor
- unit
- gate
- floating boom
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007667 floating Methods 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 230000000295 complement effect Effects 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 4
- 229920000642 polymer Polymers 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- -1 polyoxy Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
- G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/10—Floating gate memory cells with a single polysilicon layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Medicines Containing Material From Animals Or Micro-Organisms (AREA)
- Immobilizing And Processing Of Enzymes And Microorganisms (AREA)
- Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
Abstract
一种可擦除且可编程的非易失性单元，包括具有源极、漏极和栅极的第一晶体管；具有浮栅和控制栅的浮动电容器，所述浮栅连接至所述第一晶体管的所述栅极，以及用于检测单元是否被擦除或被编程的状态的装置；其特征在于，所述用于检测单元状态的装置包括具有源极、漏极和栅极的第二晶体管，所述第二晶体管对于所述第一晶体管是互补的，所述第二晶体管的所述栅极连接至所述浮栅。
Description
本发明涉及可擦除且可编程非易失性单元，包括具有源极、漏极和栅极的第一晶体管，具有浮栅和控制栅的浮动电容器，所述浮栅连接至所述第一晶体管的所述栅极，以及用于检测单元是否被擦除或被编程的状态的装置。
在很广的电子应用领域中都需要非易失性存储器，例如用于操作微处理器和控制器。所有的浮栅结构使用相同的原理来工作，即存储在浮栅上的电荷将存储晶体管设置为逻辑“1”或“0”。根据存储器结构是否是增强型或耗尽型晶体管，当浮栅是中性的或者包含电子作为负电荷时，在读取期间存储单元将会或者将不会导通。当浮栅是中性或者缺少负电荷时，存储器单元将在读取期间导通。导通或者非导通状态被输出为适当的逻辑电平。“擦除”意味着将电子从浮栅转移，“编程”意味着将电子转移到浮栅上。
各种可擦除且可编程非易失性单元在本领域是公知的，其中有所谓的闪存、EPROM、或者字节可改写E2PROM，其每一种都基于单元结构，诸如堆叠栅极单元，其中正常的编程是借助于沟道热电子通过浮栅下方氧化层的漏极侧或源极侧注入而进行的。
电子注入到浮栅中产生了晶体管阈值电压的漂移，其和注入到浮栅中的电荷成比例。阈值电压的这一变化被用来作为定义单元是否被编程或者被擦除的标准。
在电池供电的设备中，实现低功耗所需的电源电压的连续减小要求能够以非常低的电源电压读取的单元设计。
在主要由n沟道MOS晶体管构成的EPROM单元中，擦除状态下的阈值电源，即，在编程之前，通常是在1.7到2.0V的范围之内，而在编程之后，阈值电压增大到3到6V。
然而，擦除状态下阈值电压的扩展可能变得非常大，特别是当单元只能通过以紫外辐射曝光来擦除时。该辐射在浮栅中产生了空穴-电子对，其在编程期间中和了注入的电子。该过程的功效内在地具有很大的扩展，其于是产生擦除状态下阈值电压的相应扩展。这意味着存储阵列中特定数目的单元将显示相对大的阈值电压，而在1.0到1.5V的低电压工作的单元是不可能的。在这种情况下，即使是单元状态的检测也变得很困难。
本发明的目的是提出一种可擦除且可编程的非易失性单元，其允许可靠地检测单元的状态。
该目的是通过权利要求1定义的非易失性单元来实现的。优选的实施例是从属权利要求的主题。结合了该创造性的可擦除且可编程非易失性单元的具体应用在权利要求6到8中给出。
根据本发明，用于检测单元状态的所述装置包括具有源极、漏极和栅极的第二晶体管，所述第二晶体管对于所述第一晶体管是互补的，所述第二晶体管的所述栅极连接至所述浮栅。
“互补的”意味着第二晶体管关于浮栅以和第一晶体管不同的沟道类型进行工作。
在优选实施例中，用作编程器件的第一晶体管是n沟道晶体管，而用于读取单元状态的第二晶体管是p沟道晶体管。在这种情况下，注入到浮栅中的电子使单元的阈值电压漂移到更加正的值，即对于n沟道晶体管是3到6V，对于p沟道晶体管是1到3V。因为p沟道晶体管用于读取，n沟道晶体管的自然最小阈值电压不起任何作用。读取电压可以设定在p沟道晶体管的体电压。
进一步更优选的，可擦除且可编程非易失性单元以MOS晶体管构造。
还提出了使用MOS晶体管的聚合物-硅-层还作为浮栅。
有利地是，n阱扩散区用作浮动电容器的所述控制栅。
这种解决方案使得对于非常低的读取电压，在标准CMOS工艺中使用EPROM单元成为可能。优选实施例涉及仅具有一层聚合物的单元结构。单元的控制栅既不是第二聚合物层，也不是金属，而是n阱扩散。这一特征在任何的COMS工艺中都是内在可获得的。
本发明可以有利地用于液晶显示驱动器，其是作为很大程度模拟设计的非常专用的集成电路。在生成与液晶显示器相互作用的不同电压电平中要求很高的精确度。此外，振荡器频率必须在尽可能窄的范围内进行校准。
根据本发明的非易失性单元可以进一步用于以大约1.0到2.5V的低电源电压工作的应用中，该电压是以电池供电的便携式设备所需的，例如移动电话、计算器、寻呼机等。
根据本发明的单元可以还用于集成电路中电学参数的校准。
将参考附图对本发明进行描述，其中
图1示出了当检测单元状态时，阈值电压中扩展的影响；
图2示意性地示出了具有互补型晶体管的非易失性单元；
图3示出了本发明第一实施例的单元的布局；
图4是沿图3中A-A’截取的剖面图；
图5是沿图3中B-B’截取的剖面图；
图6示出了本发明第二实施例的单元的布局；
图7是沿图6中A-A’截取的剖面图；
图8是沿图6中B-B’截取的剖面图；
图9示出了构造根据第一实施例的单元的工艺步骤。
在图1中，单一n沟道晶体管单元的漏极电流Id划出作为纵坐标，而控制栅的电压划出作为横坐标。示出了其阈值电压具有扩展的几个单元A、B和C的特征曲线。在Vcg＝1.5V，单元A将被读取为“被擦除的”，单元B和C将被检测为“被编程的”。该基本缺点对于这些单元来说是固有的，并且通过本发明加以克服。
图2示意性地示出了根据本发明的单元，包括n沟道晶体管10和p沟道晶体管20，其具有公共浮栅30和控制栅40。N沟道晶体管10用作编程器件。编程机制是基于当晶体管工作在其饱和区时发生的热电子现象。P沟道晶体管20用于读取单元的状态。注入到浮栅30中的电子使单元的阈值电压漂移到更加正的值，即对于n沟道晶体管10是3到6V，对于p沟道晶体管20是1到3V。两个晶体管优选都是MOSFET。采用该配置，每个晶体管在擦除和编程状态下的漏极电流被分开以便明确地彼此进行区分。
在图3中表示出了根据本发明第一实施例的单元布局。在图4和图5中分别示出了沿图3中A-A’和B-B’截取的剖面图。N沟道晶体管10和p沟道晶体管20共享公共浮动电容器FT。浮栅30和n沟道与p沟道晶体管10、20的栅极体现为多层。浮动电容器FT通过控制栅40覆盖浮栅30、并借助氧化物或氧化物/氮化物层50的分隔来完成。
图6示出了根据本发明第二实施例的单元布局。在图7和图8中，分别示出了沿A-A’和B-B’截取的剖面图。和图3-5的实施例进行比较，n阱扩散区延伸用作通过氧化层50与浮栅30分隔的控制栅40。
因此，该单元的实现并不限于采用浮动电容器的CMOS工艺，而是可以应用于单一多层CMOS工艺。在该工艺流程中无需进行任何改变。对于非常低的读取电压，EPROM单元可以以任何CMOS工艺实现。
根据本发明的非易失性单元还可以用于设计存储器阵列。这里，需要包括与p沟道晶体管串联的选择晶体管。
图9示出了构造根据本发明第一实施例的单元的工艺流程示例。采用略微的更改，可以使用该工艺流程来构造根据本发明第二实施例的单元。
在步骤(a)中，制备由p掺杂硅(p-Si)制造的衬底，并将其进行场热氧化以在所述衬底上建立氧化层。有源区限定在其中，其将形成n和p晶体管的栅极。
在步骤(b)中，N阱在栅极氧化层下方被注入，其之后将用于p沟道晶体管，并且在大约1150℃的温度下驱动。
在步骤(c)中，n+多晶硅淀积在氧化层的特定区域上，以限定p沟道(p-ch)晶体管和n沟道(n-ch)晶体管的栅极区和控制栅。
之后，在步骤(d)中，形成n和p沟道晶体管的源极和漏极。
在步骤(e)中，由通过多氧化实现的厚度20nm的SiO2、和由低压CVD淀积获得的厚度300nm的SiO3N4构成的介电层，建立在该结构的暴露表面上。
在步骤(f)中，厚度1000nm的氧化物淀积在介电层上方，之后，该单元通过CMP技术平坦化。
在步骤(g)中，用于耦合电容器区的开口通过光刻进行限定，然后通过蚀刻所需区域上方的氧化物来实现。
在类似的工艺中，如步骤(h)所示，提供了到达两个晶体管的源极和漏极的接触孔。此外，可用使用光刻技术和氧化物蚀刻。
在步骤(i)中，接触孔被填充以导电材料。
在步骤(j)中，互连的提供是通过在整个表面上溅射铝/铜(Al/Cu)，通过光刻限定接触区，并通过蚀刻掉不需要的金属部分来实现所需的互连。
以类似的方式，第二实施例的单元可以通过以适当方式提供N阱区域，并通过重新排列互连来实现。
根据本发明的互补型EPROM单元的工作将在下面进行简要解释。n沟道MOS晶体管用于编程，p沟道MOS用于读取。编程是通过沟道热电子注入进行的。为了实现此操作，n沟道MOS晶体管必须工作在饱和区，其意味着漏极电压Vd在7.0到10.0V的范围内，控制栅电压Vcg在7.0到9.0V的范围内。对于产生最大衬底电流的Vd和Vcg给出了用于编程的最优条件。对于低电压应用的典型读取电压Vd在1.5-2.5V的范围内。
| Vd(n-ch) | Vcg | Vd(p-ch) | |
| 编程 | 7.0 | 8.0 | 浮动 |
| 读取 | 浮动 | Vdd | 1到2.5V |
Claims (8)
1.一种可擦除且可编程的非易失性单元，包括
-具有源极、漏极和栅极的第一晶体管(10)；
-具有浮栅(30)和控制栅(40)的浮动电容器(FT)，所述浮栅连接至所述第一晶体管的所述栅极；以及
-用于检测单元是否被擦除或被编程的状态的装置；
其特征在于，所述用于检测单元状态的装置包括具有源极、漏极和栅极的第二晶体管(20)，所述第二晶体管(20)对于所述第一晶体管(10)是互补的，所述第二晶体管的所述栅极连接至所述浮栅(30)。
2.根据权利要求1的单元，其特征在于，所述第一晶体管(10)是n沟道晶体管，所述第二晶体管(20)是p沟道晶体管。
3.根据权利要求2的单元，其特征在于，所述第一和第二晶体管(10，20)是MOSFET晶体管。
4.根据权利要求1到3其中任一的单元，其特征在于，所述p沟道晶体管(20)的n阱扩散区是所述浮动电容器的控制栅(40)。
5.根据权利要求1到4其中任一的单元，其特征在于，所述浮栅(30)和所述第一(10)和第二(20)晶体管的栅极体现为单一聚合物层。
6.液晶显示驱动器，包括根据权利要求1-5其中任一的非易失性单元。
7.电池供电的便携式设备，诸如移动电话、计算器、寻呼机，包括根据权利要求1-5其中任一的非易失性单元。
8.使用根据权利要求1-5其中任一的非易失性单元用于集成电路中电学参数的校准。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP02015181.7 | 2002-07-08 | ||
| EP02015181 | 2002-07-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1666295A true CN1666295A (zh) | 2005-09-07 |
| CN100431050C CN100431050C (zh) | 2008-11-05 |
Family
ID=30011062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038161680A Expired - Fee Related CN100431050C (zh) | 2002-07-08 | 2003-06-25 | 可擦除且可编程非易失性单元及其操作方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7289362B2 (zh) |
| EP (1) | EP1522078B1 (zh) |
| JP (1) | JP4749714B2 (zh) |
| CN (1) | CN100431050C (zh) |
| AT (1) | ATE371933T1 (zh) |
| AU (1) | AU2003242913A1 (zh) |
| DE (1) | DE60315985T2 (zh) |
| WO (1) | WO2004006264A2 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4889268B2 (ja) * | 2005-09-22 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | Ｅｅｐｒｏｍとｅｅｐｒｏｍの駆動方法 |
| FR2904464A1 (fr) * | 2006-07-27 | 2008-02-01 | St Microelectronics Sa | Circuit eeprom de retention de charges pour mesure temporelle |
| DE602007007219D1 (de) * | 2006-07-27 | 2010-07-29 | St Microelectronics Sa | Selements zur zeitmessung |
| US8331203B2 (en) * | 2006-07-27 | 2012-12-11 | Stmicroelectronics S.A. | Charge retention circuit for a time measurement |
| FR2904463A1 (fr) * | 2006-07-27 | 2008-02-01 | St Microelectronics Sa | Programmation d'un circuit de retention de charges pour mesure temporelle |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03179780A (ja) * | 1989-12-07 | 1991-08-05 | Fujitsu Ltd | 半導体装置 |
| EP0493640B1 (en) * | 1990-12-31 | 1995-04-19 | STMicroelectronics S.r.l. | EEPROM cell with single metal level gate having a (read) interface toward the external circuitry isolated from the (write/erase) interface toward the programming circuitry |
| US5247478A (en) * | 1992-03-06 | 1993-09-21 | Altera Corporation | Programmable transfer-devices |
| US5615150A (en) * | 1995-11-02 | 1997-03-25 | Advanced Micro Devices, Inc. | Control gate-addressed CMOS non-volatile cell that programs through gates of CMOS transistors |
| US5646901A (en) * | 1996-03-26 | 1997-07-08 | Advanced Micro Devices, Inc. | CMOS memory cell with tunneling during program and erase through the NMOS and PMOS transistors and a pass gate separating the NMOS and PMOS transistors |
| US5838040A (en) * | 1997-03-31 | 1998-11-17 | Gatefield Corporation | Nonvolatile reprogrammable interconnect cell with FN tunneling in sense |
| JP4000654B2 (ja) * | 1997-02-27 | 2007-10-31 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
| WO1998047151A1 (en) * | 1997-04-11 | 1998-10-22 | Programmable Silicon Solutions | Electrically erasable nonvolatile memory |
| US5933732A (en) * | 1997-05-07 | 1999-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nonvolatile devices with P-channel EEPROM devices as injector |
| US5892709A (en) * | 1997-05-09 | 1999-04-06 | Motorola, Inc. | Single level gate nonvolatile memory device and method for accessing the same |
| JP4666783B2 (ja) * | 2000-02-01 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6816154B2 (en) * | 2001-05-30 | 2004-11-09 | Palmone, Inc. | Optical sensor based user interface for a portable electronic device |
| EP1306854A1 (en) * | 2001-10-29 | 2003-05-02 | Dialog Semiconductor GmbH | Floating gate programmable cell array for standard CMOS |
-
2003
- 2003-06-25 DE DE60315985T patent/DE60315985T2/de not_active Expired - Lifetime
- 2003-06-25 AT AT03762837T patent/ATE371933T1/de not_active IP Right Cessation
- 2003-06-25 WO PCT/IB2003/002807 patent/WO2004006264A2/en active IP Right Grant
- 2003-06-25 CN CNB038161680A patent/CN100431050C/zh not_active Expired - Fee Related
- 2003-06-25 JP JP2004519081A patent/JP4749714B2/ja not_active Expired - Fee Related
- 2003-06-25 US US10/520,340 patent/US7289362B2/en not_active Expired - Fee Related
- 2003-06-25 AU AU2003242913A patent/AU2003242913A1/en not_active Abandoned
- 2003-06-25 EP EP03762837A patent/EP1522078B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60315985D1 (de) | 2007-10-11 |
| JP4749714B2 (ja) | 2011-08-17 |
| EP1522078A2 (en) | 2005-04-13 |
| AU2003242913A1 (en) | 2004-01-23 |
| JP2005532684A (ja) | 2005-10-27 |
| EP1522078B1 (en) | 2007-08-29 |
| DE60315985T2 (de) | 2008-05-21 |
| CN100431050C (zh) | 2008-11-05 |
| ATE371933T1 (de) | 2007-09-15 |
| WO2004006264A2 (en) | 2004-01-15 |
| WO2004006264A3 (en) | 2004-03-18 |
| US7289362B2 (en) | 2007-10-30 |
| US20050259488A1 (en) | 2005-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5892709A (en) | Single level gate nonvolatile memory device and method for accessing the same | |
| US7839680B2 (en) | Electrically erasable programmable read-only memory (EEPROM) cell and methods for forming and reading the same | |
| US7531868B2 (en) | Non-volatile semiconductor memory device | |
| JPH11186419A (ja) | 不揮発性半導体記憶装置 | |
| US11152383B2 (en) | Non-volatile memory (NVM) cell structure to increase reliability | |
| US9368506B2 (en) | Integrated circuits and methods for operating integrated circuits with non-volatile memory | |
| US6620683B1 (en) | Twin-bit memory cell having shared word lines and shared bit-line contacts for electrically erasable and programmable read-only memory (EEPROM) and method of manufacturing the same | |
| US6545310B2 (en) | Non-volatile memory with a serial transistor structure with isolated well and method of operation | |
| CN1320622C (zh) | 半导体元件及系统、晶片、晶片的用途及其测量方法 | |
| KR100883282B1 (ko) | Ｅｅｐｒｏｍ | |
| CN100431050C (zh) | 可擦除且可编程非易失性单元及其操作方法 | |
| US20100213529A1 (en) | Semiconductor field-effect transistor, memory cell and memory device | |
| KR19980086818A (ko) | 불휘발성 반도체 기억 장치 및 불휘발성 반도체 기억 장치의 제조 방법 | |
| CN1638132A (zh) | Eeprom和闪速eeprom | |
| US7102188B1 (en) | High reliability electrically erasable and programmable read-only memory (EEPROM) | |
| KR19980055708A (ko) | 플래쉬 메모리 셀 | |
| CN1277308C (zh) | 同时制造闪存元件及模拟电容器的方法 | |
| JP4481004B2 (ja) | メモリーセルおよびメモリーセルに書込みを行う方法 | |
| KR20010045232A (ko) | 플래시 메모리 셀 및 그 제조방법 | |
| KR20090070468A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN1612350A (zh) | 适用于快闪的字节操作的非易失存储技术 | |
| CN1285126C (zh) | 半导体存储装置 | |
| KR100623185B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
| KR0151186B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| US20070267683A1 (en) | Nonvolatile memory cell of a circuit integrated in a semiconductor chip, method for producing the same, and application of a nonvolatile memory cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070810 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20070810 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: KALAI HANXILE CO., LTD. Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV Effective date: 20120116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120116 Address after: American Delaware Patentee after: NXP BV Address before: Holland Ian Deho Finn Patentee before: Koninkl Philips Electronics NV |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081105 Termination date: 20130625 |