KR19980055708A - 플래쉬 메모리 셀 - Google Patents

플래쉬 메모리 셀 Download PDF

Info

Publication number
KR19980055708A
KR19980055708A KR1019960074944A KR19960074944A KR19980055708A KR 19980055708 A KR19980055708 A KR 19980055708A KR 1019960074944 A KR1019960074944 A KR 1019960074944A KR 19960074944 A KR19960074944 A KR 19960074944A KR 19980055708 A KR19980055708 A KR 19980055708A
Authority
KR
South Korea
Prior art keywords
memory cell
flash memory
drain
region
transistors
Prior art date
Application number
KR1019960074944A
Other languages
English (en)
Other versions
KR100241524B1 (ko
Inventor
권오원
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960074944A priority Critical patent/KR100241524B1/ko
Priority to GB9727069A priority patent/GB2320807B/en
Priority to JP9370259A priority patent/JPH10223784A/ja
Priority to US08/999,349 priority patent/US5998830A/en
Publication of KR19980055708A publication Critical patent/KR19980055708A/ko
Application granted granted Critical
Publication of KR100241524B1 publication Critical patent/KR100241524B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 플래쉬 메모리 셀에 관한 것으로, SOI 구조를 갖는 기판의 실리콘층에 제 1 및 제 2 트랜지스터의 채널영역 및 접합영역을 각각 형성하고 상기 실리콘층상에 유전체막에 의해 전기적으로 분리되는 공통의 게이트 전극을 형성하므로써 소자의 동작속도가 증가되며 소비전력이 감소될 수 있도록 한 플래쉬 메모리 셀에 관한 것이다.

Description

플래쉬 메모리 셀
본 발명은 플래쉬 메모리 셀에 관한 것으로, 특히 동작속도를 증가시키며 소비전력을 감소시킬 수 있도록 한 플래쉬 메모리 셀에 관한 것이다.
일반적으로 플래쉬(Flash) 이이피롬(EEPROM; Electrically Erasable and Programable Read Only Memory)과 같은 메모리 소자는 전기적인 프로그램(Program) 및 소거(Erasure) 기능을 가진다. 또한 플래쉬 메모리 소자는 메모리 셀이 가지는 게이트 전극의 형태에 따라 적층-게이트 형(Stack-gate type)과 스프리트-게이트 형(Split-gate type)으로 나누어지는데, 그러면 종래의 적층-게이트 형 플래쉬 메모리 셀의 구조 및 동작을 설명하면 다음과 같다.
종래의 적층-게이트 형 플래쉬 메모리 셀은 도 1에 도시된 바와 같이 실리콘 기판(1)상에 터널 산화막(2), 플로팅 게이트(3), 유전체막(4) 및 콘트롤 게이트(5)가 순차적으로 적층된 게이트 전극이 형성되고 상기 게이트 전극 양측부의 상기 실리콘 기판(1)에 드레인 영역(6) 및 소오스 영역(7)이 각각 형성되는데, 상기 플래쉬 메모리 셀의 프로그램 및 소거 동작은 다음과 같다.
상기 플래쉬 메모리 셀에 정보를 프로그램 즉, 상기 플로팅 게이트(3)에 전하를 저장(Charge)하기 위해서는 상기 콘트롤 게이트(5)에 양전위의 고전압(예를 들어 +12V), 상기 드레인 영역(6)에 전원전압(예를 들어 +5V) 그리고 상기 소오스 영역(7) 및 실리콘 기판(1)에 각각 접지전압을 인가한다. 그러면 상기 콘트롤 게이트(5)에 인가된 고전압에 의해 상기 플로팅 게이트(3) 하부의 실리콘 기판(1)에는 채널(Channel)이 형성되고 상기 드레인 영역(6)에 인가된 전압에 의해 상기 드레인 영역(6) 측부의 상기 실리콘 기판(1)에는 고전계 영역이 형성된다. 이때 상기 채널에 존재하는 전자중의 일부가 상기 고전계 영역으로부터 에너지(Energy)를 받아 핫 일렉트론(Hot electron)이 되고, 이 핫 일렉트론 중 일부가 상기 콘트롤 게이트(5)에 인가된 고전위 전압에 의해 수직 방향으로 형성되는 전계(Electric Field)의 도움을 받아 상기 터널 산화막(2)을 통해 상기 플로팅 게이트(3)로 주입(Injection)된다. 따라서 이와 같은 핫 일렉트론의 주입에 의해 상기 플래쉬 메모리 셀의 문턱전압(Threshold Voltage; VT)이 상승된다.
상기 플래쉬 메모리 셀에 프로그램된 정보를 소거 즉, 상기 플로팅 게이트(3)에 저장된 전하를 방전(Discharge)시키기 위해서는 상기 콘트롤 게이트(5) 및 실리콘 기판(1)에 접지전압을 각각 인가하고 상기 소오스 영역(7)에 고전압(예를 들어 +12V)을 인가하며 상기 드레인 영역(6)은 플로팅(Floating)되도록 한다. 그러면 상기 플로팅 게이트(3)에 주입된 전자는 F-N 터널링(Fowler-Nordheim Tunneling) 현상에 의해 상기 소오스 영역(7)으로 이동하게 되고, 그로 인해 상기 메모리 셀의 문턱전압(VT)이 강하된다.
상기와 같이 종래의 플래쉬 메모리 셀은 폴리실리콘층으로 이루어진 두 개의 게이트 전극(플로팅 게이트 및 콘트롤 게이트)을 갖는다. 그러므로 상기 실리콘 기판(1)과 플로팅 게이트(3) 그리고 상기 플로팅 게이트(3)와 콘트롤 게이트(5)를 각각 전기적으로 분리시키기 위한 두 개의 절연막(터널 산화막과 유전체막)이 필요하다. 그러나 상기 절연막은 제조 공정중 그 특성을 정확히 조절하기 매우 어려우며, 따라서 신뢰도가 높은 절연막을 제조하는 데 많은 어려움이 따른다. 또한 상기 메모리 셀을 구동시키기 위해서는 소자내에 네가티브 챠지펌프 회로(Negative Charge Pump Circuit)를 포함시켜야 하기 때문에 소자의 고집적화가 어려우며, 또한 접합 누설(Jundtion Leakage)에 의한 전력의 소모도 크다.
따라서 본 발명은 기판의 실리콘층에 제 1 및 제 2 트랜지스터의 채널영역 및 접합영역을 각각 형성하고 상기 실리콘층상에 유전체막에 의해 전기적으로 분리되는 공통의 게이트 전극을 형성하므로써 상기한 단점을 해소할 수 있는 플래쉬 메모리 셀을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 절연막상에 형성되며 제 1 및 제 2 트랜지스터의 채널영역이 각각 형성되고 상기 각 채널영역의 양측부에 드레인 및 소오스 영역이 각각 형성된 실리콘층과, 상기 제 1 및 제 2 트랜지스터의 채널영역을 포함하는 상부에 형성되며 하부의 상기 실리콘층과의 유전체막에 의해 전기적으로 분리되는 게이트 전극으로 이루어지는 것을 특징으로 하며, 상기 제 1 및 제 2 트랜지스터의 채널영역에는 서로 반대형의 불순물 이온이 주입되고, 상기 제 1 및 제 2 트랜지스터의 드레인 및 소오스 영역에는 동일한 형의 5족(V)의 불순물 이온이 주입된 것을 특징으로 한다.
도 1은 종래의 플래쉬 메모리 셀을 설명하기 위한 소자의 단면도.
도 2는 본 발명에 따른 플래쉬 메모리 셀을 설명하기 위한 소자의 단면도
도 3A 내지 도 3D는 본 발명에 따른 플래쉬 메모리 셀의 동작을 설명하기 위한 상태도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 실리콘 기판2 : 터널 산화막
3 : 플로팅 게이트4 : 유전체막
5 : 콘트롤 게이트6, 12A 및 12B : 드레인 영역
7, 12C 및 12D : 소오스 영역11 : 기판
13A : 제 1 채널영역13B : 제 2 채널영역
14 : 유전체막15 : 게이트 전극
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 플래쉬 메모리 셀을 설명하기 위한 소자의 단면도로서, 절연층(11A)상에 실리콘층(11B)이 형성된 SOI(Silicon On Insulator) 구조를 갖는 기판(11)의 상기 실리콘층(11B)에 예를 들어 N-형의 불순물 이온이 주입된 제 1 채널영역(13A)과 P-형의 불순물 이온이 주입된 제 2 채널영역(13B)이 각각 형성된다. 그리고 상기 제 1 채널영역(13A)의 양측부에는 예를 들어 N+형의 불순물 이온이 주입된 드레인 및 소오스 영역(12A 및 12C)이 각각 형성되며 상기 제 2 채널영역(13B)의 양측부에는 예를 들어 N+형의 불순물 이온이 주입된 드레인 및 소오스 영역(12B 및 12D)이 각각 형성된다. 또한 상기 제 1 및 제 2 채널영역(13A 및 13B)을 포함하는 상기 실리콘층(11B)상에는 유전체막(14) 및 게이트 전극(15)이 적층된 구조로 형성된다.
즉, 본 발명에 따른 플래쉬 메모리 셀은 상기 게이트 전극(15)과 상기 제 1 채널영역(13A) 양측부에 형성된 드레인 및 소오스 영역(12A 및 12C)으로 이루어지는 제 1 트랜지스터 그리고 상기 게이트 전극(15)과 상기 제 2 채널영역(13B) 양측부에 형성된 드레인 및 소오스 영역(12B 및 12D)으로 이루어지는 제 2 트랜지스터로 이루어진다. 그러면 상기와 같이 구성된 플래쉬 메모리 셀의 프로그램, 소거 및 독출 동작을 도 3A 내지 도 3D를 통해 설명하면 다음과 같다.
상기 플래쉬 메모리 셀에 정보를 프로그램 즉, 상기 게이트 전극(15)에 전하를 저장하기 위해서는 먼저, 도 3A에 도시된 바와 같이 상기 제 2 트랜지스터의 드레인 및 소오스 영역(12A 및 12C)에 고전위 전압(VP)을 인가하면 캐패시턴스 커플링(Capacitance Coupling)에 의해 상기 게이트 전극(15)에는 전압이 유기된다. 그리고 이 상태에서 상기 제 2 트랜지스터의 드레인 영역(12B)에는 전원전압(VP)을 인가하며 상기 소오스 영역(12D)을 접지시키면 상기 제 2 채널영역(13B)에 존재하는 전자중의 일부가 고전계 영역으로부터 에너지를 받아 핫 일렉트론이 되고, 이 핫 일렉트론중 일부가 상기 게이트 전극(15)에 유기된 전압에 의해 수직 방향으로 형성되는 전계의 도움을 받아 상기 유전체막(14)을 통해 상기 게이트 전극(15)으로 주입된다. 따라서 이와 같은 핫 일렉트론의 주입에 의해 상기 플래쉬 메모리 셀의 문턱전압(VT)이 상승된다.
상기 플래쉬 메모리 셀에 프로그램된 정보를 소거 즉, 상기 게이트 전극(15)에 저장된 전하를 방전시키기 위해서는 도 3B에 도시된 바와 같이 상기 제 1 트랜지스터의 드레인 및 소오스 영역(12A 및 12C)에 각각 소거용 고전압(VE)을 각각 인가하고 상기 제 2 트랜지스터의 드레인 및 소오스 영역(12B 및 12D)은 접지시키거나, 도 3C에 도시된 바와 같이 상기 제 2 트랜지스터의 드레인 및 소오스 영역(12B 및 12D)에 각각 소거용 고전압(VE)을 각각 인가하고 상기 제 1 트랜지스터의 드레인 및 소오스 영역(12A 및 12C)은 접지시킨다. 그러면 상기 게이트 전극(15)에 주입된 전자는 F-N 터널링 현상에 의해 상기 유전체막(14)을 통과하여 상기 제 2 트랜지스터의 제 1 채널영역(13A) 또는 상기 제 2 트랜지스터의 드레인 및 소오스 영역(13B 및 13D)으로 이동하게 되고, 그로 인해 상기 메모리 셀의 문턱전압(VT)이 강하된다.
상기 플래쉬 메모리 셀에 프로그램된 정보를 독출하기 위해서는 도 3D에 도시된 바와 같이 상기 제 1 트랜지스터의 드레인 및 소오스 영역(12A 및 12C)에 각각 독출용 고전압(VR)을 각각 인가한다. 그리고 상기 제 2 트랜지스터의 소오스 영역(12D)은 접지시키며 상기 드레인 영역(12B)는 비트 라인(Bit Line)과 접속되도록 한다. 이후 상기 비트 라인을 통해 흐르는 전류의 유무를 검출하게 되는데, 이때 상기 게이트 전극(15)의 전자 주입 유무에 따라 흐르는 전류의 량이 다르게 나타난다.
상기 플래쉬 메모리 셀은 SOI 구조를 갖는 기판의 실리콘층상에 유전체막 폴리실리콘층이 적층된 구조로 형성되기 때문에 그 제조 공정이 단순해지며, 따라서 생산 원가도 종래의 플래쉬 메모리 셀에 비해 절감된다. 그리고 종래의 메모리 셀은 동작시 네가티브 전압의 공급이 필요하였으나, 본 발명에 따른 메모리 셀은 동작시 네가티브 전압이 필요치 않다. 그러므로 소지내에 네가티브 챠지펌프 회로를 형성할 필요가 없으며, 따라서 소자의 고집적화가 용이해진다. 또한 상기 플래쉬 메모리 셀은 셀의 구조상 접합누설이 완전히 방지되기 때문에 소모전력이 감소되며 소자의 동작속도가 증가된다. 그러므로 적은 메모리 용량이 요구되는 정보통신기기의 데이터 보존 장치(Firmware)로 이용이 가능하다.
상술한 바와 같이 본 발명에 의하면 SOI 구조를 갖는 기판의 실리콘층에 제 1 및 제 2 트랜지스터의 채널영역 및 접합영역을 각각 형성하고 상기 실리콘층상에 유전체막에 의해 전기적으로 분리되는 공통의 게이트 전극을 형성하므로써 네가티브 전압을 사용하지 않으며 저전력 및 고속으로 동작되는 플래쉬 메모리 셀의 구현이 가능해진다. 또한 본 발명을 이용하는 경우 제조 공정을 단순화시킬 수 있으므로 제조 원가를 절감시키며 수율 증대를 이룰 수 있는 효과가 있다.

Claims (3)

  1. 플래쉬 메모리 셀에 있어서,
    절연막상에 형성되며 제 1 및 제 2 트랜지스터의 채널영역이 각각 형성되고 상기 각 채널영역의 양측부에 드레인 및 소오스 영역이 각각 형성된 실리콘층과,
    상기 제 1 및 제 2 트랜지스터의 채널영역을 포함하는 상부에 형성되며 하부의 상기 실리콘층과는 유전체막에 의해 전기적으로 분리되는 게이트 전극으로 이루어지는 것을 특징으로 하는 플래쉬 메모리 셀.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 트랜지스터의 채널영역에는 서로 반대형의 불순물 이온이 주입된 것을 특징으로 하는 플래쉬 메모리 셀.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 트랜지스터의 드레인 및 소오스 영역에는 동일한 형의 불순물 이온이 주입된 것을 특징으로 하는 플래쉬 메모리 셀.
KR1019960074944A 1996-12-28 1996-12-28 플래쉬 메모리 셀 KR100241524B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960074944A KR100241524B1 (ko) 1996-12-28 1996-12-28 플래쉬 메모리 셀
GB9727069A GB2320807B (en) 1996-12-28 1997-12-23 Flash memory cell
JP9370259A JPH10223784A (ja) 1996-12-28 1997-12-26 フラッシュメモリセル
US08/999,349 US5998830A (en) 1996-12-28 1997-12-29 Flash memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074944A KR100241524B1 (ko) 1996-12-28 1996-12-28 플래쉬 메모리 셀

Publications (2)

Publication Number Publication Date
KR19980055708A true KR19980055708A (ko) 1998-09-25
KR100241524B1 KR100241524B1 (ko) 2000-02-01

Family

ID=19491695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074944A KR100241524B1 (ko) 1996-12-28 1996-12-28 플래쉬 메모리 셀

Country Status (4)

Country Link
US (1) US5998830A (ko)
JP (1) JPH10223784A (ko)
KR (1) KR100241524B1 (ko)
GB (1) GB2320807B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259133B1 (en) * 1999-02-11 2001-07-10 Advanced Micro Devices, Inc. Method for forming an integrated circuit memory cell and product thereof
JP2005236062A (ja) * 2004-02-20 2005-09-02 Nec Electronics Corp 不揮発性半導体記憶装置の製造方法
TWI257703B (en) * 2005-04-22 2006-07-01 Au Optronics Corp EEPROM and method of manufacturing the same
JP4849517B2 (ja) * 2005-11-28 2012-01-11 ルネサスエレクトロニクス株式会社 不揮発性メモリセル及びｅｅｐｒｏｍ
US7365387B2 (en) * 2006-02-23 2008-04-29 Hewlett-Packard Development Company, L.P. Gate-coupled EPROM cell for printhead
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
KR102185079B1 (ko) * 2014-04-21 2020-12-01 에스케이하이닉스 주식회사 불휘발성 메모리소자 및 그 동작방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755721A (en) * 1970-06-15 1973-08-28 Intel Corp Floating gate solid state storage device and method for charging and discharging same
JPS542679A (en) * 1977-06-08 1979-01-10 Mitsubishi Electric Corp Nonvoltile semiconductor memory device
SE7907193L (sv) * 1978-09-28 1980-03-29 Rca Corp Bestendigt minne
US4429326A (en) * 1978-11-29 1984-01-31 Hitachi, Ltd. I2 L Memory with nonvolatile storage
JP3321899B2 (ja) * 1992-12-04 2002-09-09 株式会社デンソー 半導体装置
JP2596695B2 (ja) * 1993-05-07 1997-04-02 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｅｅｐｒｏｍ
US5504706A (en) * 1993-10-12 1996-04-02 Texas Instruments Incorporated Low voltage Fowler-Nordheim flash EEPROM memory array utilizing single level poly cells
US5440158A (en) * 1994-07-05 1995-08-08 Taiwan Semiconductor Manufacturing Company Ltd. Electrically programmable memory device with improved dual floating gates
KR0172270B1 (ko) * 1995-03-28 1999-02-01 김주용 플래쉬 이이피롬 셀 및 그 제조방법

Also Published As

Publication number Publication date
KR100241524B1 (ko) 2000-02-01
US5998830A (en) 1999-12-07
GB2320807A8 (en) 1998-08-03
GB2320807A (en) 1998-07-01
JPH10223784A (ja) 1998-08-21
GB9727069D0 (en) 1998-02-18
GB2320807B (en) 2001-09-19

Similar Documents

Publication Publication Date Title
JP3055426B2 (ja) 分離トランジスタを有するｅｅｐｒｏｍセルとその製造・動作方法
JP4601316B2 (ja) 不揮発性半導体記憶装置
US20160260727A1 (en) Nonvolatile memory cell structure with assistant gate and memory array thereof
US8189399B2 (en) EEPROM having single gate structure and method of operating the same
US5892709A (en) Single level gate nonvolatile memory device and method for accessing the same
US5455791A (en) Method for erasing data in EEPROM devices on SOI substrates and device therefor
US6493262B1 (en) Method for operating nonvolatile memory cells
US5790460A (en) Method of erasing a flash EEPROM memory
JP2004221554A (ja) 不揮発性半導体記憶装置
US20080068895A1 (en) Integrated Circuit Having a Drive Circuit
US6801456B1 (en) Method for programming, erasing and reading a flash memory cell
US20100039868A1 (en) Low voltage, low power single poly EEPROM
US6653682B1 (en) Non-volatile electrically alterable semiconductor memory device
KR100241524B1 (ko) 플래쉬 메모리 셀
KR100731076B1 (ko) 수직형 스플리트 게이트 구조의 플래시 메모리 소자 및 그제조 방법
KR100298586B1 (ko) 비휘발성 메모리 소자
US6888753B2 (en) Memory cell array comprising individually addressable memory cells and method of making the same
US6528845B1 (en) Non-volatile semiconductor memory cell utilizing trapped charge generated by channel-initiated secondary electron injection
US6347053B1 (en) Nonviolatile memory device having improved threshold voltages in erasing and programming operations
KR100387267B1 (ko) 멀티 레벨 플래쉬 이이피롬 셀 및 그 제조 방법
JPH06302828A (ja) 半導体不揮発性記憶装置
US5867426A (en) Method of programming a flash memory cell
US20090273019A1 (en) Memory device transistors
US6642571B2 (en) Nonvolatile semiconductor memory
US20060226467A1 (en) P-channel charge trapping memory device with sub-gate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee