CN1630077A - 半导体器件结构及其制造工艺 - Google Patents

半导体器件结构及其制造工艺 Download PDF

Info

Publication number
CN1630077A
CN1630077A CNA2004100926800A CN200410092680A CN1630077A CN 1630077 A CN1630077 A CN 1630077A CN A2004100926800 A CNA2004100926800 A CN A2004100926800A CN 200410092680 A CN200410092680 A CN 200410092680A CN 1630077 A CN1630077 A CN 1630077A
Authority
CN
China
Prior art keywords
layer
permanent
dielectric
porous
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100926800A
Other languages
English (en)
Other versions
CN100416820C (zh
Inventor
陈行聪
斯特芬尼·鲁斯·奇拉斯
马修·伊尔·科尔伯恩
蒂莫西·约瑟夫·达尔顿
杰弗里·科蒂斯·海德里克
黄遏明
考什克·阿伦·库马尔
迈克尔·怀恩·雷恩
凯利·马龙
昌德拉塞克哈尔·纳拉扬
萨特扬纳拉扬纳·文卡塔·尼塔
萨姆巴斯·普鲁肖萨曼
罗伯特·罗森伯格
克里斯蒂·森塞尼什·蒂伯格
虞蓉卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1630077A publication Critical patent/CN1630077A/zh
Application granted granted Critical
Publication of CN100416820C publication Critical patent/CN100416820C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种半导体器件结构及其制造工艺，在多层微电子集成电路中，空气构成永久线路层电介质，超低K材料作为通孔层电介质。在通过清洁的热分解以及通过IC结构中多孔的副产品的辅助扩散去除牺牲材料之后，将空气用于线路层。优选地，在通孔层电介质中的多孔内也包括空气。通过将空气并入本发明的广泛产品中，层内和层间电介质的值被最小化。

Description

半导体器件结构及其制造工艺
技术领域
本发明涉及高密度多层微电子集成电路(IC)结构。具体言之，本发明涉及通过提供空气介质来降低每个线路层中导线之间的介电常数。在通孔层中提供多孔永久电介质，以便进一步优化功能器件中该结构的性能。
背景技术
一直有强大动力来持续增加IC结构中的特征密度，并降低各特征的尺寸。目前，特征尺寸能够制造成为大约0.5微米或更小，并可通过小于5000埃分开。随着驱动力的持续，必须重复检查组成IC结构的材料和工艺，以便处理与增加接近度相关的问题。增加密度的主要问题是导线之间的容性电压耦合和串扰中增加的层内相互干扰，其最大分量位于给定的线路层中在临近导线之间的。增加的相互干扰导致IC在线路层具有更大的失效风险，该风险是不可接受的缓慢信号传播，即阻-容(R-C)延迟和增加功耗的形式。当延迟的分量较小时，层间相互干扰也明显减小，以便IC结构的有效的介电常数被最小化。
在半导体晶片衬底上制造典型的IC。除了单晶硅之外，其它可能的半导体衬底是砷化镓、蓝宝石上硅、锗硅、绝缘体上硅和钻石等，如Soo等人在US 6251798 B1中所述。在衬底上和/或内可以包括如晶体管、双极型器件和二极管的特征。在衬底上制造的IC结构包括在绝缘的电介质内的电互连的通孔交互层以及平行的线路层。
存在完全的先前和当前技术，其关注于提供材料和方法，使绝缘介质的介电常数(K)从大约小于二氧化硅的介电常数3.9减小到尽可能接近真空的理想值1.0000或空气的理想值1.0002。在现有技术中已经研究了包括氟化的二氧化硅、各种聚合物、旋转涂布玻璃和干凝胶的各种低介电材料，如Nag等人在US 6297125 B1中所述的例子以及Lin在US 6211057 B1中所述的例子。尽管这些材料都具有低K，但是其介电常数值并没有低到与空气的理想值一样低，如在Nag等人的专利中所述，当作为布线电介质时，它们每一个都可出现自身的交替限制。
在努力降低K的过程中，已经通过各种手段将空气以空心颗粒、气泡、孔或多孔形式并入电介质矩阵中。通过使用刻蚀剂去除、至少部分去除固体电介质材料已经在线路层中引入空气。如在Nag等人的专利中所述，作为一个例子，公开的临时电介质材料是旋转涂布玻璃(SOG)氢硅酸盐类(silsequioxane)(HSQ)，其在铝布线的保护之后通过HF被去除。也可以只在IC结构的特别区域中并入气隙作为永久的电介质，例如在Chang等人的US 6316347 B1和B2中所示。
在Romankiw的US 6596624B1中可浏览到关于空气电介质的一些其它技术，该专利转让给与本发明相同的受让人。Romankiw的专利还说明了战略上设置不导电通孔的原则，包括在IC结构的周围设置，以及在连接之后同时从一些或全部层去除电介质。该技术中另一个处理方案包括回蚀缝隙填充(EBGF)，US专利6346484。
如果仅通过部分去除固体电介质来创建气隙，则在结构中并入低K材料仍是很重要的，特别是在线路层中。如果在一层中完全去除，则该层的牺牲材料不必是电介质。无论牺牲材料的替代物是多么广泛，其必须是通过某种工艺可去除的，该工艺将不会污染、过热、化学侵袭、机械扭曲或以其它方式危及结构完整性，该结构完整性在处理之后将保留。将期望采用能够尽可能以环境无害的方式彻底完整的去除牺牲材料的方法，在一系列可靠的有效的制造工艺步骤中，其与微电子处理兼容，以提供结实的超低K的IC结构。
几个专利说明了碳作为牺牲材料以及氧气等离子体或氧气灰化作为气氛，在气氛中CO2被形成并随后被扩散除去。一些例子是Lee等人的US 6492256 B2和US 6492732 B2。在Lee的专利中公开了一种电介质衬垫，用于保护布线免受氧气灰化或等离子体刻蚀。但是，在布线上存在衬垫会带来升高有效K值的风险。在Sun的US6350672 B1中没有说明衬垫。但是，例如铜的一些布线将受到氧气灰化或氧气等离子体刻蚀的侵袭。
发明内容
在本发明所述的结构和工艺中，术语“空气电介质”倾向于包括真空、空气、低K惰性气体、合成气体以及能够无害的代替固体、临时材料用作永久电介质的这些气体的任何混合物。
本发明提供一种工艺和结构，其能够以避免本领域所经历的工艺问题的方式产生机械稳定的IC。该结果可通过在线层具有空气电介质来实现，在线层中金属化是密集的，并且最需要低K电介质环境，在通孔层空气电介质与低K的气体可渗透固体或多孔永久电介质材料结合以提供机械稳定性。本发明不包括通过氧气灰化或氧气等离子体刻蚀或反应性环境去除牺牲材料，以免对铜布线产生不利影响。本发明直接与用于制造铜布线的双镶嵌工艺兼容，该工艺是本领域目前的状态。
制造本发明结构的工艺包括以下典型的步骤，该工艺发生在半导体衬底上，在半导体衬底上或中存在受保护器件。
通过本领域已知的方法沉积永久的电介质。在固体永久电介质的表面上沉积不可渗透的刻蚀停止层。在刻蚀停止层的表面上沉积牺牲材料。在牺牲材料的表面上沉积气体可渗透的单层或双层硬掩模。在用于提供导电线路层的双镶嵌处理和化学金属抛光(CMP)之后，在导电的布线上选择地沉积薄的保护帽盖，线路层可以通过通孔连接到半导体层下的任何器件。
在通孔层永久电介质施加到被有选择地覆盖的线路层上之后进行加热。在某一温度下，在真空环境或者其它受控的不起反应的环境中加热一段时间，加热同时分解并通过气体可渗透通孔层电介质扩散牺牲材料，完成任何必要的硬掩模固化以及通孔层永久电介质固化，并去除热处理的副产品。
在热处理之后，在通孔层上沉积非气体可渗透刻蚀停止层并固化，以便保护通孔和金属化层不受到另外层的顺序处理中可能产生的任何污染。按照需要重复该工艺来制造另外的通孔和线路层。本发明的IC将在线路层中提供具有最低可能有效K值的后端线(BEOL)互连，此处对RC延迟具有最大影响，与最结实的机械稳定性平衡。
附图说明
图1A-1Q给出了制造本发明多层IC结构的示例采用的步骤的过程；
图1A-1H给出了在半导体衬底(未显示)上制造本发明IC的初级阶段的顺序工艺流程的剖面图；
图1E是初始子集，与下面图2A所示类似；
图1I至1N给出了图1A至1H中所示步骤的简单重复的结果的剖面图，开始于图1H中刻蚀停止层10的顶部；
图1O至1Q给出了图1A至1H中所示步骤的另外重复的结果的简化剖面图，开始于图1N中刻蚀停止层10′的顶部；
图2A和2B提供本发明中间结构的示例，其中通孔层合并了固化时填充多孔的永久的低K材料；图2A是最后结构的初始子集，其中按照需要在衬底上重复该结构和处理。
具体实施方式
图1A显示了在本发明IC结构的半导体衬底(未显示)的上表面上最初制造步骤。在衬底上沉积第一层固体永久的超低K电介质材料1，用于第一通孔层图形化。在通孔层用作固体永久的低K电介质功能的适当的多孔以及实质上非多孔气体可渗透材料的例子包括：多孔SiLK和SiLK、用作旋转涂覆的低聚体(Oligomeric)溶液并在大约400至450摄氏度被固化的Dow化学公司的聚合物产品、多孔SiCOH和SiCOH、JSR Micro产品例如JSR的玻璃质的旋转涂布材料、以及甲基硅酸盐类(silsesquioxane)(MSSQ)。通过本领域已知的方法，例如旋转涂布、化学气相沉积(CVD)等，在永久电介质材料层1上沉积第一气体不可渗透的刻蚀停止层2。用作刻蚀阻挡功能的适当材料的例子包括：SiO2、SiN、SiC、SiCH和SiNCH。此刻蚀停止层可以是或可以不是必需的，取决于对于用在具体情况的材料是不可渗透的适当还是可渗透的适当。
应当注意，选择的永久电介质材料在接近或低于牺牲电介质材料被分解的温度不应当是可分解的，除非期望空气电介质被用于通孔层以及线路层。但是，如果在牺牲电介质材料被去除的同时永久电介质材料是形成或保持多孔性的类型，则能够进一步降低K值。
在图1B中，通过本领域中针对所选材料的已知方法已经在刻蚀停止层2上沉积了第一层牺牲材料3。在牺牲材料3上涂覆单层或双层硬掩模4，如图1C所示。牺牲材料可以是(但不必须是)电介质；其必须是在一定时间和温度范围内以及大气压下将彻底分解的材料，其将不逆向影响其它结构部件的功能。可接受的分解温度将在大约350到450摄氏度。用作牺牲层的适当材料的例子包括：聚苯乙烯、聚甲基丙烯酸甲酯、聚降莰烷(polynorbornenes)、和聚丙二醇。通过UV或电子束曝光的有机的交联具有使这些临时电介质层不溶于处理过程中使用的有机溶剂的优点。聚降莰烷作为称作Unity的产品是可获得的。适于用作可渗透的硬掩模材料的例子包括：Honeywell Electronic Materials的产品HoSP和HoSP Best、JSRMicro的产品JSR5140、JSR2021、SiCOH、聚碳酸酯或这些材料中一些材料的组合，优选的排列成双层。如果牺牲电介质材料具有非常低的CMP去除率，则能够用作线层的CMP硬掩模。
如图1D所示，执行双镶嵌处理以便在永久电介质1内提供导电的通孔5以及在牺牲层3内提供布线6之后，并且，如图1E所示，执行化学金属抛光(CMP)以便平坦化并暴露布线6的上表面之后。保护帽盖7被选择地沉积在暴露的布线6上，布线6优选的是铜。双镶嵌处理是已知的技术。或者，铜布线6能够经历凹陷处理、帽盖7材料的覆盖层沉积和CMP平坦化。适于用作帽盖的材料的例子包括：CoWP、Ta、W、TaN、Ru及其一些组合，例如合金或双层。
然后在线路层上沉积永久电介质材料8的覆盖层，如图1F所示，并且整个结构在具有受控的惰性的或真空环境的炉内接受退火。温度被缓慢逐步增加到大约350至450摄氏度，持续的时间足以完全去除牺牲材料及其分解副产品。可以使用质谱仪监控其结束点。图1G给出了退火的效果，其中牺牲材料3已经分解，在其位置上留下空气电介质9。分解的副产品是气化的，并扩散通过可渗透的硬掩模4和电介质8，副产品通过真空被去除。刻蚀停止层2防止分解的副产品扩散进入刻蚀停止层2下面的金属化层。然后沉积图1H所示的一层刻蚀停止层10以密封下面的层并作为基底，与图1A中的刻蚀停止层2一样，用于随后制造另外结实的多层结构，如图1I至1N所示，重复必要次数的制造过程以获得预期结构，如简化的图1O至1Q进一步所示，该结构制造在如图1N所示制造的刻蚀停止层10′的上面。注意3′表示如图1I所示制造的牺牲层，4′表示如图1J所示制造的硬掩模，8′表示如图1I所示制造的电介质，10″表示如图1Q所示制造的刻蚀停止层。
图2A和2B显示了永久的超低K电介质材料8和8′。在沉积时，所示材料基本上没有多孔。在加热和去除牺牲电介质期间，永久的电介质被最终固化，显示出超常的多孔结构。分步显示了在FEOL衬底上制造的IC结构。图中没有给出的CMP硬掩模，其在牺牲材料层(a.k.a.线路层)与永久的电介质层之间优选为单层或双层。
以图2A中工艺步骤为起点开始，低K永久的电介质8′和牺牲材料3′的第二次这样的工艺，去除牺牲材料3′，留下空气层9′并在整个通孔层8′添加多孔。如果需要，可以多次重复该工艺。通孔层多孔永久的固体电介质与气体永久的线路层电介质组合进一步降低IC结构的有效K值，并提供具有最小有效介电常数的BEOL互连结构。

Claims (29)

1.一种半导体器件结构的初始子集，在FEOL半导体衬底上包括：
a.与该FEOL衬底电连接的铜通孔层，并且还包括固体永久的低K电介质材料，该材料在处理温度范围内是不可热分解的；
c.牺牲材料，其位于该固体永久的低K电介质材料上的线路层中，在加热处理下被分解和去除；
d.在该牺牲材料上的气体可渗透的硬掩模；
e.在该硬掩模层处具有上表面并且与该通孔层电连接的铜布线；和
f.在该铜布线上表面上的薄的保护帽盖。
2.一种半导体器件结构，在FEOL半导体衬底上包括：
a.与该FEOL衬底电连接的铜通孔层，并且还包括固体永久的低K电介质材料；
b.在该永久电介质上的气体不可渗透的刻蚀停止层；
c.在该刻蚀停止层上的永久的空气电介质层；
d.在该空气电介质层上的气体可渗透的硬掩模；
e.在该硬掩模层处具有上表面并且与该通孔层电连接的铜布线；和
f.在该铜布线上表面上的薄的保护帽盖。
3.一种包括多个权利要求2中所述的层a至f的半导体器件结构。
4.如权利要求3所述的结构，其中该固体永久低K电介质材料包括多孔的固体永久低K电介质材料。
5.如权利要求3所述的结构，其中该固体永久低K电介质材料包括气体可渗透的固体永久低K电介质材料。
6.如权利要求4所述的结构，其中该多孔的固体永久低K电介质材料从包括多孔的SiLK、多孔的SiCOH和多孔的MSSQ的组中选择。
7.如权利要求5所述的结构，其中该气体可渗透的固体永久低K电介质材料从包括SiLK、SiCOH、MSSQ和JSR的组中选择。
8.如权利要求3所述的结构，其中在空气电介质层总数的少部分层与通孔层之间还包括加固层。
9.如权利要求1所述的结构，在该通孔层与该线路层之间还包括气体不可渗透的刻蚀停止层。
10.如权利要求3所述的结构，其中该硬掩模层从包括SiO2、SiN、SiC、SiCH和SiNCH的组中选择。
11.如权利要求10所述的结构，其中该硬掩模层是双层的，该双层的每层选自包括SiO2、SiN、SiC、SiCH和SiNCH的组中不同的一个。
12.如权利要求3所述的结构，其中该帽盖从包括CoWP、Ta、W、TaN、Ru及其任意组合的组中选择。
13.一种半导体器件结构的初始子集，在FEOL半导体衬底上包括：
a.在该衬底上的气体不可渗透的刻蚀停止层；
b.与该FEOL衬底电连接的第一铜线路层，该第一线路层还包括在该刻蚀停止层上的永久的空气电介质材料；
c.在该第一铜线路层上的并与其电连接的第一铜通孔层，该第一通孔层还包括第一永久的多孔超低电介质材料；
d.在该第一通孔层电连接的第二铜线路层，该第二线路层还包括牺牲材料，该牺牲材料在加热处理下被分解和去除；和
e.在该第二线路层上的一层永久的超低电介质材料，该材料在加热处理下形成多孔。
14.如权利要求13所述的结构，其中在加热处理下形成多孔的该永久的超低电介质材料从包括多孔的SiLK、多孔的SiCOH和多孔的MSSQ的组中选择。
15.如权利要求13所述的结构，其中在加热处理下被分解和去除的该牺牲材料从包括聚苯乙烯、聚甲基丙烯酸甲酯、聚降莰烷和聚丙二醇的组中选择。
16.如权利要求1所述的结构，其中在加热处理下被分解和去除的该牺牲材料从包括聚苯乙烯、聚甲基丙烯酸甲酯、聚降莰烷和聚丙二醇的组中选择。
17.如权利要求13所述的结构，在所述线路层与通孔层之间还包括硬掩模层。
18.如权利要求17所述的结构，其中该硬掩模层从包括SiO2、SiN、SiC、SiCH和SiNCH的组中选择。
19.一种用于在FEOL半导体衬底上制造半导体器件结构的工艺，包括：
a.在该衬底上沉积第一层永久的超低K电介质材料，该层将制造第一通孔层；
b.在该第一层永久的电介质材料上沉积第一层牺牲材料，该层材料将制造第一线路层；
c.通过双镶嵌处理制造第一铜通孔层和线路层，并通过平坦化该第一硬掩模以暴露该铜布线的表面；
d.在该暴露的铜布线上选择地沉积薄的保护帽盖；
e.在该线路层上施加永久电介质的覆盖层；和
f.通过逐步将温度增加至一定水平，在惰性气氛的真空下对该结构退火一定时间，该时间足以分解并去除牺牲材料。
20.如权利要求19所述的工艺，包括在该第一永久的超低K电介质材料与该第一牺牲材料层之间施加第一气体不可渗透刻蚀停止层的步骤。
21.如权利要求20所述的工艺，其中施加第一气体不可渗透刻蚀停止层的步骤包括施加的该第一气体不可渗透刻蚀停止层，该层从包括SiO2、SiN、SiC、SiCH和SiNCH的组中选择。
22.如权利要求19所述的工艺，其中该第一层永久的超低K电介质材料从包括SiLK和多孔的SiLK、JSR、MSSQ和多孔的MSSQ的组中选择。
23.如权利要求19所述的工艺，其中该第一层牺牲材料从包括聚苯乙烯、聚甲基丙烯酸甲酯、聚降莰烷和聚丙二醇的组中选择。
24.如权利要求19所述的工艺，其中该第一气体可渗透的硬掩模从包括HOSP和HOSP Best、JSR5140、JSR2021、SiCOH、聚碳酸酯及其任意组合的组中选择。
25.如权利要求19所述的工艺，其中该帽盖从包括CoWP、Ta、W、TaN、Ru及其任意组合的组中选择。
26.如权利要求19所述的工艺，其中在退火的结构上于步骤g处作为衬底重复步骤a至g，直到获得预期的层数。
27.制造半导体器件结构的初始子集，在FEOL半导体衬底上包括：
a.在该衬底上提供气体不可渗透的刻蚀停止层；
b.在该刻蚀停止层上沉积第一牺牲电介质材料，在该第一牺牲电介质材料上沉积第一可渗透的CMP硬掩模；
c.通过该硬掩模制造开口，并在其中沉积第一铜线路层用于与该FEOL衬底电连接；
d.平坦化以暴露该铜线路，并使其与该第一硬掩模持平，在其上施加第一永久的、固体的、部分固化的超低K电介质材料，该电介质材料在处理温度下能够形成多孔；
e.通过逐步将温度增加至一定水平，在惰性气氛的真空下对该结构提供一定时间的第一退火，该时间足以从该第一线路层分解并去除该牺牲材料，同时还能最终固化该永久的超低K电介质材料并在其中产生多孔；
f.在该第一永久的超低K电介质材料上施加第二层牺牲电介质，并在其上施加第二可渗透的硬掩模；
g.在该第二硬掩模上通过双镶嵌处理制造第一铜通孔层和第二铜线路层，并平坦化以暴露该铜线路的表面，并使其与该第二可渗透的硬掩模持平；
h.在该第二可渗透的硬掩模上施加第二永久的、固体的、部分固化的超低K电介质材料，该电介质材料在处理温度下能够形成多孔；和
i.通过逐步将温度增加至一定水平，在惰性气氛的真空下对该结构提供一定时间的第二退火，该时间足以从该第二线路层分解并去除该牺牲材料，同时还能最终固化该第二永久的超低K电介质材料并在其中产生多孔。
28.如权利要求27所述的工艺，其中按照需要重复步骤g至i。
29.如权利要求28所述的工艺，其中施加在处理温度下能够形成多孔、永久的、固体的、部分固化的超低K电介质材料包括，施加选自由SiLK、MSSQ和SiCOH构成的组中的材料。
CNB2004100926800A 2003-12-08 2004-11-16 半导体器件结构及其制造工艺 Expired - Fee Related CN100416820C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/731,377 US7084479B2 (en) 2003-12-08 2003-12-08 Line level air gaps
US10/731,377 2003-12-08

Publications (2)

Publication Number Publication Date
CN1630077A true CN1630077A (zh) 2005-06-22
CN100416820C CN100416820C (zh) 2008-09-03

Family

ID=34652747

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100926800A Expired - Fee Related CN100416820C (zh) 2003-12-08 2004-11-16 半导体器件结构及其制造工艺

Country Status (3)

Country Link
US (2) US7084479B2 (zh)
JP (1) JP4817649B2 (zh)
CN (1) CN100416820C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609809B (zh) * 2008-06-16 2010-12-15 台湾信越矽利光股份有限公司 形成孔洞性材料的方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629225B2 (en) * 2005-06-13 2009-12-08 Infineon Technologies Ag Methods of manufacturing semiconductor devices and structures thereof
EP1837905A3 (en) * 2005-07-12 2008-12-31 STMicroelectronics (Crolles 2) SAS Interconnect structure having cavities in its dielectric portion
TW200746355A (en) * 2005-07-12 2007-12-16 St Microelectronics Crolles 2 Integration control and reliability enhancement of interconnect air cavities
JP4197694B2 (ja) * 2005-08-10 2008-12-17 株式会社東芝 半導体装置およびその製造方法
US20070099433A1 (en) * 2005-11-03 2007-05-03 International Business Machines Corporation Gas dielectric structure formation using radiation
FR2910706B1 (fr) * 2006-12-21 2009-03-20 Commissariat Energie Atomique Element d'interconnexion a base de nanotubes de carbone
KR100843233B1 (ko) * 2007-01-25 2008-07-03 삼성전자주식회사 배선층의 양측벽에 인접하여 에어갭을 갖는 반도체 소자 및그 제조방법
US7871922B2 (en) * 2007-04-10 2011-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming interconnect structures that include forming air gaps between conductive structures
US7858513B2 (en) * 2007-06-18 2010-12-28 Organicid, Inc. Fabrication of self-aligned via holes in polymer thin films
WO2010016958A1 (en) * 2008-08-07 2010-02-11 International Business Machines Corporation Interconnect structure with metal cap self-aligned to a surface of an embedded conductive material
US8237191B2 (en) 2009-08-11 2012-08-07 International Business Machines Corporation Heterojunction bipolar transistors and methods of manufacture
US8138093B2 (en) * 2009-08-12 2012-03-20 International Business Machines Corporation Method for forming trenches having different widths and the same depth
CN102437101B (zh) * 2011-09-09 2015-06-24 上海华力微电子有限公司 一种改进的硬质掩膜与多孔低介电常数值材料的集成方法
US8927413B2 (en) 2012-11-12 2015-01-06 Taiwan Semiconductor Manufacturing, Ltd. Semiconductor structure and semiconductor fabricating process for the same
KR102380774B1 (ko) 2014-11-14 2022-04-04 삼성전자주식회사 슬러리 화합물 이를 이용한 반도체 소자의 제조 방법
US9837355B2 (en) 2016-03-22 2017-12-05 International Business Machines Corporation Method for maximizing air gap in back end of the line interconnect through via landing modification
DE112017004206T5 (de) * 2016-08-25 2019-05-29 Sony Semiconductor Solutions Corporation Halbleitervorrichtung, bildaufnahmevorrichtung und verfahren zum herstellen einer halbleitervorrichtung
US10679934B2 (en) 2017-12-01 2020-06-09 International Business Machines Corporation Capacitance reduction in sea of lines BEOL metallization
KR102634459B1 (ko) 2018-12-24 2024-02-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10748812B1 (en) 2019-02-26 2020-08-18 International Business Machines Corporation Air-gap containing metal interconnects
KR20210049604A (ko) 2019-10-25 2021-05-06 삼성전자주식회사 집적회로 소자 및 이의 제조 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4465741A (en) * 1980-07-31 1984-08-14 Sumitomo Chemical Company, Limited Fiber-reinforced metal composite material
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
JP2910489B2 (ja) * 1993-03-22 1999-06-23 日本電気株式会社 縦型二重拡散ｍｏｓｆｅｔ
US5461003A (en) 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
JP3887035B2 (ja) * 1995-12-28 2007-02-28 株式会社東芝 半導体装置の製造方法
US6492705B1 (en) 1996-06-04 2002-12-10 Intersil Corporation Integrated circuit air bridge structures and methods of fabricating same
US5891805A (en) * 1996-12-13 1999-04-06 Intel Corporation Method of forming contacts
US5950102A (en) * 1997-02-03 1999-09-07 Industrial Technology Research Institute Method for fabricating air-insulated multilevel metal interconnections for integrated circuits
US6577011B1 (en) 1997-07-10 2003-06-10 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
US6492732B2 (en) 1997-07-28 2002-12-10 United Microelectronics Corp. Interconnect structure with air gap compatible with unlanded vias
US6350672B1 (en) 1997-07-28 2002-02-26 United Microelectronics Corp. Interconnect structure with gas dielectric compatible with unlanded vias
JPH11150185A (ja) 1997-11-14 1999-06-02 Nippon Steel Corp 半導体装置及びその製造方法
US6297125B1 (en) 1998-01-23 2001-10-02 Texas Instruments Incorporated Air-bridge integration scheme for reducing interconnect delay
US6268276B1 (en) 1998-12-21 2001-07-31 Chartered Semiconductor Manufacturing Ltd. Area array air gap structure for intermetal dielectric application
US6380347B1 (en) 1999-04-09 2002-04-30 Honeywell International Inc. Nanoporous polymers comprising macrocycles
US6413882B1 (en) 1999-04-14 2002-07-02 Alliedsignal Inc. Low dielectric foam dielectric formed from polymer decomposition
US6130151A (en) 1999-05-07 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of manufacturing air gap in multilevel interconnection
US6251798B1 (en) 1999-07-26 2001-06-26 Chartered Semiconductor Manufacturing Company Formation of air gap structures for inter-metal dielectric application
US6448629B2 (en) * 1999-07-29 2002-09-10 International Business Machines Corporation Semiconductor device and method of making same
US6596624B1 (en) 1999-07-31 2003-07-22 International Business Machines Corporation Process for making low dielectric constant hollow chip structures by removing sacrificial dielectric material after the chip is joined to a chip carrier
US6413854B1 (en) 1999-08-24 2002-07-02 International Business Machines Corp. Method to build multi level structure
US6211057B1 (en) 1999-09-03 2001-04-03 Taiwan Semiconductor Manufacturing Company Method for manufacturing arch air gap in multilevel interconnection
JP2001291700A (ja) * 2000-01-31 2001-10-19 Matsushita Electric Ind Co Ltd エッチング方法及びエッチング装置
US6287979B1 (en) 2000-04-17 2001-09-11 Chartered Semiconductor Manufacturing Ltd. Method for forming an air gap as low dielectric constant material using buckminsterfullerene as a porogen in an air bridge or a sacrificial layer
US6346484B1 (en) 2000-08-31 2002-02-12 International Business Machines Corporation Method for selective extraction of sacrificial place-holding material used in fabrication of air gap-containing interconnect structures
JP2002110785A (ja) * 2000-09-27 2002-04-12 Sony Corp 半導体装置の製造方法
JP4644924B2 (ja) * 2000-10-12 2011-03-09 ソニー株式会社 半導体装置およびその製造方法
TW462122B (en) 2000-12-18 2001-11-01 United Microelectronics Corp Air gap semiconductor structure and the manufacturing method thereof
TW476135B (en) 2001-01-09 2002-02-11 United Microelectronics Corp Manufacture of semiconductor with air gap
JP2002217289A (ja) * 2001-01-19 2002-08-02 Toshiba Corp 半導体装置及びその製造方法
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US6555467B2 (en) * 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
US6723635B1 (en) * 2002-04-04 2004-04-20 Advanced Micro Devices, Inc. Protection low-k ILD during damascene processing with thin liner
JP2003347401A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 多層配線構造を有する半導体装置およびその製造方法
US7442756B2 (en) * 2002-06-20 2008-10-28 Infineon Technologies Ag Polymer for sealing porous materials during chip production
US6861332B2 (en) * 2002-11-21 2005-03-01 Intel Corporation Air gap interconnect method
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609809B (zh) * 2008-06-16 2010-12-15 台湾信越矽利光股份有限公司 形成孔洞性材料的方法

Also Published As

Publication number Publication date
JP4817649B2 (ja) 2011-11-16
CN100416820C (zh) 2008-09-03
US7084479B2 (en) 2006-08-01
US20060264036A1 (en) 2006-11-23
JP2005175479A (ja) 2005-06-30
US20050127514A1 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
CN100416820C (zh) 半导体器件结构及其制造工艺
US7094669B2 (en) Structure and method of liner air gap formation
US6737725B2 (en) Multilevel interconnect structure containing air gaps and method for making
KR100752940B1 (ko) 상호접속 구조의 금속간 용량을 감소시키는 공극 금속배선 구성의 제조 방법
US6939797B2 (en) Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
US7534696B2 (en) Multilayer interconnect structure containing air gaps and method for making
JP4014234B2 (ja) 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法
JP4590450B2 (ja) 感光性誘電体層を分解することによる相互接続構造の形成
US6566283B1 (en) Silane treatment of low dielectric constant materials in semiconductor device manufacturing
US20080166870A1 (en) Fabrication of Interconnect Structures
US20090026625A1 (en) Adhesion enhancement for metal/dielectric interface
US6635964B2 (en) Metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
CN100378953C (zh) 在层间介质互连中形成低电阻和可靠过孔的方法
US20030001240A1 (en) Semiconductor devices containing a discontinuous cap layer and methods for forming same
JPWO2004061931A1 (ja) 多層配線構造を有する半導体装置およびその製造方法
JP2007027734A (ja) 相互接続エアキャビティの集積化制御および信頼性向上
JP2008235890A (ja) 集積回路用のキャビティを有する配線構造の製造方法
US6413854B1 (en) Method to build multi level structure
KR19980064515A (ko) 알루미늄 상호접속부의 플라즈마 처리에 의한 에어 갭 형성방법
US8957519B2 (en) Structure and metallization process for advanced technology nodes
WO2005053019A1 (en) Process for forming an electrically conductive interconnect
JP2003179135A (ja) 非常に低い誘電率の層間絶縁体を有する銅インターコネクトを製造する方法
JP2004235548A (ja) 半導体装置およびその製造方法
JPH09260384A (ja) 平坦な誘電体層の形成方法および多層配線パターン
JP2005050954A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171123

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171123

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080903

Termination date: 20191116