CN1577896A - 横向结型场效应晶体管 - Google Patents

横向结型场效应晶体管 Download PDF

Info

Publication number
CN1577896A
CN1577896A CNA2004100752442A CN200410075244A CN1577896A CN 1577896 A CN1577896 A CN 1577896A CN A2004100752442 A CNA2004100752442 A CN A2004100752442A CN 200410075244 A CN200410075244 A CN 200410075244A CN 1577896 A CN1577896 A CN 1577896A
Authority
CN
China
Prior art keywords
mentioned
type sic
sic film
film
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100752442A
Other languages
English (en)
Other versions
CN100370626C (zh
Inventor
原田真
弘津研一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP36238699A external-priority patent/JP2001177111A/ja
Priority claimed from JP36238499A external-priority patent/JP4670122B2/ja
Priority claimed from JP2000129880A external-priority patent/JP3941335B2/ja
Priority claimed from JP2000165701A external-priority patent/JP4802356B2/ja
Priority claimed from JP2000194464A external-priority patent/JP4830179B2/ja
Priority claimed from JP2000286520A external-priority patent/JP4797232B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN1577896A publication Critical patent/CN1577896A/zh
Application granted granted Critical
Publication of CN100370626C publication Critical patent/CN100370626C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种SiC制的横向JFET，它使用n型SiC衬底，包括具有迁移率高的载流子的沟道区，成品率高。该横向JFET包括：n型SiC衬底(1n)；p型SiC膜(2)，被形成在n型SiC衬底的正面上；n型SiC膜(3)，被形成在p型SiC膜上，包含沟道区(11)；源区、漏区(22，23)，被分别形成在该n型SiC膜上的、沟道区的两侧；以及栅极(14)，与n型SiC衬底相接来设置。

Description

横向结型场效应晶体管
本申请是住友电气工业株式会社于2000年12月6日提交的名称为“横向结型场效应晶体管”、申请号为00817600.0的发明专利申请的分案申请。
                         技术领域
本发明涉及横向结型场效应晶体管(JFET：Junction Field EffectTransistor)，更具体地说，涉及用作功率晶体管的横向结型场效应晶体管。
                         背景技术
结型场效应晶体管(JFET)通过从栅极向载流子通过的沟道区的侧部所设的pn结施加反向偏压，使起自pn结的耗尽层向沟道区扩展，控制沟道区的电导来进行开关等工作。其中，“横向”JFET是指在沟道区中载流子平行于元件表面来移动。沟道的载流子可以是电子(n型)，也可以是空穴(p型)，但是对于作为本发明对象的SiC来说，电子的迁移率比空穴高，所以通常使沟道区为n型杂质区。因此，在以下的说明中，为了方便，以沟道的载流子为电子、从而使沟道区为n型杂质区来进行说明，但是当然也有使沟道区为p型杂质区的情况。
如上所述，SiC的载流子的迁移率像Si一样大，电子的饱和漂移速度像GaAs一样大，而且耐压大，所以正在研究将其用于高速开关元件和大功率元件。SiC的晶体结构有六方最密填充结构和立方最密填充结构，而六方最密填充结构还存在层的重复周期不同的许多结构，已知有100种以上的晶体多型(ポリタイプ)。代表性的多型有3C、4H、6H等。C表示立方晶，而H表示六方晶，其前的数字表示重复周期。立方晶形只有3C，将其称为β-SiC，将其他统称为α-SiC。在以下的说明中，只使用α-SiC的6H或4H。
图33是使用SiC的JFET的示例剖面图(U.S.Patent(美国专利)No.5,264,713，John W.Palmour等)。在该图中，SiC衬底101的导电型最好是p型，为p型SiC衬底。该SiC衬底101的一个区域上形成的SiC膜102的导电型也最好是p型，为p型SiC膜102。进而，在该p型SiC膜102上形成包含与沟道区对应的薄层部分111的n型SiC膜103。在该n型SiC膜103上，形成有与源极112欧姆接触的n+型杂质层117、及与漏极113欧姆接触的n+型杂质层118。栅极114在上述p型SiC衬底101的背面一侧被做成背面栅极114。上述源极、漏极、栅极以外的表面由保护膜126覆盖。
在上述现有技术(图33)中，使SiC衬底的导电型最好为p型的理由如下所述。如上所述，沟道区的载流子能得到高的迁移率，所以为电子(n型)。因此，包含沟道区的层为n型SiC膜。因此，在周围限定该n型SiC膜中的载流子的层为p型SiC膜。如果形成该p型SiC膜的SiC衬底使用n型SiC衬底，则在向栅极施加正电位的情况下，在n型SiC衬底和p型SiC膜之间的结部加有反向偏压，产生耗尽层。因此，需要评价判断该耗尽层的影响。相反，通过使用p型SiC衬底，无需评价该耗尽层的影响，在开关工作中不用考虑到达沟道区的途中的叠层部中的结部的反向偏压。因此，通过使用上述导电型的SiC衬底，能够在必要时使耗尽层只在沟道区中生长，用迁移率高的载流子来得到大功率的高速开关元件等。
然而，p型SiC衬底与n型SiC衬底相比，微管(マイクロパイプ)等的缺陷密度高。因此，在JFET等半导体元件的制作中必不可少的SiC衬底上的晶体生长层中，缺陷密度也高。反映这种高的缺陷密度，p型SiC衬底上形成的JFET的成品率低，而且完成的JFET的泄漏电流也大。
上述图33的横向JFET在导通状态时，在n型杂质区即源区103和p型杂质层102的结面上施加有正向偏压。此外，在截止状态时，在上述结面上施加有反向偏压，耗尽层在沟道区中生长，截断沟道区。在导通状态时，在n型杂质区即源区103和p型杂质层102的结面上最好施加有正向偏压，电流脱离沟道区而流入栅极114。从该沟道区泄漏而流入栅极114的电流随着正向偏压上升及温度上升而增大。从沟道区泄漏而流入栅极的电流影响到放大倍数，如果该电流增大，则导致放大倍数降低，所以是一个问题。
此外，在图33所示的横向JFET中，在p型外延SiC膜的整个面上形成有上述pn结面。因此，有下述问题：和与沟124的底部相接的部分的沟道区的面积相比，上述n型杂质区103和p型杂质区之间的pn结面的面积过大。即，有下述问题：在pn结面中，与进行开关工作的沟道区的面积的比率小的相比，无助于开关工作、作为从上述沟道区泄漏的电流的路径的部分的比率大。
图34是使用SiC的另一现有的横向JFET的结构剖面图(PA Ivanov et al：4H-SiC Field-effect transistor hetero-epitaxially grown on 6H-SiC subtrate bysublimation(通过升华而在6H-SiC衬底上异质外延生长的4H-SiC场效应晶体管)，p757 Silicon Carbide and Related Materials 1995 Conf.，Kyoto Japan)。在图34中，通过真空蒸镀法使包含Sn的4H-SiC膜109在6H-SiC衬底101上异质外延生长，成为缓冲层109。在缓冲层109上形成包含p+型杂质即Al的SiC膜102，在其上，沟道区111被配置在中央部，在其两侧形成有具有源区117、漏区118的包含氮的n型SiC膜103。源极112、漏极113被设置在沟道区的左右上方，栅极114隔着槽115被形成在源极、漏极的下方。栅极114都由底膜120即Ni膜和上层膜121即Al膜形成。通过使用该横向JFET，能够形成电子的漂移迁移率高、而且电子的迁移率也非常高的JFET。
然而，图34的JFET有下述诸问题。
(a)在兼备高耐压和低导通电阻这一点上不够。
JFET的耐压由沟道的n型杂质区和与该区相接的p型杂质区形成的pn结的耐压来决定。因此，为了提高JFET的耐压性能，提高pn结的耐压即可。为了提高pn结的耐压，减少沟道的杂质即n型杂质浓度即可，但是其结果是沟道的电流减少，导通电阻(载流子流过沟道区的状态下的电阻)增大。其结果是，功率被消耗，元件温度上升。横向JFET在漏极电流大的范围内温度系数为负，所以对温度上升施加负反馈，但是在漏极电流小的范围内不施加负反馈。此外，不管漏极电流的大小，元件中的功耗都是不希望的。不能降低上述JFET的导通电阻的另一个理由是电极中的接触电阻。在图34所示的结构中，如果用Ni来形成各电极，则杂质浓度过低，容易残留肖特基接触，不能构成欧姆接触。
(b)开关速度不够。
开关速度由pn结的耗尽层的充放电时间来决定。设耗尽层电容为C，栅极电阻为Rg，则充放电时间与两者之积CRg大致成正比。因此，如果能够降低栅极电阻Rg，则能够加快开关时间，但是在图34所示的现有的JFET中，在第二导电型区域上形成有槽，不能充分降低栅极电阻。如果稍微牺牲精确性而重视直觉的把握，则栅极电阻Rg可以说是从栅极114到沟道111中央部的pn结界面的路径的电阻。
(c)制造工序复杂，要求高精度、严格的管理。
在制作上述图34的JFET时，通过下述方法来制造。在SiC衬底101上形成缓冲层109，接着，形成p+型SiC膜102。接着，如图35所示，形成n型SiC膜，用RIE(Reactive Ion Etching，反应离子蚀刻)在形成有沟道、源极、漏极各区域的部分制图。接着，如图36所示，作为电极的下层120，形成Ni膜。在该Ni膜上，如图37所示形成电极的上层121的Al膜成膜。此时，往往不能将Al膜形成在Ni膜的正上方位置，而引起位置偏差。如果Al附着在侧壁等上，则起浮动电极的作用而使元件工作不稳定。接着，如图38所示，通过RIE，将源极112及漏极113做成掩膜并蚀刻其间而形成沟道区111。此时，p+膜102的表面也被蚀刻，与沟道区一起形成槽115。在该蚀刻时，由于上述位置偏差而附着的Al等也被除去。将电极做成Ni膜和Al膜双层膜，是为了形成欧姆接触。由于上述槽，从栅极到沟道区中央部的pn结界面的路径的电阻Rg增大，在用于开关元件的情况下，上升(下降)时间延长。此外，槽的形成需要多余的工时，成为成本上升的原因。
(d)晶体管特性按照沟道区的杂质浓度或厚度等的个体差异而变动很大。如果为了避免这种元件间的个体差异，而以减少沟道区的电阻为目的来注入高浓度的杂质元素，则耐压性能恶化。因此，希望有不使用高浓度的杂质、不易受沟道区的杂质浓度或其厚度等的个体差异影响的JFET。
(e)上述JFET通常是常开型(在未向栅极施加电压时为导通状态)，在用于旋转机控制等的情况下，栅极电路结构复杂。即，在未向栅极施加电压时为导通状态，所以在栅极电路出故障的情况下，旋转机仍旧旋转，很危险。因此，为了防备故障，需要在栅极电路上设置用于在故障时使其截止的机构。此外，在截止状态下需要持续施加电压，所以在截止期间产生功耗。
(f)由于表面电荷，工作不稳定，并且表面泄漏电流大。
由于这些表面电荷或表面泄漏电流而发生误操作，导致成品率降低。
本发明就是为了解决上述课题而提出的，其第一目的在于得到一种SiC制的横向JFET，它使用n型SiC衬底，包括具有迁移率高的载流子的沟道区，成品率高。
此外，本发明的第二目的在于提供一种横向JFET，它制造容易，损耗低，高耐压性及高速开关特性优良。
此外，本发明的第三目的在于提供一种横向JFET，它抑制导通状态时从沟道区泄漏的电流，不使放大倍数降低。
                       发明内容
本发明第一方面的横向JFET包括：n型SiC衬底；p型SiC膜，被形成在n型SiC衬底的正(表)面上；n型SiC膜，被形成在p型SiC膜上，包含沟道区；源区、漏区，被分别形成在该n型SiC膜上的、沟道区的两侧；以及栅极，与n型SiC衬底相接来设置。
通过上述结构，能够使用缺陷密度低的n型SiC衬底，用高的成品率来制作驱动高迁移率载流子的JFET。此时，根据JFET是导通状态还是截止状态而决定是否发生问题。本发明第一方面的横向JFET对在n型SiC衬底上制作横向JFET有意义，所以对本发明第一方面的横向JFET来说，前提是不交换n型和p型。与此不同，本发明其他方面即使交换n型和p型也成立，所以假定了n型和p型的交换。
在常开型JFET的截止状态下，施加负的栅极电压，所以不发生问题。即，在截止状态下，在n型SiC衬底和p型SiC膜之间的结部上施加有正向偏压，所以在该结部中不产生耗尽层。在上述截止状态下，只在p型SiC膜和n型SiC膜之间的结部上施加反向偏压，耗尽层扩展到杂质浓度低的沟道区，截断载流子路径。
在常关型JFET的截止状态下，n型SiC衬底和p型SiC膜之间的结部及p型SiC膜和n型SiC膜之间的结部中分别产生扩散电位，产生耗尽层，但是分别独立扩展，所以不发生问题。
在常开型的导通状态下，可以使栅极电压为0V，但是扩散电位产生的耗尽层扩展。为了流过更多的电流，需要向栅极提供正电位，以便消除扩散电位产生的耗尽层。因此，需要研究伴随向栅极施加正电位而产生的耗尽层。在栅极的电位为正的情况下，向n型SiC衬底和p型SiC膜之间的结部施加有反向偏压。然而，通过同时提高n型SiC衬底的杂质浓度和p型SiC膜的杂质浓度，耗尽层的宽度减小。因此，通过隧道效应，穿透耗尽层而流过电流。此外，有时由于提高杂质浓度，结部的耐压性消失，流过电流。因此，上述结部中的耗尽层几乎不影响工作。为了得到上述结部，使n型SiC衬底的n型杂质浓度为1×1019cm-3左右，并且使p型SiC膜的p型杂质浓度为1×1019cm-3左右即可。其结果是，能够提高从SiC衬底制作到产品完成的成品率，制作可进行高速开关等高速工作的SiC制的JFET。
在常关型JFET的导通状态下，发生与上述常开型JFET的导通状态的情况同样的现象，所以如上所述，不发生什么问题。
按照JFET是常开型还是常关型，如下施加电压，进行开关工作。对于常开型，使栅极电压在负(关)～正(开)的范围内变化。而对于常关型，则在零(关)～正(开)的范围内变化。如上所述，常关型JFET通过使杂质浓度和构造满足规定的条件来实现。
在上述本发明第一方面的JFET中，例如可以使得从平面上来看，在p型SiC膜的区域中包含n型SiC膜的区域。
通过该结构，n型SiC膜的端面从平面上来看位于其下层的p型SiC膜的端面的内部。即，采用p型SiC膜和其上层的n型SiC膜之间有台阶差的构造。这些SiC膜的端面通常通过RIE(Reactive Ion Etching，反应离子蚀刻)来形成。在以往那样n型SiC膜的端面和p型SiC膜的端面对齐的构造中，在同时蚀刻n型SiC膜及其下层的p型SiC膜的期间，该n型SiC膜的端面的上述端面持续暴露在离子中。另一方面，在上述构造中，n型SiC膜的端面是在蚀刻p型SiC膜的端面之后、通过第二次蚀刻而形成的端面，所以只在第二次蚀刻的短期间内暴露在离子中。其结果是，包含沟道、源区、栅区的n型SiC膜的端面暴露在离子中的时间短，不易引起对晶体管特性影响很大的表面晶体层的恶化。
在上述本发明第一方面的JFET中，栅极例如被偏置在n型SiC衬底的正面上的、p型SiC膜的端部附近。
通过该结构，能够通过容易的制作方法来制作，而且能够可靠地向p型半导体膜和沟道区(n型半导体膜)之间的结部施加反向偏压来形成耗尽层，实现截止状态。
在上述本发明第一方面的JFET中，栅极例如被形成在n型SiC衬底的背面上，成为背面栅极构造的偏置。
通过采用上述背面栅极构造，施加栅极电压的信号从沟道区的正面在宽阔的范围内沿直线被传递到沟道区，所以能够提高开关速度。此外，栅极不是被配置在从沟道区扩展的位置上，而是在立体上与沟道区重叠来配置，所以能够提高JFET的集成度。采用背面栅极构造，也通过向栅极施加正电压而在n型SiC衬底和p型SiC膜之间的结部中形成耗尽层。但是，如上所述，通过提高两侧的杂质浓度，能够避免该耗尽层影响本JFET的工作。
在上述本发明第一方面的JFET中，沟道区的厚度例如小于p型SiC膜、和该p型SiC膜上形成的n型SiC膜之间的结部中由扩散电位在该n型SiC膜内产生的耗尽层宽度。
通过该结构，在栅极电位为零时，在p型SiC膜和n型SiC膜之间的结部中产生耗尽层，该耗尽层宽度的前端部超过沟道区的厚度。因此，沟道区被截断，在栅极电压为零时实现截止状态。
在上述本发明第一方面的JFET中，例如可以还包括低浓度n型SiC膜，该低浓度n型SiC膜被夹接在p型SiC膜和n型SiC膜之间，包含浓度比沟道区的n型杂质浓度低的n型杂质。
通过该结构，能够用缺陷密度低的n型SiC衬底，不影响沟道区的电流，而得到高耐压的横向JFET。因此，能够廉价地制造即使流过大电流、功耗也小、温度上升也低的横向JFET。
在上述本发明第一方面的JFET中，例如可以使得沟道区包含浓度比其两侧的n型SiC膜的部分的杂质浓度高的n型杂质。
通过该结构，能够用缺陷密度低的n型SiC衬底，在沟道区的两侧形成截断沟道剖面的耗尽层并形成截止状态，使耗尽层的部分负担电压。因此，不降低横向JFET的耐压就能够减少导通电阻，能够用作低损耗、高耐压的开关元件。
在上述本发明第一方面的JFET中，例如可以具有与沟道区的表面相接而配置的导电膜。
通过该结构，沟道区和导电膜相对于流过沟道的电流并联配置。因此，例如在导电膜的电阻比沟道区低1个量级的情况下，在导通状态下流过导电膜的电流比沟道区的电流高大约10倍。因此，即使有杂质浓度的个体差异或沟道区厚度的个体差异，对晶体管特性的影响也很轻微，这些因素的个体差异的影响实质上不成问题。另一方面，在截止状态下，通过向栅极施加的负电位(反向偏压)，在包含沟道区的n型SiC膜、和其下层的p型SiC膜之间的结部中，耗尽层向n型SiC膜一侧延伸。该耗尽层与上述反向偏压成正比，与包含沟道区的n型SiC膜和其下层的p型SiC膜的杂质浓度成反比，更大幅度地扩大到浓度低的一侧。如果该耗尽层截断沟道区，则载流子通过沟道区的路径被截断。其结果是，能够容易地实现截止状态。
在上述本发明第一方面的JFET中，在具有导电膜的情况下，例如可以使得导电膜沿沟道长度方向的长度比沟道长度短。
由于导电膜的至少一端与侧壁绝缘，所以如果耗尽层在该绝缘的一侧截断沟道区，就能够截止。
在上述本发明第一方面的JFET中，在具有导电膜的情况下，例如可以使得沟道区的厚度小于p型SiC膜、和该p型SiC膜上形成的n型SiC膜之间的结部中由扩散电位在该n型SiC膜内产生的耗尽层宽度。
在栅极电位为零时，在p型SiC膜和n型SiC膜之间的结部中由扩散电位产生的耗尽层截断沟道区。因此，能够得到常关的横向JFET，不用实施栅极电路的故障对策等就能够用来控制旋转机等。此外，能够降低导通状态下的功耗，并且避免沟道区的杂质的个体差异等的影响。
在上述本发明第一方面的JFET中，在具有导电膜的情况下，导电膜例如可以采用金属膜或包含高浓度杂质的半导体膜中的某一个。
通过上述结构，能够用低电阻的金属膜在沟道区中简便地设置低电阻的并联旁路。金属膜只要可以作为电极材料，什么都行，但是如果考虑到蚀刻的容易性及高的导电率，则最好是铝(Al)、或铝合金。
在上述本发明第一方面的JFET中，SiC衬底是6H-SiC衬底，p型SiC膜及n型SiC膜都是6H-SiC。
通过该结构，对结晶性好的薄膜进行叠层，不会由于结晶性不良引起的误操作等而发生成品率降低等。
在上述本发明第一方面的JFET中，例如可以使得p型SiC膜及n型SiC膜都是4H-SiC，由4H-SiC构成的p型SiC膜经4H-SiC缓冲层被形成在6H-SiC衬底上。
通过缓冲层能够得到结晶性良好的4H-SiC膜，而且4H-SiC的电子迁移率比6H-SiC等的优良，所以能够适合用作高速开关元件等。
在上述本发明第一方面的JFET中，例如可以使得SiC衬底是4H-SiC衬底，p型SiC膜及n型SiC膜都是4H-SiC。
通过该结构，对结晶性好的薄膜进行叠层，不会由于结晶性不良引起的误操作等而发生成品率降低等。而且如上所述，4H-SiC的电子迁移率比6H-SiC等的优良，所以能够适合用作高速开关元件等。
在上述本发明第一方面的JFET中，例如可以使得p型SiC膜及n型SiC膜都是6H-SiC，由6H-SiC构成的p型SiC膜经6H-SiC缓冲层被形成在4H-SiC衬底上。
通过缓冲层能够得到结晶性良好的6H-SiC膜，能够按照用途来使用适当结晶类型的SiC。
如上所述，本发明第一方面的横向JFET对在n型SiC衬底上制作横向JFET有意义，所以对本发明第一方面的横向JFET来说，前提是不交换n型和p型。与此不同，以下的第二方面以后的本发明的横向JFET即使交换n型和p型也成立，所以将杂质的导电型记作第一导电型或第二导电型。第一导电型可以是p型也可以是n型，而第二导电型可以是n型也可以是p型。
本发明第二方面的横向JFET包括：SiC衬底；第二导电型SiC膜，被形成在SiC衬底上；第一导电型SiC膜，被形成在第二导电型SiC膜上；沟道区，在第一导电型SiC膜上使其膜厚变薄而形成；源区及漏区，是由第一导电型SiC膜上形成的第一导电型SiC构成的膜，被分别形成在沟道区的两侧；以及栅极，栅极被形成在第二导电型SiC的平坦的区域上。
根据该结构，栅极被形成在第二导电型SiC的平坦区域上，所以能够降低栅极电阻，其结果是，能够提高开关响应速度。此外，在制造工序中，形成栅极的略微的位置偏差也不会产生问题，所以能够防止成品率降低。因此，能够用于高速开关元件。
在上述本发明第二方面的横向JFET中，第二导电型SiC膜具有无槽的表面，栅极例如由第二导电型SiC的平坦区域即第二导电型SiC膜的平坦的表面上形成的2个栅极构成。
根据该结构，在源极·漏极和栅极之间不设置槽等，所以能够降低栅极电阻，其结果是，能够提高开关响应速度。此外，在制造工序中，栅极形成时略微的位置偏差也不会产生问题，所以能够防止成品率降低。
在上述本发明第二方面的横向JFET中，SiC衬底是包含第二导电型杂质的第二导电型SiC衬底，栅极例如由第二导电型SiC的平坦区域即该第二导电型SiC衬底的背侧表面上设置的背面栅极构造构成。
根据该结构，在第二导电型SiC衬底的背侧的整个表面上设置有栅极，所以栅极电阻降低。其结果是，开关的响应速度提高，能够用作高速开关元件。此外，栅极的形成也容易。
在上述本发明第二方面的横向JFET中，最好还包括低浓度第一导电型SiC膜，该低浓度第一导电型SiC膜被夹接在第二导电型SiC膜和第一导电型SiC膜之间，包含浓度比沟道区的第一导电型杂质浓度低的第一导电型杂质。
根据该结构，可不影响沟道区的电流而提高耐压。因此，即使流过大电流，功耗也小，温度也不会上升，能够实现高耐压。其结果是，能够用作高电压、大功率的开关元件。
在上述本发明第二方面的横向JFET中，沟道区例如可以包含浓度比其两侧的第一导电型SiC膜的部分的杂质浓度高的第一导电型杂质。
根据该结构，形成从沟道区的两侧截断沟道剖面的耗尽层而成为截止状态，由该耗尽层的部分分担电压，所以不降低横向JFET的耐压就能够减少导通电阻。因此，本横向JFET即使流过大电流也没有功耗，能够用作低损耗、高耐压的开关元件。
在上述本发明第二方面的横向JFET中，在包含低浓度第一导电型SiC膜的横向JFET中，沟道区包含浓度比其两侧的第一导电型SiC膜的部分的杂质浓度高的第一导电型杂质。
通过该结构，不大幅度降低横向JFET的耐压就能够减少导通电阻。其结果是，能够用作高电压、大功率的开关元件。
在上述本发明第二方面的横向JFET中，沟道区的厚度例如小于第二导电型SiC膜、和该第二导电型SiC膜上形成的第一导电型SiC膜之间的结部中由扩散电位在该第一导电型SiC膜内产生的耗尽层宽度。
通过上述结构。例如能够使扩散电位产生的耗尽层扩展到沟道区(第一导电型半导体层)和其下层的第二导电型半导体层之间的结部，得到常关的JFET。在该横向JFET中，例如使沟道区的杂质浓度为5×1016cm-3以下，沟道区的厚度为550nm以下。在使沟道区的杂质浓度为5×1016cm-3以下、使第二导电型SiC膜中的杂质浓度为浓度比其高的通常水平的浓度时，上述耗尽层宽度超过550nm。因此，在栅极电压为零的状态下，延伸到沟道区中的耗尽层实现阻塞该沟道区的状态。即，能够得到常关的JFET，不用附加复杂的对付栅极电路故障的电路，就能够将上述JFET搭载到旋转机器等上。
为了形成导通状态，施加可克服该扩散电位的正电位即可。通常，热平衡状态下产生的扩散电位为2V～3V，所以通过将2V～3V的正电位提供给栅极来除去上述耗尽层，沟道区就成为导通状态。此外，上述截止的施加电位为0V，所以与常开的JFET的截止所需的施加电位22V左右相比，能够大幅度地降低截止时的功耗。其结果是，能够提供确保低损耗、高耐压的高速开关功能、并且可简便地搭载到旋转机器等上的低功耗的JFET。
在上述本发明第二方面的横向JFET中，在沟道区包含浓度比其两侧的第一导电型SiC膜的部分的杂质浓度高的第一导电型杂质的横向JFET中，沟道区的厚度例如小于第二导电型SiC膜、和该第二导电型SiC膜上形成的第一导电型SiC膜之间的结部中由扩散电位在该第一导电型SiC膜内产生的耗尽层宽度。
通过该结构，在零栅极电压的状态下，延伸到沟道区侧旁的第一导电型SiC膜一侧的耗尽层实现阻塞该沟道区的状态。耗尽层可以阻塞沟道区的一个侧旁，也可以阻塞沟道区的两个侧旁。因此，能够得到常关的JFET，不用形成复杂的对付栅极电路故障的机构，就能够用来控制旋转机器等。
在上述本发明第二方面的横向JFET中，可以具有与沟道区的表面相接而配置的导电膜。
通过该结构，沟道区和导电膜相对于流过沟道的电流并联配置。因此，例如在导电膜的电阻比沟道区低1个量级的情况下，在导通状态下流过导电膜的电流比沟道区的电流高大约10倍。因此，即使有杂质浓度的个体差异或沟道区厚度的个体差异，对晶体管特性的影响也很轻微，这些因素的个体差异的影响实质上不成问题。另一方面，在截止状态下，通过向栅极施加的负电位(反向偏压)，在包含沟道区的第一导电型半导体层、和其下层的第二导电型半导体层之间的结部中，耗尽层向第一导电型半导体层一侧延伸。该耗尽层与上述反向偏压成正比，与第一导电层和第二导电层的杂质浓度成反比，更大幅度地扩大到浓度低的一侧。如果该耗尽层截断沟道区，则载流子通过沟道区的路径被截断。在上述导电膜例如被配置得使其侧部与夹着沟道区的两侧的第一导电型半导体层不相接的情况下，通过上述截断，不仅沟道区，导电膜也被截断。其结果是，能够容易地实现截止状态。此外，在上述导电膜只在上述第一导电型半导体层的一侧相接、而在另一侧不相接的情况下，也能够容易地实现上述截止状态，而且能够降低电阻。该电阻的减少使杂质浓度的个体差异或沟道区厚度的个体差异的影响减小。在上述导电膜两侧的侧部都分别与上述第一导电型半导体层相接的情况下，电阻进一步降低，更加难以受杂质浓度的个体差异或沟道区厚度的个体差异的影响。第一导电型可以是n型也可以是p型，而第二导电型可以是p型也可以是n型。此外，半导体衬底可以是n型Si衬底也可以是p型Si衬底，可以是n型SiC衬底也可以是p型SiC衬底。
在上述本发明第二方面的横向JFET中，导电膜沿沟道长度方向的长度最好比沟道长度短。
通过该结构，能够消除导电膜的两端与侧壁相接的情况下实现截止工作的困难性。即，由于上述导电膜的至少一端与侧壁绝缘，所以如果耗尽层在该绝缘的一侧截断沟道区，就能够截止。
在上述本发明第二方面的横向JFET中，沟道区的厚度例如小于第二导电型SiC膜、和该第二导电型SiC膜上形成的第一导电型SiC膜之间的结部中由扩散电位在该第一导电型SiC膜内产生的耗尽层宽度。
通过上述结构，在栅极电位为零时，在第二导电型半导体膜和第一导电型半导体膜之间的结部中由扩散电位产生的耗尽层截断沟道区。因此，能够得到常关的JFET，不用实施栅极电路的故障对策等就能够用来控制旋转机等。此外，能够降低导通状态下的功耗，并且避免沟道区的杂质的个体差异等的影响。
在上述本发明第二方面的横向JFET中，导电膜例如是金属膜或包含高浓度杂质的半导体膜中的某一个。
通过上述结构，能够用低电阻的金属膜在沟道区中简便地设置低电阻的并联旁路。金属膜只要可以作为电极材料，什么都行，但是如果考虑到蚀刻的容易性及高的导电率，则最好是铝(Al)、或铝合金。
在上述本发明第二方面的横向JFET中，源区及漏区可包含浓度比沟道区两侧的第一导电型SiC膜的分的杂质浓度高的第一导电型杂质。
通过该结构，不降低耐压就能够减少导通电阻。此外，即使不将电极做成使用Ni和Al等的双层构造，也能够形成欧姆接触。因此，在制造工序中，最终无需形成槽。其结果是，能够将栅极电阻抑制得很低，能够减少开关的上升(下降)时间。
在上述本发明第二方面的横向JFET中，可以使第二导电型SiC膜的杂质浓度超过1019cm-3。
通过该结构，即使在Ni等单层电极的情况下，在栅极中也形成欧姆接触，栅极电阻减少。因此，能够缩短开关时的上升时间或下降时间，能够进行高速响应。
在上述本发明第二方面的横向JFET中，源区上形成的源极、漏区上形成的漏极及第二导电型SiC膜或第二导电型SiC衬底上形成的栅极最好由与各个电极接触的包含杂质的SiC为欧姆接触的金属构成。
通过该结构，能够用简便的工序来形成电极。即，电极板可以是单层构造，无需做成双层构造等。因此，最终不用形成提高栅极电阻的槽等，能够缩短开关的上升(下降)时间。与高浓度地包含杂质的第二导电型及第一导电型SiC膜形成欧姆接触的金属有Ni等。
在上述本发明第二方面的横向JFET中，除源极、漏极及栅极之外的表面最好由绝缘膜覆盖。
在元件表面暴露的情况下，发生由表面泄漏电流或表面电荷形成而引起的工作不稳定。通过用上述绝缘膜来覆盖，能够防止这种故障，稳定地进行开关工作。
在上述本发明第二方面的横向JFET中，例如SiC衬底是6H-SiC衬底，第二导电型SiC膜及第一导电型SiC膜都是6H-SiC。
通过该结构，对结晶性好的薄膜进行叠层，不会由于结晶性不良引起的误操作等而发生成品率降低等。
在上述本发明第二方面的横向JFET中，例如第二导电型SiC膜及第一导电型SiC膜都是4H-SiC，由4H-SiC构成的第二导电型SiC膜经4H-SiC缓冲层被形成在6H-SiC衬底上。
通过缓冲层能够得到结晶性良好的4H-SiC膜，而且4H-SiC的电子迁移率比6H-SiC等的优良，所以能够适用于高速开关元件等。
在上述本发明第二方面的横向JFET中，例如SiC衬底是4H-SiC衬底，第二导电型SiC膜及第一导电型SiC膜都是4H-SiC。
通过该结构，对结晶性好的薄膜进行叠层，不会由于结晶性不良引起的误操作等而发生成品率降低等。而且如上所述，4H-SiC的电子迁移率比6H-SiC等的优良，所以能够适用于高速开关元件等。
在上述本发明第二方面的横向JFET中，例如第二导电型SiC膜及第一导电型SiC膜都是6H-SiC，由6H-SiC构成的第二导电型SiC膜经6H-SiC缓冲层被形成在4H-SiC衬底上。
通过缓冲层能够得到结晶性良好的6H-SiC膜，能够按照用途来使用适当结晶类型的SiC。
本发明第三方面的横向JFET包括：SiC衬底，具有栅极，所述SiC衬底的导电型为第一导电型及与其相反的导电型即第二导电型中的某一导电型；第一SiC膜，被形成在SiC衬底上；以及第一导电型的第二SiC膜，被形成在第一SiC膜上，包含厚度变薄的沟道区及从两侧夹着该沟道区的源区、漏区。在该横向JFET中，第一SiC膜由高浓度杂质区、和该高浓度杂质区以外的具有高电阻的高电阻区构成，该高浓度杂质区被设置在沟道区下的部分上，宽度与该沟道区大致相同，具有比该沟道区短的长度，含有比沟道区的第一导电型杂质浓度值高的第二导电型杂质。
上述高浓度杂质区与沟道区之间形成结部，对载流子形成高电位阻挡层，但是载流子通过隧道效应等而侵入该高浓度杂质区。侵入高浓度杂质区的载流子与该高浓度杂质重新结合而消失，成为无效泄漏电流，使放大倍数降低。这种无效泄漏电流具有随着提高正向偏压、提高温度而增加的倾向。因此，通过使该高浓度杂质区的长度比沟道区短，减小其厚度方向的截面积，来增大该高浓度杂质区的厚度方向的电阻。此外，高浓度杂质区以外的第一SiC膜的部分厚度方向的截面积大，使其成为高电阻区。通过设置该高电阻区，与不设置它而使整体为上述高浓度杂质区的情况相比，能够减少从源区、沟道区泄漏到第一SiC膜的电流。即，通过整体提高与源区、沟道区相接的第一SiC膜的电阻，在导通状态下从源区或沟道区泄漏到第一SiC膜的电流被抑制。因此，大部分电流通过沟道区，从源区流入漏区。另一方面，截止状态下是通过向上述高浓度杂质区和沟道区之间的结面施加反向偏压，由延伸到沟道区而截断沟道区的耗尽层来实现的。这里，设沟道区长度方向为长度方向，设与叠层面正交的方向为厚度方向，设与这两者垂直的方向为横向JFET的宽度方向。
此外，上述栅极可以设置在SiC衬底的背面，也可以设置在上述第一SiC膜两侧的SiC衬底上。SiC衬底为了能够与栅极形成欧姆接触，不管是第一或第二导电型，最好高浓度地包含杂质。
高浓度杂质区的第二导电型杂质浓度和沟道区的第一导电型杂质浓度之比越大，施加反向偏压时耗尽层向沟道区的生长越容易。因此，设置包含浓度比沟道区的杂质浓度值高的、导电型与沟道区相反的杂质的高浓度杂质区，但是由于需要减小与厚度方向对应的截面积来提高电阻，所以使其长度比沟道区短。该高浓度杂质区的长度越短，则与厚度方向对应的截面积越小，通过使其为1μm左右以下，能够将流入栅极的电流抑制到实用上没有问题的程度。但是，如果太短，则耗尽层难以截断沟道区，并且即使截断沟道区，载流子也会因隧道效应而通过耗尽层，所以使其为能够通过形成耗尽层来实现截止状态的长度以上。
其结果是，能够抑制从源区、沟道区一侧泄漏到第一SiC膜的电流，防止放大倍数降低。
在上述本发明第三方面的横向JFET中，高电阻区包含浓度值比第二SiC膜的第一导电型杂质浓度值低的第一导电型杂质。
上述结构对应于下述4种结构。(a)沟道区和高电阻区为n型、衬底(栅极)为p型的情况；(b)沟道区和高电阻区为n型、衬底(栅极)为n型的情况；(c)沟道区和高电阻区为p型、衬底(栅极)为n型的情况；(d)沟道区和高电阻区为p型、衬底(栅极)为p型的情况。其中，在(b)及(d)的情况下，即在高电阻区和衬底为相同导电型的情况下，在这些高电阻区和衬底之间的结部不产生耗尽层，通过由低杂质浓度引起的高电阻，来抑制上述泄漏电流。
另一方面，在(a)及(c)的情况下，即在高电阻区和衬底为互不相同的导电型的情况下，如下所述。在(a)的情况下，在导通时向栅极施加正电位。而在(c)的情况下，在导通时向栅极施加负电位。因此，在(a)及(c)的情况下，都是衬底和第一SiC膜中的高电阻层为正向偏置，耗尽层不扩展。因此，在(a)及(c)的情况下，由于由低杂质形成的高电阻层，都能够抑制上述泄漏电流。
在上述任一情况下，都是在导通状态下大部分电流经由沟道区从源区流向漏区。因此，能够抑制从源区、沟道区一侧泄漏到第一SiC膜的无效电流，防止放大倍数降低。在上述横向JFET中，高电阻区中的杂质浓度的低浓度值最好为1×1017cm-3以下。通过使上述高电阻区的第一导电型或第二导电型杂质的低浓度值为1×1017cm-3以下，能够通过形成耗尽层而使电阻非常高，或者不形成耗尽层也能够提高电阻。
在上述本发明第三方面的横向JFET中，高电阻区例如包含浓度值比第二SiC膜的第一导电型杂质浓度值低的第二导电型杂质。
上述结构对应于下述4种情况。(e)沟道为n型、高电阻区为p型、衬底(栅极)为p型的情况；(f)沟道为n型、高电阻区为p型、衬底(栅极)为n型的情况；(g)沟道为p型、高电阻区为n型、衬底(栅极)为n型的情况；(h)沟道为p型、高电阻区为n型、衬底(栅极)为p型的情况。其中，在(e)及(g)的情况下，即在高电阻区和衬底为相同导电型的情况下，在高电阻区和衬底之间的结部不产生耗尽层，通过由低杂质浓度引起的高电阻，能够抑制上述泄漏电流。
另一方面，在(f)及(h)的情况(在高电阻区和衬底为互不相同的导电型的情况)下，在导通状态下，在衬底和高电阻区之间的结部中形成耗尽层。即，在(f)的情况下，衬底为n型，与高电阻区形成np-结部，而在(h)的情况下，衬底为p型，与高电阻区形成pn-结部。在(f)的情况下(在使第一导电型为n型的情况下)，在导通状态下，向栅极施加零或稍稍正的电位。而在(h)的情况下(在使第一导电型为p型的情况下)，向栅极施加零或稍稍负的电位。此时，向上述np-结部及pn-结部中的任一个结部都施加反向偏压，产生耗尽层。除了由低浓度杂质引起的高电阻，还由于该耗尽层，从沟道区到第一SiC膜的路径的电阻非常高。
其结果是，能够抑制从源区、沟道区一侧泄漏到第一SiC膜的无效电流，防止放大倍数降低。
在上述本发明第三方面的横向JFET中，高电阻区例如由第一层和第二层双层构造构成，第一层包含浓度值比第二SiC膜的第一导电型杂质浓度值低的第一导电型杂质，第二层包含浓度值比第二SiC膜的第一导电型杂质浓度值低的第一导电型杂质。
该双层构造为(A)p-(上层)/n-(下层)的双层构造、或(B)n-(上层)/p-(下层)的双层构造。
在(A)的双层构造的情况下，在导通状态下，在上层和下层之间施加反向偏压而形成耗尽层。该耗尽层的形成不依赖于沟道区的导电型及SiC衬底的导电型。
在(B)的双层构造的情况下，在SiC衬底的导电型为n型时，在导通状态下，在p-(下层)和n型SiC衬底之间的结面上施加反向偏压，生成耗尽层。
在上述情况下，通过形成耗尽层而使电阻非常高。该耗尽层的形成不依赖于沟道区的导电型。此外，在上述(B)的情况下，在SiC衬底的导电型为p型的情况下，不形成耗尽层，但是上述双层构造的上层下层的杂质浓度都低，所以电阻值高。在上述横向JFET中，高电阻区中的杂质浓度的低浓度值最好为1×1017cm-3以下。通过使上述高电阻区的第一导电型或第二导电型杂质的低浓度值为1×1017cm-3以下，能够通过形成耗尽层而使电阻非常高，或者不形成耗尽层而提高电阻。
上述任何情况下，均可确保高电阻，故可抑制自源区、漏区向第一SiC膜泄漏出的无效电流，可防止放大倍数的降低。
在上述本发明第三方面的横向JFET中，高浓度杂质区和沟道区被形成得使得在两者的结部中，扩散电位产生的耗尽层截断沟道区。
通过上述结构，能够进行常关工作。即，在使栅极电位相对于源极电位(通常为接地电位)为零时，由于扩散电位，沟道区被从其与高浓度杂质区之间的结面延伸的耗尽层截断。因此，在栅极电位为零的状态下，为截止状态。为了变为导通状态，施加规定的正电位即可。在由于扩散电位而使耗尽层不如上所述生长的情况下，进行常开工作。即，在栅极电位为零时，沟道区的载流子不受制约地移动，为了变为截止状态，将负电位施加到栅极，施加高的反偏电位。进行常开工作的JFET，在搭载到旋转机上时，在外围电路故障时电力也被供给到旋转机，所以为了防止危险，需要设置对付它的控制电路。如上所述，通过采用常关工作，无需上述控制电路。是进行常关工作、还是进行常开工作，可以根据沟道区及高浓度杂质区的杂质浓度之比、高浓度杂质区的长度、沟道区的厚度等来设定。如上所述，高浓度杂质区的第二导电型杂质浓度和沟道区的第一导电型杂质浓度之比越大，则越容易得到常关工作。在本发明中，在没有特别指出为常关的情况下，都假定为常开。
在上述本发明第三方面的横向JFET中，例如沟道区可以包含浓度比其两侧的第一导电型SiC膜的部分的杂质浓度高的第一导电型杂质。
通过该结构，形成从沟道区的两侧截断沟道剖面的耗尽层而成为截止状态，由该耗尽层的部分分担电压，所以不降低横向JFET的耐压就能够减少导通电阻。因此，本横向JFET即使流过大电流也没有功耗，能够用作低损耗、高耐压的开关元件。
在上述本发明第三方面的横向JFET中，例如可以具有与沟道区的表面相接而配置的导电膜。
通过上述结构，即使有沟道区杂质浓度的个体差异或沟道区厚度的个体差异，对晶体管特性的影响也很轻微，这些因素的个体差异的影响实质上不成问题。另一方面，在截止状态下，在上述导电膜例如被配置得使其侧部与夹着沟道区的两侧的第一导电型半导体层不相接的情况下，通过上述截断，不仅沟道区，导电膜也被截断。其结果是，能够容易地实现截止状态。
在上述本发明第三方面的横向JFET中，在具有导电膜的情况下，例如可以使导电膜沿沟道长度方向的长度比沟道长度短。
通过该结构，由于导电膜的至少一端与侧壁绝缘，所以如果耗尽层在该绝缘的一侧截断沟道区，就能够截止。
在上述本发明第三方面的横向JFET中，在具有导电膜的情况下，例如可以使沟道区的厚度小于第二导电型SiC膜、和该第二导电型SiC膜上形成的第一导电型SiC膜之间的结部中由扩散电位在该第一导电型SiC膜内产生的耗尽层宽度。
通过上述结构，能够得到常关的横向JFET，不用实施栅极电路的故障对策等就能够用来控制旋转机等。此外，能够降低导通状态下的功耗，并且避免沟道区的杂质浓度的个体差异等的影响。
在上述本发明第三方面的横向JFET中，在具有导电膜的情况下，例如可以使导电膜是金属膜或包含高浓度杂质的半导体膜中的某一个。
通过上述结构，能够用低电阻的金属膜在沟道区中简便地设置低电阻的并联旁路。金属膜只要可以作为电极材料，什么都行，但是如果考虑到蚀刻的容易性及高的导电率，则最好是铝(Al)、或铝合金。
                        附图说明
图1是本发明实施形态1的横向JFET的剖面图。
图2是本发明实施形态2的横向JFET的剖面图。
图3是本发明实施形态3的横向JFET的剖面图。
图4是用于与本发明实施形态3的横向JFET进行比较的JFET的剖面图。
图5是本发明实施形态3的另一横向JFET的剖面图。
图6是本发明实施形态4的横向JFET的剖面图。
图7是图6的横向JFET在中间制作阶段中形成n+SiC膜并通过RIE形成图形的阶段的剖面图。
图8是在图7的阶段之后通过RIE形成沟道区的阶段的剖面图。
图9是在图8的阶段之后形成Ni膜并形成电极的阶段的剖面图。
图10是本发明实施形态5的横向JFET的平面图。
图11是图10的横向JFET在中间制作阶段中形成n+SiC膜并通过RIE形成图形的阶段的剖面图。
图12是在图11的阶段之后通过RIE形成沟道区的阶段的剖面图。
图13是在图12的阶段之后形成Ni膜并形成电极的阶段的剖面图。
图14是本发明实施形态6的横向JFET的剖面图。
图15是本发明实施形态7的横向JFET的剖面图。
图16是图15的横向JFET在中间制作阶段中形成n+SiC膜并通过RIE形成图形的阶段的剖面图。
图17是在图16的阶段之后通过RIE形成沟道区、离子注入杂质的阶段的剖面图。
图18是在图17的阶段之后形成Ni膜并形成电极的阶段的剖面图。
图19是本发明实施形态8的横向JFET的剖面图。
图20是本发明实施形态9的横向JFET的剖面图。
图21是元件破坏电压和H之间的关系图。
图22是本发明实施形态10的横向JFET的剖面图。
图23是本发明实施形态11的横向JFET的剖面图。
图24是图23的横向JFET的截止状态的示意图。
图25是本发明实施形态12的横向JFET的剖面图。
图26是本发明实施形态13的横向JFET的剖面图。
图27是本发明实施形态14的横向JFET的剖面图。
图28是本发明实施形态15的横向JFET的剖面图。
图29是本发明实施形态16的横向JFET的剖面图。
图30是本发明实施形态17的横向JFET的剖面图。
图31是本发明实施形态18的横向JFET的剖面图。
图32是本发明实施形态19的横向JFET的剖面图。
图33是现有的横向JFET的剖面图。
图34是现有的另一横向JFET的剖面图。
图35是图34的横向JFET在中间制作阶段中形成n沟道层的阶段的剖面图。
图36是在图35的阶段之后形成双层电极的第一层即Ni膜的阶段的剖面图。
图37是在图36的阶段之后形成双层电极的第二层即Al膜的阶段的剖面图。
图38是在图37的阶段之后在栅区和中央部中间设置槽的阶段的剖面图。
                       具体实施方式
接着，用附图来说明本发明的实施形态。
(实施形态1)
图1是本发明实施形态1的横向JFET的剖面图。在n型SiC衬底1n上形成有p型SiC膜2，在其上形成有沟道区11的部分减厚的n型SiC膜3。此外，夹着沟道区11在n型SiC膜上形成有作为源区22及漏区23的n+型杂质层。此外，源极12与源区22相接而形成欧姆接触，并且漏极13与漏区23相接而形成欧姆接触。在本实施形态中，从平面上来看，栅极14是夹着源区、漏区22、23而形成的。上述结构的特征在于下述叠层构造：n型SiC衬底/(L)叠层结部/p型SiC膜/(G)栅极结部/具有沟道区的SiC膜。
(A)常开的JFET通过采用上述构造，成品率高，能够进行大功率高速开关。另一方面，(B)常关的JFET通过上述pn结部的扩散电位使耗尽层扩展到n型SiC膜一侧，从而耗尽层超越沟道厚度a。为此，例如使包含沟道区的n型SiC膜3的n型杂质浓度为1×1016cm-3，使沟道区的厚度a为500nm以下，则该常关的JFET的工作如下进行。
(B-1)：在截止的情况下，即，在栅极的电位为零的情况下，在栅极结部中施加扩散电压，产生耗尽层。在该结部中，p型SiC膜的杂质浓度由于向(L)叠层结部施加反向偏压时的耗尽层抑制而升高。因此，当然比沟道区中的n型杂质浓度高，所以耗尽层宽幅地延伸到沟道区一侧，延伸到p型SiC膜一侧的幅度小。因此，通过调整杂质浓度，能够通过耗尽层只截断沟道区。其结果是，实现了截止状态。
(B-2)在导通的情况下，即，在栅极电压为正的情况下，在(G)栅极结部施加有正向偏压，不产生耗尽层，实现了导通状态。在栅极的电位为正的情况下，在上述(L)叠层结部上施加有反向偏压。然而，通过同时提高p型SiC膜的p型杂质浓度及n型SiC衬底的n型杂质浓度，使耗尽层的宽度小，通过隧道效应而流过电流。作为上述高浓度的杂质浓度，例如使n型SiC衬底1n的n型杂质浓度为1×1019cm-3左右，并且使p型SiC膜的p型杂质浓度为1×1019cm-3左右。此外，由于如上所述提高了杂质浓度，所以也会有下述情况：结部的耐压降低，耐压性消失，流过电流。因此，上述结部中的耗尽层几乎不影响JFET的导通、截止工作。
根据上述实施形态1的横向JFET的结构，将迁移率高的电子用作沟道区的载流子，而且使用缺陷密度低的n型SiC衬底，能够以高的成品率来制作大功率、高开关速度的JFET。试制阶段中上述本实施形态的JFET的成品率如下所述。为了比较，也一并示出现有的JFET的成品率。
本发明例：制作在n型SiC衬底上(实施形态1)：成品率90％
现有例：制作在p型SiC衬底上：成品率10％
从上述结果可知，与现有例相比，本实施形态的JFET的成品率飞跃性地提高。
(实施形态2)
图2是本发明实施形态2的横向JFET的剖面图。在本实施形态中，与实施形态1的JFET差别很大的是：将栅极14配置在n型SiC衬底1n的背面一侧。其他各部分涉及的工作或功能与实施形态1所示的工作或功能相同。在本实施形态中，由于将栅极14配置在n型SiC衬底的背面，所以能够从正面沿直线、而且宽范围地看到栅极14至沟道区11。因此，向栅极施加的信号沿直线、而且宽范围地被传递到沟道区，所以能够高速地进行导通、截止工作。即，能够实现高速开关元件。此外，与实施形态1的栅极的配置相比，实施形态2的JFET的平面尺寸小，为立体配置。因此，能够提高JFET的集成度。
(实施形态3)
图3是本发明实施形态3的横向JFET的剖面图。而图4是用于与其进行比较的JFET的剖面图。在本实施形态中，p型SiC膜2的端面31、和其上层的n型SiC膜3的端面32错开，从平面上来看，前者位于后者的内部。与此不同，在图4中，两者的端面被做成对齐的端面30。在端面30的情况下，在通过RIE来进行蚀刻时，端面30在RIE期间中暴露在离子中，有时晶体被损伤。与此不同，在图3所示的端面构造的情况下，n型SiC膜的端面通过第一次蚀刻A来蚀刻，而通过第二次蚀刻B，内侧的部分被蚀刻、暴露，所以该部分只在短的期间内暴露在离子气氛中。因此，端面32附近的晶体受离子损伤的可能性非常低。因此，能够通过简便的方法来确保高的成品率，而且得到具有优良的晶体管特性的JFET。
图3所示的JFET具有背面栅极构造，但是如图5所示将栅极14配置在沟道旁边的构造的JFET也是本实施形态的有效的构造。即，通过采用图5所示的构造，不会损伤端部的表面晶体，能够得到高成品率的JFET。
(实施形态4)
图6是本发明实施形态4的横向JFET的剖面图。在图6中，在SiC衬底1上形成有p+型SiC膜2。这些SiC衬底1及p+型SiC膜2可以是6H，也可以是4H。在上述p+型SiC膜2上，形成有具有沟道区的n型SiC膜3。沟道区11是使n型SiC膜3的厚度变薄而形成在其中央部的。从沟道区来看，源极12及漏极13分别被形成在位于沟道两侧上方的n+SiC膜4即源区及漏区上。此外，p+型SiC膜2的端部未由上层的n型SiC膜3覆盖，在其未被覆盖的比较宽阔的一个平面上，夹着在中央上方形成的源极12和漏极13，形成有2个栅极14。即，源区、漏区和栅极之间的导电路径没有在途中被槽等挤窄的部分，而始终为宽阔的断面。使源区及漏区的n型杂质浓度为高浓度，以便与Ni等构成欧姆接触。各区域的杂质浓度例如最好如下所述。
沟道区11及n型SiC膜3：n型杂质2×1017cm-3
源区、漏区(n+型SiC膜)4：n型杂质＞1×1019cm-3
p+型SiC膜2：p型杂质＞1×1019cm-3
此外，沟道区的厚度a、长度L、与纸面垂直的方向的宽度w可以按照元件的大小来决定。源极12和源区22、漏极13和漏区23、及栅极14和栅区即p+型SiC膜2都是杂质浓度超过1×1019cm-3的高浓度的区域和金属膜之间的连接，所以通过例如将Ni用作金属膜的原料，能够形成欧姆接触。
在使其为截止状态时，向栅极14施加反向偏压而使耗尽层从沟道区11下方的pn结部突出到沟道区11，成为阻塞沟道区断面的状态。大略说来，可认为从栅极到耗尽层中央下端为栅极电阻Rg，耗尽层的电容为栅极电容Cg。为了变为导通状态，可撤除反向偏置，除去耗尽层。在导通状态下，载流子从栅极经沟道区11流向漏极。在重复导通、截止时，可以认为上述栅极电阻Rg和栅极电容Cg串联连接，上升(下降)时间与该电路的过度现象中的时间常数即RgCg成正比。因此，通过减少栅极电阻Rg，能够缩短开关的上升(下降)时间。
通过使用图6的横向JFET的结构，不提高导通电阻就能够提高耐压，缩短开关响应时间，提供性能稳定的JFET。该JFET的制造工序简单、容易，很少发生成品率降低等故障，所以最终能够廉价地制造。
(与实施形态4对应的实施例)
用图6所示的构造制造了横向JFET。在沟道区11中，沟道长度L为10μm，沟道厚度a为300nm(0.3μm)，与纸面垂直的沟道宽度w为700μm。图35～图38说明了现有的横向JFET的制造方法，与图35～图38对应的本发明的工序的说明图示于图7～图9。
首先，在p型SiC衬底上形成1μm厚度的p+型SiC膜，接着形成n型SiC膜。进而，在其上形成n+型SiC膜后，通过RIE来进行蚀刻，形成包含源区、漏区的区域的图形(图7)。接着，在包含源区、漏区的部分的中央部通过RIE来进行蚀刻以设置槽，成为源区22和漏区23被隔开的构造(图8)。再接着，在p+SiC膜2上设置栅极，并且在n+杂质区即源区22及漏区23上分别设置源极12及漏极13(图9)。然后，不设在p+SiC膜2上设置槽的蚀刻工序。在比较例的横向JFET中，如图34所示，源区及漏区都不怎么提高杂质浓度，仍旧使n型SiC膜3的浓度为2×1017cm-3。此外，作为比较例，还试制了图34的p型SiC膜中的槽的深度为0.7μm、底部残存的p型SiC的厚度为0.3μm的横向JFET。
对两个横向JFET，测定了开关的上升(下降)时间。将比较例的上升时间基准化为1的测定结果示于表1。
表1
横向JFET构造     上升(下降)比(设有槽为1)
无槽(本发明例)     0.33
有槽(比较例)     1
如表1所示，通过使p型SiC膜2为没有槽的平滑的平面并在其上形成栅极14，能够将开关上升(下降)时间缩短到3分之1。其结果是，能够得到高耐压、低导通电阻、而且能够高速开关的横向JFET。
(实施形态5)
图10是本发明实施形态5的横向JFET的平面图。在图10中，在SiC衬底上形成有p+型SiC膜2。在上述p+型SiC膜2上，将包含浓度比沟道区低的n型杂质的低浓度层7夹在n型SiC膜3和p+型SiC膜2中间，使得两者没有相接的部位。沟道区11被形成在中央部的上述低浓度层7上。从沟道区来看，源极12及漏极13分别被形成在位于沟道两侧上方的n+SiC膜4即源区及漏区上。此外，p+型SiC膜2的端部未由上层的n型SiC膜3覆盖，在其未被覆盖的比较宽阔的一个平面上，夹着在中央上方形成的源极12和漏极13，形成有2个栅极14。即，源区、漏区和栅极之间的导电路径没有在途中被槽等挤窄的部分，而始终为宽阔的断面。各区域的杂质浓度例如最好如下所述。
沟道区11：n型杂质2×1017cm-3
源区、漏区(n+型SiC膜)4：n型杂质＞1×1019cm-3
低浓度层7：n型杂质＜2×1017cm-3
p+型SiC膜2：p型杂质＞1×1019cm-3
此外，沟道区的厚度a、长度L、与纸面垂直的方向的宽度w可以按照元件的大小来决定。此外，除了电极12、13、14的部分之外，表面由SiO2构成的保护膜5覆盖。源极12和源区22、漏极13和漏区23、及栅极14和栅区即p+型SiC膜2都是杂质浓度超过1×1019cm-3的高浓度的区域和金属膜之间的连接，所以通过例如将Ni用作金属膜的原料，实施热处理，能够形成欧姆接触。
在图10中，在导通状态下，栅极上施加有正向偏压，在沟道区11中未形成耗尽层。因此，载流子流过经源区、沟道区到达漏区的路径。在该路径上，没有什么提高导通阻抗的部分，不会产生功耗。如果向栅极14施加反向偏压，则耗尽层从沟道区下方的pn结延伸到沟道区，最后完全阻塞沟道部，则实现截止状态。在本发明这样在p型SiC膜2上不设置槽的情况下，栅极电阻小，所以在重复该导通、截止时，上升(下降)时间缩短。
通过使用图10的横向JFET的结构，不提高导通电阻就能够提高耐压，缩短开关响应时间，提供性能稳定的JFET。该JFET的制造工序简单、容易，很少发生成品率降低等故障，所以最终能够廉价地制造。
(与实施形态5对应的实施例1)
用图10所示的构造制造了横向JFET。除沟道区11及低浓度层7之外的部分的各区域的结构如上所述。在沟道区11中，沟道长度L为10μm，沟道厚度a为300nm(0.3μm)，与纸面垂直的沟道宽度w为700μm。低浓度层(n-杂质层)的杂质浓度为1×1015cm-3，膜厚为0.1μm。
图35～图38说明了现有的横向JFET的制造方法，与图35～图38对应的本发明的横向JFET的制造方法示于图11～图13。首先，在p型SiC衬底1上形成p+型SiC膜2，接着形成低浓度的n型SiC膜7，在其上形成n型SiC膜3。进而，在其上形成n+型SiC膜4后，通过RIE来进行蚀刻，形成包含源区、漏区的区域的图形(图11)。接着，在包含源区、漏区的部分的中央部通过RIE来进行蚀刻以设置槽，成为源区22和漏区23被隔开的构造(图12)。再接着，在p+SiC膜2上设置栅极，并且在n+杂质区即源区22及漏区23上分别设置源极12及漏极13(图13)。然后，不设在p+SiC膜2上设置槽的蚀刻工序。此外，为了比较，还制作了图34所示的构造的横向JFET。在比较例的横向JFET中，源区及漏区都不怎么提高杂质浓度，仍旧使n型SiC膜3的浓度为2×1017cm-3。对这2个横向JFET测定耐压和导通电阻的结果示于表2。
表2
横向JFET构造     耐压(V)   导通电阻(mΩ-cm2)
有低浓度层(本发明例)     250     8.7
无低浓度层(比较例)     250     10.0
如图2所示，能够在耐压仍旧高达250V的状态下，使导通电阻从10mΩ·cm2降低到8.7mΩ·cm2。
(与实施形态5对应的实施例2)
使用上述实施形态5的横向JFET的结构，只改变p型SiC膜的p型杂质浓度，作为开关元件的响应速度的指标，测定了施加电压时的上升(下降)时间。电极使用Ni膜，在p型杂质区和欧姆接触之间，形成有欧姆接触。测定结果示于表3。
表3
  p型SiC膜的杂质浓度(/cm3)   上升(下降)时间(ns)
    1×1018     2000
    1×1019     200
    1×1020     20
    1×1021     2
如表3所示，p型杂质浓度和上述上升时间处于反比的关系，随着p型杂质浓度上升，上升(下降)时间倾向于缩短。
(实施形态6)
图14是本发明实施形态6的横向JFET的剖面图。在图14中，有下述特色：将栅极形成在p型SiC衬底的整个背表面上。根据图14的结构，能够降低栅极电阻Rg，其结果是，能够缩短开关的上升(降低)时间。此外，制造方法也简单容易，提高了成品率。
(实施形态7)
图15是本发明实施形态7的横向JFET的剖面图。在图15中，在6H-SiC衬底1上形成有6H-p+型SiC膜2。当然也可以在6H类型的衬底以外使用4H类型的衬底。以下，省略“6H-”或“4H-”。在图15中，沟道区11包含浓度比其两侧的n型SiC膜3的部分的杂质浓度高的n型杂质。从沟道区11来看，源极12及漏极13分别被形成在位于沟道两侧上方的n+SiC膜4即源区及漏区上。此外，p+型SiC膜2的端部未由上层的n型SiC膜3覆盖，在其未被覆盖的比较宽阔的一个平面上，夹着在中央上方形成的源极12和漏极13，形成有2个栅极14。即，源区、漏区和栅极之间的导电路径没有在途中被槽等挤窄的部分，而始终为宽阔的断面。各区域的杂质浓度例如如下所述。
沟道区11：n型杂质＞1×1018cm-3
沟道区两侧的n型SiC膜3：n型杂质2×1017cm-3
源区、漏区(n+型SiC膜)4：n型杂质＞1×1019cm-3
p+型SiC膜2：p型杂质＞1×1019cm-3
此外，沟道区的厚度a、长度L、与纸面垂直的方向的宽度w可以按照元件的大小来决定。源极12和源区22、漏极13和漏区23都是杂质浓度超过1×1019cm-3的高浓度的区域和金属膜之间的连接，所以通过例如将Ni用作金属膜的原料，能够形成欧姆接触。此外栅极14和栅区即p型SiC膜2之间的连接也是杂质浓度超过1×1019cm-3的高浓度的区域和金属膜之间的连接，所以通过例如将Ni用作金属膜的原料，实施热处理，能够形成欧姆接触。
在该横向JFET的导通状态下，载流子流过从源极12经源区22、沟道区11到达漏区23的路径。在该路径上，沟道区即使截面积小，杂质浓度也高，所以能够降低电阻，降低导通电阻，能够降低功耗。因此，即使流过大电流，功耗也小，发热也被抑制得很低。另一方面，为了变为截止状态，在栅极14上施加反向偏压而在pn结的n型SiC膜一侧形成耗尽层。该耗尽层在沟道区11的两侧很发达，随着提高反向偏压，向沟道中生长，以阻塞沟道区的路径断面。在沟道区的路径断面被耗尽层阻塞时成为截止状态。
通过使用该横向JFET的结构，不提高导通电阻就能够提高耐压，缩短开关响应时间，提供性能稳定的JFET。因此，能够用作低损耗、大功率的高速开关元件。该JFET的制造工序简单、容易，很少发生成品率降低等故障，所以最终能够廉价地制造。
(与实施形态7对应的实施例)
用图15所示的构造制造了横向JFET。图35～图38说明了现有的横向JFET的制造方法，与图35～图38对应的工序的说明图示于下面的图16～图18。首先，在p型SiC衬底3上形成p+型SiC膜，接着形成n型SiC膜。该n型SiC膜3的杂质浓度为1.66×1017cm-3。进而，在其上形成n+型SiC膜后，通过RIE来进行蚀刻，形成包含源区、漏区的区域的图形(图16)。接着，在包含源区、漏区的部分的中央部通过RIE来进行蚀刻以设置槽，成为源区22和漏区23被隔开的构造。向该槽的底部下方形成的沟道区11通过离子注入来掺杂n型杂质(图17)。沟道区11的n型杂质浓度为1.36×1018cm-3。沟道长度L为8μm，沟道厚度a为214nm(0.214μm)，与纸面垂直的方向的宽度w为0.72mm。再接着，在p+SiC膜2上设置栅极，并且在n+杂质区即源区22及漏区23上分别设置源极12及漏极13(图18)。然后，不设在p+SiC膜2上设置槽的蚀刻工序。在比较例的横向JFET中，如图34所示，源区及漏区都不怎么提高杂质浓度，仍旧使n型SiC膜3的浓度为1.66×1017cm-3。沟道的形状与上述本发明例的横向JFET相同。对两个横向JFET，测定了耐压和导通电阻。两者的测定结果示于表4。
表4
    沟道     耐压(V) 导通电阻(施加1V)(mΩ-cm2)
高杂质浓度沟道(本发明例)     155     0.93
现有沟道(比较例)     155     2.20
如图4所示，能够在耐压仍旧高达155V的状态下，使导通电阻从2.20mΩ·cm2降低到0.93mΩ·cm2。
(实施形态8)
图19是本发明实施形态8的横向JFET的剖面图。栅极以外的部分的杂质浓度与图15的横向JFET相同。在图19中，有下述特色：将栅极14形成在p型SiC衬底1的整个背表面上。根据图19的结构，能够通过与图15相同的栅极电压施加方法来实现导通、截止状态。此外，能够使栅极电阻Rg更低，其结果是，能够缩短开关的上升(下降)时间。此外，制造方法也简明，能够提高成品率。
(实施形态9)
图20是本发明实施形态9的横向JFET的剖面图。在图20中，沟道区21的厚度a比通过pn-结部的扩散电位(2V～3V左右)在n-层一侧产生的耗尽层宽度小。在结部为“宽度”，而在图20中，该“宽度”是厚度。具体地说，在使n-层的杂质浓度为1×1016cm-3时，沟道区的厚度a为500nm以下。沟道区的杂质浓度n最好比n-层的浓度n-浓。为了在图20的横向JFET中实现导通状态，向栅极施加比源极电位高的正电位。如果将栅极电位增大到扩散电位以上，则pn-结成为导通状态，所以将栅极电位增大到超过扩散电位没有意义。即，在截止状态下使栅极电位为零电位，而在导通状态下使栅极电位为3V左右的正电位即可。
接着，说明图20所示的横向JFET的耐压设计。假设进行200V的耐压设计，使图20中的n型SiC膜3的厚度H为900nm。此时，根据图21所示的H和耐压之间的关系，耐压为210～220V，确实超过200V。在H为900nm时，可以使沟道区的厚度a为500nm，提供比该厚度a大的扩散电位产生的耗尽层的厚度的n-层的杂质浓度如上所述为1×1016cm-3左右以下。此外，可以使沟道区11的杂质浓度n为比n-层高的杂质浓度即3.8×1017cm-3。这样，能够确保耐压性，并且得到常关的横向JFET。因此，能够实现常关状态，能够降低功耗，而且不用对旋转机等采取栅极电路的故障对策等就能够用该横向JFET来进行控制。
(实施形态10)
图22是本发明实施形态10的横向JFET的剖面图。在图22中，n型SiC膜在沟道区21的两侧被做成下层的n-层3a和其上层的n1层3b双层。为了耐压性、高速开关工作等，及为了实现常关状态，上层的浓度n1和沟道区11的浓度n2最好是比n-高的浓度。此外，n2最好是比n1高的浓度。根据该结构，也能够确保高速开关工作和耐压性处于高的水平，与实施形态9同样得到常关的横向JFET。
为了得到200V的耐压，使上述双层(n-层/n1层)的厚度H为1200nm，使杂质浓度分别如下所述。通过使上层的n层的浓度n1＝1×1017cm-3，下层的n层的浓度n-＝1×1016cm-3，沟道区的浓度n2＝3.8×1017cm-3，沟道区厚度a＝500nm，能够确保200V的耐压，得到高速开关工作的常关的横向JFET。
(实施形态11)
图23是本发明实施形态11的横向JFET的剖面图。在该图中，在SiC衬底1上形成有p型SiC膜2，在其上形成有具有减厚的沟道区11部分的n型SiC膜3。在沟道区11两侧的该n型SiC膜3上，形成有作为源区、漏区的n+型SiC膜22、23，进而在各个区域上分别形成源极、漏极12、13。此外，在p型SiC膜上，从平面上来看，夹着源区、漏区形成有2个栅极14。本实施形态的最大特征在于：在沟道区上形成有铝膜17。该铝膜的截面长度比沟道长度L小，从平面上来看，铝膜被包含在沟道区中。即，铝膜17与沟道区11的两侧的壁不相接。
接着，说明该JFET的工作。首先，在导通状态下，载流子沿衬底面流过沟道区11。此时，如果铝层17被配置在沟道区上，则电流流过沟道区11和铝层17构成的并联电路。在铝膜的电阻与沟道区的电阻相比例如低1个量级的情况下，流过铝膜17的电流比流过沟道区的电流也大致高1个量级。其结果是，流过半导体中的电流几乎也可以忽略，晶体管特性几乎不依赖于沟道区的杂质浓度或沟道区的厚度a。其结果是，为了降低沟道区的电阻，无需掺杂高浓度的杂质，能够在保持高的耐压性能的状态下，确保没有个体差异的其他晶体管特性。
另一方面，在截止状态下，向图24所示的栅极14施加负电位。因此，在p型SiC膜2和n型SiC膜3之间的结部上形成耗尽层，负电位的绝对值越大，则在杂质浓度低的一侧，与杂质浓度大致成反比，耗尽层宽度越扩展。如果耗尽层宽度的前端部超过沟道区11的厚度a，则沟道区被耗尽层截断，妨碍载流子通过。如上所述，铝膜17与沟道区11两侧的壁未相接，所以在上述耗尽层宽度的前端部超过沟道区厚度a的时刻实现截止状态。
(与实施形态11对应的实施例)
试制了图23的实施形态11中所示的JFET，测定了施加1V时的沟道电阻。本JFET为100V耐压元件。包含沟道区的n型SiC膜3、4的杂质浓度为4.0×1017cm-3，沟道长度L设定为10000nm(10μm)，沟道区宽度a设定为230nm。
表5
    分类     沟道电阻(施加1V)单位：mΩcm2
  本发明例     1.6
  现有例     7.8
根据图5所示的结果，现有例的在沟道区中没有金属膜的JFET(从图23的JFET中除去铝膜的JFET)的沟道电阻为7.8mΩcm2。与此不同，具有铝膜的实施形态11的JFET(本发明例)的沟道电阻为1.6mΩcm2，电阻值大幅度降低。因此可知，根据本发明例，沟道电阻大大降低。因此，能够得到不受沟道区的杂质浓度或沟道区的厚度的变动影响、元件间的个体差异小的JFET。
(实施形态12)
图23及图24所示的上述实施形态11的横向JFET在栅极电压为零的状态下，实现了电流流过沟道区4的常开状态。常开的JFET在被用来控制旋转机器等的情况下，如果栅极电路发生故障，则有可能不能制止旋转，所以需要对付栅极电路故障的机构。设置这种机构很麻烦，所以最好是常关的JFET。在实施形态2中，说明该常关的JFET。如图25所示，本实施形态的最大特征如下所述。使pn2结部的扩散电位产生的耗尽层、即栅极电位为零的状态下产生的耗尽层的宽度比沟道区的厚度a大。例如，通过(a)使浓度n2为1×1016cm-3，(b)使沟道区的厚度a为500nm以下，能够使扩散电位产生的耗尽层宽度超过沟道区的厚度a，成为常关。
通过采用上述构造，不降低耐压性能，就能够实现不使特性随沟道浓度等的变动而发生个体差异、而且常关的JFET。其结果是，在大型旋转机器等的控制装置中不设置应付栅极电路故障的机构就能够使用。
(实施形态13)
图26是本发明实施形态13的横向JFET的剖面图。在p+型SiC衬底上，形成有通过区域来进行浓度调整的p型外延SiC膜2a、2b、2c。在沟道区11下的高浓度杂质区中形成p+SiC层2a，在其两侧配置高电阻层即p-SiC层2b、2c。在其上形成n型外延SiC膜，由沟19形成有沟道区11、和源区·漏区22、23相连部分。在这些部分上，分别形成高浓度的n+的源区·漏区22、23，以便实现欧姆接触，在其上设有源极·漏极12、13。此外，在高浓度的p+型SiC衬底的背侧表面上设有栅极14，形成背面栅极构造。在高浓度地包含杂质的SiC衬底上设置栅极是为了能够得到欧姆接触。但是，未必需要是背面栅极，只要是在高浓度地包含杂质的SiC衬底上，也可以在高电阻区的p-SiC层2b、2c旁边的SiC衬底1上设置栅极。在做成背面栅极的情况下，能够形成集成度提高了的功率器件。另一方面，在高电阻区p-SiC层2b、2c旁边的SiC衬底1上设置栅极的情况下，具有下述优点：在LSI芯片等半导体装置的制造流程中，能够在一个面上形成各部分来完成。
在图26中，具有使p+SiC层2a的长度比沟道区短的特征，虽然杂质浓度高，但是通过减小厚度方向的截面积，能够增大该高浓度杂质区的电阻。这里，在图26中，设与纸面垂直的方向为横向JFET的宽度方向，设沟道长度方向为长度方向，设与叠层面正交的方向为厚度方向。
上述高浓度杂质区p+SiC层2a无需设置在沟道区5下，也可以位于靠近源区22的部分。在其两侧的高电阻区p-SiC层2b、2c中，杂质浓度低，电阻大，所以从源区、沟道区泄漏而侵入p-SiC层2b、2c的电流少。
在通过离子注入法来形成p+SiC层2a的情况下，可以使最小宽度为1μm左右。因此，该p+SiC层2a的电阻也为大值。
如上所述，通过将p+SiC层2a设置得很小，降低其两侧的浓度，能够比以往抑制正向偏置时的沟道泄漏电流。其结果是，能够防止导通状态下放大倍数降低。
(实施形态14)
图27是本发明实施形态14的横向JFET的剖面图。与图26所示的横向JFET不同的构造只有源区、沟道、漏区下的高电阻区。该高电阻区被设置在p+SiC层2a两侧，作为n-SiC层2b、2c。当然，使该两侧的层2b、2c的n型杂质浓度很低。
在上述构造的情况下，在导通状态时，p+SiC层2a两侧的高电阻区n-SiC层2b、2c的电阻与实施形态13同样很大。因此，与实施形态13同样，能够抑制从源区、沟道区一侧泄漏到第一SiC膜的电流，从而防止放大倍数降低。
(实施形态15)
图28是本发明实施形态15的横向JFET的剖面图。与图26所示的横向JFET不同的构造只有源区、沟道、漏区下的高电阻区。该高电阻区被设置在p+SiC层2a两侧，作为2级层p-SiC层21b、21c/n-SiC层20b、20c。向该两侧的高电阻区的p-n-结面在导通状态下施加反向偏压。因此，在图28中箭头所示的p-n-结面上形成耗尽层。因此，对从源区、沟道区泄漏的电流的电阻非常大，上述泄漏电流被大幅度抑制。像本实施形态15这样，在导通状态下，在第一SiC膜的高浓度杂质区以外的周围区域中形成耗尽层，高电阻区的电阻非常高，这种情况是最好的。
(实施形态16)
图29是本发明实施形态16的横向JFET的剖面图。图29所示的横向JFET的构造与图26所示的实施形态13的横向JFET的不同点只是衬底使用了n+SiC衬底1。即，与实施形态13同样，用尽量短的长度来设置高浓度杂质区p+SiC层2a。
由于衬底使用n+SiC衬底1，所以在导通状态下，向衬底1和p-SiC层2b、2c之间的结面施加反向偏压，因此耗尽层在p-SiC层2b、2c中生长。因此，在本实施形态中，通过形成高浓度杂质区p+SiC层2a两侧的耗尽层，电阻大大增大，能够大幅度抑制从源区、沟道区侧泄漏到第一SiC膜的电流。在本实施形态16中，在导通状态下在高电阻层中形成耗尽层的情况也是最好的。
(实施形态17)
图30是本发明实施形态17的横向JFET的剖面图。图30所示的横向JFET的构造与图27所示的实施形态14的横向JFET的不同点只是衬底使用了n+SiC衬底1。即，与实施形态14同样，用尽量短的长度来设置高浓度杂质区p+SiC层2a。此外，抑制泄漏到第一SiC膜的电流的原理也与图27的横向JFET相同，所以省略其说明。
(实施形态18)
图31是本发明实施形态18的横向JFET的剖面图。图31所示的横向JFET的构造与图28所示的实施形态15的横向JFET的不同点只是衬底使用了n+SiC衬底1。即，与实施形态15同样，用尽量短的长度来设置高浓度杂质区p+SiC层2a。此外，抑制从源区、沟道区泄漏到第一SiC膜的电流的原理、形成耗尽层的原理等也与图28的横向JFET相同，所以省略其说明。
(实施形态19)
图32是本发明实施形态19的横向JFET的剖面图。上述实施形态13～19都假定进行常开工作。即，假定使栅极电压相对于源极电位(通常为接地电位)为零或略微为正电位而成为导通状态。因此，为了变为截止状态，需要向栅极施加规定的负电压。然而，对常开的JFET，作为事故时的对策，需要设置多余的控制电路，最好是进行常关工作的横向JFET。即，最好在栅极电压为零时，耗尽层从p+SiC层2a生长到沟道区而截断沟道区，在使栅极电压为规定的正电压时实现导通状态。
在图32中，通过提高高浓度杂质区p+SiC层2的浓度，降低沟道区11的n型杂质浓度，用零栅极电压、即扩散电位使耗尽层18截断沟道区11。因此，用零栅极电压成为截止状态，无需设置应付栅极电路故障的控制电路。图32的横向JFET的构造除上述以外的部分与图26的横向JFET的构造相同，所以抑制从源区、沟道区一侧泄漏到第一SiC膜的电流的机构与实施形态13中的说明相同。
以上说明了本发明的实施形态及实施例，但是上述公开的本发明实施形态及实施例充其量是例示，本发明的范围不限于这些发明实施形态及实施例。本发明的范围由权利要求书的记载示出，并且包含与权利要求书的记载等价的意义及范围内的所有变更。
根据本发明，能够得到SiC制的JFET，它具有沟道区，使用成品率高的n型SiC衬底，使用迁移率高的电子。此外，能够提供均一质量的横向JFET，它功耗少，高耐压性及高速性优良，适合大功率半导体开关元件。此外，能够得到一种横向JFET，它能够抑制从源区、沟道区侧泄漏到第一SiC膜的电流，防止放大倍数减少。

Claims (34)

1、一种横向结型场效应晶体管，包括：
SiC衬底；
p导电型SiC膜，被形成在上述SiC衬底的正面上；
n导电型SiC膜，被形成在上述p导电型SiC膜上；
沟道区，被形成在上述n导电型SiC膜上，
源区、漏区，其具有由n导电型SiC膜构成的膜，该n导电型SiC膜被分开为隔着上述沟道区，分别形成在上述n导电型SiC膜上，
上述SiC衬底是n+导电型，
栅极的配置是下面(a1)(a2)(a3)中的任何一种：
(a1)栅极被配置在上述SiC衬底的里面；(a2)栅极是位于具有越过该电极并向侧方延伸的平面区域的衬底正面的平面区域之上，被其正面的平面区域包围；(a3)栅极是位于具有越过上述栅极并向侧方延伸的平面区域的第2导电型SiC膜的平面区域之上，被其正面的平面区域包围。
2、如权利要求1所述的横向结型场效应晶体管，其中，从上平面的来看，在上述p型SiC膜(2)的区域中包含上述n型SiC膜(3)的区域。
3、如权利要求1所述的横向结型场效应晶体管，其中，上述栅极(14)被配置在上述n型SiC衬底(1n)的正面上的、上述p型SiC膜(2)的端部附近。
4、如权利要求1所述的横向结型场效应晶体管，其中，上述栅极(14)被形成在上述n型SiC衬底(1n)的背面上，成为背面栅极构造的配置。
5、如权利要求1所述的横向结型场效应晶体管，其中，上述沟道区(11)的厚度(a)小于上述p型SiC膜(2)、和该p型SiC膜上形成的上述n型SiC膜(3)之间的结部中由扩散电位在该n型SiC膜内产生的耗尽层宽度。
6、如权利要求1所述的横向结型场效应晶体管，还包括低浓度n型SiC膜(7)，该低浓度n型SiC膜(7)被夹接在上述p型SiC膜(2)和n型SiC膜(3)之间，包含浓度比上述沟道区(11)的n型杂质浓度低的n型杂质。
7、如权利要求1所述的横向结型场效应晶体管，其中，上述沟道区(11)包含浓度比其两侧的n型SiC膜的部分的杂质浓度高的n型杂质。
8、如权利要求1所述的横向结型场效应晶体管，具有与上述沟道区(11)的表面相接而配置的导电膜(17)。
9、如权利要求8所述的横向结型场效应晶体管，其中，上述导电膜(17)沿沟道长度方向的长度比沟道长度(L)短。
10、如权利要求8所述的横向结型场效应晶体管，其中，上述沟道区(11)的厚度(a)小于上述p型SiC膜(2)、和该p型SiC膜上形成的上述n型SiC膜(3)之间的结部中由扩散电位在该n型SiC膜内产生的耗尽层宽度。
11、如权利要求8所述的横向结型场效应晶体管，其中，上述导电膜(17)是金属膜或包含高浓度杂质的半导体膜中的某一个。
12、如权利要求1所述的横向结型场效应晶体管，其中，上述SiC衬底(1)是6H-SiC衬底，上述p型SiC膜(2)及上述n型SiC膜(3)都是6H-SiC。
13、如权利要求1所述的横向结型场效应晶体管，其中，上述p型SiC膜(2)及上述n型SiC膜(3)都是4H-SiC，由4H-SiC构成的上述p型SiC膜(2)经4H-SiC缓冲层被形成在6H-SiC衬底上。
14、如权利要求1所述的横向结型场效应晶体管，其中，上述SiC衬底(1)是4H-SiC衬底，上述p型SiC膜(2)及上述n型SiC膜(3)都是4H-SiC。
15、如权利要求1所述的横向结型场效应晶体管，其中，上述p型SiC膜(2)及上述n型SiC膜(3)都是6H-SiC，由6H-SiC构成的上述p型SiC膜经6H-SiC缓冲层被形成在4H-SiC衬底上。
16、如权利要求1所述的横向结型场效应晶体管，其中，
包括：n+导电型SiC衬底；
p导电型SiC膜，被形成在上述SiC衬底上；
n导电型SiC膜，被形成在上述第二导电型SiC膜上；
沟道区，在上述第一导电型SiC膜上使其膜厚变薄而形成；
源区及漏区，是由上述第一导电型SiC膜上形成的第一导电型SiC构成的膜，被分别形成在沟道区的两侧；以及
(a3)栅极是位于具有越过上述栅极并向侧方延伸的平面区域的第2导电型SiC膜的平面区域之上，被其正面的平面区域包围。
17、如权利要求16所述的横向结型场效应晶体管，其中，上述第二导电型SiC膜(2)具有无槽的表面，上述栅极(14)由上述第二导电型SiC膜的平坦区域即上述第二导电型SiC膜(2)的平坦表面上形成的2个栅极构成。
18、如权利要求16所述的横向结型场效应晶体管，还包括低浓度第一导电型SiC膜(7)，该低浓度第一导电型SiC膜(7)被夹接在上述第二导电型SiC膜(2)和第一导电型SiC膜(3)之间，包含浓度比上述沟道区(11)的第一导电型杂质浓度低的第一导电型杂质。
19、如权利要求16所述的横向结型场效应晶体管，其中，上述沟道区(11)包含浓度比其两侧的第一导电型SiC膜的部分的杂质浓度高的第一导电型杂质。
20、如权利要求18所述的横向结型场效应晶体管，其中，上述沟道区(11)包含浓度比其两侧的第一导电型SiC膜的部分的杂质浓度高的第一导电型杂质。
21、如权利要求16所述的横向结型场效应晶体管，其中，上述沟道区(11)的厚度(a)小于上述第二导电型SiC膜(2)、和该第二导电型SiC膜上形成的上述第一导电型SiC膜(3)之间的结部中由扩散电位在该第一导电型SiC膜内产生的耗尽层宽度。
22、如权利要求19所述的横向结型场效应晶体管，其中，上述沟道区(11)的厚度(a)小于上述第二导电型SiC膜(2)、和该第二导电型SiC膜上形成的上述第一导电型SiC膜(3)之间的结部中由扩散电位在该第一导电型SiC膜内产生的耗尽层宽度。
23、如权利要求16所述的横向结型场效应晶体管，具有与上述沟道区(11)的表面相接而配置的导电膜(17)。
24、如权利要求23所述的横向结型场效应晶体管，其中，上述导电膜(17)沿沟道长度方向的长度比沟道长度(L)短。
25、如权利要求23所述的横向结型场效应晶体管，其中，上述沟道区(11)的厚度(a)小于上述第二导电型SiC膜(2)、和该第二导电型SiC膜上形成的上述第一导电型SiC膜(3)之间的结部中由扩散电位在该第一导电型SiC膜内产生的耗尽层宽度。
26、如权利要求23所述的横向结型场效应晶体管，其中，上述导电膜(17)是金属膜或包含高浓度杂质的半导体膜中的某一个。
27、如权利要求16所述的横向结型场效应晶体管，其中，上述源区及漏区(22，23)包含浓度比上述沟道区(11)两侧的第一导电型SiC膜(3)的部分的杂质浓度高的第一导电型杂质。
28、如权利要求16所述的横向结型场效应晶体管，其中，上述第二导电型SiC膜(2)的杂质浓度超过1019cm-3。
29、如权利要求16所述的横向结型场效应晶体管，其中，上述源区(22)上形成的源极(12)、上述漏区(23)上形成的漏极(13)及上述第二导电型SiC膜(2)或上述SiC衬底(1)上形成的栅极(14)由与各个电极接触的包含杂质的SiC为欧姆接触的金属构成。
30、如权利要求16所述的横向结型场效应晶体管，其中，除上述源极(12)、漏极(13)及栅极(14)之外的表面由绝缘膜(5)覆盖。
31、如权利要求16所述的横向结型场效应晶体管，其中，上述SiC衬底(1)是6H-SiC衬底，上述第二导电型SiC膜(2)及上述第一导电型SiC膜(3)都是6H-SiC。
32、如权利要求16所述的横向结型场效应晶体管，其中，上述第二导电型SiC膜(2)及上述第一导电型SiC膜(3)都是4H-SiC，由4H-SiC构成的上述第二导电型SiC膜(2)经4H-SiC缓冲层被形成在6H-SiC衬底上。
33、如权利要求16所述的横向结型场效应晶体管，其中，上述SiC衬底(1)是4H-SiC衬底，上述第二导电型SiC膜(2)及上述第一导电型SiC膜(3)都是4H-SiC。
34、如权利要求16所述的横向结型场效应晶体管，其中，上述第二导电型SiC膜(2)及上述第一导电型SiC膜(3)都是6H-SiC，由6H-SiC构成的上述第二导电型SiC膜经6H-SiC缓冲层被形成在4H-SiC衬底上。
CNB2004100752442A 1999-12-21 2000-12-06 横向结型场效应晶体管 Expired - Fee Related CN100370626C (zh)

Applications Claiming Priority (21)

Application Number Priority Date Filing Date Title
JP362386/99 1999-12-21
JP362385/99 1999-12-21
JP362384/1999 1999-12-21
JP36238699A JP2001177111A (ja) 1999-12-21 1999-12-21 横型接合型電界効果トランジスタ
JP362385/1999 1999-12-21
JP362386/1999 1999-12-21
JP362384/99 1999-12-21
JP36238599 1999-12-21
JP36238499A JP4670122B2 (ja) 1999-12-21 1999-12-21 横型接合型電界効果トランジスタ
JP129880/2000 2000-04-28
JP2000129880A JP3941335B2 (ja) 2000-04-28 2000-04-28 接合型電界効果トランジスタ
JP129880/00 2000-04-28
JP165701/2000 2000-06-02
JP165701/00 2000-06-02
JP2000165701A JP4802356B2 (ja) 1999-12-21 2000-06-02 横型接合型電界効果トランジスタ
JP194464/2000 2000-06-28
JP2000194464A JP4830179B2 (ja) 2000-06-28 2000-06-28 接合型電界効果トランジスタ
JP194464/00 2000-06-28
JP286520/2000 2000-09-21
JP286520/00 2000-09-21
JP2000286520A JP4797232B2 (ja) 2000-09-21 2000-09-21 横型接合型電界効果トランジスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB008176000A Division CN1194416C (zh) 1999-12-21 2000-12-06 横向结型场效应晶体管

Publications (2)

Publication Number Publication Date
CN1577896A true CN1577896A (zh) 2005-02-09
CN100370626C CN100370626C (zh) 2008-02-20

Family

ID=27566937

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100752442A Expired - Fee Related CN100370626C (zh) 1999-12-21 2000-12-06 横向结型场效应晶体管
CNB008176000A Expired - Fee Related CN1194416C (zh) 1999-12-21 2000-12-06 横向结型场效应晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB008176000A Expired - Fee Related CN1194416C (zh) 1999-12-21 2000-12-06 横向结型场效应晶体管

Country Status (6)

Country Link
US (2) US6822275B2 (zh)
EP (1) EP1248302B1 (zh)
KR (1) KR100613042B1 (zh)
CN (2) CN100370626C (zh)
CA (3) CA2783659A1 (zh)
WO (1) WO2001047029A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035700A (zh) * 2011-09-29 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN110739349A (zh) * 2019-10-22 2020-01-31 深圳第三代半导体研究院 一种碳化硅横向jfet器件及其制备方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759308B2 (en) * 2001-07-10 2004-07-06 Advanced Micro Devices, Inc. Silicon on insulator field effect transistor with heterojunction gate
US6955978B1 (en) * 2001-12-20 2005-10-18 Fairchild Semiconductor Corporation Uniform contact
JP2004200391A (ja) 2002-12-18 2004-07-15 Hitachi Ltd 半導体装置
US7019344B2 (en) * 2004-06-03 2006-03-28 Ranbir Singh Lateral drift vertical metal-insulator semiconductor field effect transistor
US7205629B2 (en) * 2004-06-03 2007-04-17 Widebandgap Llc Lateral super junction field effect transistor
US7026669B2 (en) * 2004-06-03 2006-04-11 Ranbir Singh Lateral channel transistor
US7105875B2 (en) * 2004-06-03 2006-09-12 Wide Bandgap, Llc Lateral power diodes
US7202528B2 (en) * 2004-12-01 2007-04-10 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
JP4586547B2 (ja) * 2005-01-24 2010-11-24 住友電気工業株式会社 接合型電界効果トランジスタ
US7531849B2 (en) * 2005-01-25 2009-05-12 Moxtronics, Inc. High performance FET devices
US7449762B1 (en) 2006-04-07 2008-11-11 Wide Bandgap Llc Lateral epitaxial GaN metal insulator semiconductor field effect transistor
KR100746823B1 (ko) * 2006-08-29 2007-08-06 동부일렉트로닉스 주식회사 반도체소자 및 그 반도체소자의 아날로그 채널저항측정방법
KR100848338B1 (ko) * 2007-01-09 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는평판표시장치
ITTO20121081A1 (it) 2012-12-14 2014-06-15 St Microelectronics Srl Componente elettronico di potenza normalmente spento
JP6724685B2 (ja) * 2016-09-23 2020-07-15 住友電気工業株式会社 半導体装置
JP6787367B2 (ja) 2017-07-26 2020-11-18 株式会社デンソー 半導体装置
KR102406116B1 (ko) * 2018-04-27 2022-06-07 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP6950714B2 (ja) 2019-01-21 2021-10-13 株式会社デンソー 半導体装置
CN114944439A (zh) * 2022-06-16 2022-08-26 太原理工大学 一种晶体管型4H-SiC紫外光电探测器及其制备方法
CN114937710A (zh) * 2022-06-16 2022-08-23 太原理工大学 一种晶体管型4H-SiC基宽谱表面等离激元光电探测器及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698653A (en) * 1979-10-09 1987-10-06 Cardwell Jr Walter T Semiconductor devices controlled by depletion regions
US4744246A (en) * 1986-05-01 1988-05-17 Busta Heinz H Flow sensor on insulator
US4843441A (en) * 1987-08-10 1989-06-27 Willard Jerry W High frequency, high power field effect transistor
JPS6453476A (en) * 1987-08-24 1989-03-01 Nippon Telegraph & Telephone Superconducting three-terminal element and manufacture thereof
JPH01103878A (ja) * 1987-10-16 1989-04-20 Nec Corp 半導体装置の製造方法
US5264713A (en) * 1991-06-14 1993-11-23 Cree Research, Inc. Junction field-effect transistor formed in silicon carbide
US5925895A (en) * 1993-10-18 1999-07-20 Northrop Grumman Corporation Silicon carbide power MESFET with surface effect supressive layer
US5821576A (en) * 1995-10-18 1998-10-13 Northrop Grumman Corporation Silicon carbide power field effect transistor
CN1189699A (zh) * 1997-01-27 1998-08-05 三菱电机株式会社 场效应晶体管及其制造方法
US6165874A (en) * 1997-07-03 2000-12-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
JP3216804B2 (ja) * 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
EP0981166A3 (en) * 1998-08-17 2000-04-19 ELMOS Semiconductor AG JFET transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035700A (zh) * 2011-09-29 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN103035700B (zh) * 2011-09-29 2016-01-20 创世舫电子日本株式会社 化合物半导体器件及其制造方法
CN110739349A (zh) * 2019-10-22 2020-01-31 深圳第三代半导体研究院 一种碳化硅横向jfet器件及其制备方法

Also Published As

Publication number Publication date
CA2689613A1 (en) 2001-06-28
CA2783659A1 (en) 2001-06-28
CN1194416C (zh) 2005-03-23
US20050056872A1 (en) 2005-03-17
EP1248302A1 (en) 2002-10-09
KR100613042B1 (ko) 2006-08-16
US20020190258A1 (en) 2002-12-19
EP1248302A4 (en) 2007-09-05
CN100370626C (zh) 2008-02-20
EP1248302B1 (en) 2012-09-26
US6822275B2 (en) 2004-11-23
WO2001047029A1 (fr) 2001-06-28
CA2395264A1 (en) 2001-06-28
KR20020062360A (ko) 2002-07-25
CN1413360A (zh) 2003-04-23

Similar Documents

Publication Publication Date Title
CN1194416C (zh) 横向结型场效应晶体管
CN1052817C (zh) 具有窄带隙－源区结构的绝缘栅器件及其制造方法
CN1268003C (zh) 半导体器件及其制造方法
CN1231978C (zh) 绝缘栅型半导体装置
CN1320615C (zh) 半导体器件的制造方法
CN1236499C (zh) 半导体器件
CN1449040A (zh) 半导体集成电路器件及其制造方法
CN1306586C (zh) 半导体器件及其制造方法和半导体器件制造工艺评价方法
CN1262019C (zh) 半导体器件
CN1142586C (zh) 半导体集成电路器件和制造半导体集成电路器件的方法
CN1855719A (zh) 化合物半导体开关电路装置
CN1866521A (zh) 电子电路、电子电路装置和制造电子电路的方法
CN1643698A (zh) 半导体器件
CN1728401A (zh) 半导体器件及其制造方法
CN1666325A (zh) 纵向结型场效应晶体管及其制造方法
CN1874155A (zh) 化合物半导体装置
CN101069279A (zh) 半导体器件及其制造方法
CN1391289A (zh) 半导体器件
CN1519927A (zh) 半导体装置
CN100352058C (zh) 半导体器件
CN1278422C (zh) 开关电路装置
CN1153301C (zh) 半导体器件及其制造方法
CN1855493A (zh) 有源元件以及开关电路装置
CN1110099C (zh) 半导体集成电路器件及其制造方法
CN1323063A (zh) 半导体集成电路器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080220

Termination date: 20141206

EXPY Termination of patent right or utility model