CN1577630A - 半导体电路及测试、监控及接近应用设定半导体电路之方法 - Google Patents

半导体电路及测试、监控及接近应用设定半导体电路之方法 Download PDF

Info

Publication number
CN1577630A
CN1577630A CNA200410055952XA CN200410055952A CN1577630A CN 1577630 A CN1577630 A CN 1577630A CN A200410055952X A CNA200410055952X A CN A200410055952XA CN 200410055952 A CN200410055952 A CN 200410055952A CN 1577630 A CN1577630 A CN 1577630A
Authority
CN
China
Prior art keywords
test
semiconductor
semiconductor circuit
program code
bist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200410055952XA
Other languages
English (en)
Other versions
CN100361231C (zh
Inventor
M·佩纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1577630A publication Critical patent/CN1577630A/zh
Application granted granted Critical
Publication of CN100361231C publication Critical patent/CN100361231C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1208—Error catch memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明系相关于一种半导体电路(1)，以及用于测试、监控、以及接近应用地设定该半导体电路(1)之方法，该半导体电路(1)系具有一标准接口(6)，以用于在一正常操作中进行外部数据、地址、及/或指令的交换，以及一另一测试接口(7)，其系被提供用于一测试操作。并且，该半导体电路系具有一BIST控制器(11)，以用于起始、测试、及接近应用地设定该半导体组件(2)，一只读非易失性记忆体(9)，在其中系储存有用于架构以及用于测试该半导体组件之一标准程序代码、标准测试、及标准启动参数，一可程序化非易失性记忆体(10)，在其中系储存有用于架构以及用于测试该半导体组件之至少一程序代码、功能性测试、操作参数、测试以及启动参数，以及一易失性记忆体(17)，其系被配置于该BIST控制器。

Description

半导体电路及测试、监控及接近应用设定半导体电路之方法
技术领域
本发明系相关于具有一半导体组件以及具有被分配至该半导体组件之一BIST单元的一半导体电路，以及相关于一种用于测试、监控及接近应用设定一半导体电路的方法。
背景技术
具有半导体组件，例如，DRAMs(动态随机存取记忆体)，之集成半导体电路系一般而言于生产过程中要遭受大量的功能性测试，尤其是，该些功能性测试系用于辨别有缺陷之存储胞元、或有缺陷之行线(column line)或列线(row line)、或一般而言该半导体组件之有缺陷电路部分，而为了保证该记忆体模块之一无错误操作，该等半导体组件系于不同的操作条件下进行测试，举例而言，预定之资料数值系被写入一存储胞元数组之存储胞元中，并且，接续地被再次读出，以与该预定资料数值进行比较。
集成半导体电路通常系具有一集成切换单元，而其系于该半导体电路被起始时，会自动地完成该集成半导体组件之一功能性测试，如此的一切换单元系根据其功能而被称为一BIST(Built-In Self-Test，内建自我测试)单元，因为该切换单元所结合之一微处理器系会自动地于其所拥有之半导体组件被启动时，亦即，被供给动力时，完成该半导体组件之一自我测试。而该BIST单元系具有一BIST控制器，其系于该半导体电路中整合为一切换区域，以作为一ASIC(ApplicationSpecific Integrated Circuit，应用特有集成电路)。该BIST控制器所发出的指令系会被递送至该半导体组件，而该BIST控制器则会监控以及评估该等指令的执行，至于该半导体组件关于其操作状态所传达的资料，则系，举例而言，藉由外部的测试系统而进行处理，以形成可以被用于陈述记忆体区域是否，以及，若适当的话，哪一并非如设想的进行运作之测试结果用于。
用于测试半导体组件，特别是动态半导体记忆体，之BIST控制器系被设计为该胞元矩阵可以以一时序关键之方式进行寻址，以及被编码为电压数值之二进元潜在数据拓朴(topologies)系可以以一适当之写入/读出序列并以一地址相关之方式而被写入至以及读出自该半导体记忆体，在此例子中，在每一读取期间，电侦测到且二进元表示之信息系会与逻辑决定之预期数值进行比较，若是在测试序列期间，在一系列对写入/读取存取之正面评估之后，没有不正确之储存被发现的话，则该半导体组件会被归类为“获准”，否则，其被视为“失败”。
该半导体电路系可以为了测试的目的而被更进一步的被连接至一外部的测试装置，该测试装置其本身系会产生用于测试该半导体组件所需的测试指令，亦即，控制指令、地址指令、以及要被储存之数据数值，以及所需的时脉信号，并且，其系会经由该半导体组件之一标准接口而传送该等指令，以及读取测试结果。
所谓包括功能性测试之测试模式，其系可以使得对模块相关之参数或设定的存取成为可能，并且，其系可以藉由仅制造者已知的一活化而被唤醒，并且在该BIST控制器的帮助之下或是经由该半导体电路之该标准接口而进行设定，类似于该BIST控制器，该等测试模式系亦于该半导体电路被执行为ASIC，因此，其并无法有弹性地进行设定，所以，对于此型态用于测试目的之ASICs所必须投入之空间系会不利地影响该半导体电路在制造上的成本。
而为了获得一有意义的测试结果，很重要的是，该半导体组件系亦要在其于正常操作中所具有之一操作频率进行测试，然而，其系不可能为了能够断定该集成电路是否已经以一接近应用之方式而进行测试，就直接将该应用之一特征操作模式与该功能性测试之操作模式进行比较，是以，其系不可能做出在制造程序中所测试之电路已经通过所有在之后应用中会发生之操作模式之事实的陈述，因为，通常的状况是，许多问题是直到使用期间才会被发现，而且，也因此只有在开发阶段之后才会被接续地进行矫正。
用于测试微处理器或是监控功能性以及用于测试半导体电路与故障侦测的该等BIST单元系已经叙述于专利文件US 6,374,370 B1中、或在WO 02/08904 A2，US 6,330,681 B1以及US 6,321,320中。
DE 100 34 878 A1则是叙述一种方法，其中，测试内容被以一编码方式而被储存为在该半导体组件上之熔线(fuses)或其它非易失性记忆体的形式，以于修复或降级检查期间，为了随后之评估而将它们以一模块特定方式保持在准备好的状态。
而一种用于储存在该半导体电路中该BIST单元所获得之测试结果的方法则是叙述于DE 198 31 572 A1之中。
但是，前述测试概念的缺点是，特别是，该BIST单元系仅被用于生产的测试期间，而在该半导体电路操作期间所收集之操作参数则仅在具有一缺陷半导体电路之记忆体模块被退回到制造者时，才会被制造者所分析，因此，在，举例而言，芯片IC、测试资料、或设定参数中可能被程序化的特征资料，其系不仅能被用于过去生产之事后追踪，其系可被用于在操作期间之使用者特有的设定。
发明内容
本发明之目的系在于更进一步地发展半导体电路，以使其能在启动模式进行测试以及架构，同时并且也能在其功能未受损之情形下，以接近正常操作期间之应用的方式进行测试、分析以及设定。
再者，本发明之该目的系在于提供一种用于测试、监控、以及接近应用地设定该半导体电路的相对应方法。
该目的系藉由依照权利要求第一项之一半导体电路，以及依照权利要求第十二项之一种测试、监控、以及接近应用地设定该半导体电路之方法而加以达成。
该半导体电路系具有一半导体组件以及配置于该半导体组件之一BIST(Built-In Self-Test，内建自我测试)单元，而该BIST单元系播提供用于架构及测试该半导体组件，并且，该半导体电路亦包括一标准接口，以用于在一正常操作中进行外部数据、地址、及/或指令的交换，以及一另一测试接口，其系被提供用于一测试操作，此外，该BIST单元系具有一控制器，以控制架构以及测试序列。根据本发明，系提供有被至于该BIST单元之一只读非易失性记忆体，而用于架构以及用于测试该半导体组件之一标准程序代码、标准测试、以及标准启动参数系可自其中取得，再者，亦提供有一可程序化非易失性记忆体，在其中则是储存有于正常操作期间用于架构以及用于测试该半导体组件之一程序代码、功能性测试、操作、测试以及启动参数。在该半导体电路启动的当时，储存在该可程序化非易失性记忆体中之该标准程序代码或是该至少一程序代码系为了执行而被加载被配置于该BIST控制器之一易失性记忆体，举例而言，一RAM，之中，而储存在该可程序化非易失性记忆体中之该等程序代码系具有变异地进行架构的测试序列，以适用于测试、监控、或启动目的。
在此例子中，该BIST单元系以该BIST控制器会于该半导体电路启动之当时设定该半导体组件之一操作模式，亦即，执行一测试以及依架构，并且，若被提供于该程序模式时，在一接续之正常操作中，藉由执行功能性测试而随意地测试该半导体组件。
在此测试操作中，储存在该可程序化非易失性记忆体中之功能性测试、或储存在被实施为一ASIC以作为该半导体电路之一组件部分的测试单元中之更进一步功能性测试，系可以具有优势地加以取得以及执行，在测试操作中所决定之资料系藉由该BIST控制器而加以处理，并且于该可程序化非易失性记忆体中被储存为操作、测试、及/或启动参数，而这些已处理之参数亦同样地可以经由该标准接口及/或被提供用于测试操作之该另一测试接口而被外部地进行输出。
若一半导体电路被置入操作之中时，模块内部电性参数，例如，举例而言，用于产生该半导体电路之一操作状态、或用于产生一已定义之起始状态的电压或时序，系于该启动处理期间，藉由不同的测试程序而加以设定，通常，仅储存在该可读取非易失性记忆体中之参数可被用于设定该等状态，于该半导体组件之正常操作中，故障或降级之规格范围系使得该半导体组件之脱离生产中原先设定的一设定成为必须，以达成一正确的操作状态，特别有利的是，在此例子中，该BIST单元系会处理在测试操作中所决定之资料，而其系以该资料于该半导体电路之下一起始期间，为了测试以及架构之目的而在一已加载之程序代码的一启动序列中被当作启动参数或测试参数以进行处理、或是于功能性测试的执行期间被当作在正常操作中之测试参数以加以使用，以致能该半导体组件之相伴特定设定的方式进行。
因此，该BIST单元系可以有利地以该标准程序代码或该程序代码为了执行而被加载该RAM、用于控制之旗标为了控制该BIST控制器而被储存于该可程序化非易失性记忆体之中的方式而加以控制，其中，该旗标系会指示该BIST控制器是否被起始以及程序代码被加载的点。
若来自该可程序化非易失性记忆体之一程序代码系被加载以及执行时，此系具有藉由启动参数而实行该半导体组件之一测试以及设定的至少一启动序列，而该启动参数系配置于该序列之上，若该程序代码包括更进一步之启动序列时，则提供在该可程序化非易失性记忆体中更进一步之旗标系会指示哪一启动序列要进行处理。
在此例子中，举例而言，该BIST控制器系会执行在该程序代码中所实施的所有启动序列，直到达成一成功的架构及/或无错误测试序列处理为止，或是仅执行达成一立即成功架构及/或测试序列处理之启动序列。
在一更进一步具有优势的实施例中，在正常操作中，该等功能性测试所决定并且于该可程序化非易失性记忆体中被储存为操作参数之资料，系被用于模块及/或错误分析，为了这个目的，举例而言，其系被配置以旗标，而该等旗标系会指示该半导体组件之操作能力及/或允许藉由在模式寄存器中经由该半导体电路之该标准接口而设定模式之一信号码序列来进行参数读取。
原则上，所有功能性测试系可在没有该BIST控制器的情形下由外部进行驱动，或是藉由该BIST控制器进行驱动以及执行，在此状况下，特别是不需要经由该半导体电路之该标准接口之一记忆体存取之如此的模式或功能性测试系加以提供，并因此不会损害到该半导体电路之正常功能，由该BIST控制器所处理之指令系会经由一模块内部接口而产生模块内部测试刺激，功能性测试系较具优势地加以执行直到该BIST控制器编码一终止该功能性测试之外部供给停止指令、或直到该半导体电路被关闭为止。
依照本发明之一更进一步实施例，该程序代码之一命令系较佳地结合自一微代码指令以及一测试向量，该微代码指令系用于控制该BIST控制，以及该测试向量则是用于经由该模块内部接口而发送一测试指令，而配置于该命令本身之中的，则是一配置于该测试向量、并且在该设定状态中，举例而言，在被设定为逻辑“1”的状况下，为了质询或设定该半导体电路之操作状态，而致能对该半导体组件执行记忆体存取之测试向量功能的旗标。
通常，该测试向量功能系自然地会于该标准程序代码中被活化，以用于测试在制造过程中的该半导体电路，测试向量在此例子中系总是经由该标准接口而进行设定，该微代码指令以及该测试向量的结合所形成的一单一命令系该命令可以在不影响该半导体电路的情形下加以执行，因为包含在该命令中之该测试向量功能系仅经由该内部接口而加以执行，并且不再经由该标准接口，微代码指令以及测试向量系于相同之时脉周期中进行处理。
因此，本发明系提供一BIST单元，其系使得于启动期间执行一半导体组件之一弹性架构成为可能，并且，在正常操作中，可以以接近应用之方式于任何时间测试以及设定该半导体组件，却不会加重该标准接口之负担以及损害该半导体电路之功能。
因此，该BIS单元可以被用于，
-在产生过程中，作为一测试以及架构单元；
-在该半导体电路之启动期间，作为一起始控制器，以用于检查无错误之启动，而在一有缺点之架构/起始例子中，其系可以使用具有序列特定启动参数的各式启动序列，以作为缓和参数设定；
-在正常操作中，用于固定地监控该模块功能以及用于决定操作特定参数；
-一般而言，为了生产亦为了操作，用于导入功能性测试，例如，监控指令码(scripts)、测试程序、以及起始指令码(scripts)；以及
-为了分析目的而取得所收集之资料。
本发明更进一步之具有优势的设计以及发展系详细载明于附属权利要求之中。
附图说明
本发明系将以在圈式中进行图解并举例说明本发明之示范性实施例的图表做为参考，而于之后的叙述中有更详尽的解释。
其中：
第1图：其系显示根据本发明之一半导体电路之功能性单元的示意图式说明；
第2图：其系显示在第1图中所显示之该半导体电路的一更详尽示意图式说明；
第3图：其系显示根据本发明，在一正常操作期间，用于启动以及接续执行功能性测试之方法的流程图；
第4图：其系显示一程序代码命令的结构；以及
第5图：其系显示自可程序非易失性记忆体所加载之一程序代码的示范性架构。
具体实施方式
第1图系概要地举例说明根据本发明之一半导体电路。该半导体电路1系包括一半导体组件2，而该半导体组件系具有四个可寻址存储库3、一BIST单元、以及一具有功能性测试之测试单元5，再者，该半导体电路1系具有一订制的标准接口6以及一测试接口7。当在生产以及在正常操作中之该半导体电路1开始之同时，经由该标准接口或该测试接口而自外部驱动之该BIST单元，其系能够执行储存在该BIST原4中之程序代码，并且起始与执行储存在该侧是单元中之功能性测试或是更进一步之功能性测试，因此，该半导体组件2之起始以及架构系加以执行，并且，该半导体组件2之一接近应用的设定以及测试系于该半导体电路1之一正常操作中成为可能。
一般而言，该标准接口6系用于在正常操作期间，一控制单元(未显示)与该半导体电路1之间的外部数据、地址及指令交换，而通常，该测试接口7则是被提供用于一测试操作，因此，该测试单元5之功能性测试或该等更进一步之功能性测试系可以于任何时间由外部起始，并且，所决定之资料则可以经由该测试接口7而进行输出。经由一内部接口8，测试指令系会被传送至该半导体组件2之该个别的存储库3，而该等个别存储库3则会质询来自存储胞元之操数或读入资料及/或设定该半导体组件2之操作状态。
在第1图中所图例说明之该半导体电路1系于第2图中进行更详尽之说明。该BIST单元4系具有一只读非易失性记忆体9，而在其中，举例而言，为了在该半导体电路1之生产期间之测试以及架构的目的，一标准程序代码与相对应之标准启动(boot)及/或操作参数系加以储存，再者，至少一程序代码以及功能性测试、启动、测试以及操作参数则被储存于一可程序化非易失性记忆体10之中，而用于架构、测试、以及接近应用地设定该半导体组件2之该BIST单元4乃是藉由一BIST控制器11而加以控制，其中，该BIST控制器11系具备有已知的功能性单元(在此即不再更进一步地加以证实以及讨论)，例如，一ALU(Arithmetic Logic Unit，算术逻辑单元)、寄存器、接口控制单元、控制单元等。
再者，该BIST控制器11根据该半导体电路1之启动而加以质询以及评估的旗标(flags)系被储存于该可程序化非易失性记忆体10之中，一开始旗标12系表示该BIST控制器11是否自动地开始或不开始，若开始发生时，亦即，该BIST控制器11之启动之后，则一程序代码旗标13系指示储存在该只读非易失性记忆体9之该标准程序代码、或储存在该可程序化非易失性记忆体10之至少一程序代码是否要为了执行而被加载到被分配至该BIST控制器11之一易失性记忆体17之中。
若一程序代码被加载的话，则启动旗标14、15、16系会受到质询，而其系会决定要执行包含在该程序代码中之何种启动序列，在启动之后，该已加载之程序代码系会可选择地提供在正常操作中测试该半导体组件2或执行接近应用之设定的功能性测试之加载以及执行，而储存在该非易失可程序化记忆体10中之该等功能性测试，例如，举例而言，监控指令码(scripts)、架构指令码(scripts)等，或是储存在该测试单元5中之该更进一步功能性测试则在此例子中可以随意地加以执行。在此例子中所决定之测试结果系藉由该BIST控制器11而进行评估以及处理，而处理过之资料会被储存在该可程序化非易失性记忆体10之中，作为操作、测试及/或启动参数，以用于更进一步之处理，在此关系之中，更进一步之处理系表示，举例而言，在该半导体电路1于一启动序列中之一重新开始之后对于该等启动参数之使用、在正常操作期间用于测试以及接近应用地设定该半导体组件2之测试参数的使用、以及为了分析目的之对该等操作参数的评估。
该BIST单元4系以该BIST控制器11可以被停止、或是所呈现之资料可以经由外部之该标准接口6或经由该测试接口7而被输出之方式，而可经由该测试接口7于任何时间进行控制，因此，该半导体电路1所呈现之状态系可以进行质询以及分析。
在启动以及正常操作中之架构以及测试序列期间，该BIST控制器11系会经由该内部接口8而控制该半导体组件2之指令的输出，因此，该半导体电路之功能并不会受损，即使是当实行写入以及读取指令的时候，所以，该BIST单元4系使得对于该半导体组件2之记忆体区域的一无干扰以及与干扰无关之存取成为可能。
第3图系显示根据本发明之用于启动以及于一正常操作期间接续执行功能性测试，以测试以及接近应用地设定该半导体电路1之方法的流程图。该半导体电路1之开始，举例而言，籍由供给电流，系亦会开始分配给该BIST单元4之该BIST控制器11(310)，该BIST控制器11首先系会质询储存在该可程序化非易失性记忆体10中之该开始旗标12以及该程序旗标13，其中，该开始旗标12在设定状态时，举例而言，系会指示该BIST控制器11之一自动开始，亦即，启动，而该程序旗标13则会指示是否要来自该只读非易失性记忆体9之该标准程序代码或是来自该可程序化非易失性记忆体10之一程序代码进行加载(311)。
该BIST控制器11之一时脉频率以及因此要进行处理之测试区段的时脉率系藉由步骤312而进行定义，即使此示范性实施例中，该时脉频率之定义仅于启动程序期间加以执行，该BIST单元4系允许该时脉频率可以在任何所许的点及时的进行设定，因为为了测试目的，举例而言，于启动期间，所需要之时脉率系要尽可能的高，并且，为了模块参数偶尔之质询所需要之时脉率系相对而言较低，特别是为了降低电流耗损之目的者。
在程序代码已经被加载之后，该BIST控制器11系藉由该程序代码而加以控制，由于该程序代码之可变架构，各式之启动序列系可被提供于该程序代码之中，步骤313即是用于决定哪一启动序列要被执行。
为了这个目的，该BIST控制器11系会质询储存于该可程序化非易失性记忆体10中并且指示提供于该程序代码中之启动序列是否以及哪一要接续地加以执行的该等启动旗标14、15、16，直到达到一成功之架构及/或无错误之测试序列处理为止，该获准之启动旗标16系可以被用于，举例而言，控制仅有达成一成功之架构及/无错误之测试序列处理之在该程序代码中执行之启动序列的事实。
储存在该可程序化非易失性记忆体10中之分别的序列特定启动参数系于处理该等启动序列期间被使用，在步骤314中，成功之启动系具有该半导体电路1改变为一监控操作的效果，若是该等启动序列中没有任何一会造成一成功的架构时，则该半导体电路1会被停止(315)。
在该监控模式中，提供于该程序代码中之该等功能性测试系被起始，亦即，储存在该可程序化非易失存储区域10中之功能性测试或储存在该测试单元5中之功能性测试系加以加载以及执行(步骤316)，而了能接近应用地设定或测试该半导体电路1，必要之测试参数系于接续之步骤317中被加载。
在接续之步骤318中，一被加载之功能性测试系加以执行，首先，该功能性测试系开始于步骤319中，而在步骤320中，所决定之资料系进行处理，该已被决定以及更进一步处理之资料则可以在步骤321中被分配以更进一步之旗标，而该旗标系会藉经由该半导体电路1之该标准接口或该测试接口7而设定模式之模式寄存器中的一信号码序列，而指示该半导体组件之一操作能力及/或允许该等参数之读取。
该功能性测试系加以执行，直到该BIST控制器11编码一停止该功能性测试之外部供给之停止指令，或是直到该半导体电路1被关闭为止。
一程序代码之命令的结构系藉由第4图中之例子而加以图例说明。该指令系具有个别位或一微代码指令以及一测试向量之位群组加以结合之一结构，会控制该BIST控制器11之该微代码指令系于字段181中具有用于控制一ALU(算术逻辑单元)之一位群组，而该ALU系会将所决定及/或所储存之资料转换成为绝对及相对平均值，并且亦会计算至下一要加载之微代码指令的有条件或无条件、相对的及绝对之微码地址跨接，而内部之寄存器系可以藉由在字段182中之位而进行寻址，再者，为了储存已计算之资料及/或加载资料而控制读取以及写入动作之一位群组系被提供在字段183中，至于在字段184中之位群组则是，于该微代码指令部分执行期间被用于发送测试模式，并且其系在不以一测试向量应用惯用之的方式进行发送的情形下。
该测试向量系于字段191中具有复数个位群组，而该等位群组系执行该半导体组件2之该等存储库的一时序关键之写入-读取寻址，以用于该半导体组件2之操作状态的设定，而在此期间，举例而言，被编码为电压数值之二进元资料系以一地址相关之方式而被写入或读取。再者，在该字段191中，为了特殊功能性测试之活化的位系加以提供，而该等测试系会储存资料于该半导体组件2之特殊存储区域之中或自该半导体组件2之特殊存储区域取得资料。
为了执行该测试向量，该命令系于字段192中具有致能该测试向量之功能性的一位，在一命令中微代码指令以及测试向量的结合系于该半导体电路1之功能性未受损之情形下，允许该半导体电路1在正常测作中之测试以及架构执行，而藉由这些命令，仅有模块内部测试刺激会经由该内部接口8而加以发送，并且该标准接口并不用于测试以及架构的目的。
在该微代码指令以及测试向量(字段18以及19)中执行个别指令的暂时序列较佳地系应巧妙地加以分散，因此，测试结果在一测试向量已经被发送之后，系可以接续地藉由一相对应选择之微代码指令而进行评估以及处理，通常，一测试向量系于一时脉周期期间加以执行，反之，为了自寄存器取得要转变之资料或自一已分配置之记忆体载该资料、将该资料彼此转变、以及接续地将该资料写回或进行储存，该等微代码指令系会被分为次级的时脉片段(相位pphases)。
第5图系显示自该可程序化非易失性记忆体10加载之一程序代码的架构。该程序代码系具有程序线50，其系于每个例子中包括来自一微代码指令以及一测试向量命令之结合的一命令，并且系接续地进行处理。
该程序代码系于字段51、52、53中包括复数个启动序列，而正如上述，该等启动序列系会以一有关于将进行质询之启动旗标的状态的方式而加以执行，若一启动序列导致该成功之架构及/或无错误测试之序列处理时，则在该字段54之中，系完成一地址100之一跨接，在此点，测试参数系加载自该可程序化非易失性记忆体10，并且系于该字段55中被用于将执行之一接续测试指令码(scripts)中，而在该测试指令码(scripts)结束之后，该测试指令码(scripts)系会再重新开始，并且以一无休止的方式不断执行。
本发明系使得该BIST单元可被用作为有弹性的、无限制程序化地测试系统，且该系统系都可被用于生产，但特别是藉由该半导体电路之正常操作期间的一顾客。
符号列表
1 semiconductor circuit    半导体电路
2 semiconductor component  半导体组件
3 memory bank              存储库
4 BIST unit                BIST单元
5 test unit                测试单元
6 standard interface       标准接口
7 test interface           测试接口
8 internal interface               内部接口
9 readable nonvolatile memory      可读取非易失性记忆体
10 programmble nonvolatile memory  可程序化非易失性记忆体
11 BIST controller                 BIST控制器
12 flag                            旗标
13 flag                            旗标
14 flag                            旗标
15 flag                            旗标
16 flag                            旗标
17 volatile memory                 易失性记忆体
18 microcode instruction           微代码指令
19 test vector                     测试向量

Claims (38)

1.一种具有一半导体组件以及配置于该半导体组件之一BIST(Built-In Self-Test，内建自我测试)单元的半导体电路，其中，该半导体电路系包括一标准接口，以用于在一正常操作中进行外部数据、地址、及/或指令的交换，以及一另一测试接口，其系被提供用于一测试操作，而该半导体电路更包括：
-一BIST控制器，用于起始、测试、及接近应用地设定该半导体组件；
-一只该非易失性记忆体，在其中系储存有用于架构之一标准程序代码以及用于测试该半导体组件之标准测试及标准启动参数；
-一可程序化非易失性记忆体，在其中系储存有用于架构之至少一程序代码以及用于测试该半导体组件之功能性测试、操作参数、测试以及启动参数；以及
-一易失性记忆体，其系被配置于该BIST控制器，并且，在启动期间，该标准程序代码或该至少一程序代码系可以为了执行而被加载其中，
该BIST控制器系于启动期间执行一架构，并且在一接续之正常操作中，藉由执行功能性测试而随意地执行该半导体组件之一测试，以及将在测试期间所决定之资料，于该可程序化非易失性记忆体之中储存为操作、测试及/或启动参数，及/或将其经由该半导体电路之该标准接口或该测试接口而外部地输出。
2.根据权利要求第1项所述之半导体电路，其中，
该半导体组件系为一半导体记忆体。
3.根据权利要求第1项所述之半导体电路，其中，
用于控制该控制器之旗标系被储存于该可程序化非易失性记忆体之中，该控制器系以与该等旗标之状态相关的方式，
-自动地进行起始或不进行起始；以及
-在自动起始当时，将用于执行之该标准程序代码或该程序代码加载该易失性记忆体之中。
4.根据权利要求第1项所述之半导体电路，其特征在于，
配置在该可程序化非易失性记忆体中之更进一步的旗标系被配置于启动序列，并且，系会指示在该程序代码中所实施之哪一该启动序列要藉由该控制器而加以执行，因此，可以起始该半导体组件不同之启动程序以及不同之架构。
5.根据权利要求第1项所述之半导体电路，其特征在于，
具有更进一步功能性测试之测试单元系可以藉由该BIST控制器以及也可外部地经由该标准接口或经由该测试接口而加以唤醒。
6.根据权利要求第1项所述之半导体电路，其特征在于，
配置于该BIST单元以及该半导体记忆体之间的一模块内部接口，而经由该接口，该BIST控制器系会将该等功能性测试之指令输出至该半导体记忆体，并且会藉由该半导体组件而接收该资料输出。
7.根据权利要求第1项所述之半导体电路，其中，
该只读非易失性记忆体系为一ROM(read-only memory，只读记忆体)。
8.根据权利要求第1项所述之半导体电路，其中，
该可程序化非易失性记忆体系为一FLASH(闪存)。
9.根据权利要求第5项所述之半导体电路，其中，
该等测试单元系于该半导体电路中被实施为ASI C(applicationspecific integrated circuit，应用特定集成电路)。
10.根据权利要求第1项所述之半导体电路，其中，
该程序代码之命令系具有用于控制该BIST控制器之一微代码指令的个别位或位群组会与一测试向量之个别位或位群组进行结合的一结构，其中，该测试向量系会经由该模块内部接口而发送一测试指令至该半导体组件。
11.根据权利要求第10项所述之半导体电路，其中，
该等命令系具有被设定于活化一测试向量之至少一额外位或一位群组。
12.一种用于测试、监控、以及接近应用地设定一半导体电路的方法，其中该半导体电路系使用在一正常操作中用于外部数据、地址、及/或指令交换之一标准接口以及用于一测试操作之一测试接口，并具有一半导体组件，其中，
-在该半导体电路之启动期间，为了架构及测试目的而配置于该半导体记忆体之一BIST单元系会质询储存在一可程序化非易失性记忆体中的旗标，并且，系以与该等旗标之状态相关之方式进行；
-首先先决定关于该BIST单元之一BIST控制器是否会自动启动或不启动之一旗标；以及
-在启动当时，决定关于该BIST控制器是否可将来自一只读非易失性记忆体的一标准程序代码或来自该可程序化非易失性记忆体之一程序代码导入一执行用易失性记忆体的一另一旗标，
在启动当时，该BIST控制器系执行在该标准程序代码中或在该程序代码中实施并且架构该半导体组件之一操作模式的至少一启动序列，以及，在启动之后，该BIST控制器系于正常操作中，随意地起始以及执行提供在该标准程序代码中或在该程序代码中之功能性测试。
13.根据权利要求第12项所述之方法，其中，
特别是在该半导体电路启动之当时，及/或任何随意的时间点，该BIST单元系会定义该BIST控制器之时脉频率，以及因此将进行处理之测试向量的速率。
14.根据权利要求第12项所述之方法，其中，
该BIST控制器系会质询以及评估被配置于该可程序化非易失性记忆体中以及被配置到更进一步启动序列之旗标，并且，会执行该等另一旗标用于设定之在已加载程序代码中实施的启动序列。
15.根据权利要求第14项所述之方法，其中，
为了架构一操作模式以及测试该半导体组件，每一启动序列系使用储存在该可程序化非易失性记忆体中之序列特有启动参数。
16.根据权利要求第12项所述之方法，其中，
为了架构一操作模式以及测试该半导体组件，每一启动序列系使用储存在该可程序化非易失性记忆体中之序列特有启动参数。
17.根据权利要求第14项所述之方法，其中，
对被配置于该等启动序列之该等另一旗标的评估系会控制该控制器接续地执行在该程序代码中所实施之所有启动序列，直到达成一成功的架构及/或无错误测试序列处理为止。
18.根据前述权利要求其中之一所述之方法，其中，
达成该半导体组件之一成功的架构及/或测试序列处理的该启动序列系可以藉由配置于其上之旗标而被辨别为获准的启动序列。
19.根据前述权利要求第18项所述之方法，其中，
中断、终止、或停止该等功能性测试之执行及/或经由该测试接口取得所呈现之操作参数的已编码指令系可以经由该测试接口而进行施加。
20.根据权利要求第14至第17项其中之一所述之方法，其中，
对被配置于该等启动序列之该等另一旗标之评估系会控制该控制器仅执行在该程序代码中被实施为获准启动序列之该启动序列。
21.根据前述权利要求第20项所述之方法，其中，
中断、终止、或停止该等功能性测试之执行及/或经由该测试接口取得所呈现之操作参数的已编码指令系可以经由该测试接口而进行施加。
22.根据权利要求第12项所述之方法，其中，
该BIST控制器系自该可程序化非易失性记忆体或自实施为一ASIC之该半导体电路的一测试单元加载提供于该程序代码中之该等功能性测试。
23.根据权利要求第12项所述之方法，其中，
在正常操作中，该等功能性测试之执行所决定的资料系藉由该BIST控制器而进行处理，并且，系于该可程序化非易失性记忆体中被储存为操作、测试或启动参数，及/或经由该半导体电路之该标准接口或该测试接口而外部地加以输出。
24.根据权利要求第23项所述之方法，其中，
由于该半导体记忆体之一更新的启动，该已产生之启动参数系可以被用于一随意之启动序列之中。
25.根据权利要求第23项所述之方法，其中，
在正常操作中所决定之该资料系可被用于模块及/或错误分析。
26.根据权利要求第23项所述之方法，其中，
该所储存之操作参数系被配置以旗标，而该等旗标系会指示该半导体模块之一操作能力及/或允许藉由在模式寄存器中经由该半导体电路之该标准接口而设定模式之一信号码序列来进行参数读取。
27.根据权利要求第12项所述之方法，其中，
该功能性测试系加以执行，直到该BIST控制器编码一终止该功能性测试之外部供给停止指令、或直到该半导体电路被关闭为止。
28.根据权利要求第1至17、22至27项之任一项所述之方法，其中，
中断、终止、或停止该等功能性测试之执行及/或经由该测试接口取得所呈现之操作参数的已编码指令系可以经由该测试接口而进行施加。
29.根据权利要求第12项所述之方法，其中，
经由该测试接口，该功能性测试，例如，测试程序、监控指令码(scripts)、或起始指令码(scripts)，系可以在该可程序化非易失存储区域中进行程序化。
30.根据权利要求第12项所述之方法，其中，
该程序代码之一命令系结合自用于控制该BIST控制之一微代码指令以及经由该模块内部接口而发送一测试指令至该半导体记忆体之一测试向量，并且，在该命令中被配置于该测试向量之一旗标系会指示该测试向量是否要加以执行。
31.根据权利要求第30项所述之方法，其中，
若该位被设定为逻辑“1”时，则该测试向量系加以执行。
32.根据权利要求第30项所述之方法，其中，
随着该位之设定，该测试向量以及该微代码指令系在相同的时脉周期中进行处理。
33.根据权利要求第30项所述之方法，其中，
该微代码指令系控制该BIST控制器之至少一ALU(算术逻辑单元)，将已决定及/或已储存之资料转换成为绝对及/或相对平均值，并且，亦计算跨接至将被加载之下一微代码指令的有条件或无条件、相对、及绝对微码地址。
34.根据权利要求第30项所述之方法，其中，
该微代码指令系寻址内部寄存器内容。
35.根据权利要求第30项所述之方法，其中，
该微代码指令系执行读取及/或写入动作，以加载或储存资料。
36.根据权利要求第30或第32项所述之方法，其中，
用于质询及用于设定该半导体组件之操作状态的该测试向量系会执行该半导体组件之存储库的一时序关键寻址，并且，会将编码为电压数值之二进元资料以一地址相关方式进行写入或读取。
37.根据权利要求第30或第32项所述之方法，其中，
藉由在所定义之存储区域中储存资料、或是自所定义之存储区域中取得资料的该测试向量而定义之功能性测试系可以进行活化。
38.根据权利要求第30或第32项所述之方法，其中，
在一时脉周期的范围内，该测试向量以及该微代码指令之以类相位(phasewise)方式进行处理的用期性处理系加以协调为可利用已经收集之资料转换测试向量结果。
CNB200410055952XA 2003-07-30 2004-07-30 半导体电路及测试、监控及接近应用设定半导体电路之方法 Expired - Fee Related CN100361231C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10334801.8 2003-07-30
DE10334801A DE10334801B3 (de) 2003-07-30 2003-07-30 Halbleiterschaltung und Verfahren zum Testen, Überwachen und applikationsnahen Einstellen einer Halbleiterschaltung

Publications (2)

Publication Number Publication Date
CN1577630A true CN1577630A (zh) 2005-02-09
CN100361231C CN100361231C (zh) 2008-01-09

Family

ID=33547042

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410055952XA Expired - Fee Related CN100361231C (zh) 2003-07-30 2004-07-30 半导体电路及测试、监控及接近应用设定半导体电路之方法

Country Status (3)

Country Link
US (1) US7249301B2 (zh)
CN (1) CN100361231C (zh)
DE (1) DE10334801B3 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102445653A (zh) * 2010-10-11 2012-05-09 厚翼科技股份有限公司 算法整合系统及其整合方法
CN102540059A (zh) * 2010-12-27 2012-07-04 上海华虹Nec电子有限公司 数字半导体器件的测试装置及方法
CN105655268A (zh) * 2016-01-08 2016-06-08 沛顿科技（深圳）有限公司 Dram不良晶粒的回收再利用方法
CN106448740A (zh) * 2016-10-10 2017-02-22 上海华虹宏力半导体制造有限公司 一种嵌入式闪存提升良率的筛选办法
WO2017202083A1 (zh) * 2016-05-25 2017-11-30 中兴通讯股份有限公司 微码调试方法及单板
CN107430167A (zh) * 2015-06-18 2017-12-01 瑞萨电子株式会社 半导体装置和诊断测试方法
CN108226745A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 使用多个时序数据库的电路测试及制造
CN115015742A (zh) * 2022-08-10 2022-09-06 南京派格测控科技有限公司 多站异步并行测试芯片的方法、系统、电子设备

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7673193B1 (en) * 2005-08-18 2010-03-02 Rambus Inc. Processor-memory unit for use in system-in-package and system-in-module devices
US7627798B2 (en) * 2004-10-08 2009-12-01 Kabushiki Kaisha Toshiba Systems and methods for circuit testing using LBIST
US20060282626A1 (en) * 2005-06-08 2006-12-14 Alessandro Fin Memory device and method of controlling operation of the memory device
US7299388B2 (en) * 2005-07-07 2007-11-20 Infineon Technologies, Ag Method and apparatus for selectively accessing and configuring individual chips of a semi-conductor wafer
JP4686350B2 (ja) * 2005-12-09 2011-05-25 株式会社東芝 不揮発性半導体記憶装置及びその自己テスト方法
JP2008108326A (ja) * 2006-10-24 2008-05-08 Toshiba Corp 記憶装置およびその自己テスト方法
US7610532B2 (en) * 2006-11-01 2009-10-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Serializer/de-serializer bus controller interface
US7797596B2 (en) * 2007-09-26 2010-09-14 Oracle America, Inc. Method for monitoring and adjusting circuit performance
US7882406B2 (en) * 2008-05-09 2011-02-01 Lsi Corporation Built in test controller with a downloadable testing program
US8156391B2 (en) * 2008-05-27 2012-04-10 Lsi Corporation Data controlling in the MBIST chain architecture
US8046643B2 (en) * 2008-06-09 2011-10-25 Lsi Corporation Transport subsystem for an MBIST chain architecture
KR101138835B1 (ko) * 2010-10-29 2012-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치
US20140032826A1 (en) * 2012-07-25 2014-01-30 Samsung Electronics Co., Ltd. Method of training memory core and memory system
KR20140042312A (ko) * 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR20150064452A (ko) * 2013-12-03 2015-06-11 에스케이하이닉스 주식회사 내장형 셀프 테스트 회로 및 이를 포함한 반도체 장치
US9449717B2 (en) 2014-06-20 2016-09-20 Arm Limited Memory built-in self-test for a data processing apparatus
KR20170007927A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
JP7089440B2 (ja) * 2018-08-28 2022-06-22 ルネサスエレクトロニクス株式会社 半導体装置及びその自己診断の制御方法
KR102099355B1 (ko) * 2018-11-26 2020-04-10 현대오트론 주식회사 집적회로 진단 장치
CN111552599B (zh) * 2020-04-26 2024-04-09 武汉精测电子集团股份有限公司 一种分布式进程处理系统、半导体老化测试方法及系统、分布式系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764655A (en) * 1997-07-02 1998-06-09 International Business Machines Corporation Built in self test with memory
CA2226061C (en) * 1997-12-31 2002-05-28 Logicvision, Inc. Method and apparatus for controlling power level during bist
DE19831572A1 (de) * 1998-07-14 2000-01-20 Siemens Ag Anordnung und Verfahren zum Speichern der mit einer BIST-Schaltung erhaltenen Testergebnisse
US6374370B1 (en) * 1998-10-30 2002-04-16 Hewlett-Packard Company Method and system for flexible control of BIST registers based upon on-chip events
US6321320B1 (en) * 1998-10-30 2001-11-20 Hewlett-Packard Company Flexible and programmable BIST engine for on-chip memory array testing and characterization
US6591389B1 (en) * 1999-01-29 2003-07-08 Lucent Technologies Inc. Testing system for circuit board self-test
JP4475618B2 (ja) * 2000-07-07 2010-06-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 装置の起動制御方法、装置の自己診断試験方法、制御基板、機器、検査システム
DE10034878C2 (de) * 2000-07-18 2003-12-04 Infineon Technologies Ag Verfahren zum Überprüfen eines Bauelementes und Bauelement mit Testspeicher
US6874111B1 (en) * 2000-07-26 2005-03-29 International Business Machines Corporation System initialization of microcode-based memory built-in self-test
US7168005B2 (en) * 2000-09-14 2007-01-23 Cadence Design Systems, Inc. Programable multi-port memory BIST with compact microcode
US6347056B1 (en) * 2001-05-16 2002-02-12 Motorola, Inc. Recording of result information in a built-in self-test circuit and method therefor
US6983398B2 (en) * 2002-04-24 2006-01-03 Hewlett-Packard Development Company, L.P. Testing processors
DE10246789B3 (de) 2002-10-08 2004-04-15 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Messung wenigstens einer Betriebskenngröße einer integrierten Schaltung
DE10248753B4 (de) 2002-10-18 2005-09-15 Infineon Technologies Ag Halbleiterbaustein sowie Verfahren zum Funktionstest und zur Konfiguration eines Halbleiterbausteins

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102445653B (zh) * 2010-10-11 2014-06-04 厚翼科技股份有限公司 算法整合系统及其整合方法
CN102445653A (zh) * 2010-10-11 2012-05-09 厚翼科技股份有限公司 算法整合系统及其整合方法
CN102540059A (zh) * 2010-12-27 2012-07-04 上海华虹Nec电子有限公司 数字半导体器件的测试装置及方法
CN102540059B (zh) * 2010-12-27 2014-07-09 上海华虹宏力半导体制造有限公司 数字半导体器件的测试装置及方法
CN107430167A (zh) * 2015-06-18 2017-12-01 瑞萨电子株式会社 半导体装置和诊断测试方法
CN105655268A (zh) * 2016-01-08 2016-06-08 沛顿科技（深圳）有限公司 Dram不良晶粒的回收再利用方法
CN105655268B (zh) * 2016-01-08 2018-03-27 沛顿科技（深圳）有限公司 Dram不良晶粒的回收再利用方法
WO2017202083A1 (zh) * 2016-05-25 2017-11-30 中兴通讯股份有限公司 微码调试方法及单板
CN106448740A (zh) * 2016-10-10 2017-02-22 上海华虹宏力半导体制造有限公司 一种嵌入式闪存提升良率的筛选办法
CN106448740B (zh) * 2016-10-10 2020-01-24 上海华虹宏力半导体制造有限公司 一种嵌入式闪存提升良率的筛选办法
CN108226745A (zh) * 2016-12-15 2018-06-29 台湾积体电路制造股份有限公司 使用多个时序数据库的电路测试及制造
CN115015742A (zh) * 2022-08-10 2022-09-06 南京派格测控科技有限公司 多站异步并行测试芯片的方法、系统、电子设备
CN115015742B (zh) * 2022-08-10 2022-10-11 南京派格测控科技有限公司 多站异步并行测试芯片的方法、系统、电子设备

Also Published As

Publication number Publication date
US7249301B2 (en) 2007-07-24
DE10334801B3 (de) 2005-01-27
US20050028058A1 (en) 2005-02-03
CN100361231C (zh) 2008-01-09

Similar Documents

Publication Publication Date Title
CN1577630A (zh) 半导体电路及测试、监控及接近应用设定半导体电路之方法
US9921898B1 (en) Identifying asynchronous power loss
EP1750277B1 (en) Configuration of a multi-level flash memory device
CN100524521C (zh) 操作非挥发性存储器器件的方法和集成电路
US9007836B2 (en) Non-volatile semiconductor memory device
CN1145684A (zh) 具有快擦写类存储器芯体的电可擦可编程只读存储器阵列
CN1267929C (zh) 非易失性半导体存储装置
CN1581357A (zh) 存储卡和数据处理系统
CN1905068A (zh) 提高编程速度的非易失性存储器及相关编程方法
CN1524268A (zh) 具有上电或复位硬件安全特性的安全多熔丝只读存储器及其方法
ITRM20060139A1 (it) Sistema ad unita di controllo distribuito di dispositivo di memoria
CN105718248B (zh) 片上系统和用于片上系统端口功能初始化的方法和装置
CN1934654A (zh) 测试装置与测试方法
TW201108240A (en) Control device, testing device and control method
CN102339649A (zh) 集成电路嵌入式存储器的修复系统、装置及方法
CN1152431C (zh) 搭载有dram的半导体集成电路
CN1585033A (zh) 驱动非挥发性动态随机存取存储器的装置以及方法
JP2003338197A (ja) 消去／プログラミングに不具合を生じた不揮発性メモリ装置の自己修復方法およびそれに関する不揮発性メモリ装置
DE102008005863A1 (de) Verfahren zum Reparieren eines Halbleiterspeicherbauelements und Halbleiterspeicherbauelement
CN1196199C (zh) 非易失性半导体存储器件及其不良补救方法
CN1819192A (zh) 半导体器件以及半导体封装
CN1776909A (zh) 可编程集成电路芯片及其操作方法
CN1714408A (zh) 具有非易失存储器模块的电路装置和用于记录非易失存储器模块上的光冲击的方法
CN1379409A (zh) 半导体存储器件
CN101079320A (zh) 非易失性半导体存储器件及其擦除方法和测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080109