CN106448740A - 一种嵌入式闪存提升良率的筛选办法 - Google Patents

一种嵌入式闪存提升良率的筛选办法 Download PDF

Info

Publication number
CN106448740A
CN106448740A CN201610886002.4A CN201610886002A CN106448740A CN 106448740 A CN106448740 A CN 106448740A CN 201610886002 A CN201610886002 A CN 201610886002A CN 106448740 A CN106448740 A CN 106448740A
Authority
CN
China
Prior art keywords
flash memory
embedded flash
short
term
light current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610886002.4A
Other languages
English (en)
Other versions
CN106448740B (zh
Inventor
任栋梁
钱亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610886002.4A priority Critical patent/CN106448740B/zh
Publication of CN106448740A publication Critical patent/CN106448740A/zh
Application granted granted Critical
Publication of CN106448740B publication Critical patent/CN106448740B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture

Landscapes

  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种嵌入式闪存提升良率的筛选办法，包括：针对嵌入式闪存的数据区采用第一弱电短时擦除检查筛序方案，针对嵌入式闪存的代码区采用第二弱电短时擦除检查筛序方案，其中第一弱电短时擦除检查筛序方案不同于第二弱电短时擦除检查筛序方案。在现有技术中，对于输入的电压、时间一致，对于输出的读判断条件也一致。本发明可以剔除增加补丁扇区的设计概念，有效控制了芯片的尺寸大小；而且，本发明可以尽可能大的提升良率，物尽其用、满足不同市场的需求。根据本发明的嵌入式闪存提升良率的筛选办法可有利地用于嵌入式闪存的晶圆测试，可以为终端客户降低成品，增产增效。

Description

一种嵌入式闪存提升良率的筛选办法
技术领域
本发明涉及存储器领域，具体涉及嵌入式闪存的晶圆测试领域；更具体地说，本发明涉及一种嵌入式闪存提升良率的筛选办法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。
闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。
嵌入式闪存(embedded flash，e-flash)是片上系统(System on Chip，SOC)的一种，其中在一片集成电路内同时集成逻辑电路模块和闪存电路模块；嵌入式闪存在智能卡、微控制器等产品中有广泛的用途。
现在的很多嵌入式闪存产品对于存储的容量需求越来越大，这样对于工艺存储单元的面积控制，芯片设计的逻辑电路设计带来了全新挑战。同时，对于产品的品质保证来说也各有所需，对于老化性测试来说，一般需要通过弱电短时擦除方法筛选擦除能力弱的存储单元，而这个对于工艺良率的控制有很大的挑战，所以希望能够找出了一种更简单、简洁的方法来应对嵌入式闪存的工艺控制难题。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种更简单、简洁的方法来应对嵌入式闪存的工艺控制难题。
为了实现上述技术目的，根据本发明，提供了一种嵌入式闪存提升良率的筛选办法，其中，针对嵌入式闪存的数据区采用第一弱电短时擦除检查筛序方案，针对嵌入式闪存的代码区采用第二弱电短时擦除检查筛序方案，其中第一弱电短时擦除检查筛序方案不同于第二弱电短时擦除检查筛序方案。
优选地，所述的嵌入式闪存提升良率的筛选办法包括：
第一步骤：针对嵌入式闪存的数据区，采用第一弱电短时擦除检查筛序方案，并且设置第一输入条件和第一输出条件；
第二步骤：针对嵌入式闪存的代码区采用第二弱电短时擦除检查筛序方案，并且设置第二输入条件和第二输出条件；
其中第一弱电短时擦除检查筛序方案不同于第二弱电短时擦除检查筛序方案；而且，第一弱电短时擦除检查筛序方案相对于第二弱电短时擦除检查筛序方案更苛刻，其中，在满足第一弱电短时擦除检查筛序方案的情况下，第二弱电短时擦除检查筛序方案被满足，而在满足第二弱电短时擦除检查筛序方案的情况下，第一弱电短时擦除检查筛序方案不一定被满足。
优选地，在所述的嵌入式闪存提升良率的筛选办法中，第一输入条件相对于第二输入条件更苛刻；其中，在满足第一输入条件的情况下，第二输入条件被满足；而在满足第二输入条件的情况下，第一输入条件不一定被满足。
优选地，在所述的嵌入式闪存提升良率的筛选办法中，第一输出条件相对于第二输出条件更苛刻；其中，在满足第一输出条件的情况下，第二输出条件被满足；而在满足第二输出条件的情况下，第一输出条件不一定被满足。
优选地，在所述的嵌入式闪存提升良率的筛选办法中，第一输入条件和第二输入条件包括改变电压或者擦除时间。
优选地，在所述的嵌入式闪存提升良率的筛选办法中，第一输出条件和第二输出条件包括改变读的判断条件。
优选地，在所述的嵌入式闪存提升良率的筛选办法中，先执行第一步骤再执行第二步骤。
优选地，在所述的嵌入式闪存提升良率的筛选办法中，先执行第二步骤再执行第一步骤。
优选地，在所述的嵌入式闪存提升良率的筛选办法中，第一步骤和第二步骤同步执行。
优选地，在所述的嵌入式闪存提升良率的筛选办法中，所述嵌入式闪存提升良率的筛选办法用于嵌入式闪存的晶圆测试。
在现有技术中，对于输入的电压、时间一致，对于输出的读判断条件也一致。而在本发明的方法中，数据区的筛序办法比较严，而代码区的筛选办法比较松。
由此，本发明可以剔除增加补丁扇区的设计概念，有效控制了芯片的尺寸大小；而且，本发明可以尽可能大的提升良率，物尽其用、满足不同市场的需求。根据本发明的嵌入式闪存提升良率的筛选办法可有利地用于嵌入式闪存的晶圆测试，可以为终端客户降低成品，增产增效。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的嵌入式闪存提升良率的筛选办法的流程图。
图2示意性地示出了根据本发明优选实施例的嵌入式闪存提升良率的筛选办法的示意图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
在现有技术中，采用的解决方案是使得芯片通过更多的补丁来修复，这样比较占面积；而且在现有技术中，对于与客户定义不同的数据区和代码区，不同的区域提供同一种弱电短时擦除检查筛序方案。
在现有技术中，如果有单个存储单元失效过多情况且芯片修复扇区不够会导致直接废弃；但是这样会造成很大的浪费。本发明提出从物尽其用的角度出发，把芯片的存储坏扇区进行品质上的区别，从而尽可能去变废本宝。
在本发明中，针对嵌入式闪存的数据区采用第一弱电短时擦除检查筛序方案，针对嵌入式闪存的代码区采用第二弱电短时擦除检查筛序方案，其中第一弱电短时擦除检查筛序方案不同于第二弱电短时擦除检查筛序方案。
图1示意性地示出了根据本发明优选实施例的嵌入式闪存提升良率的筛选办法的流程图，图2示意性地示出了根据本发明优选实施例的嵌入式闪存提升良率的筛选办法的示意图。
如图1和图2所示，根据本发明优选实施例的嵌入式闪存提升良率的筛选办法包括：
第一步骤S1：针对嵌入式闪存的数据区，采用第一弱电短时擦除检查筛序方案，并且设置第一输入条件和第一输出条件；
第二步骤S2：针对嵌入式闪存的代码区采用第二弱电短时擦除检查筛序方案，并且设置第二输入条件和第二输出条件；
其中第一弱电短时擦除检查筛序方案不同于第二弱电短时擦除检查筛序方案。优选地，第一弱电短时擦除检查筛序方案相对于第二弱电短时擦除检查筛序方案更苛刻；即，在满足第一弱电短时擦除检查筛序方案的情况下，第二弱电短时擦除检查筛序方案被满足；而在满足第二弱电短时擦除检查筛序方案的情况下，第一弱电短时擦除检查筛序方案不一定被满足。
而且其中，优选地，第一输入条件相对于第二输入条件更苛刻；即，在满足第一输入条件的情况下，第二输入条件被满足；而在满足第二输入条件的情况下，第一输入条件不一定被满足。
而且优选地，第一输出条件相对于第二输出条件更苛刻；即，在满足第一输出条件的情况下，第二输出条件被满足；而在满足第二输出条件的情况下，第一输出条件不一定被满足。
在具体示例中，第一输入条件和第二输入条件可以包括改变电压或者擦除时间。在具体示例中，第一输出条件和第二输出条件可以包括改变读的判断条件。
而且其中，第一步骤S1和第二步骤S2可以依次执行(即先执行第一步骤S1再执行第二步骤S2)，或者先执行第二步骤S2再执行第一步骤S1，或者第一步骤S1和第二步骤S2可以同步执行。
可以看出，在现有技术中，对于输入的电压、时间一致，对于输出的读判断条件也一致。而在本发明的方法中，数据区的筛序办法比较严，而代码区的筛选办法比较松。
由此，本发明可以剔除增加补丁扇区的设计概念，有效控制了芯片的尺寸大小；而且，本发明可以尽可能大的提升良率，物尽其用、满足不同市场的需求。根据本发明的嵌入式闪存提升良率的筛选办法可有利地用于嵌入式闪存的晶圆测试，可以为终端客户降低成品，增产增效。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。

Claims (10)

1.一种嵌入式闪存提升良率的筛选办法，其特征在于包括：针对嵌入式闪存的数据区采用第一弱电短时擦除检查筛序方案，针对嵌入式闪存的代码区采用第二弱电短时擦除检查筛序方案，其中第一弱电短时擦除检查筛序方案不同于第二弱电短时擦除检查筛序方案。
2.根据权利要求1所述的嵌入式闪存提升良率的筛选办法，其特征在于包括：
第一步骤：针对嵌入式闪存的数据区，采用第一弱电短时擦除检查筛序方案，并且设置第一输入条件和第一输出条件；
第二步骤：针对嵌入式闪存的代码区采用第二弱电短时擦除检查筛序方案，并且设置第二输入条件和第二输出条件；
其中第一弱电短时擦除检查筛序方案不同于第二弱电短时擦除检查筛序方案；而且，第一弱电短时擦除检查筛序方案相对于第二弱电短时擦除检查筛序方案更苛刻，其中，在满足第一弱电短时擦除检查筛序方案的情况下，第二弱电短时擦除检查筛序方案被满足；在满足第二弱电短时擦除检查筛序方案的情况下，第一弱电短时擦除检查筛序方案不一定被满足。
3.根据权利要求1或2所述的嵌入式闪存提升良率的筛选办法，其特征在于，第一输入条件相对于第二输入条件更苛刻；其中，在满足第一输入条件的情况下，第二输入条件被满足；而在满足第二输入条件的情况下，第一输入条件不一定被满足。
4.根据权利要求1或2所述的嵌入式闪存提升良率的筛选办法，其特征在于，第一输出条件相对于第二输出条件更苛刻；其中，在满足第一输出条件的情况下，第二输出条件被满足；而在满足第二输出条件的情况下，第一输出条件不一定被满足。
5.根据权利要求1或2所述的嵌入式闪存提升良率的筛选办法，其特征在于，第一输入条件和第二输入条件包括改变电压或者擦除时间。
6.根据权利要求1或2所述的嵌入式闪存提升良率的筛选办法，其特征在于，第一输出条件和第二输出条件包括改变读的判断条件。
7.根据权利要求1或2所述的嵌入式闪存提升良率的筛选办法，其特征在于，先执行第一步骤再执行第二步骤。
8.根据权利要求1或2所述的嵌入式闪存提升良率的筛选办法，其特征在于，先执行第二步骤再执行第一步骤。
9.根据权利要求1或2所述的嵌入式闪存提升良率的筛选办法，其特征在于，第一步骤和第二步骤同步执行。
10.根据权利要求1或2所述的嵌入式闪存提升良率的筛选办法，其特征在于，所述嵌入式闪存提升良率的筛选办法用于嵌入式闪存的晶圆测试。
CN201610886002.4A 2016-10-10 2016-10-10 一种嵌入式闪存提升良率的筛选办法 Active CN106448740B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610886002.4A CN106448740B (zh) 2016-10-10 2016-10-10 一种嵌入式闪存提升良率的筛选办法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610886002.4A CN106448740B (zh) 2016-10-10 2016-10-10 一种嵌入式闪存提升良率的筛选办法

Publications (2)

Publication Number Publication Date
CN106448740A true CN106448740A (zh) 2017-02-22
CN106448740B CN106448740B (zh) 2020-01-24

Family

ID=58173363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610886002.4A Active CN106448740B (zh) 2016-10-10 2016-10-10 一种嵌入式闪存提升良率的筛选办法

Country Status (1)

Country Link
CN (1) CN106448740B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577630A (zh) * 2003-07-30 2005-02-09 因芬尼昂技术股份公司 半导体电路及测试、监控及接近应用设定半导体电路之方法
CN101727989A (zh) * 2008-10-16 2010-06-09 付建云 一种nand flash存储芯片测试系统
CN102890971A (zh) * 2012-10-22 2013-01-23 上海宏力半导体制造有限公司 存储器的可靠性测试方法
KR20130092756A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
CN103366831A (zh) * 2013-07-25 2013-10-23 上海宏力半导体制造有限公司 存储器的检测方法
CN103871478A (zh) * 2012-12-10 2014-06-18 德州仪器公司 嵌入式存储器测试系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577630A (zh) * 2003-07-30 2005-02-09 因芬尼昂技术股份公司 半导体电路及测试、监控及接近应用设定半导体电路之方法
CN101727989A (zh) * 2008-10-16 2010-06-09 付建云 一种nand flash存储芯片测试系统
KR20130092756A (ko) * 2012-02-13 2013-08-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
CN102890971A (zh) * 2012-10-22 2013-01-23 上海宏力半导体制造有限公司 存储器的可靠性测试方法
CN103871478A (zh) * 2012-12-10 2014-06-18 德州仪器公司 嵌入式存储器测试系统
CN103366831A (zh) * 2013-07-25 2013-10-23 上海宏力半导体制造有限公司 存储器的检测方法

Also Published As

Publication number Publication date
CN106448740B (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
CN1278239C (zh) 存储系统和存储卡
CN101241761A (zh) 擦除与非闪速存储器件的数据的方法
CN103514954B (zh) 闪存的擦除方法、读取方法及编程方法
TW541527B (en) Flash memory device and method of erasing the same
CN107545924A (zh) 半导体存储器装置及其操作方法
CN101593557B (zh) 分栅闪存的操作方法
CN106128505A (zh) 包括半导体存储器件的存储系统以及其编程方法
CN101510441A (zh) 存储器的操作方法
CN103943145A (zh) 用于减小非易失性存储器的尺寸的方法和系统
CN103426474A (zh) 一种非易失存储器的擦除方法及装置
CN106560897A (zh) 用于非易失性存储装置的感测电路以及非易失性存储装置
KR100823169B1 (ko) 향상된 동작 특성을 갖는 플래시 메모리 시스템 및 그것의액세스 방법
CN106448740A (zh) 一种嵌入式闪存提升良率的筛选办法
CN106384604A (zh) 电可擦除可编程只读存储器
CN100477213C (zh) 可编程集成电路芯片及其操作方法
CN103413808A (zh) 电可擦可编程只读存储器
CN103180908A (zh) 用于提高闪存的耐久性的方法和装置
KR102266651B1 (ko) 플래시 메모리의 프로그래밍 방법
CN100552961C (zh) 多位准存储单元的操作方法
CN106876399A (zh) 一种防止分栅快闪存储器浮栅以及字线多晶硅残留的方法
CN1553327A (zh) 测试eeprom的电路及其测试方法
CN113409860A (zh) 一种非易失型存储器擦除方法、装置、存储介质和终端
CN106803509A (zh) 一种解决分栅快闪存储器编程串扰失效的工艺制造方法
CN103839587A (zh) 电可擦可编程只读存储器以及操作方法
CN204229143U (zh) 一种可编程芯片的编程控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant