CN100477213C - 可编程集成电路芯片及其操作方法 - Google Patents
可编程集成电路芯片及其操作方法 Download PDFInfo
- Publication number
- CN100477213C CN100477213C CNB2005101131010A CN200510113101A CN100477213C CN 100477213 C CN100477213 C CN 100477213C CN B2005101131010 A CNB2005101131010 A CN B2005101131010A CN 200510113101 A CN200510113101 A CN 200510113101A CN 100477213 C CN100477213 C CN 100477213C
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- programmable memory
- disposable programmable
- circuit chip
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000015654 memory Effects 0.000 claims abstract description 154
- 230000006870 function Effects 0.000 claims abstract description 31
- 238000005457 optimization Methods 0.000 claims description 9
- 238000005538 encapsulation Methods 0.000 claims description 8
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 9
- 230000000295 complement effect Effects 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000006386 memory function Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000012163 sequencing technique Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种可编程集成电路芯片及其操作方法。所述可编程集成电路芯片包括配置来执行一个功能的电路块以及与所述电路块连接的一次可编程(OTP)存储器，所述OTP存储器在电路芯片封装后被编程；其中所述电路块对OTP存储器的编程状态做出响应，以在多个操作模式中的一个操作模式下执行所述功能；所述电路块包括一个用于生成基准电压的基准电压发生器，响应OTP存储器的编程状态以改变所述基准电压的电平。本发明中，OTP存储器被用来实现非易失性存储器功能。由于OTP存储器很小，与金属熔丝相比，占用较小的封装面积。另外，由于OTP存储器可作为标准CMOS制程的一部分来实现，这种方法比使用可电擦除的E2PROM成本更低、复杂度更小。
Description
技术领域
本发明涉及集成电路芯片，更具体地，本发明涉及具有可编程功能和特性的集成电路芯片。
背景技术
在集成电路芯片的制造过程中和/或制造后，通常希望能够改变其功能和特性。为了做到这样，可以用使用片上存储器对这些特性进行编程的方式来设计芯片。通常，通过例如金属熔丝和/或可电擦除的可编程只读存储器(E2PROM)来实现这种可编程能力所要求的片上存储器。
例如，已使用金属熔丝来调整硅片中精确的基准电压源。金属熔丝通常占用硅片中相对较大的面积，从而限制了单个芯片上可包括的熔丝数量。由于这种限制，使用这种方法实现的可编程性相当有限。而且，由于熔断金属熔丝需要使用晶片检测器、激光或类似物，因而这种方法只能在硅片封装前使用。
E2PROM可以以相对较小的封装尺寸制造。但是，实现E2PROM需要执行附加的处理步骤来制造硅片，因此显著增加了成本和制造过程的复杂度。
于是，需要一种在集成电路芯片上提供可编程功能和特性的方法，改进并解决已知的解决方法的缺点。例如，理想的方法应该，与使用金属熔丝相比占用较小的封装面积，与使用E2PROM技术相比更便宜、复杂度更小。理想的方法还应该允许集成电路芯片在封装前和/或封装后都可被编程。
发明内容
根据本发明提供的集成电路芯片具有在制造过程中和/或制造后可编程地修改的功能和特性，以适应特定顾客或应用的需要。例如，在一个实施例中，硅片的功能和特性可在芯片封装后可编程地修改。编程通过改变一个或多个片上非易失性OTP存储器的状态来实现。
与使用金属熔丝相比，根据本发明使用OTP存储器更具有优点，因为OTP存储器比金属熔丝占用的封装面积小。另外，由于熔断金属熔丝需要使用晶片检测器、激光或类似物，这种方法只能在硅片封装前使用，但是OTP存储器可以在封装后被编程。另外，由于OTP存储器可以通过制造硅片的相同标准制造过程的一部分来完成，例如，标准的互补金属氧化物半导体(CMOS)制程，与使用要求附加处理步骤的E2PROM技术相比，使用OTP存储器更便宜，且复杂度较小。
由于OTP存储器是非易失性的，与易失性存储器如寄存器相比，它们更具有优点，因为即使芯片的电源断开时其仍能保留所存储的信息。因此，根据本发明一个实施例的可编程集成电路芯片能保持其编程状态，即使是芯片断电然后又通电之后。相反，每次设备通电后，寄存器一般都需要被编程。
根据本发明的实施例，OTP存储器可基于多状态熔丝(poly-fuse)和栅级氧化物熔丝(gate-oxide fuse)。使用OTP存储器来改变集成电路的功能和特征的应用主要包括：调整基准电压，修改电源时序运作的时序，或者为集成电路芯片内部或者外部执行的功能检测并存储最优化的操作参数。
根据本发明的其它实施例，可使用一个或多个冗余OPT存储单元来实现再编程能力和/或用来弥补一个或多个OTP存储单元有缺陷的可能性，或者弥补在集成电路芯片生产时出现的其它故障的可能性。例如，通过提供这样的冗余，集成电路芯片制造商不必像常规的E2PROM那样基于逐个位来测试每个存储单元，那是一个复杂且昂贵的过程。相反，通过简单的提供适当数量的冗余OTP存储单元，便可以补偿OTP存储单元有故障的可能性。
根据本发明的一个方面，提出一种可编程集成电路芯片，包括：
配置来执行一个功能的电路块；
与所述电路块连接的一次可编程(OTP)存储器，所述OTP存储器在所述电路芯片封装后被编程；
其中所述电路块对所述OTP存储器的编程状态做出响应，以在多个操作模式中的一个操作模式下执行所述功能；
其中，所述电路块包括一个用于生成基准电压的基准电压发生器，所述基准电压发生器响应所述OTP存储器的编程状态以改变所述基准电压的电平。
优选地，所述电路芯片使用互补金属氧化物半导体(CMOS)制程来制造。
优选地，所述OTP存储器包括至少一个OTP存储单元，所述OTP存储单元包括一个非易失性存储元件和一个熔丝元件。
优选地，所述可编程集成电路芯片进一步包括与至少一个OTP存储单元对应的冗余OTP存储单元，在所述至少一个OTP存储单元有故障或需要被重编程的情况下，所述冗余OTP存储单元提供附加的存储。
优选地，所述熔丝元件包括栅级氧化物熔丝元件。
优选地，所述熔丝元件包括多状态熔丝元件。
优选地，所述可编程集成电路芯片进一步包括：
与所述OTP存储器连接的外引脚，所述外引脚提供了写所述OTP存储器的手段。
优选地，所述电路块包括一个电源定序器，用于生成输出电压序列，其中所述电源定序器响应所述OTP存储器的编程状态以改变输出电压的序列。
优选地，所述可编程集成电路芯片进一步包括：
与所述电路块和OTP存储器连接的优化逻辑，所述优化逻辑用于为所述电路块确定一个最优化的操作参数，并将与所述最优化的参数相关的状态信息存储在所述OTP存储器内。
优选地，所述最优化操作参数是电压电平、频率、电流或电荷中的一个或多个。
优选地，所述可编程集成电路芯片进一步包括：
与所述OTP存储器连接的优化逻辑，所述优化逻辑用于为所述可编程集成电路外部的设备确定一个最优化的操作参数，并将与所述最优化的参数相关的状态信息存储在所述OTP存储器内以供所述外部设备随后访问。
优选地，所述最优化的操作参数是电压电平、频率、电流或电荷中的一个或多个。
根据本发明的一个方面，提出一种操作包括有一次可编程(OTP)存储器的可编程集成电路芯片的方法，所述方法包括：
封装所述电路芯片后对所述OTP存储器进行编程；
响应所述OTP存储器的编程状态，在所述可编程集成电路芯片内生成基准电压，其中所述基准电压的电平根据所述OTP存储器的编程状态来确定。
优选地，编程所述OTP存储器包括对OTP存储单元进行编程，其中所述OTP存储单元包括一个熔丝元件和一个存储元件。
优选地，编程所述OTP存储单元包括熔断所述OTP存储单元内的熔丝元件。
优选地，熔断所述OTP存储单元内的熔丝元件包括熔断所述OTP存储单元内的栅级氧化物熔丝元件。
优选地，熔断所述OTP存储单元内的熔丝元件包括熔断所述OTP存储单元内的多状态熔丝元件。
优选地，编程所述OTP存储器包括通过所述可编程集成电路芯片的外引脚执行存储器写操作。
优选地，所述方法还包括：响应所述OTP存储器的编程状态，生成输出电压序列，其中所述序列基于所述OTP存储器的编程状态来确定。
优选地，所述方法还包括：基于所述OTP存储器的编程状态来确定频率、电流、或电荷中的一个。
优选地，所述方法进一步包括：
为在所述可编程集成电路芯片内执行所述功能确定一个最优化的操作参数；
其中封装所述电路芯片后编程所述OTP存储器包括在OTP存储器内存储与所述最优化的参数有关的状态信息。
优选地，确定最优化的操作参数包括确定电压电平、频率、电流或电荷中的一个或者多个。
优选地，所述方法还包括：
为所述可编程集成电路芯片外部的设备执行一个功能确定一个最优化的操作参数；
在所述OTP存储器内存储与所述最优化的操作参数有关的状态信息以供所述外部设备随后访问。
优选地，确定一个最优化的操作参数包括确定电压电平、频率、电流或电荷中的一个或多个。
本发明的更多特征和优点，以及本发明各实施例的结构和运作，将会参照附图在以下做详细描述。要注意的是，本发明不限于在此描述的特定实施例。在此给出的施实例仅用作说明目的。
根据本申请中内容的启示，其他的各种实施例对于本领域的普通技术人员来说是显而易见的。
附图说明
附图在此构成说明书的一部分，用于与具体实施例一起解释本发明，并进而解释本发明的原理，使本领域的普通技术人员能够实施并使用本发明。
图1是根据本发明一个实施例带有一个可编程电路块的可编程集成电路芯片的示意图；
图2是根据本发明一个实施例带有多个可编程电路块的可编程集成电路芯片的示意图；
图3是根据本发明一个实施例带有可编程基准电压生成功能的可编程集成电路芯片的示意图；
图4是根据本发明一个实施例包括有可编程电源定序功能的可编程集成电路芯片的示意图；
图5是根据本发明一个实施例为一个应用检测和存储最优化的操作参数的可编程集成电路芯片的示意图；
图6是根据本发明一个实施例为集成电路芯片外部的设备检测并存储最优化的操作参数的可编程集成电路芯片的示意图。
从以下给出的结合附图的详细描述中，本发明的特征和优点将会变得更明显，在附图中，相同的引用符号代表相应的元件。附图中，相同的标号数字通常表示相同的、功能类似的和/或结构类似的元件。在图中首次出现的元件由对应的标号数字中最左边的数字表示。
具体实施方式
图1示出了根据本发明一个实施例的带有可编程电路块的可编程集成电路芯片100。如图1所示，可编程集成电路芯片100包括与OTP存储器120连接的电路块110。
电路块110包括有逻辑，用于执行可编程集成电路芯片100的一个或多个功能。例如，该功能可包括提供基准电压或执行电源定序功能。但是，这些例子不是对本发明的限定，本领域的普通技术人员很容易理解，电路块100也可以执行许多其它的功能。
OTP存储器102包括一个或多个OTP存储单元。这些OTP存储单元可作为阵列排列或者作为一个或多个单元组排列。每个OTP存储单元包括一个非易失性存储元件和一个熔丝元件。该存储元件可存储逻辑0或逻辑1。本领域的普通技术人员可知，对该OTP存储单元编程包括施加一编程电压以使熔丝元件断裂或熔断，从而改变该存储单元的逻辑状态。
OTP存储单元可使用栅极氧化物熔丝来实现。使用栅极氧化物熔丝来实现的OTP存储单元的例子在以下公有的美国专利中有描述，该专利在此全文引用：专利号为6,525,955的美国专利，名为“带有熔丝元件的存储单元”，2003年2月25日公告，发明人为Smith等；专利号为6,693,819的美国专利，名为“高压切换电路”，2004年2月17日公告，发明人为Smith等；专利号为6,704,236的美国专利，名为“检验栅级氧化物熔丝元件的方法和设备”，2004年3月9日公告，发明人为Buer等；专利号为6,707,696的美国专利，名为“防黑客的一次可编程存储器”，2004年3月16公告，发明人为Turner等。但是，这一例子并不是对本发明的限制，本发明还可以使用其它的熔丝结构。例如，使用多状态熔丝来实现的OTP存储单元也可以用于实施本发明，多状态熔丝通常比栅极氧化物熔丝大。使用复晶硅熔丝实现的OTP存储单元在公有的美国专利6,798,684中有介绍，该专利名为“使用多状态熔丝的可编程存储器的方法和系统”，2004年9月28日公告，发明人为Low等，该专利在此全文引用。
OTP存储单元可实现为用于生产可编程集成电路100的相同的标准CMOS制程的一部分。这明显优于E2PROM存储器，E2PROM存储器需要执行附加的处理步骤，因此增加了成本和生产过程的复杂度。但是，本发明并不限于CMOS集成电路芯片。此外，可以想到，OTP存储器还可以使用其它的生产制程来实现，包括但不限于双级型、BICMOS以及BCDMOS制造过程。
可以在可编程集成电路芯片100的制造过程中和/或之后将OTP存储器102编程至想要的逻辑状态。优选地，可在可编程电路芯片100封装后对OTP存储器102进行编程。这可通过，例如，使用集成电路芯片100的一个或多个外引脚执行存储器写入功能来实现。
响应OTP存储器102的编程状态，电路块110在多个操作模式中的一个操作模式下执行功能，这一点将后续给出更详细描述。
根据OTP存储器的特性，OTP存储器102内的每个存储单元只能被编程一次。因此，根据本发明的一个实施例，在OTP存储器102内提供冗余的OTP存储单元，以实现再编程能力。例如，可使用一个或多个OTP存储单元的冗余组来实现OTP存储器102，其中，每次对OTP存储器编程时，使用其中的一组OTP存储单元。可保留具有单独地址的一组OTP存储单元，以识别哪个OTP数据组是最当前的组。
在发生编程错误、OTP存储器102的状态设定不当的情况下，冗余存储单元非常有用，可允许重写。本领域的普通技术人员可知，冗余的最佳数量的选择取决于各种因素，包括可用的封装空间、被编程的应用的类型、重编程的预期频率以及存储器写入的预期错误率。
此外，冗余OTP存储单元可用弥补一个或多个OTP存储单元有缺陷的可能性，或者弥补在集成电路芯片100生产时的其它故障的可能性。通过提供这样的冗余，集成电路芯片100的制造商不必像常规的E2PROM那样基于逐位测试每个存储单元，那是一个复杂且昂贵的过程。而且，通过简单地设计一个具有合适数量的冗余OTP存储单元的芯片，便可以补偿OTP存储单元有故障的可能性。
图2示出了根据本发明一个实施例的带有多个可编程电路块的可编程集成电路芯片200。如图2所示，可编程集成电路芯片200包括多个电路块210a-210n，每个电路块与多个OTP存储器220a-220n中对应的一个相连。
每个电路块210a包括有逻辑电路，用于执行可编程集成电路芯片200中的一个或多个功能。每个OTP存储器202a-202n都可在可编程集成电路芯片200的制造过程中和/或之后被编程至想要的逻辑状态。响应每个OTP存储器202a-202n的编程状态，每个电路块210a-210n在多个操作模式中的一个操作模式下执行一种功能。
除图1和图2中提供的例子外，本发明还包括有以下实施例，在该实施例中，使用多个OTP存储器来可编程地选择单个电路块的一个或多个操作模式，或者，在该实施例中，使用单个OTP存储器来可编程地选择多个电路块的一个或多个操作模式。
可编程集成电路芯片的功能和特征的各种不同示例将参照图3、4和5在以下给出。
图3示出了根据本发明一个实施例的带有可编程基准电压生成功能的可编程集成电路芯片300。如图3所示，集成电路芯片300包括一个与OTP存储器320连接的可编程基准电压发生器310。
基准电压发生器310用于生成基准电压，该基准电压由集成电路芯片300中的一个或多个电路结构使用。例如，参考电压发生器310可生成一个能带隙基准电压，由集成电路芯片300中的一个或多个比较器使用。根据图3中所示的实施例，可对OTP存储器320编程以在集成电路芯片300的制造过程中或制造后修改或调整由基准电压发生器310生成的基准电压。例如，通过以这种方式在制造过程中和/或之后调整参考电压，本发明的一个实施例可用于通过集成电路芯片300对灵敏模拟功能的性能进行微调。
图4示出了根据本发明一个实施例的包括有可编程电源定序功能的可编程集成电路芯片400。如图4所示，集成电路芯片400包括一个与稳压器430和OTP存储器420连接的可编程电源定序器410。
稳压器430用于将源电压转换成多个输出电压。例如，该稳压器可将5V的源电压转换成1.2V、1.8V和3.3V的三个输出电压。电源定序器410用于从稳压器430接收多个输出电压，并将它们按预定的序列提供给集成电路芯片400内的一个或多个电路结构。例如，电源定序器410可将一个电源电压序列提供给集成电路芯片400内的另一个电路块。可选择地，电源定序器410可将一个电源电压序列提供给集成电路芯片400外部的设备。
根据图4中所示的实施例，可对OTP存储器420进行编程，以改变电源定序器提供多个输出电压的顺序。因此，例如，如上所述输出电压是1.2V、1.8V和3.3V，OTP存储器420可被编程以根据OTP存储器402的状态按任何想要的顺序提供这三个输出电压。因此，对于一种应用，该输出电压序列可被编程为3.3V、1.8V和1.2V，对于另一种应用，该输出电压序列可被编程为1.8V、3.3V和1.2V。可被编程的不同序列的数量仅受限于OTP存储器402能存储的状态的数量。
在一个可选择的实施例中，OTP存储器402用于对预定的转换速率进行编程，电源定序器410以该转换速率提供电压。在另一个实施例中(图中未示出)，可基于OTP存储器402的状态可编程地选择或修改稳压器430传输的一个或多个输出电压。
图5示出了根据本发明一个实施例的可检测和存储一个应用的最优化操作参数的可编程集成电路芯片500。如图5所示，集成电路芯片500包括一个与优化逻辑530连接的电路块510，每个电路块均与OTP存储器520相连。
电路块510包括有逻辑，用于执行可编程集成电路芯片500的一个或多个功能。优化逻辑530用于确定一个或多个最优化操作参数，例如由电路块510内的一个或多个电路结构利用的最优化操作电压、频率、电流或电荷。在一个实施例中，优化逻辑530确定一个或多个最优化的操作参数，作为集成电路芯片500的“激活(wake up)”序列的一部分。一旦优化逻辑530确定了最优化的操作参数，该参数(或者与该参数对应的状态信息)将存储在OTP存储器520中，随后用作电路块510的默认操作参数。电路块510响应存储在OTP存储器520中的默认操作参数，以多种操作模式中的一种操作模式执行一种功能。
在一个实施例中，当集成电路芯片500第一次上电，电路块510的操作部分地受一个或多个缺省的操作参数所控制。上电后，集成电路芯片500执行“激活”序列，在执行过程中，如上所述，优化逻辑确定最优化的操作参数并将其存储在OTP存储器520中。之后，当集成电路芯片随后再上电时，默认的操作参数是存储在OTP存储器520中的那些最优化的操作参数。
图6示出了一个选择性的实施例，其中集成电路芯片600包括优化逻辑630，用于确定集成电路芯片600外部的设备610的一个或多个最优化的操作参数。例如，该外部设备可以是另一个集成电路芯片，但不限于此。最优化的操作参数存储在OTP存储器620中，随后被外部设备610用作默认的操作参数，从而允许外部设备在最优化的操作状态下上电。
虽然以上描述了本发明的不同实施例，但是应该理解，这些实施例仅仅是对本发明的说明，本发明并不限于此。本领域的普通技术人员可以理解，可以根据上述实施例在形式和细节上做出各种变化而不脱离如权利要求所定义的本发明的精神实质和范围。因此，本发明的宽度和范围不应被任何上述的具体实施例所限制，而应根据以下的权利要求来定义。
Claims (11)
1、一种可编程集成电路芯片，包括：
配置来执行一个功能的电路块；
与所述电路块连接的一次可编程存储器，所述一次可编程存储器在所述电路芯片封装后被编程；
其中所述电路块对所述一次可编程存储器的编程状态做出响应，以在多个操作模式中的一个操作模式下执行所述功能；
其特征在于：所述一次可编程存储器包括至少一个一次可编程存储单元，所述一次可编程存储单元包括一个非易失性存储元件和一个熔丝元件；所述一次可编程存储器可基于多状态熔丝和栅级氧化物熔丝；所述电路块包括一个用于生成基准电压的基准电压发生器，所述基准电压发生器响应所述一次可编程存储器的编程状态以改变所述基准电压的电平。
2、根据权利要求1所述的可编程集成电路芯片，其特征在于：所述电路块包括一个电源定序器，用于生成输出电压序列，其中所述电源定序器响应所述一次可编程存储器的编程状态以改变输出电压的序列。
3、根据权利要求1所述的可编程集成电路芯片，其特征在于：所述可编程集成电路芯片进一步包括与至少一个一次可编程存储单元对应的冗余一次可编程存储单元，在所述至少一个一次可编程存储单元有故障或需要被重编程的情况下，所述冗余一次可编程存储单元提供附加的存储。
4、根据权利要求1所述的可编程集成电路芯片，其特征在于，所述可编程集成电路芯片进一步包括：与所述一次可编程存储器连接的优化逻辑，所述优化逻辑用于为所述可编程集成电路外部的设备确定一个最优化的操作参数，并将与所述最优化的参数相关的状态信息存储在所述一次可编程存储器内以供所述外部设备随后访问。
5、根据权利要求4所述的可编程集成电路，其特征在于：所述最优化的操作参数是电压电平、频率、电流或电荷中的一个或多个。
6、一种操作包括有一次可编程存储器的可编程集成电路芯片的方法，其特征在于，所述方法包括：
封装所述电路芯片后对所述一次可编程存储器进行编程；
响应所述一次可编程存储器的编程状态，在所述可编程集成电路芯片内生成基准电压，其中所述基准电压的电平根据所述一次可编程存储器的编程状态来确定；其中，所述一次可编程存储器包括至少一个一次可编程存储单元，所述一次可编程存储单元包括一个非易失性存储元件和一个熔丝元件；所述一次可编程存储器可基于多状态熔丝和栅级氧化物熔丝。
7、根据权利要求6所述的操作包括有一次可编程存储器的可编程集成电路芯片的方法，其特征在于，所述方法还包括：响应所述一次可编程存储器的编程状态，生成输出电压序列，其中所述序列基于所述一次可编程存储器的编程状态来确定。
8、根据权利要求6所述的操作包括有一次可编程存储器的可编程集成电路芯片的方法，其特征在于，所述方法还包括：基于所述一次可编程存储器的编程状态来确定频率、电流或电荷中的一个。
9、根据权利要求6所述的操作包括有一次可编程存储器的可编程集成电路芯片的方法，其特征在于，所述方法还包括：
为在所述可编程集成电路芯片内执行的一个功能确定一个最优化的操作参数；
其中封装所述电路芯片后编程所述一次可编程存储器包括在所述一次可编程存储器内存储与所述最优化的操作参数有关的状态信息。
10、根据权利要求6所述的操作包括有一次可编程存储器的可编程集成电路芯片的方法，其特征在于，所述方法还包括：
为所述可编程集成电路芯片外部的设备执行一个功能确定一个最优化的操作参数；
在所述一次可编程存储器内存储与所述最优化的操作参数有关的状态信息以供所述外部设备随后访问。
11、根据权利要求10所述的操作包括有一次可编程存储器的可编程集成电路芯片的方法，其特征在于：确定一个最优化的操作参数包括确定电压电平、频率、电流或电荷中的一个或多个。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US61825804P | 2004-10-14 | 2004-10-14 | |
| US60/618,258 | 2004-10-14 | ||
| US11/034,101 | 2005-01-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1776909A CN1776909A (zh) | 2006-05-24 |
| CN100477213C true CN100477213C (zh) | 2009-04-08 |
Family
ID=36766308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101131010A Expired - Fee Related CN100477213C (zh) | 2004-10-14 | 2005-10-13 | 可编程集成电路芯片及其操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100477213C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109753013A (zh) * | 2017-11-02 | 2019-05-14 | 上海复旦微电子集团股份有限公司 | 新型可编程芯片电路 |
| CN109765987A (zh) * | 2017-11-02 | 2019-05-17 | 上海复旦微电子集团股份有限公司 | 可编程芯片电路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017171865A1 (en) * | 2016-04-01 | 2017-10-05 | Hewlett-Packard Development Company, L.P. | Integrated circuit device using multiple one-time programmable bits to control access to a resource |
| CN110534149A (zh) * | 2018-05-24 | 2019-12-03 | 格科微电子（上海）有限公司 | 可变存储容量的单次可编程存储器 |
| CN111404686B (zh) * | 2020-04-21 | 2023-10-10 | 珠海创飞芯科技有限公司 | 一种基于otp存储阵列的puf密钥生成系统和方法 |
-
2005
- 2005-10-13 CN CNB2005101131010A patent/CN100477213C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109753013A (zh) * | 2017-11-02 | 2019-05-14 | 上海复旦微电子集团股份有限公司 | 新型可编程芯片电路 |
| CN109765987A (zh) * | 2017-11-02 | 2019-05-17 | 上海复旦微电子集团股份有限公司 | 可编程芯片电路 |
| CN109753013B (zh) * | 2017-11-02 | 2020-05-29 | 上海复旦微电子集团股份有限公司 | 新型可编程芯片电路 |
| CN109765987B (zh) * | 2017-11-02 | 2020-07-17 | 上海复旦微电子集团股份有限公司 | 可编程芯片电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1776909A (zh) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1657722B1 (en) | Integrated circuit chip having non-volatile on-chip memories for providing programmable functions and features | |
| US6741499B2 (en) | Non-volatile semiconductor memory device | |
| US5469390A (en) | Semiconductor memory system with the function of the replacement to the other chips | |
| US6992945B2 (en) | Fuse circuit | |
| US20010024390A1 (en) | Semiconductor memory device and method of testing the same | |
| EP2284551A1 (en) | Method and device for correcting and obtaining reference voltage | |
| CN100477213C (zh) | 可编程集成电路芯片及其操作方法 | |
| KR100433022B1 (ko) | 반도체 집적 회로 장치 | |
| CN101471141A (zh) | 执行故障测试、块管理、擦除以及编程的方法 | |
| US7382676B2 (en) | Method of forming a programmable voltage regulator and structure therefor | |
| US20040076061A1 (en) | On-system programmable and off-system programmable chip | |
| JPH01261845A (ja) | 冗長回路 | |
| US7883020B2 (en) | Smart card and method of testing smart card | |
| JP2006196159A (ja) | 個別チップのデバイス情報を直接読み取り可能なシグネチャー識別装置を有するマルチチップパッケージ | |
| US20140185356A1 (en) | Semiconductor integrated circuit and method of driving the same | |
| US8050122B2 (en) | Fuse apparatus for controlling built-in self stress and control method thereof | |
| KR101218096B1 (ko) | 반도체 장치의 테스트 방법 및 반도체 장치의 테스트 시스템 | |
| US7434121B2 (en) | Integrated memory device and method for its testing and manufacture | |
| US7602646B1 (en) | Threshold evaluation of EPROM cells | |
| JP2001344999A (ja) | 半導体装置 | |
| US20040240282A1 (en) | Memory device with built-in error-correction capabilities | |
| JP3734075B2 (ja) | 複合メモリ | |
| US20060203559A1 (en) | Memory device with customizable configuration | |
| CN116068364A (zh) | 一种芯片测试方法和装置 | |
| CN102467970A (zh) | 半导体存储装置、存储系统及其编程方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180508 Address after: Singapore Singapore Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd. Address before: california Patentee before: BROADCOM Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190828 Address after: Singapore Singapore Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd. Address before: Singapore Singapore Patentee before: Avago Technologies General IP (Singapore) Pte. Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090408 |