CN109765987B - 可编程芯片电路 - Google Patents
可编程芯片电路 Download PDFInfo
- Publication number
- CN109765987B CN109765987B CN201711067134.5A CN201711067134A CN109765987B CN 109765987 B CN109765987 B CN 109765987B CN 201711067134 A CN201711067134 A CN 201711067134A CN 109765987 B CN109765987 B CN 109765987B
- Authority
- CN
- China
- Prior art keywords
- back bias
- module
- bias signal
- functional
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种可编程芯片电路,包括:功能电路和背偏置电路,所述功能电路包括:一个或者多个相互耦接的功能模块,所述背偏置电路与所述功能模块耦接,适于生成背偏压信号,调节所述功能模块的工作模式,包括:背偏置模块、背偏压信号通道和背偏压信号选择模块,其中:所述背偏置模块,与所述背偏压信号通道耦接,适于生成背偏压信号;所述背偏压信号通道,与所述背偏压信号选择模块耦接,适于合成全局背偏压信号,并输出至所述背偏压信号选择模块;所述背偏压信号选择模块,与所述功能模块耦接,适于根据所述功能模块的性能需求,输出对应的全局背偏压信号,调节所述功能模块的工作模式。应用上述电路,可以通过背偏压信号,调节所述电路的工作模式。
Description
技术领域
本发明实施例涉及电路领域,尤其涉及一种可编程芯片电路。
背景技术
对于晶体管构成的可编程芯片(Programmable Device,PD),当其加工完成后,可以利用不同的偏置电压对晶体管阈值进行二次调制,即阈值电压调节。通过阈值电压调节,可以动态调节可编程芯片的工作模式,即调节可编程芯片处于高功耗或者低功耗工作模式。
在现有的由晶体管构成的可编程芯片产品中,采用体偏置调节技术,即基于体硅或厚膜绝缘硅(Silicon On Insulator,SOI)工艺,动态调节可编程芯片的工作模式。但是,由于体偏置调节技术的主要目的是与标称值相一致,缓解由于工艺波动、光刻误差等引起的系统性参数波动,故其调节的电压范围较小,对于可编程芯片的工作模式调节效果较差,导致可编程芯片在商用芯片中的应用受限。
发明内容
本发明实施例解决的技术问题是如何提供一种可以动态调节芯片工作模式的可编程芯片电路。
为解决上述技术问题,本发明实施例提供一种可编程芯片电路,所述可编程芯片电路包括:功能电路和背偏置电路,其中所述功能电路包括:一个或者多个相互耦接的功能模块;所述背偏置电路,与所述功能模块耦接,适于生成背偏压信号,调节所述功能模块的工作模式;所述背偏置电路包括:背偏置模块、背偏压信号通道和背偏压信号选择模块,其中:所述背偏置模块,与所述背偏压信号通道耦接,适于生成背偏压信号;所述背偏压信号通道,与所述背偏压信号选择模块耦接,适于基于所述背偏置模块生成的背偏压信号合成全局背偏压信号,并输出至所述背偏压信号选择模块;所述背偏压信号选择模块,通过第一端口和第二端口与所述功能模块耦接,适于根据所述功能模块的性能需求,输出对应的全局背偏压信号至所述第一端口和所述第二端口,调节所述功能模块的工作模式,其中所述第一端口接入所述功能模块的NMOS管的背偏压,所述第二端口接入所述功能模块的PMOS管的背偏压。
可选地,所述背偏置模块适于生成多个背偏压信号。
可选地,所述背偏压信号为负电压信号。
可选地,所述背偏置模块为多个,适于放置在所述可编程芯片电路板的四个角,或者按面积均分法均匀放置在所述可编程芯片电路板上。
可选地,所述背偏置模块与所述背偏压信号通道耦接包括:所述可编程芯片电路板中一列所述背偏置模块与一路所述背偏压信号通道耦接。
可选地,所述背偏压信号通道,适于将取值相同的背偏压信号耦接到一路,作为全局背偏压信号的一部分或者全部。
可选地,所述全局背偏压信号还包括以下至少一种:内核电压信号、地信号和I/O电压信号。
可选地,所述功能电路包括:相互耦接的I/O模块、可编程逻辑模块和专用逻辑模块,其中所述I/O模块、所述可编程逻辑模块和所述专用逻辑模块均为独立的所述功能模块。
可选地,所述背偏压信号选择模块包括:第一选择子模块,适于当所述功能模块需要高性能时,输出正电压信号输出至所述第一端口,输出负电压信号至所述第二端口,调节所述功能模块处于高功耗低时延工作模式;第二选择子模块,适于当所述功能模块需要低性能时,输出负电压信号输出至所述第一端口,输出正电压信号至所述第二端口,调节所述功能模块处于低功耗高时延工作模式。
可选地,所述背偏压信号选择模块还包括:识别子模块,适于识别目标电路中的全局背偏压信号;布局子模式,适于将对应相同全局背偏压信号的所述功能模块对应的程序代码放置于相同的所述可编程逻辑模块中;布线子模块,适于根据所述功能模块的性能需求,选择对应的全局背偏压信号输出至所述功能模块。
可选地,所述可编程芯片电路,还包括:配置模块,适于通过下载获取参数取值并配置至其对应的配置单元。
可选地,所述参数包括:所述功能模块对应不同性能需求或者工作模式的背偏压信号。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
本发明实施例提供的可编程芯片电路,包括:功能电路和背偏置电路。在背偏置电路中,背偏置模块可以生成背偏压信号,背偏压信号通过背偏压信号通道输出至背偏压信号选择模块,背偏压信号选择模块可以根据功能模块的性能需求,输出对应的背偏压信号至功能模块,调节功能模块的工作模式,实现可编程芯片电路工作模式的动态调节。
进一步地,将内核电压信号、地信号和I/O电压信号等一种或者几种作为全局背偏信号的一部分,可以减少非电源类信号的产生和维护,从而降低电容器所占的面积,节省硬件成本。
附图说明
图1是本发明实施例提供的一种可编程芯片电路的结构示意图;
图2是本发明实施例提供的一种背偏压信号选择模块的结构示意图;
图3是本发明实施例提供的一种可编程芯片电路板的示意图。
具体实施方式
在现有的由晶体管构成的可编程芯片产品中,采用体偏置调节技术动态调节可编程芯片的工作模式。由于体偏置调节技术调节的电压范围较小,对于可编程芯片的工作模式调节效果较差,导致可编程芯片在商用芯片中的应用受限。
本发明实施例提供了一种可编程芯片电路,包括:功能电路和背偏置电路。在背偏置电路中,背偏置模块可以生成背偏压信号,背偏压信号通过背偏压信号通道输出至背偏压信号选择模块,背偏压信号选择模块可以根据功能模块的性能需求,输出对应的背偏压信号至功能模块,调节功能模块的工作模式,实现可编程芯片电路工作模式的动态调节。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参见图1,本发明实施例提供的一种可编程芯片电路,包括:功能电路10和背偏置电路11,其中:
所述功能电路10包括一个功能模块101,适于执行不同的可编程电路功能,例如输入/输出(Input/Output,I/O)功能、可编程逻辑功能或者专用逻辑功能。
在具体实施中,所述功能电路10也可以包括多个相互耦接的所述功能模块101,图1所示的一个功能模块101实施例并不构成对本发明保护范围的限制。
在本发明一实施例中,当所述功能电路10包括多个相互耦接的所述功能模块101时,所述功能电路10可以为相互耦接的I/O模块、可编程逻辑模块和专用逻辑模块(未示出),其中所述I/O模块适于实现用户界面的输入/输出功能,即接收所有用户界面的输入信号,并将信号输出至用户界面;所述可编程逻辑模块适于实现生成逻辑门和分散式存储功能;所述专用逻辑模块适于实现块存储功能。所述I/O模块、所述可编程逻辑模块和所述专用逻辑模块均可以作为独立的所述功能模块101。
所述背偏置电路11与所述功能模块101耦接,适于生成背偏压信号,调节所述功能模块101的工作模式,包括:背偏置模块111、背偏压信号通道112和背偏压信号选择模块113,其中:
所述背偏置模块111,与所述背偏压信号通道112耦接,适于生成背偏压信号(背栅偏置电压信号,简称背偏压信号)。
在具体实施中,所述背偏置模块111可以生成多个背偏压信号。所述背偏置模块111生成的背偏压信号越多,对所述功能模块101的调节等级越多,调节性能越好,但是需要的电容器也较大,硬件成本也较高,故需要结合性能和成本选择合理的背偏压信号个数。
在具体实施中,为了减少非电源类信号的产生和维护,从而降低电容器所占的面积,节省硬件成本,可以将内核电压信号、地信号和I/O电压信号等一种或者几种作为全局背偏信号的一部分,由于内核电压信号和I/O电压信号为正电压信号,故所述背偏置模块111仅需要生成负电压信号。
在本发明一实施例中,所述背偏置模块111生成的背偏压信号可以为负电压信号,例如-Va,-Vb等。
在具体实施中,为了方便背偏压信号的产生,满足所述可编程芯片电路板上不同位置的所述功能模块101的工作模式调节需求,所述背偏置电路11可以包含多个所述背偏置模块111,分布在所述可编程芯片电路板上的不同位置。
在本发明一实施例中,当所述背偏置电路11包含多个所述背偏置模块111时,可以参考时钟管理模块的部署,将所述背偏置模块111放置在可编程芯片电路板的四个角上,也可以按面积均分法将所述背偏置模块111均匀放置在可编程芯片电路板上,例如,可以按照面积均分法将所述背偏置模块111均匀放置在可编程芯片电路板的外围。当按照面积均分法将所述背偏置模块111均匀放置在可编程芯片电路板的外围时,置于可编程芯片电路板的四个角的所述背偏置模块111与置于可编程芯片电路板的外围中央的所述背偏置模块111可以具有不同的硬件形状。
所述背偏压信号通道112,与所述背偏压信号选择模块113耦接,可以基于所述背偏置模块111生成的背偏压信号合成全局背偏压信号,并输出至所述背偏压信号选择模块113,使得所述背偏压信号选择模块113输出合适的全局背偏压信号至所述功能模块101,以调节所述功能模式101的工作模式。
在具体实施中,为了区分不同的背偏压信号,可以有多路所述背偏压信号通道112,每一路所述背偏压信号通道112对应一路全局背偏压信号。
在具体实施中,当所述背偏置电路11包含多个所述背偏置模块111时,为了减少所述背偏压信号通道112的数量,可以将所述可编程芯片电路板上一列所述背偏置模块111与所述背偏压信号通道112中的一路耦接,即属于可编程芯片电路板的同一列的所有所述背偏置模块111生成的背偏压信号输出至所述背偏压信号通道112中的同一个通路。
在具体实施中,为了进一步节省成本,可以将取值相同的背偏压信号耦接到一路所述背偏压信号通道112,作为全局背偏压信号的一部分或者全部。
在具体实施中,所述背偏压信号通道112可以将内核电压信号、地信号和I/O电压信号等一种或者几种作为全局背偏压信号的一部分。将内核电压信号、地信号和I/O电压信号等一种或者几种作为全局背偏信号的一部分,可以降低电容器所占的面积,节省硬件成本。
所述背偏压信号选择模块113,通过第一端口p1和第二端口p2与所述功能模块101耦接,适于根据所述功能模块101的性能需求,输出对应的全局背偏压信号至所述第一端口p1和所述第二端口p2,从而调节所述功能模块101的工作模式,其中所述第一端口p1接入所述功能模块101的NMOS管的背栅偏置电压(简称NMOS管的背偏压)(NMOS Back Bias,NBB),所述第二端口p2接入所述功能模块101的PMOS管的背栅偏置电压(简称PMOS管的背偏压)(PMOS Back Bias,PBB)。
在具体实施中,所述功能模块101的性能需求可以通过用户界面由用户进行输入,也可以通过程序代码根据电路板的实时功耗自动生成,本发明实施例不做限制。
在本发明一实施例中,所述背偏压信号选择模块113可以包括:第一选择子模块(未示出)和第二选择子模块(未示出),其中:
所述第一选择子模块,适于当所述功能模块101需要高性能时,输出正电压信号输出至所述第一端口p1,输出负电压信号至所述第二端口p2,调节所述功能模块101处于高功耗低时延工作模式。
所述第二选择子模块,适于当所述功能模块101需要低性能时,输出负电压信号输出至所述第一端口p1,输出正电压信号至所述第二端口p2,调节所述功能模块101处于低功耗高时延工作模式。
在具体实施中,所述性能需求可以分为:高性能和低性能,其中高性能对应较高的功耗和较短的延时,低性能对应较低的功耗和较长的延时,还可以根据功耗和延时的等级,分为更多的性能需求等级,对应更多的工作模式等级。可以理解的是,所述性能需求和所述工作模式也可以采用其他的名称,只要含义类似或者相同,均属于本发明实施例的保护范围。
在具体实施中,通过输出不同的背偏压信号,可以调整所述功能模块101处于不同的工作模式,以实现所述可编程芯片电路工作模式的动态调节。
在具体实施中,所述背偏压选择模块113还可以包括:识别子模块(未示出)、布局子模式(未示出)和布线子模块(未示出),其中:
所述识别子模块,适于识别目标电路中的全局背偏压信号。
所述布局子模式,适于将对应相同全局背偏压信号的所述功能模块101对应的程序代码放置于相同的所述可编程逻辑模块中。
所述布线子模块,适于根据所述功能模块101的性能需求,选择对应的全局背偏压信号输出至所述功能模块101。
在具体实施中,所述识别子模块、所述布局子模式和所述布线子模块可以通过计算机语言编码实现,例如可以通过C++语言编码实现。
在具体实施中,所述背偏置电路11还可以包括:配置模块(未示出),适于通过下载获取参数取值并配置至其对应的配置单元。
在本发明一实施例中,所述参数可以包括:所述功能模块101对应不同性能需求或者工作模式的背偏压信号。例如,所述参数为:所述功能模块101对应高性能时,对应的NMOS管的背偏压为正电压,对应的PMOS管的背偏压为负电压;所述功能模块101对应高性能时,对应的NMOS管的背偏压为负电压,对应的PMOS管的背偏压为正电压。
在具体实施中,所述配置模块也可以通过计算机语言编码实现。
在具体实施中,所述背偏置电路11还作为所述可编程芯片电路的所述I/O模块,实现用户界面的输入/输出功能。
应用上述可编程芯片电路,在背偏置电路中,背偏置模块可以生成背偏压信号,背偏压信号通过背偏压信号通道输出至背偏压信号选择模块,背偏压信号选择模块可以根据功能模块的性能需求,输出对应的背偏压信号至功能模块,调节功能模块的工作模式,实现可编程芯片工作模式的动态调节。
为使本领域技术人员更好地理解和实施本发明,本发明实施例提供了一种背偏压信号选择模块的结构示意图,如图2所示。
参见图2,所述背偏压信号选择模块为多路选通器20,包括:全局背偏压信号端口201、控制端口202、第一端口p1和第二端口p2,其中:
所述全局背偏压信号端口201与所述背偏压信号通道耦接,适于输入全局背偏压信号。
所述控制端口202为所述多路选通器20的选通控制信号,适于根据所述功能模块的性能需求,输入对应的选通控制信号至所述多路选通器20。
所述第一端口p1接入功能模块(未示出)的NBB。
所述第二端口p2接入功能模块(未示出)的PBB。
所述多路选通器20,可以根据所述控制端口202的控制信号,选择对应的全局背偏压信号至所述第一端口p1和所述第二端口p2,以控制所述功能模块的工作模式。
为使本领域技术人员更好地理解和实施本发明,本发明实施例提供了一种可编程芯片电路板的示意图,如图3所示。
参见图3,所述可编程芯片电路板包括:8个背偏置模块、16路背偏压信号通路、10个可编程逻辑模块、6个专用逻辑模块、1个配置模块以及若干I/O模块。其中所述8个背偏置模块,按面积均分法均匀分布在可编程芯片电路板的外围,其中位于四个角的背偏置模块与位于外围中央的背偏置模块的硬件形状不一样,适于产生背偏压信号,调节可编程逻辑模块、专用逻辑模块和I/O模块的工作模式。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储介质中,存储介质可以包括:ROM、RAM、磁盘或光盘等。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种可编程芯片电路,包括:功能电路,所述功能电路包括:一个或者多个相互耦接的功能模块,其特征在于,还包括:
背偏置电路,所述背偏置电路与所述功能模块耦接,适于生成背偏压信号,调节所述功能模块的工作模式;
所述背偏置电路包括:背偏置模块、背偏压信号通道和背偏压信号选择模块,其中:
所述背偏置模块,与所述背偏压信号通道耦接,适于生成背偏压信号;
所述背偏压信号通道,与所述背偏压信号选择模块耦接,适于基于所述背偏置模块生成的背偏压信号合成全局背偏压信号,并输出至所述背偏压信号选择模块;
所述背偏压信号选择模块,通过第一端口和第二端口与所述功能模块耦接,适于根据所述功能模块的性能需求,输出对应的全局背偏压信号至所述第一端口和所述第二端口,调节所述功能模块的工作模式,其中所述第一端口接入所述功能模块的NMOS管的背偏压,所述第二端口接入所述功能模块的PMOS管的背偏压。
2.根据权利要求1所述的可编程芯片电路,其特征在于,所述背偏置模块适于生成多个背偏压信号。
3.根据权利要求1所述的可编程芯片电路,其特征在于,所述背偏压信号为负电压信号。
4.根据权利要求1所述的可编程芯片电路,其特征在于,所述背偏置模块为多个,适于放置在所述可编程芯片电路板的四个角,或者按面积均分法均匀放置在所述可编程芯片电路板上。
5.根据权利要求4所述的可编程芯片电路,其特征在于,所述背偏置模块与所述背偏压信号通道耦接包括:所述可编程芯片电路板中一列所述背偏置模块与一路所述背偏压信号通道耦接。
6.根据权利要求1所述的可编程芯片电路,其特征在于,所述背偏压信号通道,适于将取值相同的背偏压信号耦接到一路,作为全局背偏压信号的一部分或者全部。
7.根据权利要求6所述的可编程芯片电路,其特征在于,所述全局背偏压信号还包括以下至少一种:内核电压信号、地信号和I/O电压信号。
8.根据权利要求1至7任一项所述的可编程芯片电路,其特征在于,所述功能电路包括:相互耦接的I/O模块、可编程逻辑模块和专用逻辑模块,其中所述I/O模块、所述可编程逻辑模块和所述专用逻辑模块均为独立的所述功能模块。
9.根据权利要求8所述的可编程芯片电路,其特征在于,所述背偏压信号选择模块包括:
第一选择子模块,适于当所述功能模块需要高性能时,输出正电压信号输出至所述第一端口,输出负电压信号至所述第二端口,调节所述功能模块处于高功耗低时延工作模式;
第二选择子模块,适于当所述功能模块需要低性能时,输出负电压信号输出至所述第一端口,输出正电压信号至所述第二端口,调节所述功能模块处于低功耗高时延工作模式。
10.根据权利要求9所述的可编程芯片电路,其特征在于,所述背偏压信号选择模块还包括:
识别子模块,适于识别目标电路中的全局背偏压信号;
布局子模式,适于将对应相同全局背偏压信号的所述功能模块对应的程序代码放置于相同的所述可编程逻辑模块中;
布线子模块,适于根据所述功能模块的性能需求,选择对应的全局背偏压信号输出至所述功能模块。
11.根据权利要求9所述的可编程芯片电路,其特征在于,还包括:
配置模块,适于通过下载获取参数取值并配置至其对应的配置单元。
12.根据权利要求8所述的可编程芯片电路,其特征在于,所述背偏置电路作为所述可编程芯片电路的所述I/O模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711067134.5A CN109765987B (zh) | 2017-11-02 | 2017-11-02 | 可编程芯片电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711067134.5A CN109765987B (zh) | 2017-11-02 | 2017-11-02 | 可编程芯片电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109765987A CN109765987A (zh) | 2019-05-17 |
CN109765987B true CN109765987B (zh) | 2020-07-17 |
Family
ID=66448769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711067134.5A Active CN109765987B (zh) | 2017-11-02 | 2017-11-02 | 可编程芯片电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109765987B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117235007B (zh) * | 2023-11-13 | 2024-01-26 | 中科芯磁科技(珠海)有限责任公司 | 互连模块控制方法、互连模块及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100477213C (zh) * | 2004-10-14 | 2009-04-08 | 美国博通公司 | 可编程集成电路芯片及其操作方法 |
CN205121468U (zh) * | 2015-11-26 | 2016-03-30 | 济南大学 | 一种基于可编程逻辑芯片的复位系统 |
CN106301339A (zh) * | 2015-06-24 | 2017-01-04 | 赛灵思公司 | 用于在可编程集成电路中进行电压调节的电源网格架构 |
US9696747B1 (en) * | 2016-08-31 | 2017-07-04 | Xilinx, Inc. | Programmable reference voltage regulator |
-
2017
- 2017-11-02 CN CN201711067134.5A patent/CN109765987B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100477213C (zh) * | 2004-10-14 | 2009-04-08 | 美国博通公司 | 可编程集成电路芯片及其操作方法 |
CN106301339A (zh) * | 2015-06-24 | 2017-01-04 | 赛灵思公司 | 用于在可编程集成电路中进行电压调节的电源网格架构 |
CN205121468U (zh) * | 2015-11-26 | 2016-03-30 | 济南大学 | 一种基于可编程逻辑芯片的复位系统 |
US9696747B1 (en) * | 2016-08-31 | 2017-07-04 | Xilinx, Inc. | Programmable reference voltage regulator |
Also Published As
Publication number | Publication date |
---|---|
CN109765987A (zh) | 2019-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7348827B2 (en) | Apparatus and methods for adjusting performance of programmable logic devices | |
CN101795133B (zh) | 用于优化可编程逻辑器件性能的装置和方法 | |
US20190018063A1 (en) | Programmable integrated circuits with in-operation reconfiguration capability | |
US20060119382A1 (en) | Apparatus and methods for adjusting performance characteristics of programmable logic devices | |
US6794902B2 (en) | Virtual ground circuit | |
US20170169874A1 (en) | High voltage tolerant word-line driver | |
CN106030434B (zh) | 主-从数字电压调节器 | |
CN109147855B (zh) | 区域设计相关的电压控制和钟控 | |
CN109765987B (zh) | 可编程芯片电路 | |
US6260181B1 (en) | Integrated circuit and the design method thereof | |
US20170200484A1 (en) | Programmable integrated circuits with in-operation reconfiguration capability | |
EP2927777A2 (en) | Clock tree circuit and memory controller | |
US20090302887A1 (en) | Apparatus for power consumption reduction in programmable logic devices and associated methods | |
US10783302B2 (en) | Circuit module for modelling a digital circuit and simulation device including the circuit module | |
CN109753013B (zh) | 新型可编程芯片电路 | |
EP3379406B1 (en) | Processing circuit capable of dynamically modifying its precision | |
US10062431B2 (en) | SRAM with multiple power domains | |
CN110609169A (zh) | 一种采用分布式监测电路降低芯片功耗的方法 | |
US11816449B2 (en) | Low-loss arithmetic circuit and operating method of the same | |
US20220123753A1 (en) | Systems and Methods for Low Power Modes for Programmable Logic Devices | |
US9372520B2 (en) | Reverse performance binning | |
US8704549B1 (en) | Programmable integrated circuits with decoupling capacitor circuitry | |
US20210311537A1 (en) | Supply Voltage Control Systems And Methods For Integrated Circuits | |
JP2005252060A (ja) | 半導体装置 | |
US7683659B1 (en) | Integrated circuits with jitter-reducing balancing logic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |