CN106301339A - 用于在可编程集成电路中进行电压调节的电源网格架构 - Google Patents

用于在可编程集成电路中进行电压调节的电源网格架构 Download PDF

Info

Publication number
CN106301339A
CN106301339A CN201610464417.2A CN201610464417A CN106301339A CN 106301339 A CN106301339 A CN 106301339A CN 201610464417 A CN201610464417 A CN 201610464417A CN 106301339 A CN106301339 A CN 106301339A
Authority
CN
China
Prior art keywords
voltage
logic
logic chip
flakes
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610464417.2A
Other languages
English (en)
Other versions
CN106301339B (zh
Inventor
S·K·苏德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN106301339A publication Critical patent/CN106301339A/zh
Application granted granted Critical
Publication of CN106301339B publication Critical patent/CN106301339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在一个实施例中，可编程集成电路(IC)包括第一功率域内的第一逻辑片，第一功率域具有第一局部电压。第一逻辑片包括驱动器，驱动器可操作为使用第一局部电压以输出一信号，该信号具有以第一局部电压作为参考的逻辑电平。第一逻辑片进一步包括电平移位器，电平移位器被耦接为接收来自驱动器的信号，并且可操作为输出经电平移位的信号，经电平移位的信号具有以全局握手电压作为参考的逻辑电平。可编程IC进一步包括第二功率域内的第二逻辑片，第二功率域具有第二局部电压，第二逻辑片包括接收器，接收器可操作为使用第二局部电压以接收经电平移位的信号。全局握手电压至少与第一局部电压一样高，并且至少与第二局部电压一样高。

Description

用于在可编程集成电路中进行电压调节的电源网格架构
技术领域
本公开的实施例大体涉及电子电路，尤其是涉及用于在可编程集成电路中进行电压调节的电源网格(power grid)架构。
背景技术
集成电路(IC)中的电压调节可以被用于控制功耗。例如，专用集成电路(ASIC)的设计可以被指定为具有多个不同的功率域(power domain)。不同的模块或者子系统可以针对使用不同的电压的操作进行设计。电平移位器(level shifter)可以被用于工作在不同功率域中的多个模块/子系统之间的接口处。由于ASIC使用结构化的布图规划，因此电平移位器可以在规划好的接口处使用电源电压和目标电压。
可编程集成电路(IC)时常被用于根据用户的可配置输入来实现数字逻辑运算。示例性的可编程IC包括复杂可编程逻辑控制器件(CPLD)和现场可编程门阵列(FPGA)。一种类型的FPGA包括可编程片(programmable tiles)的阵列。可编程片与相邻的片之间具有接口，并且与不相邻的片之间也可以具有接口。可编程IC(例如FPGA)中可编程片的难以达到(far reaching)的信号边界增加了实现电压调节的复杂度。具体来说，用于ASIC的技术不能被应用于可编程IC。
发明内容
在此描述的技术提供了用于在可编程集成电路(IC)中进行电压调节的电源网格架构。在一个实施例中，可编程集成电路(IC)包括第一功率域内的第一逻辑片，所述第一逻辑片具有第一局部电压。所述第一逻辑片包括驱动器，所述驱动器可操作为使用所述第一局部电压以输出一信号，所述信号具有以所述第一局部电压作为参考的逻辑电平。所述第一逻辑片进一步包括电平移位器，所述电平移位器被耦接为从所述驱动器接收所述信号，并且可操作为输出经电平移位的信号，所述经电平移位的信号具有以全局握手电压作为参考的逻辑电平。所述可编程IC进一步包括第二功率域内的第二逻辑片，所述第二逻辑片具有第二局部电压，所述第二逻辑片包括接收器，所述接收器可操作为使用所述第二局部电压以接收所述经电平移位的信号。所述全局握手电压至少与所述第一局部电压一样高，并且至少与所述第二局部电压一样高。
在另一实施例中，可编程IC包括电压轨，所述电压轨可操作为供应全局握手电压。所述可编程IC进一步包括多个逻辑片。所述多个逻辑片中的每个逻辑片都包括至少一个驱动器，所述至少一个驱动器中的每个驱动器可操作为使用局部电压以输出一信号，所述信号具有以所述局部电压作为参考的逻辑电平。所述多个逻辑片中的每个逻辑片都包括至少一个电平移位器，所述至少一个电平移位器中的每个电平移位器均被耦接为从各自的驱动器接收所述信号，并且可操作为输出经电平移位的信号，所述经电平移位的信号具有以全局握手电压作为参考的逻辑电平。所述多个逻辑片中的每个逻辑片都包括至少一个接收器，所述至少一个接收器中的每个接收器均可操作为使用所述局部电压以接收输入信号，所述输入信号具有以所述全局握手电压作为参考的逻辑电平。所述全局握手电压至少与在所述多个逻辑片中的每一个逻辑片中的所述局部电压一样高。
在另一实施例中，一种在可编程IC中进行电压调节的方法，其特征在于，所述方法包括：配置第一逻辑片，以使其处于具有第一局部电压的第一功率域内；配置第二逻辑片，以使其处于具有第二局部电压的第二功率域内；以及配置所述第一逻辑片的输出，以使其被连接至所述第二逻辑片的输入。所述第一逻辑片的输出由驱动器进行驱动，所述驱动器可操作为使用所述第一局部电压以输出一信号，所述信号具有以所述第一局部电压作为参考的逻辑电平；以及电平移位器被耦接为从所述驱动器接收所述信号，并且所述电平移位器可操作为输出经电平移位的信号，所述经电平移位的信号具有以全局握手电压作为参考的逻辑电平。所述第二逻辑片的输入被耦接至接收器，所述接收器可操作为使用所述第二局部电压以接收所述经电平移位的信号。所述全局握手电压至少与所述第一局部电压一样高，并且至少与所述第二局部电压一样高。
通过参考下面详细的描述，可以理解这些方面和其他方面。
附图说明
为了方便上述特征的详细理解，通过参考示例性的实施方式可以获得在前文已被简要概括内容的更为详细的描述，附图中展示了一些示例性的实施方式。然而应当注意，附图仅展示了典型的示例性实施方式，因此不被视为限制范围。
图1A展示了FPGA的示例性的架构；
图1B是方框图，其根据实施例描绘了图1A的FPGA的更高层级的视图；
图2是方框图，其示出了图1的FPGA的可编程结构的一部分；
图3是方框图，其描绘了图1的FPGA的可编程结构的另一部分；
图4是方框图，其根据实施例描绘了在可编程结构内的逻辑片；
图5是方框图，其根据实施例描绘了用于配置可编程IC的系统；
图6是流程图，其根据实施例描绘了在可编程IC中进行电压调节的方法。
为了便于理解，在可能的情况下，使用了相同的参考数字来表示各附图共用的相同元件。可以预期，一个实施例的元件可以被有益地并入其他实施例。
具体实施方式
以下参照附图来描述各种特征。应当注意的是，附图可以是也可以不是按比例绘制的，并且具有相似的结构或功能的元件在全部附图中由相似的参考数字表示。应当注意的是，附图仅意图促进对特征的描述。其并非意图作为对请求保护的发明的详尽描述或者作为对请求保护发明的范围限制。此外，展示的实施例不需要具有显示的所有方面或优点。连同特定实施例进行描述的方面或优点不一定会限制该实施例，并且尽管在任何其他实施例中没有进行展示或者没有进行详细描述，仍可以在任何其他实施例中实施这些方面或优点。
在此描述的技术提供了用于在可编程集成电路(IC)中进行电压调节的电源网格架构。例如现场可编程门阵列(FPGA)这样的可编程IC可以使用节电技术来控制系统级功耗。静态电压调节可以通过降低电压的方式被用于节省具有足够余量的非关键路径上的功耗，从而节约动态功耗和静态功耗。动态电压调节在操作过程中可以被用于动态地降低这些路径上的电压，从而能够实现多种功率模式。FPGA包括互连模块(也被称作互连元件或互连片)，互连模块具有难以达到的信号边界。在专用集成电路(ASIC)中实现功率域的技术无法应用于FPGA。在此描述的技术提供了在可编程IC(例如FPGA)中的电源网格架构，该电源网格架构能够实现互连模块中的电压调节。
图1A展示了FPGA 100的示例性架构，FPGA 100包括大量不同的可编程片，这些可编程片包括多千兆位收发器(“MGT”)101、可配置逻辑模块(“CLB”)102、随机存取存储器模块(“BRAM”)103、输入/输出模块(“IOB”)104、配置和时钟逻辑(“CONFIG/CLOCKS”)105、数字信号处理模块(“DSP”)106、专用输入/输出模块(“I/O”)107(例如，配置端口和时钟端口)，以及其他可编程逻辑108，例如数字时钟管理器、模数转换器、系统监控逻辑等。一些FPGA也包括专用处理器块(“PROC”)110。
在一些FPGA中，每个可编程片包括至少一个可编程互连元件(“INT”)111，可编程互连元件111在相同的片内与可编程逻辑元件的输入输出端子120进行连接，如图1A顶部包括的示例所示。每个可编程互连元件111(也称为“互连元件111”或“互连片111”)还可以包括与在相同的片或者其他片内的相邻可编程互连元件的互连部分122进行连接。每个可编程互连元件111还可以包括与在逻辑模块(未显示)之间的通用路由资源的互连部分124进行连接。通用路由资源可以包括位于逻辑模块(未显示)之间的路由通道，路由通道包括互连部分的路径(例如，互连部分124)以及用于连接互连部分的开关模块(未显示)。通用路由资源的互连部分(例如，互连部分124)可以跨越一个或多个逻辑模块。可编程互连元件111与通用路由资源合起来一起为所示的FPGA执行可编程互连结构(“可编程互连”)。如下面进一步描述的那样，在一些实施例中，为了高效执行TCAM，一些互连元件111或者全部互连元件111可以包括附加电路。
在示例性的实施方式中，CLB 102可以包括可配置逻辑元件(“CLE”)112，可配置逻辑元件112可以被编程为实现用户逻辑加单个可编程互连元件(“INT”)111。除了包括一个或多个可编程互连元件之外，BRAM 103还可以包括BRAM逻辑元件(“BRL”)113。通常地，片内包括的互连元件的数量取决于片的高度。在图示的实施例中，BRAM片具有的高度和5个CLB相同，但是也可以使用其他的数量(例如，4个)。除了包括合理数量的可编程互连元件之外，DSP片106还可以包括DSP逻辑元件(“DSPL”)114。除了一个实例的可编程互连元件111之外，IOB 104还可以包括例如两个实例的输入/输出逻辑元件(“IOL”)115。本领域的技术人员十分清楚，诸如被连接至I/O逻辑元件115的实际I/O焊盘，通常不会被局限于输入/输出逻辑元件115的区域。
在图示的实施例中，在管芯中部附近的水平区域(图1A所示)被用作配置逻辑、时钟逻辑以及其他控制逻辑。从该水平区域或水平栏延伸出来的垂直列109被用于横跨FPGA的宽度来分配时钟信号和配置信号。
使用图1A中展示的架构的一些FPGA可以包括额外的逻辑模块，这些额外的逻辑模块使得组成了大部分FPGA的规则柱状结构变得分散。额外的逻辑模块可以是可编程模块和/或专用逻辑。例如，处理器模块110可以跨越CLB和BRAM的若干列。处理器模块110可以包括各种部件，这些部件的范围可以从单个微处理器到由微处理器、存储器控制器、外围设备等组成的完整可编程处理系统。
需要注意的是，图1A仅意图展示示例性的FPGA架构。例如，一行中逻辑模块的数量、行的相对宽度、行的数量和顺序、行中包括的逻辑模块的类型、逻辑模块的相对大小以及图1A顶部包括的互连/逻辑实施方式都仅仅是示例性的。例如，在实际的FPGA中，无论CLB出现在哪里，都通常包括不止一个相邻行的CLB，以利于用户逻辑的高效实现，但是相邻CLB行的数量会随FPGA的整体大小变化。在另一实施例中，FPGA可以包括整个处理系统(例如，处理器、存储器、外围设备等)，以作为处理器模块110的替代或附加。在该实施方式中，系统芯片(SoC)可以包括可编程结构(如FPGA 100所示的可编程逻辑)，该可编程结构与处理系统进行通讯。
图1B是方框图，其根据实施例描绘了FPGA 100的更高层级的视图。FPGA 100包括可编程结构150，其可以包括上述各种逻辑片202。可编程结构150被耦接至配置存储器152。配置存储器152包括随机存取存储器(RAM)，例如静态RAM(SRAM)等。配置存储器152载入了配置比特流，以用于对可编程结构150进行编程(“配置”)。例如，如在此描述的那样，配置比特流可以被载入配置存储器152中，以用于配置逻辑片202之间的多个功率域。
图2是方框图，其示出了可编程结构150的一部分，可编程结构150包括电压轨(voltage rail)204和逻辑片202-1至202-7。逻辑片202-1至202-7中的每个逻辑片都包括电压控制电路206。每个电压控制电路206都被耦接为接收来自电压轨204的全局握手电压。每个电压控制电路206可操作为由全局握手电压生成(derive)局部电压。不同逻辑片中的局部电压会有差异，从而能够实现不同的功率域。在所示的实施例中，逻辑片202-1、202-2、202-4和202-6是第一功率域(PD1)的一部分，该第一功率域具有局部电压208。逻辑片202-3是第二功率域(PD2)的一部分，该第二功率域具有局部电压210。逻辑片202-5是第三功率域(PD3)的一部分，该第三功率域具有局部电压212。逻辑片202-7是第四功率域(PD4)的一部分，该第四功率域具有局部电压214。虽然示出了4个功率域，但是逻辑片202-1至202-7实现的功率域可以多于或少于4个。
一些逻辑片202可以与相邻的片具有信号连接。一些逻辑片202可以与不相邻的片具有信号连接。还有其他的逻辑片202可以与相邻的片和不相邻的片都具有信号连接。在显示的实施例中，逻辑片202-1与非相邻的片具有三个信号连接，称作“SGL”、“DBL”和“QUAD”。逻辑片202-1包括输出电路216，输出电路216驱动信号连接SGL上的信号，该信号可以被逻辑片202-3内的输入电路222接收。逻辑片202-1包括输出电路218，输出电路218驱动信号连接DBL上的信号，该信号可以被逻辑片202-5内的输入电路224接收。逻辑片202-1包括输出电路220，输出电路220驱动信号连接QUAD上的信号，该信号可以被逻辑片202-7内的输入电路226接收。逻辑片202-1也可以包括相邻的连接和/或其他非相邻的连接(未显示)。每个输出电路216都被耦接为接收逻辑片202-1内的局部电压208和来自电压轨204的全局握手电压。输入电路222被耦接为接收逻辑片202-3内的局部电压210。输入电路224被耦接为接收逻辑片202-5内的局部电压212。输入电路226被耦接为接收逻辑片202-7内的局部电压214。
在操作过程中，逻辑片202-1可以生成一信号，并且通过输出电路216可以将该信号传送至逻辑片202-3。逻辑片202-1使用局部电压208进行操作，以生成该信号。因此，在逻辑片202-1内，该信号包括逻辑电平，该逻辑电平以局部电压208作为参考。也就是说，信号会在参考电压(例如，接地)和局部电压208之间交替变化。参考电压表示逻辑“0”，而局部电压208表示逻辑“1”。输出电路216包括驱动电路(如下所示)和电平移位器(如下所示)，驱动电路用于将信号驱动到信号连接SGL上，而电平移位器用于将信号的逻辑电平移位为全局握手电压。因此，由逻辑片202-1输出的在信号连接SGL上的信号具有以全局握手电压作为参考的逻辑电平。也就是说，在信号连接SGL上的信号会在该参考电压和全局握手电压之间交替变化。输入电路222可操作为使用局部电压210以接收在信号连接SGL上的信号。输入电路222可以耐受信号连接SGL上的信号的逻辑电平。
同样地，逻辑片202-1能够生成一些信号，并且通过输出电路218和220可以将这些信号分别传送至逻辑片202-5和202-7。信号连接DBL和QUAD上的信号分别使用输出电路218和220的电平移位器以将全局握手电压作为参考。输入电路224和226可以耐受分别在信号连接DBL和QUAD上的信号的逻辑电平。
因此，可编程结构150可以包括细粒度的功率域控制。例如，逻辑片202-1至202-7中的每一个逻辑片都可以实现一个功率域，该功率域可以与其他的逻辑片的功率域相同或者不同。图2中显示的一行逻辑片中可以包括多于或少于7个片。进一步地，可以将一个或多个这样的行堆叠起来，以提供片的矩阵，其中的每一个都能够实现一个局部功率域。逻辑片202中的每一个都被耦接为从电压轨204接收全局握手电压。当可编程结构150内的设计进行布局和布线时，功率域控制的细粒度提供了灵活性，并且，功率域控制的细粒度可以避免将逻辑片分组为单个功率域这一限制。逻辑片202可以包括上面讨论的任何的可编程逻辑片，例如CLB(包括CLE和互连片)、IOB、BRAM、DSP等。
进一步地，全局握手电压可以被用作为任何两个功率域之间的接口电压。在一个实施例中，全局握手电压至少与每个局部电压一样高。例如，全局握手电压在可编程结构150内可以是最高的，以用于生成在多个功率域内的多个局部电压。电平移位器只被包括在信号源的位置。以全局握手电压作为参考的信号直接驱动接收器电路。以这种方式，逻辑片不需要访问其所连接的不同功率域的不同目标电压。给定的逻辑片可以通过将输出信号转换为以全局握手电压作为参考，从而将信号传送至具有任何其他功率域的任何其他逻辑片。全局握手电压的使用降低了电源网格架构的复杂性。
图3是方框图，其描绘了可编程结构150的一部分，可编程结构150包括片列(tilecolumn)3121至312N，其中N是正整数(共同组成列312)。列312中的每一个都包括多个特定类型的逻辑片。在该实施例中，列3121包括多个CLE片112(例如，所示的CLE片112A)。列3122包括多个互连元件111(例如，所示的互连片111A)。列312N-1包括多个互连元件111(例如，所示的互连片111B)。列312N包括多个CLE片(例如，所示的CLE片112B)。在一个实施例中，由片组成的一个或多个列可以被设置在列3122和312N-1之间。可选地，列3122可以与列312N-1相邻。图3所示的列312可以在逻辑结构150中重复。
CLE片112A包括电压控制电路206和逻辑302。电压控制电路206由全局握手电压Vcc生成局部电压Vdd1。逻辑302使用局部电压Vdd1进行操作。逻辑302可以包括查找表(LUT)、触发器、复用器、进位链逻辑等。
互连片111A包括电压控制电路206、复用器(MUX)逻辑304、驱动器306以及电平移位器308。电压控制电路206由全局握手电压Vcc生成局部电压Vdd1。MUX逻辑304包括多个输入和多个输出。MUX逻辑304的一些输入可以被耦接至CLE片112A的输出，而其他的输入可以被耦接至其他逻辑片(未显示)。MUX逻辑304的一个输出被耦接至驱动器306的输入。驱动器306的输出被耦接至电平移位器308的输入。MUX逻辑304和驱动器306使用局部电压Vdd1进行操作。电平移位器308使用局部电压Vdd1和全局握手电压Vcc进行操作。例如，电平移位器308可以包括双电源电平移位器电路。各种类型的双电源电平移位器电路都是本领域所公知的，因此在此省略其细节。虽然只显示了一个驱动器306和电平移位器308，但是互连片111A可以包括被耦接至MUX逻辑304输出的多个驱动器和电平移位器。
互连片111B包括电压控制电路206、MUX逻辑304和接收器310。电压控制电路206由全局握手电压Vcc生成局部电压Vdd2。MUX逻辑304包括多个输入和多个输出。MUX逻辑304的一个输入被耦接至接收器310的输出。虽然只显示了单个接收器310，但是互连片111B可以包括被耦接至MUX逻辑304的输入的其他接收器。MUX逻辑304的一些输出可以被耦接至CLE片112B的输入，而MUX逻辑304的其他输出可以被耦接至其他逻辑片(未显示)。在互连片111B中的MUX逻辑304和接收器310使用局部电压Vdd2进行操作。接收器310的输入被耦接至在互连片111A内的电平移位器308的输出。接收器310可以耐受具有以全局握手电压Vcc作为参考的逻辑电平的输入信号。
CLE片112B包括电压控制电路206和逻辑302。电压控制电路206由全局握手电压Vcc生成局部电压Vdd2。逻辑302使用局部电压Vdd2进行操作。逻辑302可以包括查找表(LUT)、触发器、复用器、进位链逻辑等。
电压控制电路206可以是能够被配置成将全局握手电压Vcc调节成局部电压的任何类型的电路。例如，电压控制电路206可以使用晶体管阈值降低来完成电压调节。通过使用FPGA的配置存储器，或者通过另一控制电路，可以对每个逻辑片中的电压控制电路206进行编程。因此，逻辑片既可以被配置成在低功率模式下使用局部电压，也可以被配置成在高速模式下使用全局握手电压。
在操作过程中，驱动器306可操作为使用局部电压Vdd1以输出一信号，其中该信号具有以局部电压Vdd1作为参考的逻辑电平。电平移位器308可以被耦接为从驱动器306接收信号，并且可操作为输出经电平移位的信号，其中该经电平移位的信号具有以全局握手电压为参考的逻辑电平。接收器310可操作为使用局部电压Vdd2以从电平移位器308接收经电平移位的信号。以这种方式，互连片111A可操作为，使用以全局握手电压作为参考的经电平移位的信号，将信号从一个功率域传送至另一个功率域内的互连片111B。为了将信号传送至互连片111B，互连片111B不需要访问(access)局部电压Vdd2。
互连片111A可以包括多个驱动器和电平移位器，以将信号传送至相同或不同功率域内的多个其他互连片。由于已传送的信号以全局握手电压作为参考，因此该已传送的信号对于目标功率域是不可知的。虽然示例性地描述了互连片，但是相同的技术也可以用于其他类型的可编程片，例如CLE片、IOB片、BRAM片、DSP片等。
图4是方框图，其根据实施例描绘了在可编程结构150中的逻辑片202。逻辑片202可以是上述任何类型的逻辑片。逻辑片202通常包括电压控制电路206、一个或多个接收器402、片逻辑404、一个或多个驱动器406以及一个或多个电平移位器408。电压控制电路206由全局握手电压Vcc生成局部电压Vdd。接收器402被耦接至输入410。输入410接收以全局握手电压Vcc作为参考的信号。片逻辑404从接收器402接收以局部电压Vdd作为参考的信号。取决于片的功能，片逻辑404包括各种类型的逻辑。例如，片逻辑404可以包括用于互连片的复用器逻辑、用于CLE片的CLE逻辑等。片逻辑404的输出被耦接至驱动器406。驱动器406输出以局部电压Vdd作为参考的信号。电平移位器408被耦接至驱动器406，并且输出以全局握手电压Vcc作为参考的经电平移位的信号。输出412提供了经电平移位的信号。接收器402、片逻辑404以及驱动器406中的每一个都使用局部电压Vdd进行操作。电平移位器408可以包括双电源电平移位器电路，每个双电源电平移位器电路都可以使用局部电压Vdd和全局握手电压Vcc进行操作。
图5是方框图，其根据实施例描绘了用于配置可编程IC的系统500。系统500包括计算机502，计算机502被耦接至可编程IC 510。计算机502包括中央处理单元(CPU)504和存储器电路506。CPU 504可以包括本领域公知的常见微处理器。存储器电路506可以包括随机存取存储器(RAM)、只读存储器(ROM)和本领域公知的类似电路以及上述的组合。计算机502也包括各种其他常用的组件，例如存储设备、输入/输出设备等等。计算机502使用CPU 504和存储器电路506来实现电路设计工具508。可以使用指令来实现电路设计工具508，这些指令被储存在存储器电路506中并且由CPU 504执行。电路设计工具508被配置成生成配置比特流以对可编程IC 510进行编程。在一个实施例中，电路设计工具508被用于实现如上所述的在可编程IC 150内的具有多个功率域的电路。
图6是流程图，其根据实施例描绘了在可编程IC中对电压进行调节的方法600。该方法600可以由上述的电路设计工具508执行。方法600开始于操作602，在该操作中电路设计工具508配置第一逻辑片，以使其处于具有第一局部电压的第一功率域内。在操作604，电路设计工具508配置第二逻辑片，以使其处于具有第二局部电压的第二功率域内。在操作606，电路设计工具508配置第一逻辑片的输出，以使其与第二逻辑片的输入相连接，并且使用以全局握手电压作为参考的信号进行通讯。可以重复方法600，或者可以针对在可编程IC510的可编程结构中的片的各种对(pairs)并行地执行方法600。可编程IC 510可以包括具有上述电源网格架构的可编程结构150的具体实现。
虽然上述内容涉及特定的实施例，但是在没有背离其基本范围的情况下，可以设想出其他的实施例和进一步的实施例，而其范围由权利要求确定。

Claims (20)

1.一种可编程集成电路(IC)，其特征在于，所述可编程IC包括：
第一功率域内的第一逻辑片，所述第一逻辑片具有第一局部电压，所述第一逻辑片包括：
驱动器，所述驱动器可操作为使用所述第一局部电压以输出一信号，所述信号具有以所述第一局部电压作为参考的逻辑电平；以及
电平移位器，所述电平移位器被耦接为从所述驱动器接收所述信号，并且可操作为输出经电平移位的信号，所述经电平移位的信号具有以全局握手电压作为参考的逻辑电平；以及
第二功率域内的第二逻辑片，所述第二逻辑片具有第二局部电压，所述第二逻辑片包括接收器，所述接收器可操作为使用所述第二局部电压以接收所述经电平移位的信号；
其中所述全局握手电压至少与所述第一局部电压一样高，并且至少与所述第二局部电压一样高。
2.如权利要求1所述的可编程IC，其特征在于，所述第一逻辑片包括第一电压控制电路，所述第一电压控制电路可操作为由所述全局握手电压生成所述第一局部电压，并且其中所述第二逻辑片包括第二电压控制电路，所述第二电压控制电路可操作为由所述全局握手电压生成所述第二局部电压。
3.如权利要求1所述的可编程IC，其特征在于，所述电平移位器是双电源电平移位器，其被耦接为接收所述第一局部电压和所述全局握手电压。
4.如权利要求1所述的可编程IC，其特征在于，所述第一逻辑片包括第一互连片，所述第一互连片具有第一复用逻辑，所述第一复用逻辑能够使用所述第一局部电压来操作，并且所述第一复用逻辑被耦接至所述驱动器；所述第二逻辑片包括第二互连片，所述第二互连片具有第二复用逻辑，所述第二复用逻辑能够使用所述第二局部电压来操作，并且所述第二复用逻辑被耦接至所述接收器。
5.如权利要求4所述的可编程IC，其特征在于，所述第一互连片在第一列互连片中，所述第一列互连片与第一列可配置逻辑元件片相邻；并且其中所述第二互连片在第二列互连片中，所述第二列互连片与第二列可配置逻辑元件片相邻。
6.如权利要求5所述的可编程IC，其特征在于，至少额外一列逻辑片被设置在所述第一列互连片和所述第二列互连片之间。
7.如权利要求5所述的可编程IC，其特征在于，与所述第一互连片相邻的所述第一列可配置逻辑元件片中的第一可配置逻辑元件处于所述第一功率域内；并且与所述第二互连片相邻的所述第二列可配置逻辑元件片中的第二可配置逻辑元件处于所述第二功率域内。
8.一种可编程集成电路(IC)，其特征在于，所述可编程IC包括：
电压轨，所述电压轨可操作为供应全局握手电压；以及
多个逻辑片，所述多个逻辑片中的每个逻辑片都包括：
至少一个驱动器，每个驱动器均可操作为使用局部电压以输出一信号，所述信号具有以所述局部电压作为参考的逻辑电平；以及
至少一个电平移位器，每个电平移位器均被耦接为从各自的驱动器接收所述信号，并且可操作为输出经电平移位的信号，所述经电平移位的信号具有以所述全局握手电压作为参考的逻辑电平；以及
至少一个接收器，每个接收器均可操作为使用所述局部电压以接收输入信号，所述输入信号具有以所述全局握手电压作为参考的逻辑电平；
其中所述全局握手电压至少与在所述多个逻辑片中的每个逻辑片中的所述局部电压一样高。
9.如权利要求8所述的可编程IC，其特征在于，所述多个逻辑片中的每个逻辑片包括电压控制电路，所述电压控制电路可操作为由所述全局握手电压生成各自的局部电压。
10.如权利要求8所述的可编程IC，其特征在于，所述多个逻辑片中的每个逻辑片中的所述至少一个电平移位器中的每个电平移位器均是双电源电平移位器，其被耦接为接收各自的局部电压和所述全局握手电压。
11.如权利要求8所述的可编程IC，其特征在于，所述多个逻辑片包括多个互连片。
12.如权利要求11所述的可编程IC，其特征在于，所述多个互连片被设置在多列互连片中，并且其中所述多列互连片中的每列互连片均与一列可配置逻辑元件片相邻。
13.如权利要求12所述的可编程IC，其特征在于，至少额外一列逻辑片被设置在所述多列互连片中的至少一对之间。
14.如权利要求11所述的可编程IC，其特征在于，所述多个互连片中的每个互连片均包括复用逻辑，所述复用逻辑被耦接至所述至少一个驱动器和所述至少一个接收器。
15.一种在可编程集成电路(IC)中进行电压调节的方法，其特征在于，所述方法包括：
配置第一逻辑片，以使其处于具有第一局部电压的第一功率域内；
配置第二逻辑片，以使其处于具有第二局部电压的第二功率域内；
配置所述第一逻辑片的输出，以使其被连接至所述第二逻辑片的输入；
其中，所述第一逻辑片的输出由驱动器和电平移位器进行驱动，所述驱动器可操作为使用所述第一局部电压以输出一信号，所述信号具有以所述第一局部电压作为参考的逻辑电平；以及所述电平移位器被耦接为从所述驱动器接收所述信号，并且所述电平移位器可操作为输出经电平移位的信号，所述经电平移位的信号具有以全局握手电压作为参考的逻辑电平；
其中，所述第二逻辑片的输入被耦接至接收器，所述接收器可操作为使用所述第二局部电压以接收所述经电平移位的信号；以及
其中，所述全局握手电压至少与所述第一局部电压一样高，并且至少与所述第二局部电压一样高。
16.如权利要求15所述的方法，其特征在于，配置所述第一逻辑片和配置所述第二逻辑片的操作包括：配置所述第一逻辑片内的第一电压控制电路，以由所述全局握手电压生成所述第一局部电压；以及配置所述第二逻辑片内的第二电压控制电路，以由所述全局握手电压生成所述第二局部电压。
17.如权利要求15所述的方法，其特征在于，所述电平移位器是双电源电平移位器，其被耦接用于接收所述第一局部电压和所述全局握手电压。
18.如权利要求15所述的方法，其特征在于，所述第一逻辑片包括第一互连片，所述第一互连片具有第一复用逻辑，所述第一复用逻辑能够使用所述第一局部电压来操作，并且所述第一复用逻辑被耦接至所述驱动器；所述第二逻辑片包括第二互连片，所述第二互连片具有第二复用逻辑，所述第二复用逻辑能够使用所述第二局部电压来操作，并且所述第二复用逻辑被耦接至所述接收器。
19.如权利要求18所述的方法，其特征在于，所述第一互连片在第一列互连片中，所述第一列互连片与第一列可配置逻辑元件片相邻；并且其中所述第二互连片在第二列互连片中，所述第二列互连片与第二列可配置逻辑元件片相邻。
20.如权利要求19所述的方法，其特征在于，至少额外一列逻辑片被设置在所述第一列互连片和所述第二列互连片之间。
CN201610464417.2A 2015-06-24 2016-06-23 用于在可编程集成电路中进行电压调节的电源网格架构 Active CN106301339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/749,509 US9246492B1 (en) 2015-06-24 2015-06-24 Power grid architecture for voltage scaling in programmable integrated circuits
US14/749,509 2015-06-24

Publications (2)

Publication Number Publication Date
CN106301339A true CN106301339A (zh) 2017-01-04
CN106301339B CN106301339B (zh) 2021-01-08

Family

ID=55086271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610464417.2A Active CN106301339B (zh) 2015-06-24 2016-06-23 用于在可编程集成电路中进行电压调节的电源网格架构

Country Status (2)

Country Link
US (1) US9246492B1 (zh)
CN (1) CN106301339B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109765987A (zh) * 2017-11-02 2019-05-17 上海复旦微电子集团股份有限公司 可编程芯片电路
CN110720139A (zh) * 2017-06-28 2020-01-21 德州仪器公司 用于数字逻辑函数系列的集成电路及方法
WO2021189731A1 (zh) * 2020-03-24 2021-09-30 深圳市紫光同创电子有限公司 Cpld逻辑单元阵列的供电结构
CN115800992A (zh) * 2023-02-07 2023-03-14 浪潮电子信息产业股份有限公司 一种握手信号的拆分电路、方法、装置、设备及存储介质

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9912335B2 (en) * 2015-07-08 2018-03-06 Nxp B.V. Configurable power domain and method
US9614526B1 (en) * 2016-02-09 2017-04-04 Nxp B.V. Power-domain assignment
US10254823B2 (en) 2017-03-28 2019-04-09 Qualcomm Incorporated Power management using duty cycles
US10574239B1 (en) * 2018-11-07 2020-02-25 Jinghui Zhu Method and system for providing regional electrical grid for power conservation in a programmable device

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0581420A1 (en) * 1992-06-22 1994-02-02 Advanced Micro Devices, Inc. Method and apparatus for providing a programmable interconnect path
US20020112212A1 (en) * 2000-12-14 2002-08-15 International Business Machines Corporation Method for supply voltage drop analysis during placement phase of chip design
CN1622462A (zh) * 2003-11-26 2005-06-01 株式会社瑞萨科技 半导体器件
CN1889503A (zh) * 2006-06-01 2007-01-03 东南大学 多通道高速数据处理器及处理方法
CN101006644A (zh) * 2004-06-15 2007-07-25 皇家飞利浦电子股份有限公司 用于集成电路的电源的自适应控制
CN101174828A (zh) * 2006-10-10 2008-05-07 阿尔特拉公司 具有开关选通门电路电平变换器的可编程多电源区
US7480887B1 (en) * 2003-06-01 2009-01-20 Cadence Design Systems, Inc. Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring
US20100156457A1 (en) * 2008-12-19 2010-06-24 Actel Corporation Pld providing soft wakeup logic
US8159263B1 (en) * 2010-04-29 2012-04-17 Xilinx, Inc. Programmable integrated circuit with voltage domains
CN102763093A (zh) * 2011-02-14 2012-10-31 三菱电机株式会社 可编程控制器
US8521485B1 (en) * 2010-06-25 2013-08-27 Xilinx, Inc. Simulation of integrated circuit power grid networks
CN104133382A (zh) * 2013-05-01 2014-11-05 Nxp股份有限公司 电源仲裁方法和具有用于访问并选择电源的控制逻辑电路的装置
CN104242912A (zh) * 2013-06-13 2014-12-24 阿尔特拉公司 多电压可编程逻辑结构
US9047474B1 (en) * 2014-02-21 2015-06-02 Xilinx, Inc. Circuits for and methods of providing isolation in an integrated circuit
CN104699531A (zh) * 2013-12-09 2015-06-10 超威半导体公司 3d芯片系统中的电压下降缓解

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8339176B2 (en) * 2008-05-30 2012-12-25 Infineon Technologies Ag System and method for providing a low-power self-adjusting reference current for floating supply stages
EP2366111A1 (en) * 2008-11-13 2011-09-21 Nxp B.V. Testable integrated circuit and test method therefor
US8994402B2 (en) * 2013-01-31 2015-03-31 Oracle International Corporation Level shifter circuit optimized for metastability resolution and integrated level shifter and metastability resolution circuit
TWI527374B (zh) * 2013-06-18 2016-03-21 聯詠科技股份有限公司 位準轉換電路及其電壓位準轉換方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0581420A1 (en) * 1992-06-22 1994-02-02 Advanced Micro Devices, Inc. Method and apparatus for providing a programmable interconnect path
US20020112212A1 (en) * 2000-12-14 2002-08-15 International Business Machines Corporation Method for supply voltage drop analysis during placement phase of chip design
US7480887B1 (en) * 2003-06-01 2009-01-20 Cadence Design Systems, Inc. Methods and apparatus for defining Manhattan power grid structures beneficial to diagonal signal wiring
CN1622462A (zh) * 2003-11-26 2005-06-01 株式会社瑞萨科技 半导体器件
CN101006644A (zh) * 2004-06-15 2007-07-25 皇家飞利浦电子股份有限公司 用于集成电路的电源的自适应控制
CN1889503A (zh) * 2006-06-01 2007-01-03 东南大学 多通道高速数据处理器及处理方法
CN101174828A (zh) * 2006-10-10 2008-05-07 阿尔特拉公司 具有开关选通门电路电平变换器的可编程多电源区
US20100156457A1 (en) * 2008-12-19 2010-06-24 Actel Corporation Pld providing soft wakeup logic
US8159263B1 (en) * 2010-04-29 2012-04-17 Xilinx, Inc. Programmable integrated circuit with voltage domains
US8521485B1 (en) * 2010-06-25 2013-08-27 Xilinx, Inc. Simulation of integrated circuit power grid networks
CN102763093A (zh) * 2011-02-14 2012-10-31 三菱电机株式会社 可编程控制器
CN104133382A (zh) * 2013-05-01 2014-11-05 Nxp股份有限公司 电源仲裁方法和具有用于访问并选择电源的控制逻辑电路的装置
CN104242912A (zh) * 2013-06-13 2014-12-24 阿尔特拉公司 多电压可编程逻辑结构
CN104699531A (zh) * 2013-12-09 2015-06-10 超威半导体公司 3d芯片系统中的电压下降缓解
US9047474B1 (en) * 2014-02-21 2015-06-02 Xilinx, Inc. Circuits for and methods of providing isolation in an integrated circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J.SEMIAO 等: "Power-supply instability aware clock signal modulation for digital integrated circuits", 《2008 INTERNATIONAL SYMPOSIUM ON ELECTROMAGNETIC COMPATIBILITY - EMC EUROPE》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110720139A (zh) * 2017-06-28 2020-01-21 德州仪器公司 用于数字逻辑函数系列的集成电路及方法
CN110720139B (zh) * 2017-06-28 2023-09-05 德州仪器公司 用于数字逻辑函数系列的集成电路及方法
CN109765987A (zh) * 2017-11-02 2019-05-17 上海复旦微电子集团股份有限公司 可编程芯片电路
CN109765987B (zh) * 2017-11-02 2020-07-17 上海复旦微电子集团股份有限公司 可编程芯片电路
WO2021189731A1 (zh) * 2020-03-24 2021-09-30 深圳市紫光同创电子有限公司 Cpld逻辑单元阵列的供电结构
CN115800992A (zh) * 2023-02-07 2023-03-14 浪潮电子信息产业股份有限公司 一种握手信号的拆分电路、方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN106301339B (zh) 2021-01-08
US9246492B1 (en) 2016-01-26

Similar Documents

Publication Publication Date Title
CN106301339A (zh) 用于在可编程集成电路中进行电压调节的电源网格架构
US10097185B2 (en) System level interconnect with programmable switching
US6650142B1 (en) Enhanced CPLD macrocell module having selectable bypass of steering-based resource allocation and methods of use
CN103534692B (zh) 对接混合集成器件中的硬逻辑和软逻辑的系统和方法
US7906987B2 (en) Semiconductor integrated circuit, program transformation apparatus, and mapping apparatus
US8350590B1 (en) Method and apparatus for distributing clock signals
US7737724B2 (en) Universal digital block interconnection and channel routing
US7573297B1 (en) Flexible macrocell interconnect
US20070241778A1 (en) IC with configurable storage circuits
CN105518994B (zh) 输入/输出电路以及实现输入/输出电路的方法
CN100416579C (zh) 埋入式可切换功率环
CN102176673B (zh) 4输入查找表、fpga逻辑单元和fpga逻辑块
US11901895B2 (en) Method and apparatus for providing field-programmable gate array (FPGA) integrated circuit (IC) package
CN102361451A (zh) 一种fpga配置电路架构
US7800404B2 (en) Field programmable application specific integrated circuit with programmable logic array and method of designing and programming the programmable logic array
Chen et al. Power gating design for standard-cell-like structured ASICs
CN115428341A (zh) 计算数据流架构
CN103828239B (zh) 集成电路
CN103390071A (zh) 一种可重构算子阵列的层次化互连结构
US7456653B2 (en) Programmable logic device having logic array block interconnect lines that can interconnect logic elements in different logic blocks
US7755388B2 (en) Interconnect structure enabling indirect routing in programmable logic
JP3496661B2 (ja) データパスに適したプログラマブル相互接続網を有する再構成可能デバイス
Mondal et al. A low power FPGA routing architecture
Liu et al. An embedded low power reconfigurable fabric for finite state machine operations
JP4370384B2 (ja) 高速化低消費電力論理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant