CN100524521C - 操作非挥发性存储器器件的方法和集成电路 - Google Patents

操作非挥发性存储器器件的方法和集成电路 Download PDF

Info

Publication number
CN100524521C
CN100524521C CNB200510077895XA CN200510077895A CN100524521C CN 100524521 C CN100524521 C CN 100524521C CN B200510077895X A CNB200510077895X A CN B200510077895XA CN 200510077895 A CN200510077895 A CN 200510077895A CN 100524521 C CN100524521 C CN 100524521C
Authority
CN
China
Prior art keywords
section
page
circuit
unit
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200510077895XA
Other languages
English (en)
Other versions
CN1734675A (zh
Inventor
朱美虹
王競
杨念钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1734675A publication Critical patent/CN1734675A/zh
Application granted granted Critical
Publication of CN100524521C publication Critical patent/CN100524521C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供一种操作集成电路存储器器件的方法和一种集成电路，其包含实施一确认程序，其中数据页及一组替换单元的一或多个位元与一图样并行匹配，以表示一确认结果，其数据页是“未修复”的数据页，且可包含有缺陷位线的一个或多个位元。在匹配以表示一确认结果的同时，会将有缺陷位线中的一个或多个位元作屏蔽。本发明可以使用于闪存及其它存储器器件。

Description

操作非挥发性存储器器件的方法和集成电路
相关申请
本申请要求2004年6月14日申请的美国临时申请：No.60/579，359的优先权利益。
技术领域
本发明涉及一种存储器器件。更具体地，本发明涉及一种具有一分页读取操作的非挥发性存储器器件。
背景技术
非挥发性存储器器件一般包含存储器阵列，其包含存储器单元，即使将电力从其器件移除时，仍可维持数据。非挥发性存储器器件有许多种类型。其中一种类型包含所谓的“只读存储器”，例如掩膜型只读存储器，借助于由将杂质灌入MOS晶体管的沟道部分，将数据储存于存储器单元中。储存于掩膜型MOS器件及其它非挥发性只读存储器器件中的数据，不能直接改变。另一种类型的非挥发性存储器器件包含可电性擦除及可程序化的存储器单元(例如闪存)。储存于闪存单元及其他非挥发性可电性擦除及可程序化的存储器单元中的数据，可使用电子程序及擦除程序直接改变。代表性的闪存技术包含：浮动栅极式存储器单元及电荷陷阱式存储器单元，例如SONOS、NROM、PHINE、及其类似者。
在闪存中用以程序化及擦除存储器单元的偏压程序有许多种。浮动栅极式存储器单元及电荷陷阱式存储器单元的偏压程序，导致电子及/或空穴穿隧进出浮动式栅极或电荷陷阱结构。在浮动式栅极或电荷陷阱结构中的电荷浓度会影响存储器单元的阈值电压。因此，借助于由控制浮动式栅极或电荷陷阱结构中的电量，即可设定存储器单元的阈值电压，并储存数据。
基于存储器单元特征、施加电压、及阵列中其它参数的多样化，在闪存中，用以程序化及擦除操作的偏压程序，可导致储存于各单元中的电荷量不均匀地分布于阵列中。因此，许多器件所应用的偏压程序包含一系列的程序化或擦除脉冲，在每一脉冲间、或每一组脉冲间具有确认操作。一般确认程序包含驱动字线电压至程序确认或擦除确认电平，其与一般标准读取电平有些不同，以提供程序或擦除边界。接着，从存储器单元一次检测一位元组或一字元的数据，确定每一单元是否已成功程序化或擦除。若确认程序失败，则重复应用重试程序或擦除脉冲，直到达到一成功确认，或达到重试次数的最大限制。
针对许多类型的闪存，擦除程序一次执行相对较大的存储器单元区段。在某些器件中，擦除程序包含对整个区段作一前程序操作，接着对整个区段作一擦除操作，并接着对整个区段作所谓的软程序操作。在某些情况，确认操作也在软程序处理后执行。有关具有确认的擦除及程序操作相关的信息可在美国专利号6,496,417及5,912，845中找到。这些器件类型的确认操作需要以一顺序确认在区段中所有的字元。此确认操作相当费时，且占据器件大部分的整体擦除时间。
基于对较快的存取时间，结合大型、高密度阵列的闪存的需求，已发展出分页读取及脉冲读取闪存。在一般闪存中，读取操作逐字元执行，使得在一特定时间内，例如在地址转换后，(例如100ns到70ms的TAA)、或在一芯片启动信号(TCE)后，仅定址一16位元的字元、检测其内容、及其数据输出。在分页模式器件中，阵列的输出结构设定以提供一次定址不只一个字元的功能，例如在TAA或TCE时间内，定址四个字元(64位元)或更多。多字元页的数据以并行方式从阵列检测，并储存于检测放大器或页缓冲器中。储存于检测放大器或页缓冲器中的数据，可以脉冲模式读出，或以非常短的周期时间，读取而不直接受限于闪存阵列的TAA或TCE时间。
为了进一步改进闪存器件的操作速度，已开发出一种除了分页读取外，也支持分页程序化的分页模式闪存器件。为了将阵列中的一分页程序化，一页缓冲器会载入待程序化的数据，借助于由将数据移转至页缓冲器中的位元锁存，并以对应位元锁存中的数据控制每一位线，进而将此分页程序化。分页模式程序的确认程序在一并行操作中，可包含自动清除页缓冲器中已成功程序化的位元锁存。储存于页缓冲器中的数据接着逐位元组读取，以确认所有位元皆已清除，以表示一成功分页程序操作。参考Hung所发明的美国专利号5,835,414；以及Hollmer所发明的美国专利号5,638,326。在前述Hung的专利中，数据在页缓冲器中被检测及储存，且接着(与全部为一及全部为零的图样比较)使用一匹配电路作判断，其匹配电路产生一信号
(ALBRES1)，表示何时页缓冲器中的所有位元锁存已被重设。借助于由删除确认程序中的判断步骤，需一个接着一个读取储存在分页模式检测放大器、或储存于页缓冲器的位元锁存的每一位元组的需求，此程序可大幅降低认证操作的速度。
然而，随着存储器阵列尺寸的增加，阵列中的有缺陷机率也随之增加。为了解决有缺陷可能性的问题，发展出一种冗余技术。根据一般冗余技术，集成电路器件中包含一组冗余的检测放大器。当在主阵列中找到一有缺陷单元时，冗余阵列中的替换单元会用以代替的。在器件的操作期间，定位信号及输出路径会被重新递送，以自动存取替换单元。相关背景数据请参考Deas所发明的美国专利号6,065，090以及Utsugi所发明的美国专利号6,643,794。替换单元的新递送会对分页模式确认操作产生困难。具体而言，当确认操作与阵列中的分页模式检测放大器或页缓冲器耦合时，不将替换单元中的结果重新递送至分页模式检测放大器或页缓冲器，无法取得正确的结果。此重新递送可改变几纳秒的检测操作的时间特征、或高效能器件所不能允许的时间。另一种方法，在使用一输出复用器修复数据并选取输出后，以逐字元的方式执行分页模式器件的确认操作。替换单元输出可更简单地被映射至输出复用器，而不会严重影响检测操作的时间。然而，在此情况下，确认操作的判断步骤无法受惠于分页模式操作，反而降低此器件的整体程序及擦除特征。
因此，需要的是提供一种分页模式存储器结构，在支持程序及擦除程序的同时，亦可支持冗余及高速确认操作。
发明内容
在此所描述的操作集成电路存储器器件的方法，包含应用一确认程序，其中数据页及一组替换单元中的一个或多个位元，会与一图样并行匹配，以表示一确认结果，其中此数据页是“未修复”，且可包含有缺陷位线中的一个或多个位元。在匹配以表示一确认结果的同时，屏蔽分页中有缺陷位线的一或多个位元。由此，替换单元中的位元不需被递送至操作匹配操作的电路。确认操作可因此受惠于分页模式检测的优势，改进其器件的整体程序及擦除速度。
本发明的各实施例包含在程序化或擦除一分页或存储器单元的一区段或一存储器阵列中应用一偏压程序；并行检测分页中的一数据页，或存储器阵列中多个位线的区段，及一组替换单元中的一或多个位元，其中多个位线中的一或多个位线系标记为有缺陷；以及将数据页及一或多个位元与一图样并行匹配，以表示一确认结果，并同时屏蔽标记为有缺陷的一或多个位线的数据。在本方法的各实施例中，图样可被改变。举例而言，全部为一的图样可应用于一前程序操作，全部为零的一图样可应用于一擦除操作，以及另一图样可应用于一程序操作。
针对一擦除程序包含前程序化的一闪存器件，本发明的各实施例提供一区段前程序以及擦除操作。在区段前程序及擦除操作中，一程序可执行如下：
在阵列的区段中的各单元，以及一组替换单元中的一或多个单元中，应用前程序偏压，以将区段程序化为一前程序图样；
借助于在区段中的一现有页的一字线及此组替换单元的一或多个单元中，施加一程序确认偏压，以定序区段中的各页，进而确认区段前程序图样，且若确认结果表示具有与前程序图样相匹配的一匹配，则进行至下一页，直到区段中的所有分页通过确认，且若确认结果不表示与现有页具有一匹配，则重试施加程序偏压的步骤，直到在进行下一页前，表示有一匹配，或直到达到表示失败的一最大重试数；
若前程序化成功，则在阵列的区段的单元中，以及一组替换单元中的一或多个单元中，施加擦除偏压，以将区段程序化为一擦除图样；以及借助于区段中的一现有页的一字线及一组替换单元的一个或多个单元中，施加一擦除确认偏压，以定序区段中的各页，进而确认区段擦除图样，且若确认结果表示具有与擦除图样相匹配的一匹配，则进行至下一页，直到区段中的所有分页通过确认，且若确认结果不表示与现有页具有一匹配，则重试施加擦除偏压的步骤，直到在进行下一页前，表示有一匹配，或直到达到表示失败的一最大重试数。
各实施例包含一字元程序化操作，根据应用一偏压程序程序化一分页内的一所选字元，以及图样包含待程序化的数据。对于位元组或字元模式程序化，程序包含屏蔽在匹配期间位于所选位元组或字元以外的分页中的数据。
本发明的各实施例包含集成电路，其包含单一芯片实施例，单一芯片包含一存储器单元阵列(例如浮闸单元或电荷陷阱单元)。本发明包含一组替换单元，其配置以提供阵列中有缺陷存储器单元的替换。检测电路从阵列并行检测一数据页，且从一组替换单元检测一或多个位元，其检测电路系与此阵列及此组替换单元耦合。匹配电路与检测电路耦合。匹配电路并行确定分页中的未修复位元结合此组替换单元的一或多个位元是否与一图样(全部为一或全部为零)相匹配。在操作此匹配时，匹配电路屏蔽与阵列中有缺陷单元相耦合的位线。本发明的各实施例可改变用于擦除、前程序、及程序操作的匹配电路所使用的图样。检测电路可使用自测页缓冲器、页缓冲器与检测放大器结合、或各组并行排列的检测放大器实作，一次检测一分页。一般实施例亦包含控制阵列中读取、程序、及擦除操作的执行的逻辑。在某些实施例中，擦除操作包含前程序及擦除操作，如上述。
针对一分页中的每一位元而言，在此所描述的匹配电路的各实施例，包含表示从一对应数据位元所检测的位线是否有缺陷的逻辑、比较此数据位元与图样的一位元以产生一比较结果的逻辑、以及若对应位线有缺陷，则强迫比较结果表示一匹配的逻辑。匹配电路的各实施例亦支持程序化一分页内的一所选位元组或字元，其包含强迫位于所选位元组或字元以外的位元的比较结果表示一匹配的逻辑。
集成电路的各实施例也包含一输出复用器，其与检测电路耦合，其输出复用器从分页中选择字元，并以一组替换单元的替换位元替换从有缺陷位线所检测到的位元，以供复用器输出。
因此，在此所描述的技术可使用未修复数据，在阵列中的替换单元的位元，尚未替换阵列中有缺陷位线中位元前，先作确认操作。此技术大幅减少闪存集成电路的擦除操作所需的时间，且对改进集成电路存储器器件的效能亦有帮助。
本发明的其它目的及优势可伴随附图而了解，本发明及专利申请范围详述如下。
附图说明
图1是一集成电路包含未修复分页的分页匹配电路的方块图；
图2是一存储器阵列中未修复位元的屏蔽及比较电路的电路图；
图3是从一组替换单元中检测的替换位元的一比较电路的电路图；
图4是根据图2及图3的电路表示一线或(wired.OR)电路供输出一确认结果的电路图：
图5是在一分页模式存储器器件中修复字元的输出复用器的方块图；
图6是分页模式存储器器件的一区段擦除程序其利用未修复分页匹配结果的流程图；
图7是一分页模式存储器器件的一区段前程序及擦除程序其利用未修复分页匹配结果的流程图。
主要器件符号说明
9        存储器器件               10       闪存阵列
11       列解码器                 12       Y选择解码器
13       检测放大器               14       未修复分页匹配电路
15       数据复用器               16       一组替换单元
17       冗余解码器               18       一组冗余检测放大器
19       数据输入/输出总线        20       定址电路
21       状态机器                 22       读取/擦除/程序供应电路
101      复用器                   102      互斥或门
103、106 与非门                   104、105 节点
107      晶体管                   110      p型沟道晶体管
111-117  晶体管                   118      线
151      复用器                   152      互斥或门
153      反相器                   154      反相器
155      或非门                   156      n型沟道晶体管
157      线                       160-163  晶体管
164      节点                     165      P型晶体管
200-202 复用器         203-205 替换复用器
206-208 与非门
具体实施方式
图1-7详述本发明的各实施例。
在此所指的“位线”一词，系指顺着阵列中的一列延伸的一导体，阵列是沿着此列存取存储器单元期间所使用的阵列，而“数据线”一词通常指一位线及负载数据的其它类型的线，例如在检测放大器的输出上的线、列选择线、以及数据复用器。当使用位线从存储器单元检测到的数据不稳定时，位线是有缺陷的。在一般存储器器件中，包含替换单元的冗余阵列，借助于将地址储存在芯片上，作为表示所辨识的位线是有缺陷的表示符，以将位线标记为有缺陷。因应所储存的地址，试图使用有缺陷位元存取存储器单元者，会被转移至冗余阵列。
图1是一单一芯片的简化方块图，集成电路存储器器件9支持存储器冗余及分页模式操作。存储器器件9包含闪存阵列10，其包含存储器单元阵列，通常组成多个区段，且可使用多个位线及多个字线来存取。列解码器11用以存取所选字线。Y选择解码器12用以存取所选位线。多个检测放大器13、或其它检测电路，从Y选择解码器12的输出与数据线耦合，且排列以并行检测数据页。在此示范例中，数据页包含64位元，对应至四个字元，每一字元包含两位元组，共8位元宽。其它实施例的每页中包含更多数量的数据，例如，每页包含512位元或更多。检测放大器13使用一页缓冲器或其它存储器结构，将在一读取周期所读取的数据作暂存。检测放大器13的输出会应用至“未修复”分页匹配电路14，详述如下，并应用至一数据复用器15。数据复用器15将一修复字元，作为输出，以提供数据输入/输出总线19。
存储器冗余由资源支持于存储器器件9上，所述资源包含一组替换单元16、选择其替换单元的冗余解码器17、以及一组冗余检测放大器18、或供暂存及输出从所选替换单元所检测的结果的其它检测电路。冗余检测放大器18的输出会应用在“未修复”分页匹配电路14，如下详述，以及应用在数据复用器15。数据复用器15以从一组替换单元检测到的位元替换从有缺陷位线所检测到的位元。
定址电路20包含于图1所示的存储器器件中。定址电路20提供地址给列解码器11、Y选择解码器12、及数据复用器15。有缺陷位线的地址以现有技术储存于集成电路中，例如，使用在集成电路测试期间程序化的非挥发性存储器单元。有缺陷位线的地址作为定址电路20所使用的表示符，以将储存于存储器单元中有缺陷位线上的数据位元的存取，转到储存于替换单元中的数据的存取。
分页模式读取、擦除、及程序操作的一状态机器21，包含于集成电路中。为了支持状态机器，电路中的电路系统会产生并控制读取、擦除、及程序操作的供应电路22。状态机器包含处理器，执行指示、专属逻辑、或一处理器及专属逻辑的结合。
未修复分页匹配电路14配置以将检测放大器13的输出及冗余检测放大器18的输出与一图样(例如全部为零及/或全部为一)作比较，并屏蔽从有缺陷位线所检测到的数据。依此方法，使用未修复数据页与替换单元的输出的结合，产生一确认结果。确认结果会应用至状态机器21，并用以控制程序及擦除操作。未修复数据页中的未修复分页匹配电路14的操作，会与在使用替换单元修复输出数据后的其它匹配电路操作相对照(例如所示的实施例中的数据复用器15的可用输出)。
图2显示存储器阵列中一对应位线的匹配电路。来自一对应位线，标示为SO[i]的数据，应用至一组检测放大器中的一检测放大器的一数据线输出，作为互斥或门(exclusive-OR gate))102的第一输入。图样数据从复用器101的输出应用至互斥或门102的第二输入。复用器的输入包含VFYBIT以及DATAPGM[i]，其VFBIT供确认擦除操作使用，而DATAPGM[i]供确认程序操作使用。控制信号PGMVFY用以控制复用器101。以擦除操作而言，针对分页中的所有位元，VFYBIT都为零。以前程序操作而言，针对分页中的所有位元，DATAPGM[i]都为一。以位元或自元程序操作而言，所有所选位元及字元中，DATAPGM[i]所提供的图样等于待程序化的数据。互斥或门102的输出应用作为与非门(NAND-gate)103的第一输入。与非门103的第二输入从替换单元的节点104而来，如下详述。与非门103的输出应用为或非门(NOR-gate)105的第一输出。或非门105的第二输入来自与非门106的输出。与非门106的输入包含地址位元PAGEIADDR0及PAGEIADDR1，用以选择在此实施例所使用的四个字元页内的四个字元的一。在另一实施例中，输出可在位元组边界中选出、或在数据的其他分页段的边界中选出。或非门105的输出应用至n沟道晶体管107栅极的一匹配结果。晶体管107的源极接地。晶体管107的漏极会接到线118，并提供比较结果给一线或电路(wired-OR circuit)，如第四图所述。节点104由p型沟道晶体管110及n型沟道晶体管111-117驱动，两者以串联方式连接于供应电路VDD及接地之间。晶体管110具有接地的栅极，且作为节点104及供应电位间的上拉器件(pull-updevice)。晶体管111-117在节点104及接地间以串联方式连接，且以一七位输入与门(AND gate)的方式操作。晶体管111-117的输入包含I/O信息地址IO0-IO3，I/O信息地址在一字元中选择16位线之一，用于替换、修复地址位元RADo及RAD1，替换、修复地址位元在四个字元页的四组16位线中选择其一作替换、及冗余启动位元REDEN。当地址匹配一个有缺陷位线时，REDEN由地址电路产生。因此，节点104上的信号表示对应SO[i]的位线是否有缺陷。当线104上的信号低时，则与非门103的输出会被迫提高，且晶体管107的闸上的信号：Da[i]会被迫降低，以屏蔽图样匹配电路的输出。
在分页模式操作期间，分页内部地址位元PAGEIADDR0及PAGEIADDR1会被迫提高，使得与非门106的输出会降低，且不会屏蔽其结果。在一程序操作于字元边界期间，分页内部地址位元PAGEIADDR0及PAGEIADDR1表示页内所选的字元。针对所选字元以外的位元，与非门106的输出被迫提高，而导致屏蔽比较结果的输出。关于所选字元，与非门106的输出是低的。因此，分页模式操作、以及字元边界、或其他分页段、程序操作皆可使用相同的匹配电路。
图3显示存储器阵列中一组替换单元内的对应位线的匹配电路。来自一对应替换单元，标记为RSO的数据，是应用于一组冗余检测放大器中的一冗余检测放大器的一数据线输出，作为互斥或门152的第一输入。图样数据从复用器151的输出应用到互斥或门152的第二输入。复用器的输入包含VFYBIT以及DATAPGM[i]，其VFYBIT用以确认擦除操作，而其DATAPGM[i]用以确认程序操作。控制信号。PGMVFY用来控制复用器151。以擦除操作而言，针对分页中的所有位元，VFYBIT都为零。以前程序操作而言，针对分页中的所有位元，VFYBIT都为一。以位元组或字元程序操作而言，所有所选位元组及字元中，DATAPGM[i]所提供的图样，等于在所选位元组及字元中待程序化的数据。互斥或门152的输出作为反相器153的输入。反相器153的输出作为或非门155的第一输入。或非门155的第二输入是反相器154的输出。反相器154的输入REDEN位元。或非门155的输出是一匹配结果信号，应用至n型沟道晶体管156的栅极。晶体管156的源极接地。晶体管156的漏极应用于线157上，且提供比较结果给线或电路，如第四图所述。因此，图3中的电路依照图2所示的电路的输出所提供的一未修复分页中的比较结果，提供一比较结果给替换单元。
图4显示电路的一实施例，其显示图2及图3所显示的匹配电路的输出以一线或方式结合。图3的匹配电路提供一图样匹配结果DA[i]，在一具有n+1位元的分页中，其索引是从0到n。图3的匹配电路输出一替换位元的一图样匹配结果RDA。此图样匹配结果DA『i』，其索引从0到n，及RDA应用到相应的n型沟道晶体管160-163。晶体管160-163的源极接地。晶体管160-163的漏极以一线或方式与节点164耦合。具有其栅极接地、及其源极耦合电位压、且其漏极耦合节点164的P型晶体管165，作为一上拉器件。若任何图样匹配结果DA[i]，其索引从0到n，及RDA是高的，则线164上的PASS信号会被拉低。PASS信号应用于状态机器，控制利用确认结果的程序或擦除操作。因此，PASS信号，作为在包含一有缺陷位线的数据的分页被修复前，所产生的一分页确认信号。此PASS信号可用于程序及擦除操作，以减少所需的确认重复数量，并加快分页模式操作的速度。
图5显示数据复用器电路，以替换单元的输出修复一未修复页中的数据，适用于第一图的集成电路。对于一64位元的分页，检测放大器电路包含64个检测放大器输出在标示为SO[0]到SO[63]的数据线上。16组的四个检测放大器输出<SO[0]-SO[3]>、SO[4]-SO[7]>、…、SO[60]-SO[63]>应用到相应的复用器200、201、202。复用器200、201、202由分页内部地址位元：PAGEIADDR0及PAGEIADDR1所控制，选择四个检测放大器输出之一，以输出至一对应的替换复用器203、204、205。替换复用器203、204、205的第二输入，是一冗余检测放大器的输出RSO，用以替换阵列中有缺陷位线的一位元。替换复用器203、204、205由对应的与非门206、207、208的输出的信号所控制。与非门206、207、208的输入包含冗余启动位元REDEN及地址信号100-103。与非门将16个替换复用器中，会使用RSO的替换位元的一个进行解码。因此，与非门206的输入包含IO0B、IO1B、IO2B、及IO3B，当IO0-IO3是<0000>时，由复用器203启动RSO的选择。因此，与非门207的输入包含IO0B、IO1B、IO2B、及IO3B，当IO0-IO3系<1000>时，由复用器203启动RSO的选择。与非门208的输入包含IO0B、IO1B、IO2B、及IO3B，当IO0-IO3是<1111>时，由复用器205启动RSO的选择，供应为DOUT[15]。因此，未修复64位元页SO[i]作为数据复用器的输入，且所选、修复的16位元字元是输出。
图6是一区段擦除操作的流程图，代表分页模式确认操作的偏差程序，由状态机器或图1所显示的集成电路存储器所示的其它逻辑电路实施。区段擦除操作以一区段擦除指令开始于方块600。设定一重试计数值为零(方块601)。应用适合阵列中存储器单元的一擦除偏压排列至此区段(方块602)。在从擦除偏压修复后，一确认操作开始于一开始页地址(方块603)。开始页地址的字线设定在一擦除确认电压电平，并检测到“未修复”数据页。在检测未修复数据页的同时，也检测替换单元的输出的有缺陷位线(方块604)。接着，测试确认结果。在此范例中，确认结果在未修复分页及替换单元中寻找全部为零的图样，而屏蔽从一有缺陷位线所检测到的分页中的位元(方块605)。若确认结果为是，则演算法确定是否在区段中已确认最终分页地址(方块606)。若已确认最终分页地址，则在此代表实施例中，演算法进行至一软程序操作(方块611)。若在方块606，尚未确认最后分页地址，则分页地址以一分页大小递增(方块607)，且演算法回到方块604以确认下一页。若于方块605检测到确认结果为否，则演算法分支确定重试计数值是否等于一最大重试参数(方块608)。若尚未达到最大重试参数，则递增此计数(方块609)，且演算法回到方块602，重试此区段的擦除偏压排列。若已于方块608达到最大重试参数，则表示失败(方块610)。因此，此程序提供分页模式确认操作，以分页大小的方式代替逐位元组或逐字元组的进行。大幅加快了一区段擦除程序的速度。
在某些实施例中，区段擦除前，会先执行一前程序操作。前程序操作也受惠于分页模式确认操作。图7显示一代表性的前程序操作。区段前程序操作在一区段擦除指令后开始(步骤700)。设定一重试计数值为零(步骤701)。应用适合阵列中存储器单元的一程序偏压排列至区段(方块702)。在从程序偏压修复后，一确认操作于一开始页地址开始(方块703)。开始页地址的字线，是设定在一程序确认电压电平，并检测到“未修复”数据页。在检测未修复数据页的同时，也检测替换单元的输出的有缺陷位线(方块704)。接着，测试确认结果。在此范例中，确认结果在未修复分页及替换单元中，寻找全部为一的图样，同时屏蔽从一有缺陷位线所检测到的分页中的位元(方块705)。若确认结果为是，则演算法确定是否在区段中已确认最终分页地址(方块706)。若已确认最终分页地址，则演算法进行至一区段擦除操作，如第六图所示(方块711)。若在方块706，尚未确认最终分页地址，则分页地址以一分页大小递增(方块707)，且演算法回到方块704，以确认下一页。若于方块705确认结果为否，则演算法分支确定重试计数值是否等于一最大重试参数(方块708)。若尚未达到最大重试参数，则递增此计数(方块709)，且演算法回到方块702，重试此区段的前程序偏压排列。若已于方块708达到最大重试参数，则表示失败(方块710)。因此，此程序提供分页模式确认操作，以分页大小的方式代替逐位元组或逐字元组进行。此逐页确认程序，使用未修复数据页，大幅加快了区段前程序及擦除程序的速度。
本发明提供一闪存，其具有一缩短的擦除操作时间。在此所描述的实施例中，一闪存包含非挥发性存储器单元，以多个区段的阵列排列，每一区段支持同时读取，且根据未修复数据页作确认。上述的分页包含64位元。如上述，其他实施例包含较多或较少位元的分页，作并行检测，且包含不只一字元。
与逐字元确认的方式比起来，闪存的分页确认缩短前程序确认、擦除确认、以及软程序确认为1/N的原始所需时间，其中N是一分页中字元的计数。总擦除时间因此大为改进，尤其是对大型分页操作而言。一简化运算显示在此描述的分页模式确认所提供的潜在节省时间。一般而言，擦除时间＝前程序时间+前程序确认时间+擦除时间+擦除确认时间+软程序时间+重试时间。在某些情况，也会需要软程序确认时间。
举一尚有改进空间的范例，假设现有方式，是以110ms的前程序、150ms的擦除、192ms的软程序、10ms的重试前程序、10ms的重试擦除作安排。字元模式擦除确认时间，一个字元可花费200ns。假设擦除一区段，一区段中有32k字元。
若在每一阶段没有重试操作产生，则总确认时间会是13.2ms(每一区段有6.5ms的前程序确认，6.5ms的擦除确认)，总共为整个擦除时间的2.7％(110+150+192+13.2)。若芯片在同一时间支持许多区段的前程序及擦除功能，则确认时间可能更久，假设同时可作4个区段，则确认可能会发费总时间的5％(4*13.2＝52.8ms的确认时间，110+150+192+52.8＝1080.8的总擦除时间)。但若执行重试，则会需要额外的程序确认及擦除确认程序，且处理需要额外的时间。
如今，在此所描述的未修复分页确认，其擦除时间较短。确认功能在整个流程中占据较少的比例。在图1的范例中，其同时支持四个字元的确认，假设上述的时间参数，一区段确认操作仅需要四分的一的确认时间，或3.3ms，若没有重试操作发生，仅占用擦除时间的约0.6％。当重试发生时，也会改进效率。
在上述的计算中，对没有重试的擦除操作而言，效率有明显的改进。在重试周期，改进加倍。在支持一暂停重开功能的分页模式或脉冲模式闪存器件中，因为确认操作的机会加倍，分页模式确认可具有明显的效果。举例而言，在某些闪存的应用中，一顾客可在一擦除阶段发布暂停指令，以从快闪芯片中的其他区块读取数据。在暂停功能完成后，发布一重新开始的指令，以继续擦除功能。一般而言，为了支持此功能，内部状态机器在确认阶段重新开始擦除(若在前程序暂停，则在前程序重新开始，若在擦除阶段暂停，则在擦除确认阶段重新开始)。在此情况下，具有大量暂停/重开指令的多重区段擦除的效率，可能会有很大的改进。举例而言，1000个暂停/重开指令可在一4区段擦除处理期间发布，导致额外的1000个确认操作。在这些情况中，在此所描述的分页模式确认操作可节省很多时间。
虽然本发明的示范实施例已在此伴附图进行了描述，需要知道的是，本发明并不限定于这些精准的示范例，且许多其它的修改及润饰当可由本领域普通技术人员实现，而不偏离本发明的范围及精神。

Claims (28)

1、一种集成电路，包含：
存储器单元阵列，包含多个位线及多个字线：
一组替换单元，被配置以提供所述阵列中有缺陷存储器单元的替换；
检测电路，从该阵列中并行检测一数据页，其中一页包含多个位元，且该检测电路从该组替换单元中检测一个或多个位元；以及
匹配电路，与该检测电路耦合，该匹配电路确定该数据页及该组替换单元中的该一个或多个位元与一图样相匹配，该匹配电路包含一屏蔽及比较电路，用以屏蔽有缺陷位线中的数据。
2、根据权利要求1所述的电路，其中，该检测电路包含一页缓冲器，被排列以从所述多个位线中并行检测该数据页。
3、根据权利要求1所述的电路，其中，该检测电路包含一组检测放大器，被排列以从该多个位线中并行检测该数据页。
4、根据权利要求1所述的电路，其中，在该匹配电路中所使用的该图样是可改变的。
5、根据权利要求1所述的电路，其中，该匹配电路包含用于将该图样全部设定为一以及全部设定为零以确认前程序及擦除操作的电路。
6、根据权利要求1所述的电路，其中，该图样包含待程序化的数据，且匹配电路包含用于执行一分页段的程序操作以屏蔽在程序确认期间不在该数据页中的该分页段内的位元的电路。
7、根据权利要求1所述的电路，其中该匹配电路包含屏蔽及比较电路的一对应组，该屏蔽及比较电路与各自的数据线耦合，该屏蔽及比较电路分别包含：
表示在该阵列中一对应位线是否有缺陷的逻辑电路；
将该数据页中的位元与该图样中的一位元相比较以产生一比较结果的逻辑电路；以及
若该对应位线有缺陷时，该比较结果为一匹配，且强迫表示该比较结果的逻辑电路。
8、根据权利要求1所述的电路，其中该匹配电路包含屏蔽及比较电路的一对应组，该屏蔽及比较电路与各自的数据线耦合，该屏蔽及比较电路分别包含：
表示在该阵列中一对应位线是否是有缺陷的逻辑电路；
将该数据页中之位元与该图样的一位元相比较以产生一比较结果的逻辑电路；以及
若该对应位线有缺陷时，该比较结果为一匹配，且强迫表示该比较结果，以及在该页中一所选分页段的一程序操作期间，若该对应位元不在该所选分页段中则表示一匹配的逻辑电路。
9、根据权利要求1所述的电路，其中该匹配电路是与该阵列中一数据页中的一组数据线耦合，且该匹配电路包含耦合相应的数据线的对应一组屏蔽及比较电路，该屏蔽及比较电路具有以一线或方式排列的输出，以输出一匹配结果。
10、根据权利要求1所述的电路，其包含执行一区段程序操作的逻辑电路，其包含：
在该阵列的一区段的单元中以及该组替换单元中的一个或多个单元中，施加程序偏压，以将该区段程序化为一程序图样；以及
借助于在该区段中的一现有页的一字线及该组替换单元的该一或多个单元中，施加一确认偏压，以定序该区段中的各页，进而确认该区段程序图样，且若该匹配电路表示具有与该程序图样相匹配的一匹配，则进行至下一页，直到区段中的所有分页通过确认，且若该匹配电路不表示与该现有页具有一匹配，则重试施加程序偏压的该步骤，直到在进行该下一页前，表示有一匹配，或直到达到表示失败的一最大重试数。
11、根据权利要求1所述的电路，其包含执行一区段擦除操作的逻辑电路，该逻辑电路包含：
在该阵列中的一区段的单元中以及该组替换单元中的一或多个单元中，施加擦除偏压，以将该区段程序化为一擦除图样；
借助于在该区段中的一现有页的一字线及该组替换单元的该一或多个单元中，施加一确认偏压，以定序该区段中的各页，进而确认该区段擦除图样，且若该匹配电路表示具有与该擦除图样相匹配的一匹配，则进行至下一页，直到该区段中的所有分页通过确认，且若该匹配电路不表示与该现有页具有一匹配，则重试施加擦除偏压的该步骤，直到在进行该下一页前，表示有一匹配，或直到达到表示失败的一最大重试数。
12、根据权利要求1所述的电路，其包含执行一区段擦除操作的逻辑电路，该逻辑电路包含：
在该阵列中的一区段的单元中以及该组替换单元中的一或多个单元中，施加前程序偏压，以将该区段程序化为一前程序图样；
借助于在该区段中的一现有页的一字线及该组替换单元的该一或多个单元中，施加一确认偏压，以定序该区段中的各页，进而确认该区段前程序图样，且若该匹配电路表示具有与该前程序图样相匹配的一匹配，则进行至一下一页，直到该区段中的所有分页通过确认，且若该匹配电路不表示与该现有页具有一匹配，则重试施加程序偏压的该步骤，直到在进行该下一页前，表示有一匹配，或直到达到表示失败的一最大重试数；
若前程序化成功，则在该阵列的一区段的单元中，以及该组替换单元组中的一或多个单元中，施加擦除偏压，以将该区段程序化为一擦除图样；以及
借助于在该区段中的一现有页的一字线及该组替换单元的该一或多个单元中，施加一确认偏压，以定序该区段中的各页，进而确认该区段擦除图样，且若该匹配电路表示具有与该擦除图样相匹配的一匹配，则进行至一下一页，直到该区段中的所有分页通过确认，且若该匹配电路不表示与该现有页具有一匹配，则重试施加擦除偏压的该步骤，直到在进行该下一页前，表示有一匹配，或直到达到表示失败的一最大重试数。
13、一种操作非挥发性存储器器件的方法，包含：
施加一偏压程序到一存储器阵列中的一存储器单元的一区段中；
并行检测在该存储器阵列中的多个位线上的该区段中的一数据页以及一组替换单元中的一个或多个位元，其中该多个位线中的一个或多个位线是标记为有缺陷的；
将该数据页及该一或多个位元与一图样作并行匹配，以表示一确认结果，同时屏蔽标记为有缺陷的一个或多个位线的数据。
14、根据权利要求13所述的方法，其包含在该匹配步骤中使用一第一图样作一擦除操作，以及在该匹配步骤中应用一第二图样作一程序操作，其中该第一图样不同于该第二图样。
15、根据权利要求13所述的方法，其包含在该匹配步骤中使用全部都为零的一图样用于一擦除操作及一程序操作其中之一，并在该匹配步骤中使用全部都为一的一图样用于该擦除操作及该程序操作其中的另一个。
16、根据权利要求13所述的方法，其中该偏压程序包含将一分页内的一分页段程序化的一操作，以及该图样包含欲程序化的数据，且该偏压程序包含屏蔽在该分页中在该匹配期间位于该分页段以外的数据。
17、根据权利要求13所述的方法，其包含执行一区段程序操作，该操作包含：施加程序偏压到该阵列中的一区段的单元中以及该组替换单元的一或多个单元中，以将该区段程序化为一程序图样；借助于在该区段中一现有页的一字线中及该组替换单元的该一或多个单元中，施加一确认偏压，以定序该区段中的各页，进而确认该区段程序图样，且若该确认结果表示具有与该程序图样相匹配的一匹配，则进行至一下一页，直到该区段中的所有分页通过确认，且若该确认结果不表示与该现有页具有一匹配，则重试施加程序偏压的该步骤，直到在进行该下一页前，表示有一匹配，或直到达到表示失败的一最大重试数。
18、根据权利要求13所述的方法，其包含执行一区段擦除操作，该擦除操作包含：
施加擦除偏压到该阵列的一区段的单元中及该组替换单元组中的一或多个单元中，以将该区段程序化为一擦除图样；
借助于在该区段中的一现有页的一字线中及该组替换单元的该一或多个单元中，施加一确认偏压，以定序该区段中的各页，进而确认该区段擦除图样，且若该确认结果表示具有与该擦除图样相匹配的一匹配，则进行至一下一页，直到该区段中的所有分页通过确认，且若该确认结果不表示与该现有页具有一匹配，则重试施加擦除偏压的该步骤，直到在进行该下一页前，表示有一匹配，或直到达到表示失败的一最大重试数。
19、根据权利要求13所述的方法，其包含执行一区段擦除操作，该擦除操作包含：
施加前程序偏压到该阵列中的一区段中的单元内以及该组替换单元中的一或多个单元中，以将该区段程序化为一前程序图样；
借助于在该区段中的一现有页的一字线中及该组替换单元的该一或多个单元中，施加一程序偏压，以定序该区段中的各页，进而确认该区段前程序图样，且若该确认结果表示具有与该前程序图样相匹配的一匹配，则进行至一下一页，直到该区段中的所有分页通过确认，且若该确认结果不表示与该现有页具有一匹配，则重试施加程序偏压的该步骤，直到在进行该下一页前，表示有一匹配，或直到达到表示失败的一最大重试数；
若前程序化成功，则在该阵列中的该区段的单元中，以及该组替换单元中的一或多个单元中，施加擦除偏压，以将该区段程序化为一擦除图样；以及
借助于在该区段中的一现有页的一字线中及该组替换单元的该一或多个单元中，施加一擦除确认偏压，以定序该区段中的各页，进而确认该区段擦除图样，且若该确认结果表示具有与该擦除图样相匹配的一匹配，则进行至一下一页，直到该区段中的所有分页通过确认，且若该确认结果不表示与该现有页具有一匹配，则重试施加擦除偏压的该步骤，直到在进行该下一页前，表示有一匹配，或直到达到表示失败的一最大重试数。
20、一种集成电路，其包含：
非挥发性的充电储存存储器单元阵列，其包含多个位线及多个字线；
一组替换单元，被配置以提供该阵列中有缺陷的存储器单元的替换；
表示该阵列中有缺陷位线的电路；
检测电路，用于从该阵列并行检测一数据页，其中一页包含多个位元，且从该组替换单元中检测一个或多个位元；
匹配电路，与该检测电路耦合，该匹配电路并行确定该数据页及该组替换单元中的该一个或多个位元与一图样相匹配，该匹配电路包含一屏蔽及比较电路，用以屏蔽有缺陷的位线；以及
输出复用器，与该匹配电路耦合，该输出复用器从该页中选择字元，并将从有缺陷位线所检测出的字元中的位元替换为该组替换单元中的替换位元供输出。
21、根据权利要求20所述的电路，其中该检测电路包含一页缓冲器，被排列以从该多个位线中并行检测该数据页。
22、根据权利要求20所述的电路，其中该检测电路包含一组检测放大器，被排列以从该多个位线中并行检测该数据页。
23、根据权利要求20所述的电路，其中该匹配电路包含将该图样设定全部为一及全部为零以确认前程序及擦除操作的电路。
24、根据权利要求20所述的电路，其中该图样包含待程序化的数据，且匹配电路包含可操作以执行一分页段的程序操作的电路，以屏蔽在程序确认期间在该页不在该分页段中的位元。
25、根据权利要求20所述的电路，其中该匹配电路包含屏蔽及比较电路的一对应组，该屏蔽比较电路与各自的数据线耦合，该屏蔽及比较电路分别包含：
表示该阵列中一对应位线是否是有缺陷的逻辑电路；
将该数据页中的位元与该图样的一位元作比较以产生一比较结果的逻辑电路；以及
若该对应位线有缺陷时，该比较结果为一匹配，则强迫表示该比较结果的逻辑电路。
26、根据权利要求20所述的电路，其中该匹配电路包含屏蔽及比较电路的一对应组，该屏蔽及比较电路与各自的数据线耦合，该屏蔽及比较电路分别包含：
表示该阵列中一对应位线是否是有缺陷的逻辑电路；
将该数据页中的位元与该图样的一位元作比较以产生一比较结果的逻辑电路；以及
若该对应位线有缺陷时，该比较结果为一匹配，则强迫表示该比较结果，且在该页的一所选分页段的一程序操作期间，若该对应位元不在该所选分页段中则强迫该比较结果表示一匹配的逻辑电路。
27、根据权利要求20所述的电路，其中该匹配电路与该阵列中的一数据页的一组数据线耦合，且该匹配电路包含屏蔽及比较电路的一对应组，该屏蔽及比较电路与各自的数据线耦合，该屏蔽及比较电路具有以一线或方式排列的输出，以输出一匹配结果。
28、根据权利要求20所述的电路，其包含执行一区段擦除操作的逻辑电路，该逻辑电路包含：
在该阵列中的一区段的单元中及该组替换单元中的一或多个单元中，施加前程序偏压，以将该区段程序化为一前程序图样；
借助于在该区段中的一现有页的一字线中及该组替换单元的该一或多个单元中，施加一确认偏压，以定序该区段中的各页，进而确认该区段前程序图样，且若该匹配电路表示具有与该前程序图样相匹配的一匹配，则进行至一下一页，直到该区段中的所有分页通过确认，且若该匹配电路不表示与该现有页具有一匹配，则重试施加程序偏压的该步骤，直到在进行该下一页前，表示有一匹配，或直到达到表示失败的一最大重试数；
若前程序成功，则在该阵列中的一区段的单元中，及该组替换单元中的一或多个单元中，施加擦除偏压，以程序化该区段为一擦除图样；以及
借助于在该区段中的一现有页的一字线中及该组替换单元的该一或多个单元中，施加一确认偏压，以定序该区段中的各页，进而确认该区段擦除图样，且若该匹配电路表示具有与该擦除图样相匹配的一匹配，则进行至一下一页，直到该区段中的所有分页通过确认，且若该匹配电路不表示与该现有页具有一匹配，则重试施加擦除偏压的该步骤，直到在进行该下一页前，表示有一匹配，或直到达到表示失败的一最大重试数。
CNB200510077895XA 2004-06-14 2005-06-13 操作非挥发性存储器器件的方法和集成电路 Active CN100524521C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US57935904P 2004-06-14 2004-06-14
US60/579,359 2004-06-14

Publications (2)

Publication Number Publication Date
CN1734675A CN1734675A (zh) 2006-02-15
CN100524521C true CN100524521C (zh) 2009-08-05

Family

ID=36077009

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510077895XA Active CN100524521C (zh) 2004-06-14 2005-06-13 操作非挥发性存储器器件的方法和集成电路

Country Status (3)

Country Link
US (1) US7151694B2 (zh)
CN (1) CN100524521C (zh)
TW (1) TWI270886B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879522B2 (en) * 2001-03-12 2005-04-12 Micron Technology, Inc. Method for making a memory device with plural substrates each having a memory array, a read only memory, and a write state machine
KR100572328B1 (ko) * 2004-07-16 2006-04-18 삼성전자주식회사 배드 블록 관리부를 포함하는 플래시 메모리 시스템
US7251160B2 (en) 2005-03-16 2007-07-31 Sandisk Corporation Non-volatile memory and method with power-saving read and program-verify operations
US7403425B2 (en) * 2006-03-07 2008-07-22 Micron Technology, Inc. Programming a flash memory device
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US8122319B2 (en) * 2007-01-24 2012-02-21 Charles I. Peddle Page-based failure management for flash memory
US7924618B2 (en) * 2007-12-27 2011-04-12 Hynix Semiconductor Inc. Method of programming non-volatile memory device
KR100939427B1 (ko) * 2007-12-27 2010-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
JP5316299B2 (ja) * 2009-08-07 2013-10-16 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
US8238178B2 (en) 2010-02-12 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Redundancy circuits and operating methods thereof
US8374038B2 (en) 2010-05-04 2013-02-12 Macronix International Co., Ltd. Erase process for use in semiconductor memory device
JP5378326B2 (ja) 2010-08-17 2013-12-25 株式会社東芝 不揮発性半導体記憶装置とその制御方法
FR3006804A1 (fr) * 2013-06-05 2014-12-12 St Microelectronics Rousset Procede d’effacement par bloc d’une memoire de type eeprom effacable par page
US8874835B1 (en) 2014-01-16 2014-10-28 Pure Storage, Inc. Data placement based on data properties in a tiered storage device system
CN103824600B (zh) * 2014-03-05 2017-01-04 上海华虹宏力半导体制造有限公司 存储器测试方法及装置
US9558069B2 (en) 2014-08-07 2017-01-31 Pure Storage, Inc. Failure mapping in a storage array
US10983859B2 (en) 2014-08-07 2021-04-20 Pure Storage, Inc. Adjustable error correction based on memory health in a storage unit
US9082512B1 (en) 2014-08-07 2015-07-14 Pure Storage, Inc. Die-level monitoring in a storage cluster
US9766972B2 (en) 2014-08-07 2017-09-19 Pure Storage, Inc. Masking defective bits in a storage array
KR20160075070A (ko) * 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치
CN106205733B (zh) * 2016-07-12 2019-09-06 北京兆易创新科技股份有限公司 一种Multi-plane结构非易失性存储器的块修复方法和装置
US9672905B1 (en) 2016-07-22 2017-06-06 Pure Storage, Inc. Optimize data protection layouts based on distributed flash wear leveling
US9747158B1 (en) 2017-01-13 2017-08-29 Pure Storage, Inc. Intelligent refresh of 3D NAND
KR102569820B1 (ko) * 2018-10-25 2023-08-24 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
US10942799B1 (en) * 2019-09-06 2021-03-09 Intel Corporation Defective bit line management in connection with a memory access
CN111028878B (zh) * 2019-11-21 2021-07-30 深圳大普微电子科技有限公司 一种闪存写入方法、闪存芯片及非易失性的存储设备
US11455210B1 (en) 2021-04-26 2022-09-27 Micron Technology, Inc. Error detection and correction in memory
US20240281049A1 (en) * 2023-02-16 2024-08-22 Dell Products L.P. Systems and methods for optimizing battery life in information handling systems using intelligence implemented in storage systems

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748535A (en) * 1994-10-26 1998-05-05 Macronix International Co., Ltd. Advanced program verify for page mode flash memory
GB2292236A (en) 1995-04-04 1996-02-14 Memory Corp Plc Improved partial memory engine
US5638326A (en) 1996-04-05 1997-06-10 Advanced Micro Devices, Inc. Parallel page buffer verify or read of cells on a word line using a signal from a reference cell in a flash memory device
US5835414A (en) 1996-06-14 1998-11-10 Macronix International Co., Ltd. Page mode program, program verify, read and erase verify for floating gate memory device with low current page buffer
US5742543A (en) 1996-08-19 1998-04-21 Intel Corporation Flash memory device having a page mode of operation
US5912845A (en) 1997-09-10 1999-06-15 Macronix International Co., Ltd. Method and circuit for substrate current induced hot e- injection (SCIHE) approach for VT convergence at low VCC voltage
US5903497A (en) * 1997-12-22 1999-05-11 Programmable Microelectronics Corporation Integrated program verify page buffer
US6122197A (en) 1998-07-01 2000-09-19 Issi/Nexflash Technologies, Inc. Architecture and method for performing page write/verify in a flash memory chip
US5999451A (en) * 1998-07-13 1999-12-07 Macronix International Co., Ltd. Byte-wide write scheme for a page flash device
JP3301398B2 (ja) 1998-11-26 2002-07-15 日本電気株式会社 半導体記憶装置
US6496417B1 (en) 1999-06-08 2002-12-17 Macronix International Co., Ltd. Method and integrated circuit for bit line soft programming (BLISP)
US6147910A (en) * 1999-08-31 2000-11-14 Macronix International Co., Ltd. Parallel read and verify for floating gate memory device
US6747899B2 (en) 2001-05-14 2004-06-08 Nexflash Technologies, Inc. Method and apparatus for multiple byte or page mode programming of a flash memory array
US6677804B2 (en) 2002-02-11 2004-01-13 Micron Technology, Inc. Dual bandgap voltage reference system and method for reducing current consumption during a standby mode of operation and for providing reference stability during an active mode of operation

Also Published As

Publication number Publication date
TWI270886B (en) 2007-01-11
TW200605082A (en) 2006-02-01
US7151694B2 (en) 2006-12-19
CN1734675A (zh) 2006-02-15
US20050276129A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
CN100524521C (zh) 操作非挥发性存储器器件的方法和集成电路
CN100587841C (zh) 非易失存储器器件及其编程方法
JP5735543B2 (ja) データ状態に固有の失敗の計数に基づく不揮発性メモリのデータ復旧
JP5291001B2 (ja) ページ消去機能におけるアドレス変化検出によるデコーディング制御
JP2009170098A (ja) プログラム検証動作の実施方法、消去検証動作の実施方法、および検出時間制御回路
CN101040344A (zh) 用于可编程存储器的自适应编程延迟电路
KR0145225B1 (ko) 블럭 단위로 스트레스 가능한 회로
TWI700699B (zh) 用於程式化記憶體系統的方法
US6903980B2 (en) Nonvolatile semiconductor memory device capable of correcting over-erased memory cells
US20130088930A1 (en) Nonvolatile memory device and method of operating the same
US6906952B2 (en) Nonvolatile semiconductor memory device and data writing method therefor
US9153328B2 (en) Page buffer circuit
JP3755346B2 (ja) 不揮発性半導体記憶装置
JP2016143437A (ja) 半導体装置の制御回路及び方法、並びに半導体装置
JPH08249895A (ja) 不輝発性半導体記憶装置
US8296499B2 (en) Flash memory device and program method thereof
US8045393B2 (en) Program method of nonvolatile memory device
CN104123965A (zh) 闪存器件及其中闪存单元块的擦除方法
CN100431055C (zh) 用于测试半导体存储器的方法和装置
JP3544935B2 (ja) 不揮発性半導体記憶装置及びそのオートプログラムの実行方法
KR20030001611A (ko) 플래쉬 메모리 장치 및 이를 이용한 프로그램 방법
CN110908825B (zh) 一种数据读取方法、装置、存储设备及存储介质
KR100634432B1 (ko) 카피백 프로그램 동작 중에 에러를 검출하는 낸드 플래시메모리 장치 및 에러 검출 방법
TW569092B (en) Page buffer of a flash memory
CN110910939B (zh) 存储单元的阈值调整方法、装置、存储设备和存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant