CN1557047A - 模拟缓冲电路、显示设备和便携式终端 - Google Patents

模拟缓冲电路、显示设备和便携式终端 Download PDF

Info

Publication number
CN1557047A
CN1557047A CNA038010461A CN03801046A CN1557047A CN 1557047 A CN1557047 A CN 1557047A CN A038010461 A CNA038010461 A CN A038010461A CN 03801046 A CN03801046 A CN 03801046A CN 1557047 A CN1557047 A CN 1557047A
Authority
CN
China
Prior art keywords
circuit
source follower
buffer circuit
reference voltage
analog buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038010461A
Other languages
English (en)
Other versions
CN1320747C (zh
Inventor
仲岛义晴
利
木田芳利
一
前川敏一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1557047A publication Critical patent/CN1557047A/zh
Application granted granted Critical
Publication of CN1320747C publication Critical patent/CN1320747C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal (AREA)

Abstract

一种模拟缓冲电路，即使通过使用TFT而形成于绝缘衬底上时，也展现小的输入/输出偏移和小的功率消耗。一种将该电路用作显示部件的外围驱动电路的显示设备。一种将该显示设备用作图像显示部件的移动终端。源极输出器NMOS晶体管(Qn11)的栅极连接至例如两个电容器(Cn1、Cn2)，使开关(Sn1－Sn5)以适当的方式进行接通/不接通，从而分离地进行两次源极输出器偏移检测。顺序地消去检测到的偏移，从而充分地减小最后的偏移电压。以这种方式，可以进行非常高精度的偏移消去。

Description

模拟缓冲电路、显示设备和便携式终端
技术领域
本发明涉及模拟缓冲电路、显示设备和便携式终端，具体涉及由薄膜晶体管(TFT)在绝缘衬底上形成的模拟缓冲电路、将模拟缓冲电路用作显示单元的外围驱动电路的显示设备、以及配备有该显示设备以作为屏幕显示单元的便携式终端。
背景技术
近年来，在由液晶显示设备和EL(场致发光)显示设备为代表的平面显示设备领域，为了达到平面框架狭窄和减少平面厚度，已经开发了所谓的驱动器-集成的显示设备，在该驱动器-集成的显示设备中，在具有以矩阵排列的像素组成的显示单元的同一个透明衬底上，以集成的形式提供用于驱动该显示单元的外围驱动电路。由于在液晶显示设备和EL显示设备中TFT被用作像素晶体管，因此关于在透明衬底上安装驱动电路，该驱动电路同样由TFT形成。
作为用于显示设备的外围驱动电路，在许多情形中使用模拟缓冲电路以便增强驱动能力。这里，考虑了利用TFT在绝缘衬底上形成模拟缓冲电路的情形。在TFT中，阈值Vth的绝对值是大的，并且其变化是非常大的。并且，已知当在诸如玻璃衬底的绝缘衬底上形成TFT时，TFT的元素特性比在硅衬底上形成TFT的情形中要差。如上所述，由于TFT的阈值Vth的绝对值是大的，并且其变化是非常大的，因此当TFT被用于在绝缘衬底上形成模拟缓冲电路时，模拟缓冲电路的输入和输出偏移以及它们的变化增大。
假设在驱动器-集成的显示设备中为例如数据驱动器(水平驱动器)的输出单元安排多个模拟缓冲电路，以致与显示单元的数据线(信号线)相对应。在这一情形中，模拟缓冲电路的输入和输出偏移中大的变化导致每个电路中大的输出电位误差。于是，这一输出电位误差是显示单元各列之间的电位差，并在屏幕上显示为纵条纹。因此，这使得显示质量(均匀)极大地恶化。
并且，在利用TFT在绝缘衬底上形成模拟电路的情形中，由于电路驱动需要高电源电压和大的闲散电流，TFT阈值Vth的大的绝对值导致大的功率消耗。因此，尽管建立了驱动器-集成的结构，这是减少显示设备功率消耗上的不利之处。
由于上面的问题，设计了本发明并且因此本发明的一个目的是提供：一种模拟缓冲电路，在其中即使模拟缓冲电路是由TFT在绝缘衬底上形成的，它也具有小的输入和输出偏移以及较少的功率消耗；一种显示设备，在其中模拟缓冲电路被用作显示单元的外围驱动电路；和便携式终端，配备有显示设备作为屏幕显示单元。
发明内容
本发明的模拟缓冲电路具有下述结构，即包括：源极输出器器件，用于驱动输出负载；和偏移消去器件，用于对所述源极输出器器件进行多次分离的偏移检测，并顺序地消去所检测到的偏移。该模拟缓冲电路在包括DA转换电路形成的显示设备中用于，例如所述DA转换电路中的输出单元，所述DA转换电路在将数字信号转换成模拟信号之后将该模拟信号提供至显示单元中的数据线，并且所述DA转换电路被提供在与所述显示单元相同的透明绝缘衬底上。并且包括利用模拟缓冲电路的DA转换电路的显示设备被提供作为由PAD(个人数字助理)或蜂窝电话代表的便携式终端的屏幕显示单元。
在其中提供具有上述结构的模拟缓冲电路、利用DA转换电路的一部分的显示设备、或作为屏幕显示单元的显示设备的便携式终端中，通过对源极输出器进行多次分离的偏移检测，与第一偏移电压的检测相比，最终偏移电压的检测的进行非常接近于最终输出模式的操作点。因此，由于最终偏移电压非常接近于最终检测到的偏移电压，并且两者实质地消去彼此，因此最终偏移电压得到充分地减小。
附图说明
图1是显示根据本发明第一实施例的N-型缓冲器模拟缓冲电路的示例的电路图。
图2是用于图示说明根据第一实施例的N-型缓冲器模拟缓冲电路的操作的时序图。
图3是显示根据本发明第一实施例的P-型缓冲器模拟缓冲电路的示例的电路图。
图4是用于图示说明P-型缓冲器模拟缓冲电路的操作的时序图。
图5是显示根据第一实施例的应用的模拟缓冲电路的电路图。
图6是用于图示说明根据第一实施例的应用的模拟缓冲电路的操作的时序图。
图7是图示说明根据第一实施例的应用的模拟缓冲电路中的N-型源极输出器的操作的图(#1)。
图8是图示说明根据第一实施例的应用的模拟缓冲电路中的N-型源极输出器的操作的图(#2)。
图9是图示说明根据第一实施例的应用的模拟缓冲电路中的N-型源极输出器的操作的图(#3)。
图10是图示说明根据第一实施例的应用的模拟缓冲电路中的N-型源极输出器的操作的图(#4)。
图11是图示说明根据第一实施例的应用的模拟缓冲电路中的P-型源极输出器的操作的图(#1)。
图12是图示说明根据第一实施例的应用的模拟缓冲电路中的P-型源极输出器的操作的图(#2)。
图13是图示说明根据第一实施例的应用的模拟缓冲电路中的P-型源极输出器的操作的图(#3)。
图14是图示说明根据第一实施例的应用的模拟缓冲电路中的P-型源极输出器的操作的图(#4)。
图15是显示用于N-型源极输出器的电流源的示例的电路图。
图16是显示用于P-型源极输出器的电流源的示例的电路图。
图17是显示根据本发明第二实施例的N-型缓冲器模拟缓冲电路的示例的电路图。
图18是用于图示说明根据第二实施例的N-型缓冲器模拟缓冲电路的操作的时序图。
图19是图示说明根据第二实施例的应用的模拟缓冲电路中的N-型源极输出器的图(#1)。
图20是图示说明根据第二实施例的应用的模拟缓冲电路中的N-型源极输出器的图(#2)。
图21是图示说明根据第二实施例的应用的模拟缓冲电路中的N-型源极输出器的图(#3)。
图22是图示说明根据第二实施例的应用的模拟缓冲电路中的N-型源极输出器的图(#4)。
图23是图示说明根据第二实施例的应用的模拟缓冲电路中的N-型源极输出器的图(#5)。
图24是显示根据本发明第二实施例的P-型缓冲器模拟缓冲电路的示例的电路图。
图25是显示根据第二实施例的应用的模拟缓冲电路的示例的电路图。
图26是显示本发明的驱动器-集成的液晶显示设备的示例的方框图。
图27是显示显示单元中的像素结构的示例的电路图。
图28是显示根据本发明第一种应用情形的参考电压选择DA转换电路的示例的方框图。
图29是显示参考电压选择器的示例的电路图。
图30是显示根据本发明第二种应用情形的参考电压选择DA转换电路的示例的方框图。
图31是显示根据本发明第三种应用情形的开关电容器DA转换电路的示例的方框图。
图32是显示根据第三种应用情形的开关电容器DA转换电路的内部结构的详细示例的电路图。
图33是用于图示说明根据第三种应用情形的开关电容器DA转换电路的操作的时序图。
图34是显示根据本发明第三种应用情形的参考电压选择D/C转换电路的示例的方框图。
图35是显示本发明的PDA的结构略图的外部视图。
具体实施方式
参照附图，详细描述本发明的实施例。
[第一实施例]
图1是显示根据本发明第一实施例的N-型缓冲器模拟缓冲电路的示例的电路图。这一N-型缓冲器模拟缓冲电路包括一NMOS晶体管，并且在输出信号电位相对高，具体的在输出信号电位高于后面将描述的特定的固定电位PSIG时使用。
在图1中，源极输出器NMOS晶体管Qn1和电流源In1在第一电源(例如，正电源VDD)和第二电源(例如，负电源VSS)之间串行连接。开关Sn1连接在电路输入端INn1和NMOS晶体管Qn1之间。开关Sn2和开关Sn3串行连接在电路输入端INn1和NMOS晶体管Qn1之间，开关Sn4和开关Sn5同样串行连接。
电容器Cn1连接在NMOS晶体管Qn1的栅极(开关Sn1的输出端)和开关Sn4的输出端(开关Sn5的输入端)之间。电容器Cn2连接在NMOS晶体管Qn1的栅极和开关Sn2的输出端(开关Sn3的输入端)之间。五个开关Sn1至Sn5以及两个电容器Cn1和Cn2构成偏移消去器件，该偏移消去器件对源极输出器(NMOS晶体管Qn1)进行两次分离的偏移检测，并顺序地消去所检测到的偏移。
开关Sn6连接在NMOS晶体管Qn1和电路输出端OUTn1之间。电路输出端OUTn1(开关Sn6的输出端)连接至开关Sn7的一端。开关Sn7的另一端被提供了低电平(下文中称为“L”电平)固定电位PSIG，作为输出负载预充电电位。
接着，将利用图2中的时序图描述根据第一实施例的、具有上述结构的N-型缓冲器模拟缓冲电路的电路操作。基本上，这一模拟缓冲电路通过顺序地进行下列的四个操作以完成1-周期的操作来进行输出。
首先，在时间段A，开关Sn7接通(in conduction)，并且固定电位PSIG开始向输出负载预充电。开关Sn1、Sn3和Sn5也接通，并且信号Vin被输入到NMOS晶体管Qn1的栅极，从而在NMOS晶体管Qn1的栅极和源极之间跨接两个电容器Cn1和Cn2。这使得NMOS晶体管Qn1的栅-源电压(VosA)存储在电容器Cn1和Cn2中。
接着，在时间段B，开关Sn1和Sn5不接通(in nonconduction)，而开关Sn4接通。然后，输入信号Vin被提供至左侧电容器Cn1的另一个电极。从而，NMOS晶体管Qn1的栅极电压取决于存储在电容器Cn1中的电压而改变。并且，另一个电容器Cn2保持跨接在NMOS晶体管Qn1的栅极和源极之间。这时，栅-源电压(VosB)存储在电容器Cn2中。于是，源极电压近似Vin+(VosA-VosB)。
接着，在时间段C，开关Sn3和Sn4不接通，而开关Sn2接通。这使得信号Vin输入至右侧电容器Cn2的另一个电极，并且栅极电位取决于存储在电容器Cn2中的电压而改变。假设此时栅-源电压是VosC，则源极电压近似n+(VosB-VosC)。
最后，在时间段D，开关Sn6接通，而开关Sn7不接通。这将输出负载连接至NMOS晶体管Qn1源极输出器的输出，从而源极电压n+(VosB-VosC)被输出到所述负载。可以从一开始就与时间段C中的操作重叠地进行时间段D中的操作。
在上述操作中，重要的一点是：通过对源极输出器进行多次分离的偏移检测(在本实施例中是两次)，与第一次偏移电压VosA的检测相比，第二次偏移电压VosB的检测非常接近最终输出模式中的操作点。这使得偏移电压VosC非常接近于偏移电压VosB，并且最终偏移电压(VosB-VosC)足够小。换句话说，可以达到非常高精度的偏移消去。
另外，当源极输出器处于由NMOS晶体管组成的基本形式时，产生关于NMOS晶体管的栅-源电压Vgs的输入和输出偏移。并且，在对源极输出器进行一次偏移检测的偏移消去的情形中，偏移检测模式和最终输出模式具有不同的NMOS晶体管操作点。从而栅极电压到漏极电压在偏移检测模式和最终输出模式之间是不同的。因此，偏移不能完全地消去，以致虽然与基本形式相比获得了一定程度的偏移消去效果，但仍然产生输入和输出偏移。
相反的，在根据第一实施例的N-型缓冲器模拟缓冲电路中，通过使用在其中进行两次分离的源极输出器偏移检测的结构，可以充分地减小最终偏移电压，并能够进行高精度的偏移消去。从而，能够实现具有非常低的偏移的模拟缓冲电路和减少输出电位的变化。当由NMOS晶体管Qn1的操作点的差异(例如，漏-源电压的差异Vds)产生的偏移电压有大的差异时，这一效果得到更多的加强。
因此，当通过使用TFT形成电路时，根据这一实施例的模拟缓冲电路是有用的，所述TFT的每一个的阈值Vth的绝对值是大的并且其变化是非常大的，特别是当通过使用TFT在例如玻璃衬底的绝缘衬底上形成电路时，根据这一实施例的模拟缓冲电路是有用的，所述绝缘衬底上的每个TFT的器件特性容易恶化。但是，很显然，从上面对操作的描述中，本发明不限于应用于由TFT形成的电路或通过利用TFT在绝缘衬底上形成的电路，而是即使在其他电路的情形中也使能高精度的偏移消去。
图3是显示根据本发明第一实施例的P-型缓冲器模拟缓冲电路的示例的电路图。该P-型缓冲器模拟缓冲电路包括PMOS晶体管，并且在输出信号电位相对低，特别是在输出信号电位低于特定的固定电压PSIG时使用。
在图3中，电流源Ip1和作为源极输出器的PMOS晶体管Qp1串行连接在电源VDD和电源VSS之间。开关Sp1连接在电路输入端INp1和PMOS晶体管Qp1的栅极之间。在电路输入端INp1和PMOS晶体管Qp1的源极之间，串行连接有开关Sp2和Sp3，以及串行连接有开关Sp4和Sp5。
电容器Cp1连接在PMOS晶体管Qp1的栅极(开关Sp1的输出端)和开关Sp4的输出端(开关Sp5的输入端)之间。电容器Cp2连接在PMOS晶体管Qp1的栅极和开关Sp2的输出端(开关Sp3的输入端)之间。五个开关Sp1至Sp5以及两个电容器Cp1和Cp2构成偏移消去器件，该偏移消去器件对源极输出器(PMOS晶体管Qp1)进行两次分离的偏移检测，并顺序地消去所检测到的偏移。
开关Sn6连接在PMOS晶体管Qp1和电路输出端OUTp1之间。电路输出端OUTp1(开关Sp6的输出端)连接至开关Sp7的一端。开关Sp7的另一端被提供了高电平(下文中称为“H”电平)固定电位PSIG，作为输出负载预充电电位。
在具有上述结构的P-型缓冲器模拟缓冲电路中，开关Sp1至Sp7以及电容器Cp1和Cp2分别对应于上述N-型缓冲器模拟缓冲电路(见图1)中的开关Sn1至Sn7以及电容器Cn1和Cn2，并且P-型缓冲器模拟缓冲电路在电路操作上与N-型缓冲器模拟缓冲电路是相同的。图4中示出了P-型缓冲器模拟缓冲电路的时序图。相应的，其在操作与优点上与N-型缓冲器模拟缓冲电路相同。
(第一实施例的应用)
图5是显示根据第一实施例的应用的模拟缓冲电路的示例的电路图。相应的，通过相同的参考数字来指示图1和图3中的等效部分。在根据这一应用的模拟缓冲电路中，为了以交流电方式进行输出负载预充电，使用一种利用N-型缓冲器模拟缓冲电路和P-型缓冲器模拟缓冲电路两者的结构。
特别的，在图5中，如图1中所示的N-型缓冲器模拟缓冲电路(下文中称为N-型源极输出器NSF)和如3中所示的P-型缓冲器模拟缓冲电路(下文中称为P-型源极输出器PSF)在电路输入端IN1和电路输出端OUT1之间并行连接。并且，电路输出端OUT1(开关Sn6和Sp6的输出端)连接至开关S7(相应于开关Sn7和Sp7)的一端。开关S7的另一端被提供了交流电电位CS，作为输出负载预充电电位。
接着，参考图6中的时序图，通过利用图7至14中的操作示例对根据所述应用的上述结构的模拟缓冲电路的电路操作进行描述。在图6的时序图中，从时间段OA到时间段OD，N-型源极输出器NSF是激活的，而P-型源极输出器PSF是非激活的。同样，从时间段EA到时间段ED，P-型源极输出器PSF是激活的，而N-型源极输出器NSF是非激活的
通过利用控制信号Ncont/Pcont来控制每个源极输出器的电流源In1/Ip1，来实现源极输出器NSF/PSF的激活/非激活。根据预充电电位CS的极性输出控制信号Ncont/Pcont。当预充电电位CS处于“L”电平时控制信号Ncont/Pcont处于“H”电平，并使得N-型源极输出器NSF被激活。当预充电电位CS处于“H”电平时控制信号Ncont/Pcont处于“L”电平，并使得P-型源极输出器PSF被激活。
特定的电路操作如下：首先，在时间段OA，模拟缓冲电路具有如图7所示的连接状态。具体的，N-型源极输出器的开关Sn1、Sn3、Sn5和Sn7接通(闭合)，而其开关Sn2、Sn4和Sn6不接通(打开)。然后，P-型源极输出器PSF的所有开关都不接通，并且这一状态持续至时间段OD。
在这一状态，开始以处于“H”电平的CS电位预充电输出负载，并且该预充电持续至时间段OD。并且，信号Vin被输入至NMOS晶体管Qn1的栅极，由此两个电容器Cn1和Cn2跨接在NMOS晶体管Qn1的栅极和源极之间。这将NMOS晶体管Qn1在这一状态中的栅-源电压(VosnA)存储在电容器Cn1和Cn2中。
接着，在阶段OB，模拟缓冲电路具有如图8所示的连接状态。具体的，N-型源极输出器NSF中的开关Sn1和Sn5不接通，而开关Sn4接通。然后输入信号Vin被提供至左侧电容器Cn1的另一电极。从而，NMOS晶体管Qn1的栅极电压取决于在电容器Cn1中存储的电压而改变。并且，另一电容器Cn2仍然跨接在NMOS晶体管Qn1的栅极和源极之间，而此时栅-源电压(VosB)存储在电容器Cn2中。这一状态中的源极电压接近于Vin+(VosA-VosB)。
接着，在阶段OC，模拟缓冲电路具有如图9所示的连接状态。具体的，N-型源极输出器NSF中的开关Sn3和Sn4不接通，而开关Sn2接通。这将信号Vin输入至右侧电容器Cn2的另一电极，并且栅极电位根据在电容器Cn2中存储的电压而改变。假设这一状态中的栅-源电压是VosC，则源极电压接近于n+(VosB-VosC)。
最终，在阶段OD，模拟缓冲电路具有如图10所示的连接状态。具体的，N-型源极输出器NSF中的开关Sn6接通，而开关S7不接通。这将输出负载连接至NMOS晶体管Qn1源极输出器的输出(源极)，并将源极电压Vin+(VosB-VosC)输出至负载。
这里，输出模式中的NMOS晶体管Qn1的操作点与检测到最终偏移时NMOS晶体管Qn1的操作点相互非常接近。从而VosB-VosC非常小，由因此实现低偏移。
在时间段EA、EB、EC和ED中，以相应于“H”电平的CS电位对输出负载预充电，并且P-型源极输出器PSF与N-型源极输出器NSF相同地操作，以输出信号。由于电路操作相似，因此省略他们的描述。图11至图14是时间段EA至ED中的操作的示例。
如上所述，通过结合使用预充电电路(开关S7)和N-型源极输出器NSF以及P-型源极输出器PSF，输出负载可被充电至与输出电压的极性相一致的较好的电位(“H”电平/“L”电平)，所述N-型源极输出器NSF以及P-型源极输出器PSF的电压和连接是根据输出电压的极性来控制的。
作为N-型源极输出器NSF的电流源In1和P-型源极输出器PSF的电流源Ip1，分别使用由单个NMOS晶体管和单个PMOS晶体管组成的1-晶体管单元。并且，通过利用如图15和16中所示的3-晶体管单元，减少了电流中的变化，从而使能偏移电压和输出电位误差的减少。
图15中所示的电路是用于N-型源极输出器NSF的电流源。在图15中，PMOS晶体管Qp11和NMOS晶体管Qn11串行连接在电源VDD和电源VSS之间。“L”电平控制信号Ncont被提供至PMOS晶体管Qp11的栅极。NMOS晶体管Qn11具有被短路的栅极和漏极，并通过与NMOS晶体管Qn12相结合形成电流镜向电路，所述NMOS晶体管Qn12的栅极连接至NMOS晶体管Qn11的栅极。NMOS晶体管Qn12串联至作为源极输出器的NMOS晶体管Qn1，并且其源极连接至电源VSS。
图16中所示的电路是用于P-型源极输出器PSF的电流源。在图16中，PMOS晶体管Qp12和NMOS晶体管Qn13串行连接在电源VDD和电源VSS之间。“H”电平控制信号Pcont被提供至NMOS晶体管Qn13的栅极。PMOS晶体管Qp12具有被短路的栅极和漏极，并通过与NMOS晶体管Qn13相结合形成电流镜向电路，所述NMOS晶体管Qn13的栅极连接至PMOS晶体管Qp12的栅极。PMOS晶体管Qn13串联至作为源极输出器的PMOS晶体管Qp1，并且其源极连接至电源VDD。
尽管，在上述根据第一实施例及其应用的模拟缓冲电路中，将进行两次分离的源极输出器偏移检测的情形作为示例进行了描述，但是进行偏移检测的次数不只限于两次，而可以是三次或更多次。随着次数的增加，可以达到更高精度的偏移消去。下面描述进行三次分离的偏移检测的情形中的模拟电路，以作为第二实施例。
[第二实施例]
图17是显示根据本发明第二实施例的N-型缓冲器模拟缓冲电路的示例的电路图。所述N-型缓冲器模拟缓冲电路包括一NMOS晶体管，并且在输出信号电位相对高，具体的在输出信号电位高于后面将描述的特定的固定的电位PSIG时使用。
在图17中，作为源极输出器的NMOS晶体管Qn21和电流源In21串行连接在电源VDD和电源VSS之间。开关Sn21连接在电路输入端INn21和NMOS晶体管Qn21的栅极之间。开关Sn22和开关Sn23、开关Sn24和开关Sn25、以及开关Sn26和开关Sn27串行连接在电路输入端INn21和NMOS晶体管Qn21的源极之间。
电容器Cn21连接在NMOS晶体管Qn21的栅极(开关Sn21的输出端)和开关Sn26的输出端(开关Sn27的输入端)之间。电容器Cn22连接在NMOS晶体管Qn21的栅极和开关Sn24的输出端(开关Sn25的输入端)之间。电容器Cn23连接在NMOS晶体管Qn21的栅极和开关Sn22的输出端(开关Sn23的输入端)之间。
七个开关Sn21至Sn27以及三个电容器Cn21至Cn23构成偏移消去器件，该偏移消去器件对源极输出器(NMOS晶体管Qn21)进行三次分离的偏移检测，并顺序地消去所检测到的偏移。
开关Sn28连接在NMOS晶体管Qn21的源极和电路输出端OUTn21之间。电路输出端OUTn21(开关Sn28的输出端)连接至开关Sn29的一端。开关Sn29的另一端被提供了“L”电平固定电位PSIG。
接着，将参考图18中的时序图，利用图19至图23中的操作示例描述根据第二实施例的、具有上述结构的模拟缓冲电路的电路操作。该模拟缓冲电路通过顺序地进行下列的五个操作以完成1-周期的操作来进行一次输出。
在时间段A，如图19中所示，开关Sn29接通，并且开始以固定电位PSIG向输出负载预充电。开关Sn21、Sn23、Sn25和Sn27也接通，并且信号Vin被输入到NMOS晶体管Qn21的栅极，从而在NMOS晶体管Qn21的栅极和源极之间跨接三个电容器Cn21、Cn22和Cn23。这将NMOS晶体管Qn21在这时的栅-源电压(VosA)存储在电容器Cn21、Cn22和Cn23中。
接着，在时间段B，如图20所示，开关Sn21和Sn27不接通，而开关Sn26接通。然后，信号Vin被提供至左侧电容器Cn21的另一个电极。从而，NMOS晶体管Qn21的栅极电压根据存储在电容器Cn21中的电压而改变。另两个电容器Cn22和Cn23仍然跨接在NMOS晶体管Qn21的栅极和源极之间，并且此时的栅-源电压(VosB)存储在电容器Cn22和Cn23中。NMOS晶体管Qn21的源极电压近似Vin+(VosA-VosB)。
接着，在时间段C，如图21所示，开关Sn25和Sn26不接通，而开关Sn24接通。这使得信号Vin输入至中央的电容器Cn22的另一个电极，并且栅极电压根据存储在电容器Cn22中的电压而改变。假设这一状态的栅-源电压是VosC，则源极电压近似Vin+(VosB-VosC)。
接着，在时间段D，如图22所示，开关Sn23和Sn24不接通，而开关Sn22接通。这使得信号Vin输入至最右侧电容器Cn23的另一个电极，并且栅极电压根据存储在电容器Cn23中的电压而改变。假设此时的栅-源电压是VosD，则源极电压近似Vin+(VosC-VosD)。
最后，在时间段E，如图23所示，开关Sn28接通，而开关Sn29不接通。这使得输出负载连接至NMOS晶体管Qn21源极输出器的输出(源极)，从而源极电压Vin+(VosC-VosD)被输出到所述负载。可以从一开始就与时间段E中的操作重叠地进行时间段E中的操作。
在上述操作中，重要的一点是：与第一次检测的偏移电压VosA相比，对第三次检测的偏移电压VosC进行的检测非常接近最终输出模式中的操作点。这使得偏移电压VosD非常接近于偏移电压VosC，从而最终偏移电压(VosC-VosD)足够小。换句话说，与进行两次分离的源极输出器偏移检测的情形相比，可以达到更高精度的偏移消去。
如上所述，根据按照第二实施例的N-型缓冲器模拟缓冲电路，通过进行三次分离的源极输出器偏移检测，最终偏移电压减少至小于进行两次检测的情形，并且可以进行更高精度的偏移消去。从而，可以实现具有非常低的偏移和减少的电位变化的模拟缓冲电路。
图24是显示根据本发明第二实施例的P-型缓冲器模拟缓冲电路的示例的电路图。该P-型缓冲器模拟缓冲电路包括一PMOS晶体管，并且在输出信号电位相对低，特别是在输出信号电位低于特定的固定电压PSIG时使用。
在图24中，电流源Ip21和作为源极输出器的PMOS晶体管Qp21串行连接在正电源VDD和负电源VSS之间。开关Sp21连接在电路输入端INp21和PMOS晶体管Qp21的栅极之间。在电路输入端INp21和PMOS晶体管Qp21的源极之间，串行连接有开关Sp22和Sp23、串行连接有开关Sp24和Sp25、以及串行连接有开关Sp26和Sp27。
电容器Cp21连接在PMOS晶体管Qp21的栅极(开关Sp21的输出端)和开关Sp26的输出端(开关Sp27的输入端)之间。电容器Cp22连接在PMOS晶体管Qp21的栅极和开关Sp24的输出端(开关Sp25的输入端)之间。电容器Cp23连接在PMOS晶体管Qp21的栅极和开关Sp22的输出端(开关Sp23的输入端)之间。
七个开关Sp21至Sp27以及三个电容器Cp21至Cp23构成偏移消去器件，该偏移消去器件对源极输出器(PMOS晶体管Qp21)进行三次分离的偏移检测，并顺序地消去所检测到的偏移。
开关Sp28连接在PMOS晶体管Qp21的源极和电路输出端OUTp21之间。电路输出端OUTp21(开关Sp28的输出端)连接至开关Sp29的一端。开关Sp29的另一端被提供了“H”电平固定电位PSIG。
在具有上述结构的P-型缓冲器模拟缓冲电路中，开关Sp21至Sp29以及电容器Cp21、Cp22和Cp23分别对应于上述N-型缓冲器模拟缓冲电路(见图17)中的开关Sn21至Sn29以及电容器Cn21、Cn22和Cn23，并且电路操作与N-型缓冲器模拟缓冲电路中的电路操作是相同的。在图18的时序图中，信号Vin处于“L”电平，预充电电位PSIG处于“H”电平。在P-型缓冲器模拟缓冲电路的情形中，也可以获得与N-型缓冲器模拟缓冲电路中相同的操作与优点。
(第二实施例的应用)
图25是显示根据第二实施例的应用的模拟缓冲电路的示例的电路图，在这一附图中，通过相同的参考数字来指示图17和图24中的等效部分。在根据这一应用的模拟缓冲电路中，为了以交流电方式进行输出负载预充电，使用一种利用N-型缓冲器模拟缓冲电路和P-型缓冲器模拟缓冲电路两者的结构。
换句话说，在图25中，图17中所示的N-型缓冲器模拟缓冲电路(N-型源极输出器NSF)和图24中所示的P-型缓冲器模拟缓冲电路(P-型源极输出器PSF)在电路输入端IN21和电路输出端OUT21之间并行连接。并且，电路输出端OUT21(开关Sn28和Sp28的输出端)连接至开关S29(相应于开关Sn29和Sp29)的一端。开关S29的另一端被提供了交流电电位CS，作为输出负载预充电电位。
在根据该应用的模拟缓冲电路中，与预充电电位CS的极性反转同步地交替进行N-型缓冲器模拟缓冲电路的电路操作和类似的P-型缓冲器模拟缓冲电路的电路操作，所述N-型缓冲器模拟缓冲电路的电路操作已参照图6的时序图、通过利用图19至图23进行了描述。如上所述，通过结合使用预充电电路(开关S29)和根据输出电压的极性来控制其电流和连接的N-型源极输出器NSF以及P-型源极输出器PSF，输出负载可被预充电至较好的电位(“H”电平/“L”电平)。
尽管不特别地限制根据第一和第二实施例的上述模拟缓冲电路的使用，所述电路适于在一部分用于驱动显示单元的外围驱动电路中使用。但是，本发明不限于应用于关于显示设备的驱动电路，而是特别是在本发明被用作由TFT在绝缘衬底上形成的单独的模拟缓冲电路时是有用的。
图26是显示例如液晶显示设备的驱动器-集成的显示设备的示例的方框图。在图26中，在例如玻璃衬底11的透明绝缘衬底上，形成由矩阵形式的像素组成的显示单元12(像素单元)。玻璃衬底11被配备为与另一个玻璃衬底相对，并且在它们之间具有一预定的间隙，液晶物质密封在两个衬底之间，从而形成显示板(LCD板)。
图27中示出了显示单元12中的像素结构一个示例。每个像素20包括一个TFT(薄膜晶体管)21，作为像素晶体管；一个液晶盒22，具有连接至TFT21的漏电极的像素电极；以及一个保持电容器23，具有一个连接至TFT21的漏电极的电极。此处，液晶盒22表示在像素电极和反电极之间产生的液晶电容器，所述反电极形成为以致与像素电极相对。
在这一结构中，TFT21具有连接至栅极线(gate line)(扫描线)的栅电极和连接至数据线(信号线)25的源电极。在液晶盒22中，对于每个像素，反电极共同连接至VCOM线26。通过利用VCOM线26将公共电压VCOM(VCOM电位)共同提供至每个像素的反电极。对于每一像素，保持电容器23的另一个电极(反电极端子)共同连接至CS线27。
此处，在进行1H(H是水平周期)倒转驱动或IF(F是半帧周期)倒转驱动的情形中，以VCOM电位为参考，倒转写入在每个像素中的显示信号的极性。并且，在利用VCOM倒转驱动的情形中，在1H倒转驱动或1F倒转驱动的同时，还以交流电的方式与VCOM电位同步地倒转提供至CS线27的CS电位的极性，在所述VCOM倒转驱动中以1H或1F的周期倒转VCOM电位的极性。
此处，幅度几乎与CS电位相同的交流电压被用作VCOM电位。事实上，当信号通过TFT21从数据线25写入到液晶盒22的像素极中时，由于寄生电容等而在TFT21上产生电压降。因此，将关于该电压降DC-移动的交流电压用作VCOM电位。
再次参照图26，在具有显示单元12的同一玻璃衬底11上，提供作为外围驱动电路的例如在显示单元12左侧的数据处理电路13、在显示单元12的上部和下部的水平驱动器(水平驱动电路)14A和14B、以及在显示单元12右侧的垂直(V)驱动器(垂直驱动电路)15。这些仅被示作外围驱动电路的一部分，并且它们不仅限于这些。同样，水平驱动器14A和14B可以放置在显示单元12的上部或下部。通过利用低温多晶硅或CG(Continuous Grain Crystal，连续颗粒晶体)硅，用显示单元12中的像素晶体管形成外围驱动电路。
在具有上述结构的液晶显示设备中，通过输入衬垫单元16从衬底外部输入显示数据Data作为具有低压幅度(例如，0V至3.3V的幅度)的R(红)、G(绿)、B(蓝)并行输入，并且通过数据处理电路13将该显示数据Data电平移动(电平转换)至一个具有高压幅度(例如，0V至6.5V)的显示数据。电平移动了的显示数据Data被提供至水平驱动器14A和14B。
水平驱动器14A具有数据驱动器结构，该数据驱动器结构包括例如：水平移位寄存器141、数据取样锁存单元142、第二锁存单元143、电平移动器144、和DA(数字至模拟)转换电路145。并且，水平驱动器14B与水平驱动器14A的结构相同。
水平移位寄存器141响应于从定时信号产生电路(未示出)提供的水平开始脉冲HST而开始移位操作，并产生取样脉冲，所述取样脉冲在一个水平周期内与从定时信号产生电路提供的水平时钟脉冲HCK同步地被顺序传送。数据取样锁存单元142在一个水平周期内与由水平移位寄存器141产生的取样脉冲同步地顺序取样和锁存从数据处理电路13提供的显示数据Data。
一行的锁存的数字数据在一个水平消隐周期内被传送至第二锁存单元143。一行的数字数据都从第二锁存单元输出。通过电平移动器144增加一行的输出的数字数据的电平，并通过DA转换电路145将所述输出的数字数据提供和转换为模拟显示信号。从DA转换电路145输出的一行的模拟显示信号被输出至相应于显示单元12中的水平像素数目n而形成的数据线25-1至25-n。
垂直驱动器15包括垂直移位寄存器和栅极缓冲器(gate buffer)。在垂直驱动器15中，垂直移位寄存器响应于从定时信号产生电路(未示出)提供的垂直开始脉冲VST而开始移位操作，并产生扫描脉冲，所述扫描脉冲在一个垂直周期内与从定时信号产生电路提供的垂直时钟脉冲VCK同步地被顺序传送。所产生的扫描脉冲被顺序地输出至相应于垂直像素数目m而形成的栅极线24-1至24-m。
通过利用垂直驱动器15的垂直扫描将扫描脉冲顺序地输出至栅极线24-1至24-m，以行(线)为单元顺序地选择显示单元12中的像素。从数据线25-1到25-n，一行的模拟显示信号被同时地写入到一行所选择的像素中。通过重复行单元写操作，进行一个屏幕的图像显示。
在具有上述结构的液晶显示设备中，通过以集成的形式在具有显示单元12的同一块板(玻璃衬底11)上提供诸如处理电路13、水平驱动器14A和14B、以及垂直驱动器15的外围电路，可以组成与所有的驱动电路集成的显示板，并且不需要在外部提供另外的衬底、IC、和晶体管电路。因此，这使能整体系统的尺寸的减少和成本的减少。
在驱动器-集成的液晶显示设备中，例如为了组成DA转换电路145，使用根据上述第一或第二实施例或它的应用的模拟缓冲电路。
[第一种应用情形]
图28是显示参考电压选择DA转换电路的示例的方框图。此处，提供例如R(红)、G(绿)、和B(蓝)的6位数字数据bR0至bR5、bG0至bG5、以及bB0至bB5作为显示数据Data。
在图28中，参考电压产生电路31为相应于6位显示数据Data的64个灰度级电平产生参考电压V0至V63。这些参考电压V0至V63被提供至参考电压选择器32R、32G和32B。为显示单元12中的数据线25-1至25-n提供参考电压选择器32R、32G和32B，并从关于64个灰度级电平的参考电压V0至V63中选择和输出与bR0至bR5、bG0至bG5、以及bB0至bB5相对应参考电压，作为模拟显示信号。图29中示出了参考电压选择器32R、32G和32B的每个示例。
缓冲电路33R、33G和33B被提供为在参考电压选择器32R、32G和32B的输出侧，即在输出侧和数据线25-1至25-n之间。提供缓冲电路33R、33G和33B的理由如下：液晶显示设备的扩大的屏幕尺寸、增加的分辨率等增加了在每个数据线25-1至25-n中产生的诸如寄生电容的电容性负载。为了在预定的时间内充电/放电电容性负载，需要相应的驱动能力。因此，需要缓冲电路33R、33G和33B。
在这一应用的情形中，上述根据第一实施例、第二实施例或它的应用的模拟缓冲电路被用作缓冲电路33R、33G和33B。由于如上所述，模拟缓冲电路具有非常低的偏移和减少的输出电位的变化，因此当通过利用TFT在诸如玻璃衬底11的绝缘衬底上形成所述模拟缓冲电路时，没有任何问题。
因此，即使根据第一实施例、第二实施例或它的应用的模拟缓冲电路被安排为模拟缓冲电路33R、33G和33B，模拟缓冲电路之间的偏移的变化也可以被抑制。从而，不会产生由于偏移变化而导致的纵条纹，从而显示质量(均匀)被增强。另外，使能提供缓冲电路33R、33G和33B可以增加数据线25-1至25-n对电容负载的驱动能力。从而，可以实现大的、高分辨率的驱动器-集成的液晶显示设备。
并且，在利用根据第一或第二实施例或它的应用的模拟缓冲电路的情形中，在用于进行VCOM反转驱动的水平驱动器14A和14B中，可以获得非常好的便利性。这是因为从功率消耗的观点来看，将数据线25-1至25-n预充电至特定的灰度级电平(例如，在正常的白液晶显示设备中充电至白电平，在正常的黑液晶显示设备中充电至黑电平)更加可取，并且白电平或黑电平响应于VCOM反转而以交流电的方式变化。
换句话说，通过利用将被提供至CS线27的CS电位(如上所述，以交流电方式与VCOM电平同步地被反转的电位)作为图5或图25中的预充电电位CS，在不向液晶施加电压的模式中CS电位处于灰度级电平(在正常的白液晶显示设备中是白电平，在正常的黑液晶显示设备中是黑电平)。因此，可以在灰度级电平开始数据线25-1至25-n的驱动，以致较少的驱动电流就是足够的，从而使能功率消耗的减少。
在这一应用的情形中，图5中的开关S7和图25中的开关S29被用作预充电开关。在根据第一和第二实施例的应用的模拟缓冲电路中，用于进行每个开关的ON/OFF驱动的开关信号、用于进行电源的ON/OFF驱动的控制信号Ncont和Pcont、以及用于进行预充电开关的ON/OFF驱动的预充电信号都由定时信号产生电路34(见图28)产生。
[第二种应用情形]
在参考电压选择DA转换电路中，特别是当显示单元12中的水平像素的数目增加时，参考电压选择器32R、32G和32B的数目相应地增加，并且用于传输参考电压V0至V63的导线的长度相应的增加。因此，如图30所示，在参考电压产生电路31这一级(stage)之后提供缓冲电路35以增加驱动能力。尽管此处用一个方框指示缓冲器电路35，但是实际上缓冲电路35被提供为以致与参考电压V0至V63相对应。
并且，在这一应用的情形中，上述根据第一或第二实施例或它的应用的模拟缓冲电路被用作缓冲电路35。在第一种应用情形中，缓冲电路33R、33G和33B处理由选择器32R、32G和32B选择之后获得的参考电压V0至V63，同时，在这一应用的情形中，缓冲电路35处理由选择器32R、32G和32B选择之前获得的参考电压V0至V63。
由于终究是处理相同的参考电压V0至V63，因此利用根据第一或第二实施例或它的应用的模拟缓冲电路的方式与第一种应用情形中的方式相类似。因此，由于与上述相同的原因，可以得到非常好的便利性，特别的，在利用第一或第二实施例或它的应用的模拟缓冲电路的情形中可以得到非常好的便利性。
如上所述，通过利用第一或第二实施例或它的应用的模拟缓冲电路，作为用于参考电压产生电路31的缓冲电路35，由于该模拟缓冲电路具有非常小的偏移和减少的输出电位的变化，因此可以减少参考电压V0至V63中的电位的相对变化。这使得以精确对应于数字数据bR0至bR5、bG0至bG5、以及bB0至bB5的模拟显示信号电平进行显示驱动，从而使能显示更高质量的图像。
[第三种应用情形]
图31是显示开关电容器DA转换电路的结构的示例的方框图。此处假设，提供了例如R(红)、G(绿)、和B(蓝)的6位数字数据bR0至bR5、bG0至bG5、以及bB0至bB5。
在图31中，为显示单元12中的数据线25-1至25-n提供开关电容DA转换电路41R、41G和41B。由于与参考电压选择DA转换电路中相同的原因，开关电容DA转换电路41R、41G和41B具有内嵌的缓冲电路。在这一应用的情形中，将第一或第二实施例或它的应用中的模拟缓冲电路用作这一缓冲电路。
图32是显示根据第三种应用情形的开关电容器DA转换电路的内部结构的详细示例的电路图。为了易于理解，这一具体示例显示这样一种情形：在其中开关电容器DA转换电路通过利用两位而组成，并且根据图1中的第一实施例的N-型缓冲器模拟缓冲电路与所述2位开关电容器DA转换电路相结合。
在图32中，在与图1中的电路相比较的来看，在低位(LSB)的输入数据Vin0一侧，提供由开关Sn2-0、Sn3-0、Sn4-0和Sn5-0以及电容器Cn1-0和Cn2-0组成的第一开关和电容器组，而在高位(MSB)的输入数据Vin1一侧，提供由开关Sn2-1、Sn3-1、Sn4-1和Sn5-1以及电容器Cn1-1和Cn2-1组成的第二开关和电容器组。并且，提供由连接至固定的电位Vin1(初始)的开关Sn1-i、Sn2-i、Sn3-i、Sn4-i和Sn5-1以及电容器Cn1-i和Cn2-i组成的用于数字匹配的第三开关和电容器组。缓冲器部分中的NMOS晶体管Qn1和电流源In1，以及输出部分中的开关Sn6和Sn7与图1的情形中的那些相同。
在具有上述结构的内嵌缓冲器开关电容器DA转换电路中，第三开关和电容器组中的电容器Cn1-i和Cn2-i的电容被设定为与第一开关和电容器组中的电容器Cn1-0和Cn2-0的电容相等，而第二开关和电容器组中的电容器Cn1-1和Cn2-1的电容被设定为上述每个电容的1/2。由于输入数据Vin0和Vin1为具有1(“H”电平)/0(“L”电平)的二进制数据，因此输入还进行切换。结果，根据输入数据Vin0和Vin1每一个的电位的差异输出模拟电压。此处，由于开关电容器DA转换电路的操作是已知的，因此这里省略其描述。
缓冲电路部分还具有偏移消去功能，并且其电路操作与根据第一实施例的N-型缓冲器模拟缓冲电路的情形相类似。其时序图如图33所示。用于进行每个开关的ON/OFF驱动的开关信号、用于进行电流源的ON/OFF驱动的控制信号Ncont和Pcont、以及用于进行预充电开关的ON/OFF驱动的预充电信号都由定时信号产生电路42输出。
上述偏移消去操作可以减少偏移，从而减少输出电位的变化。因此，通过将根据第一实施例的N-型缓冲器模拟缓冲电路与开关电容器DA转换电路相结合，可以获得与第一种应用情形中的那些相类似的操作和优点。另外，如从图32中的电路结构所显见的，与图1中的电容器Sn2相对应的电容器Cn2-0和Cn2-1可被用作开关电容器。
尽管这一应用的情形举例说明了在其中根据第一实施例的N-型缓冲器模拟缓冲电路与开关电容器DA转换电路相结合的情形，但可以类似地结合根据第一实施例的P-型缓冲器模拟缓冲电路、根据第一实施例的应用的模拟缓冲电路、或根据第二实施例或它的应用的模拟缓冲电路，以进行使用。
(第三种应用情形的应用)
图34是显示根据第三种应用情形的参考电压选择DA转换电路的结构的示例的方框图。根据这一应用的参考电压选择DA转换电路是在其中结合使用参考电压选择器和开关电容器的DA转换电路。此处假设，提供例如R、G、和B的6位数字数据bR0至bR5，bG0至bG5，以及bB0至bB5作为显示数据Data。
参考电压产生电路51不产生用于6位数字数据bR0至bR5，bG0至bG5，以及bB0至bB5的64个灰度级电平的参考电压，而是产生例如用于9个较粗的灰度级电平的参考电压V0至V8。参考电压V0至V8被提供至参考电压选择器52R、52G和52B。参考电压选择器52R、52G和52B从参考电压V0至V8中选择性地输出用于6位数字数据bR0至bR5、bG0至bG5、以及bB0至bB5中的高3位数据bR3至bR5、bG3至bG5、以及bB3至bB5的两个相邻接的参考电压。
所选择的两个参考电压被输入到具有6位数字数据bR0至bR5、bG0至bG5、以及bB0至bB5中的低3位数据bR0至bR2、bG0至bG2、以及bB0至bB2的开关电容器DA转换电路53R、53G和53B。开关电容器DA转换电路53R、53G和53B在它们的输入级中包括产生3位数据Vin0、Vin1和Vin2的电路部分，所述3位数据Vin0、Vin1和Vin2具有在所述两个参考电压之间的、与低3位数据bR0至bR2、bG0至bG2、以及bB0至bB2相对应的电平。
所产生的3位数据Vin0、Vin1和Vin2被提供至原始开关电容器DA转换部分。该原始开关电容器DA转换部分是图32中的电路，其指示在其中根据第一实施例的N-型缓冲器模拟缓冲电路与开关电容器DA转换部分相结合的情形中的基本电路。图32中的电路适用于2位数据Vin0和Vin1。在用于3位的情形中，增加电容器和开关的一个电路部分。
如上所述，还是在其中参考电压选择器与电容器结合使用的DA转换电路中，可以为开关电容器DA转换电路53R、53G和53B而结合根据第一或第二实施例或它的应用的模拟缓冲电路。
在每种上述的应用情形中，描述了应用于由作为显示元件的液晶盒组成的液晶显示设备的示例。所述应用不限于所应用的情形，而是该应用对于诸如利用EL(场致发光)元件作为显示元件的EL显示设备的各种类型的显示设备都是可能的，在所述各种类型的显示设备的每一个中，在提供了显示单元的同一衬底上提供模拟缓冲电路。
由根据应用的情形的上述液晶显示设备所代表的显示设备适合于用作小的、轻型便携式终端的屏幕显示单元。
图35是显示诸如PDA的本发明的便携式终端的结构略图的外部视图。
这一实施例中的PDA具有例如折叠结构，在该结构中为主体设备单元61提供盖子62，以便打开和关闭。在主体设备单元61的顶面，安置诸如键盘的具有各种键的排列的操作单元63。在盖子62上还安置屏幕显示单元64。作为屏幕显示单元64，使用其中在具有显示单元的同一衬底上提供根据第一、第二或第三种应用情形的上述DA转换电路的液晶显示设备。
如上所述，根据按照上面的应用情形的液晶显示设备，容易实现与驱动器的集成，此外可以取得扩大的屏幕尺寸、增加的分辨率、和增加的图像质量，并且功率消耗也被减小。因此，提供液晶显示设备作为屏幕显示单元64可以有助于简化整体结构、扩大屏幕尺寸、以及增加分辨率和图像质量，并且屏幕显示单元64的减少的功率消耗得到电池供电的连续可用寿命的延长。
尽管此处已将应用于PDA作为示例进行了描述，但是液晶显示设备不限于这一应用的情形，而是适用于各种类型的小的、轻型的便携式终端，特别适用于蜂窝电话。
如上所述，根据本发明，通过进行多次分离的源极输出器偏移检测，可以充分减小最终偏移电压，并且可以进行高精度的偏移消去，从而实现具有非常低的偏移和减少的输出电位变化的模拟缓冲电路。

Claims (13)

1.一种模拟缓冲电路，包括：
源极输出器器件，用于驱动输出负载；和
偏移消去器件，用于对所述源极输出器器件进行多次分离的偏移检测，并顺序地消去所检测到的偏移。
2.根据权利要求1的模拟缓冲电路，其中通过薄膜晶体管在绝缘衬底上形成所述模拟缓冲电路。
3.根据权利要求1的模拟缓冲电路，其中所述源极输出器器件包括具有NMOS晶体管的第一源极输出器器件和具有PMOS晶体管的第二源极输出器器件，并且根据用于预充电所述输出负载的预充电电位的极性使所述第一源极输出器器件和所述第二源极输出器器件变为激活。
4.根据权利要求1的模拟缓冲电路，其中所述源极输出器器件具有一电流源，该电流源包括：第一MOS晶体管，其根据控制信号的极性成为接通/不接通；第二MOS晶体管，与作为源极输出器的MOS晶体管串行连接；以及第三MOS晶体管，其与所述第一MOS晶体管串行连接，并且其与所述第二MOS晶体管相结合以形成电流镜向电路。
5.一种显示设备，包括：
由以矩阵排列的像素所组成的、透明绝缘衬底上的显示单元；和
在具有所述显示单元的透明绝缘衬底上提供的DA转换电路，其在将数字信号转换成模拟信号之后将该模拟信号提供至所述显示单元中的数据线，
其中所述DA转换电路具有模拟缓冲电路，该模拟缓冲电路包括：
源极输出器器件，用于驱动数据线；和
偏移消去器件，用于对所述源极输出器器件进行多次分离的偏移检测，并顺序地消去所检测到的偏移。
6.如权利要求5所述的显示设备，其中所述模拟缓冲电路由薄膜晶体管形成。
7.如权利要求5所述的显示设备，其中：
包括液晶盒的由像素组成的液晶显示设备包括用于在不向液晶施加电压的模式中以与灰度级电平相对应的预充电电位对数据线进行预充电的器件；并且
所述源极输出器器件包括具有NMOS晶体管的第一源极输出器器件和具有PMOS晶体管的第二源极输出器器件，并且根据预充电电位的极性使所述第一源极输出器器件和所述第二源极输出器器件变为激活。
8.如权利要求5所述的显示设备，其中所述DA转换电路是参考电压选择DA转换电路，该参考电压选择DA转换电路包括：参考电压产生电路，用于产生与灰度级电平数量相对应的多个参考电压；和参考电压选择器，用于从参考电压中选择性地输出与一个数字显示信号相对应的参考电压，并且所述DA转换电路是通过将所述模拟缓冲电路安置在所述参考电压选择器的输出侧而形成的。
9.如权利要求5所述的显示设备，其中所述DA转换电路是参考电压选择DA转换电路，该参考电压选择DA转换电路包括：参考电压产生电路，用于产生与灰度级电平数量相对应的多个参考电压；和参考电压选择器，用于从参考电压中选择性地输出与一个数字显示信号相对应的参考电压，并且所述DA转换电路是通过将所述模拟缓冲电路安置在所述参考电压产生电路的输出侧而形成的。
10.如权利要求5所述的显示设备，其中所述DA转换电路是包含有开关和电容器的组合的开关电容器DA转换电路，并且在所述开关电容器DA转换电路的输出级安置有所述模拟缓冲电路。
11.如权利要求10所述的显示设备，其中所述开关电容转换电路的DA转换部分中的每个电容器和所述模拟缓冲器电路中的每个电容被相互用作彼此。
12.如权利要求5所述的显示设备，其中所述DA转换电路是参考电压选择/开关电容DA转换电路，该参考电压选择/开关电容DA转换电路包括：参考电压产生电路，用于产生与灰度级电平数量相对应的多个参考电压；和参考电压选择器，用于从参考电压中选择性地输出与数字显示信号的高位相对应的两个相邻接的参考电压；以及开关电容器电路，用于输出与数字显示信号的低位相对应的、并通过利用由所述参考电压选择器所选择的两个相邻接的参考电压所产生的模拟显示信号，并且所述DA转换电路是通过将所述模拟缓冲电路安置在所述开关电容器电路的输出级而形成的。
13.一种便携式终端，包括：
由以矩阵排列的像素所组成的、透明绝缘衬底上的显示单元；和
在具有所述显示单元的透明绝缘衬底上提供的DA转换电路，其在将数字信号转换成模拟信号之后将该模拟信号提供至所述显示单元中的数据线，
其中所述便携式终端配备有作为屏幕显示单元的显示设备，在该显示设备中所述DA转换电路具有模拟缓冲电路，该模拟缓冲电路包括：源极输出器器件，用于驱动数据线；和偏移消去器件，用于对所述源极输出器器件进行多次分离的偏移检测，并顺序地消去所检测到的偏移。
CNB038010461A 2002-05-31 2003-05-30 模拟缓冲电路、显示设备和便携式终端 Expired - Fee Related CN1320747C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP159029/2002 2002-05-31
JP2002159029A JP4168668B2 (ja) 2002-05-31 2002-05-31 アナログバッファ回路、表示装置および携帯端末

Publications (2)

Publication Number Publication Date
CN1557047A true CN1557047A (zh) 2004-12-22
CN1320747C CN1320747C (zh) 2007-06-06

Family

ID=29706502

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038010461A Expired - Fee Related CN1320747C (zh) 2002-05-31 2003-05-30 模拟缓冲电路、显示设备和便携式终端

Country Status (7)

Country Link
US (1) US7405720B2 (zh)
JP (1) JP4168668B2 (zh)
KR (1) KR20050009977A (zh)
CN (1) CN1320747C (zh)
SG (1) SG136016A1 (zh)
TW (1) TWI225236B (zh)
WO (1) WO2003103140A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162568B (zh) * 2006-10-10 2011-05-18 奇美电子股份有限公司 模拟缓冲器及其补偿操作方法和具有模拟缓冲器的显示器
CN104393865A (zh) * 2014-08-07 2015-03-04 杭州硅星科技有限公司 一种快速启动数字输出缓冲器及其控制方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958651B2 (en) 2002-12-03 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device using the same
JP4159935B2 (ja) 2003-03-25 2008-10-01 三菱電機株式会社 オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置
JP2004348077A (ja) * 2003-05-26 2004-12-09 Seiko Epson Corp 駆動回路及びその検査方法、電気光学装置並びに電子機器
US7081774B2 (en) * 2003-07-30 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Circuit having source follower and semiconductor device having the circuit
KR101034776B1 (ko) * 2004-01-19 2011-05-17 삼성전자주식회사 증폭기와, 이를 갖는 데이터 드라이버 및 표시 장치
US7336269B2 (en) * 2004-09-24 2008-02-26 Chunghwa Picture Tubes, Ltd. Electronic discharging control circuit and method thereof for LCD
US20060066555A1 (en) * 2004-09-27 2006-03-30 Semiconductor Energy Laboratory Co., Ltd. Active display device and driving method thereof
JP4517847B2 (ja) * 2004-12-13 2010-08-04 ソニー株式会社 表示装置
KR100604067B1 (ko) 2004-12-24 2006-07-24 삼성에스디아이 주식회사 버퍼 및 이를 이용한 데이터 집적회로와 발광 표시장치
JP4509004B2 (ja) 2005-03-31 2010-07-21 三星モバイルディスプレイ株式會社 バッファー及びこれを利用したデータ駆動回路と発光表示装置
JP4605601B2 (ja) * 2005-05-16 2011-01-05 ルネサスエレクトロニクス株式会社 演算増幅器
TWI296405B (en) * 2005-08-19 2008-05-01 Toppoly Optoelectronics Corp Source-follower type analogue buffer, driving method thereof, and display therwith
US7742044B2 (en) * 2005-08-19 2010-06-22 Tpo Displays Corp. Source-follower type analogue buffer, compensating operation method thereof, and display therewith
KR100779663B1 (ko) * 2006-07-21 2007-11-26 재단법인서울대학교산학협력재단 아날로그 버퍼
US7821296B2 (en) * 2006-08-04 2010-10-26 Analog Devices, Inc. Stacked buffers
TWI345189B (en) * 2006-09-05 2011-07-11 Au Optronics Corp Analog buffer
KR100873079B1 (ko) 2007-04-12 2008-12-09 삼성모바일디스플레이주식회사 아날로그 출력 버퍼회로 및 그를 이용한유기전계발광표시장치
KR100953302B1 (ko) * 2007-08-24 2010-04-20 한양대학교 산학협력단 캐스코드 구조를 가지는 아날로그 버퍼회로 및 이의 동작방법
TWI341092B (en) * 2007-09-13 2011-04-21 Chimei Innolux Corp System for displaying image
TWI393106B (zh) * 2008-04-23 2013-04-11 Au Optronics Corp 具電壓補償機制之類比緩衝器
TWI362181B (en) * 2008-05-09 2012-04-11 Au Optronics Corp Analog buffer circuit capable of compensating threshold voltage variation of transistor
US7804328B2 (en) * 2008-06-23 2010-09-28 Texas Instruments Incorporated Source/emitter follower buffer driving a switching load and having improved linearity
JP5251541B2 (ja) * 2009-01-26 2013-07-31 富士通セミコンダクター株式会社 定電圧発生回路およびレギュレータ回路
JP5382658B2 (ja) * 2010-02-26 2014-01-08 株式会社ジャパンディスプレイ タッチセンサ付き表示装置、タッチパネル、タッチパネルの駆動方法、および電子機器
JP5486579B2 (ja) * 2011-11-21 2014-05-07 旭化成エレクトロニクス株式会社 ダブルソースフォロア回路
KR102508446B1 (ko) * 2015-12-31 2023-03-10 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10659010B1 (en) * 2019-01-23 2020-05-19 Qualcomm Incorporated RF output driver
KR20200099423A (ko) 2019-02-14 2020-08-24 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
KR20220112362A (ko) 2021-02-04 2022-08-11 삼성전자주식회사 이미지 센서

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3175989B2 (ja) * 1993-03-01 2001-06-11 株式会社東芝 出力バッファ回路
JP2667373B2 (ja) * 1994-12-13 1997-10-27 インターナショナル・ビジネス・マシーンズ・コーポレイション アナログ・ビデオ信号補正装置及びｔｆｔ液晶表示装置
JPH09330060A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 表示装置及び表示装置に用いるサンプルホールド増幅器
JP3613940B2 (ja) * 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
KR100549154B1 (ko) * 1999-07-30 2006-02-06 가부시키가이샤 히타치세이사쿠쇼 화상 표시 장치
JP3777913B2 (ja) 1999-10-28 2006-05-24 株式会社日立製作所 液晶駆動回路及び液晶表示装置
JP3667186B2 (ja) * 2000-02-29 2005-07-06 キヤノン株式会社 信号転送装置及びそれを用いた固体撮像装置
JP2002014644A (ja) 2000-06-29 2002-01-18 Hitachi Ltd 画像表示装置
JP3373835B2 (ja) 2000-07-17 2003-02-04 財団法人工業技術研究院 補償Ｖｇｓを具えたソースフォロワ
JP4449189B2 (ja) * 2000-07-21 2010-04-14 株式会社日立製作所 画像表示装置およびその駆動方法
JP2002108296A (ja) 2000-09-29 2002-04-10 Toshiba Corp 液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101162568B (zh) * 2006-10-10 2011-05-18 奇美电子股份有限公司 模拟缓冲器及其补偿操作方法和具有模拟缓冲器的显示器
CN104393865A (zh) * 2014-08-07 2015-03-04 杭州硅星科技有限公司 一种快速启动数字输出缓冲器及其控制方法
CN104393865B (zh) * 2014-08-07 2017-07-18 杭州硅星科技有限公司 一种快速启动数字输出缓冲器及其控制方法

Also Published As

Publication number Publication date
TWI225236B (en) 2004-12-11
CN1320747C (zh) 2007-06-06
US7405720B2 (en) 2008-07-29
SG136016A1 (en) 2007-10-29
TW200407832A (en) 2004-05-16
JP2004004241A (ja) 2004-01-08
US20040183772A1 (en) 2004-09-23
JP4168668B2 (ja) 2008-10-22
KR20050009977A (ko) 2005-01-26
WO2003103140A1 (ja) 2003-12-11

Similar Documents

Publication Publication Date Title
CN1320747C (zh) 模拟缓冲电路、显示设备和便携式终端
CN1099608C (zh) 液晶驱动装置及液晶驱动方法
CN1179313C (zh) 显示装置
CN1782837A (zh) 触摸感应显示装置
CN1264125C (zh) 显示装置及其驱动方法以及便携型终端装置
CN1422420A (zh) 显示装置定时信号产生电路和包括该定时信号产生电路的显示装置
CN1809862A (zh) 液晶显示装置
CN1658053A (zh) 光敏器件以及包含光敏器件的显示装置
CN1881474A (zh) 移位寄存器和包括该移位寄存器的显示设备
CN1670808A (zh) 显示设备驱动电路及显示电路
CN1773599A (zh) 显示装置及其驱动装置
CN1334555A (zh) 液晶显示器件驱动电路、液晶显示器件及其电子装置
CN1758319A (zh) 伽马校正电路、显示驱动器、光电装置及电子设备
CN1758318A (zh) 源极驱动器、光电装置及电子设备
CN1624737A (zh) 显示装置、其驱动电路及其驱动方法
CN1478267A (zh) 电平转换电路、显示装置和蜂窝终端装置
CN1494759A (zh) 电源产生电路、显示装置和便携终端器件
CN1744184A (zh) Tft基板、具有其的显示装置及驱动该显示装置的方法
CN1467554A (zh) 驱动电路、光电装置及其驱动方法
CN1794336A (zh) 显示装置及其驱动设备
CN1519805A (zh) 显示驱动器、显示装置及显示驱动方法
CN1991454A (zh) 液晶显示器件
CN1627142A (zh) 液晶显示器件
CN1722212A (zh) 模拟缓冲器及其驱动方法，具有该缓冲器的显示设备
CN1917375A (zh) 数字模拟转换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070606