CN1538504A - 场效晶体管的一种闸极结构的制造方法 - Google Patents

场效晶体管的一种闸极结构的制造方法 Download PDF

Info

Publication number
CN1538504A
CN1538504A CNA200410033896XA CN200410033896A CN1538504A CN 1538504 A CN1538504 A CN 1538504A CN A200410033896X A CNA200410033896X A CN A200410033896XA CN 200410033896 A CN200410033896 A CN 200410033896A CN 1538504 A CN1538504 A CN 1538504A
Authority
CN
China
Prior art keywords
substrate
gate electrode
layer
gate structure
polymeric residue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200410033896XA
Other languages
English (en)
Inventor
亚杰・库马
亚杰·库马
尼・C・尼兰
派马潘尼·C·尼兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1538504A publication Critical patent/CN1538504A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q7/00—Arrangements for handling work specially combined with or arranged in, or specially adapted for use in connection with, machine tools, e.g. for conveying, loading, positioning, discharging, sorting
    • B23Q7/04—Arrangements for handling work specially combined with or arranged in, or specially adapted for use in connection with, machine tools, e.g. for conveying, loading, positioning, discharging, sorting by means of grippers
    • B23Q7/048—Multiple gripper units
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B25/00—Screws that cut thread in the body into which they are screwed, e.g. wood screws
    • F16B25/0036—Screws that cut thread in the body into which they are screwed, e.g. wood screws characterised by geometric details of the screw
    • F16B25/0042—Screws that cut thread in the body into which they are screwed, e.g. wood screws characterised by geometric details of the screw characterised by the geometry of the thread, the thread being a ridge wrapped around the shaft of the screw
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B39/00—Locking of screws, bolts or nuts
    • F16B39/22—Locking of screws, bolts or nuts in which the locking takes place during screwing down or tightening
    • F16B39/28—Locking of screws, bolts or nuts in which the locking takes place during screwing down or tightening by special members on, or shape of, the nut or bolt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在此揭露一种制造场效晶体管的闸极结构的方法。此闸极结构是藉由依序蚀刻一物质堆栈结构包括一闸极电极层形成在一闸极介电层上。在蚀刻此闸极介电层前，先移除在当闸极电极形成时沉积在基底上之一聚合残留物。此聚合残留物是藉由将基底暴露在一电浆中而移除，而此电浆包括一个或多个含碳氟化合物(Fluorocarbon－containing)气体与至少一种惰性气体。

Description

场效晶体管的一种闸极结构的制造方法
技术领域
本发明系有关于一种在半导体基底上制造组件之方法。本发明特别是有关于一种制造场效晶体管(Field EffectTransistor)之方法。
背景技术
超大规模集成电路(Ultra-scale Integrated Circuit，“ULSI”)传统上包括超过一百万个晶体管在半导体基底上形成，而其合作执行在电子装置中不同的功能。这样的晶体管包括互补式金氧半导体(Complementary Metal-oxide-semiconductor，底下简称为“CMOS”)场效晶体管。
CMOS晶体管包括一闸极结构形成于定义在半导体基底内的源极区域(Source Region)与汲极区域(Drain Region)。此闸极结构一般而言包括一闸极电极(Gate Electrode)形成于一闸极介电材料上。此闸极电极控制在闸极介电材料下，由源极区域与汲极区域之间所形成的一信道区域(Channel Region)之电荷载子(Charge Carriers)的流动，因而可控制晶体管之开启与关闭之状态。此信道区域、源极区域与汲极区域在此业界统称为“晶体管接面(Transistor Junction)”。目前不变的趋势是降低晶体管接面的尺寸，以及因为如此，必须降低闸极电极的宽度，以便促进此晶体管的操作速度之加快。
此闸极电极一般是由掺杂多晶硅(Si)所形成，而此闸极介电材料可包括一高介电常数物质(例如一种具有介电常数高于4之物质)，例如二氧化铪(Hafnium dioxide，“HfO2”)、二氧化硅铪(Hafnium silicon dioxide，“HfSiO2”)、氮氧化铪(Hafnium oxynitride，“HfSiON”)等等之薄层(例如20到60埃(Angstroms))。这样具有介电常数高于4.0的介电材料则在此技术领域中都称为高介电系数材料(底下简称“high-k”材料)。而闸极介电材料也可包括氮化硅(Silicon Nitride，Si3N4)层、二氧化硅(Silicon Dioxide，SiO2)层等等类似材料。
此CMOS晶体管可藉由在半导体基底内定义源极与汲极区域来制造(例如，使用离子植入制程在基底内产生植入区域)。而后，这些包含闸极(例如包括high-k介电层与多晶硅)的材料层以沉积(Deposition)的方式沉积在基底上并且使用后续的电浆蚀刻制程(Plasma Etch Process)进行图案化(Pattern)，以形成此闸极结构。
此用以图案化多晶硅层的电浆蚀刻(Plasma-etch)制程，一般包括化学气体，其会产生聚合残留物(Polymeric residues)，可能累积残留在闸极结构的侧壁(Sidewalls)。而后，在后续对high-k介电层的电浆蚀刻时，这些残留物将会妨碍基底的制造过程，例如，这些残留物将增加闸极结构的图形尺寸。除此之外，此聚合残留物也可能污染基底，或是使后续要沉积许多层时增加其困难度。
传统上，此聚合残留物可使用湿蚀刻来移除。然而，这样的制程非常耗费时间，而且增加制造闸极结构的成本。
因此，在此技术领域中，需要针对场效晶体管的闸极结构之制造方法进行改善。
发明内容
本发明提供一种制造场效晶体管之闸极结构之方法。此闸极结构是藉由依序蚀刻一物质堆栈结构包括一闸极电极层形成在一闸极介电层上。在蚀刻此闸极介电层前，先移除在当闸极电极形成时沉积在基底上之一聚合残留物。此聚合残留物是藉由将基底暴露在一电浆中而移除，而此电浆包括一个或多个含碳氟化合物(Fluorocarbon-containing)气体与至少一种惰性气体。
附图说明
为让本发明之上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作本发明，如上所摘要提到之发明内容，详细之说明。
图1说明根据本发明一实施例之用以制造晶体管闸极结构之方法之流程图。
图2A-2F是说明一系列之根据图1之方法制造具有闸极结构的基底，其剖面(Cross-sectional Views)示意图。
图3系说明可用以进行本发明之方法之范例电浆制程装置之示意图。
图4是一窗体用以总结当实际使用图3之装置时，本发明方法之范例实施例之制程参数。
为办助更了解本发明，将尽可能使用相同之标号(Reference Number)说明在图标中所显示之相同组件。
值得注意的是，附加图标仅用以说明本发明之范例实施例，  因此并未用以考虑作为限制本发明之范围，因为本发明可适用于其它具有相同效用的实施例中。
具体实施方式
本发明是一种场效晶体管之闸极结构之制造方法，例如互补式金氧半导体(CMOS)场效晶体管。这样的闸极结构是由依序蚀刻由形成于一闸极介电层上的一闸极电极所形成的材料堆栈结构所形成。在蚀刻闸极介电层之前，形成于基底上方的聚合残留物(Polymeric residues)在当蚀刻此闸极电极时，将会被移除。此聚合残留物是由使基底暴露到包括一个或是多个包含碳氟化合物(Fluorocarbon)与最少一惰性气体(Inertgas)的电浆(Plasma)中。
图1说明本发明之用以制造CMOS晶体管闸极结构之制造方法之一实施例之一流程图顺序100。此顺序100包括在制造CMOS晶体管时，闸极结构之薄膜堆栈上所进行的制造过程。
图2A-2F是说明使用顺序100制造具有闸极结构的薄膜堆栈之基底，其简要剖面(Cross-sectional Views)图系列。这些在图2A-2F中的剖面图是与制造此闸极结构所使用的个别步骤相关的图标。为了仍更了解此发明，读者应该同时参照图1与图2A-2F之内容。次制程(Sub-process)与微影程序(Lithographic Routine)(例如光阻的曝光与显影(Exposure anddevelopment of Photoresist)、晶圆清洗程序等等类似之程序)为此技术领域者所皆知，因此不显示在图1与图2A-2F之内容。在图2A-2F之图像并非用来说明放大图标，而仅系为了让本发明更了解之示意图。
顺序100从步骤101开始，而后进行步骤102，当一闸极电极堆栈(Gate Structure Stack)202形成于一基底200之上(图2A)。此基底200(例如是硅基底，或是其它类似的基底)包括一已掺杂源极区域(Doped Source Region)232与一已掺杂汲极区域(Doped Drain Region)234，而其由一信道区域(ChannelRegion)236所分隔开。在一选择实施例中，此基底200可更包括一阻障层(Barrier Film)201(仅在图2A中的断续线(Broken Line)所显示)，用以保护信道区域236避免遭到污染物(例如氧(Oxygen，“O2”)之污染，而此污染物可能从闸极电极堆栈202扩散而来。此阻障层201可包括一介电物质，例如二氧化硅(Silicon Dioxide，“SiO2”)、氮化硅(Si3N4)、或类似之材质。
此闸极电极堆栈202一般而言包括一闸极电极层206与一闸极介电层204。在一范例实施例中，此闸极电极层206是由具有大约500到6000埃(Angstroms)厚度之掺杂多晶硅(Doped Polysilicon)所组成，而闸极介电层204则是由具有大约10到60埃厚度的二氧化铪(Hafnium dioxide，“HfO2”)所组成。此闸极介电层204亦可选择性地包括一个或是多个具有介电常数高于4.0的high-k介电材料所组成，例如二氧化硅铪(Hafnium silicon dioxide，“HfSiO2”)、氮氧化铪(Hafniumoxynitride，“HfSiON”)或类似的材料。然而，可理解的是，此闸极电极堆栈202可包括由其它材质或是其它具有不同厚度的材料层所组成。
而闸极电极堆栈202所包括的许多材料层可使用任何传统的沉积技术所形成，例如原子层沉积法(Atomic LayerDeposition，底下称为“ALD”)、物理气相沉积法(PhysicalVapor Deposition，底下称为“PVD”)、化学气相沉积法(Chemical Vapor Deposition，底下称为“CVD”)、电浆加强化学气相沉积法(Plasma Enhanced CVD)或其它类似之方法。CMOS场效晶体管之制造可经由使用从经由美国加州圣塔克拉纳之运用材料公司(Applied Materials，Inc.)取得的CENTURA、ENDURA、与其它半导体晶圆制造程序系统，所对应的制程模块完成。
在步骤104中，一种图案化光罩(Patterned Mask)214形成于在区域220(图2B)之闸极电极层206上。此图案化光罩214用以定义所要形成的闸极结构之位置与形状尺寸。在一说明之实施例中，此图案化光罩214，当暴露出闸极电极堆栈202之邻近区域222时，用以保护信道区域236，以及源极区域232与汲极区域234之一部分。
此图案化光罩214一般而言为是由在闸极结构制造过程中可抗蚀刻剂(Etchants)之材质所形成之硬光罩，而其可适用在温度摄氏(Celsius)温度高达350度之环境中。而超过摄氏350度的温度，则可用来移除聚合残留物(Polymeric residues)，以及蚀刻闸极介电层204(底下的步骤108将会介绍)。此图案化光罩214可包括介电材料，例如二氧化硅(Silicon Dioxide，“SiO2”)、非结晶碳(Amorphous Carbon，“α-carbon”)、进阶图案化层(Advanced Patterning FilmTM，“AMF”)(此可由美国加州圣塔克拉纳之运用材料公司(APPlied Materials，Inc.)所取得)，以及其它类似的材料。在此说明的实施例中，此图案化光罩214是由二氧化硅(SiO2)所组成。
此图案化光罩214亦可进一步包括一光学反反射(Opticalanti-reflective)层221(如图2B中的断续线所显示)，用以控制在图案化光罩时之光线的反射情况。由于特征尺寸(FeatureSize)一直在降低，在蚀刻光罩图案转换制程时的不精确，是由于在微影制程中所原本存在之光学上的限制，例如光线之反射问题。此光学反反射层221可包括，例如，氮化硅(Si3N4)、聚胺类(Polyamides)材料、以及其它类似的材料。
提供图案化光罩214的制成已经在申请人所申请的美国专利申请案中介绍了，例如，在申请号为10/245,130而申请日为2002年9月16日(代理人号码为7524)之美国专利申请案，以及申请号为10/338,251而申请日为2003年1月6日(代理人号码为7867)之美国专利申请案，在此一并列入参考。
在步骤106中，此闸极电极层206在区域222之部分将会被蚀刻移除，以形成闸极电极216(例如，多晶硅闸极电极)(图2C)。此闸极电极层206可经由使用含有卤素气体混合物(Halogen-containing Gas Mixture)所进行之电浆蚀刻。而此含有卤素气体混合物包括一个或多个卤素气体，例如氯(Chlorine，“Cl2”)、溴化氢(Hydrogen Bromide，“HBr”)、四氟化碳(Carbon Tetrafluoride，“CF4”)、以及其它类似的气体。此含有卤素气体混合物可选择性地包括惰性稀释气体(InertDiluent Gas)，例如最少包含氮(Nitrogen，“N2”)、氩(Argon，“Ar”)、氦(Helium，“He”)、氖(Neon，“Ne”)、或其它类似的气体，其中一种。在一实施例中，步骤106使用图案化光罩214当成蚀刻的光罩，而闸极介电层204(例如二氧化铪(HfO2))当成为蚀刻终止层(Etch Stop Layer)。
步骤106可在一蚀刻反应器(Etch Reactor)中进行，例如一CENTURA系统的蚀刻反应器Decoupled PlasmaSource(DPS)II反应器，此可由美国加州圣塔克拉纳之运用材料公司(Applied Materials，Inc.)所取得。此DPS II反应器使用电源(例如一种感应式耦合天线“Inductively CoupledAntenna”)产生一高密度感应耦合电浆。为了决定蚀刻制程的终止点(Endpoint)，此DPS II反应器也可包括一终止点侦测系统(Endpoint Detection System)，以便监控电浆射出在一特定的波长、控制制程的时间、或进行雷射干涉计量(LaserInterferometery)、以及其它类似等等。
在一说明实施例中，此包含多晶硅材质之闸极电极层206在DPS II反应器中进行蚀刻时，可提供具有流速20到300sccm(Standard Cubic Centimeter Per Minute)的溴化氢(HBr)、具有流速20到300sccm的氯(Cl2)(换言之，溴化氢∶氯之流速比例可从1∶15到15∶1)、具有流速0到200sccm的氮(N2)、提供一介于200到3000瓦(W)的电源给感应式耦合天线、提供一介于0到300瓦(W)之阴极偏压功率(Cathode BiasPower)、以及维持晶圆在制程腔体(Process Chamber)介于2到100mTorr压力下的温度在摄氏20度到80度之间。在一例子中，可提供具有流速40sccm的溴化氢(HBr)、具有流速40sccm的氯(Cl2)(换言之，溴化氢∶氯之流速比例为1∶1)、具有流速20sccm的氮(N2)、提供1100瓦(W)的电源给感应式耦合天线、提供一介于20瓦(W)之阴极偏压功率、以及维持晶圆在腔体在45mTorr压力下的温度在摄氏45度。这样的制程条件可针对多晶硅材质(闸极电极层206)对于二氧化铪(HfO2)(也就是闸极介电层204)提供一蚀刻选择比(EtchSelectivity)最少在100∶1，而且对于二氧化硅(SiO2)(也就是图案化光罩214)提供一蚀刻选择比最少在10∶1。
在步骤106中，一部分的材质从闸极电极层206中被移除，而与蚀刻气体混合物(例如含有卤素气体混合物)之组成以及图案化光罩214的组成相结合，而形成非挥发性(Non-Volatile)之化合物。这样的非挥发性化合物可变成重新沉积到晶圆200表面上，而形成一聚合残留物(Polymeric residues)层207(图2C中的断续线所显示)。此聚合残留物层207一般会在光罩214、闸极电极216之侧壁(Sidewall)205、闸极介电层204的表面203、以及在晶圆200上的其它位置。此聚合残留物层207从晶圆200之外形表面上来看，通常具有大约10到50埃(Angstrom)的厚度。
聚合残留物层207一般而言对于用来图案化闸极介电层204(将在底下的步骤108中说明)的蚀刻化学成分都具有其抗拒性(Resistant)。就其本身而言，除非此聚合残留物层207能从晶圆200上移除，否则当接着对闸极介电层204进行图案化时，闸极结构的尺寸正确性将会受到连累而影响。在一范例的实施例中，聚合残留物层207的角落(Corner)区域211可能会成为一光罩，而其具有比所希望形成的闸极结构宽度还要宽的宽度。
在步骤108中，此聚合残留物层207已被移除，而在区域222的范围内的闸极介电层204将会被蚀刻(如图2D到2E所示)。一般而言，步骤108依序使用多个电浆蚀刻制程，包括一第一时间区间110时，移除聚合残留物层207，而后接着在一第二时间区间112，蚀刻此闸极介电层204。
此第一时间区间110与第二时间区间112可使用特定目的之蚀刻反应器或在同一腔体内(也就是所谓的In-situ)依序完成。例如，在CENTURA系统的去耦电浆来源高温(Decoupled Plasma Source-High Temperature，底下简称“DPS-HT”)模块中进行。此DPS-HT模块与DPS II模块每一个皆具有类似的设定，然而，在DPS-HT模块内基底的温度可以控制在摄氏200到350度之范围内。
在一实施例中，步骤106与108可在单一CENTURA系统内的蚀刻反应器组件内进行。步骤106可由例如CENTURA系统内的DPS II模块完成，而后将晶圆200经由真空的环境中，经由系统其所具有的晶圆自动控制装置传送到相同系统内的DPS-HT模块，而后进行步骤108。这样的一个实施例，可保护在制造中的闸极结构，避免因为暴露在制造环境中的一个非真空环境中，而导致污染，并且可以增加制造闸极结构的生产率。
在第一时间区间110时，此聚合残留物层207会从闸极电极216之侧壁205、闸极介电层204的表而203、以及其它在闸极电极堆栈202与晶圆200上的其它位置(图2D)。在一范例实施例中，此第一时间区间110使用等向性电浆蚀刻制程(Isotropic Plasma Etch)包括一混合气体。此混合气体包括含有碳氟化合物之气体(例如四氟化碳CF4、三氟甲烷(Trifluoromethane，“CHF3”)、氟乙烷(Fluoroethane，“C2F6”)、以及类似的气体)，以及最少含有一种惰性气体(例如氮N2、氩Ar、氖Ne、或其它类似的气体)。等向性电浆蚀刻制程通常使用一种高密度电浆来源(例如感应式耦合电浆来源(Inductively Coupled Plasma Source)、提高的基底温度(例如摄氏200度)、以及少许的基底偏压(例如不大于30瓦)或是不需要(也就是0瓦)。
在一说明的实施例中，此此聚合残留物层207是使用DPS-HT模块移除。此DPS-HT模块可提供具有流速20到200sccm的四氟化碳CF4、具有流速5到100sccm的氮(N2)(换言之，四氟化碳∶氮之流速比例可从1∶5到40∶1)、提供一介于200到2000瓦(W)的电源给感应式耦合天线、提供一不大于30瓦之阴极偏压功率、以及维持晶圆在腔体介于2到50mTorr压力下的温度在摄氏200度到350度之间。在一例子中，提供具有流速100sccm的四氟化碳CF4、具有流速20sccm的氮(N2)(换言之，四氟化碳∶氮之流速比例为5∶1)、提供1000瓦(W)的电源给感应式耦合天线、提供0瓦之阴极偏压功率、以及维持晶圆在腔体之温度在摄氏350度，而压力为4mTorr。这样的制程条件可针对残留物(聚合残留物层207)对于二氧化铪(HfO2)(也就是闸极介电层204)提供一蚀刻选择比(EtchSelectivity)最少在50∶1，而且对于多晶硅(闸极电极216)与二氧化硅(SiO2)(也就是图案化光罩214)提供一蚀刻选择比分别最少在1∶1与1∶1。此第一时间区间110通常约在10-15秒之间。
在第二时间区间112内，此闸极介电层204在区域222部份将被移除，藉以在区域220形成一闸极结构240(图2E)。在一范例之实施例中，在此第二时间区间112使用混合气体，包括含卤素气体(例如氯(Cl2)、溴化氯(Hydrogen Chloride，“HCl”)、三氯化硼(Boron Trichloride，“BCl3”)、以及其它类似气体)伴随着还原气体(例如一氧化碳(C arbon Monoxide，“CO”)、氧气(Oxygen，“O2”)以及其它类似等等)，用以蚀刻高介电常数之闸极介电层204内之二氧化铪(HfO2)。此第二时间区间112是以图案化光罩214当成蚀刻光罩，而基底200所含有的物质(例如硅)则当成蚀刻终止层。
在一选择实施例中，此包含二氧化铪(HfO2)之闸极介电层204使用DPS-HT模块完成蚀刻。此DPS-HT模块是使用混合气体，包括具有流速2到300sccm的氯(Cl2)、具有流速2到200sccm的一氧化碳(CO)(例如，氯∶一氧化碳之流速比例可从1∶5到5∶1)、提供一介于200到3000瓦(W)的电源给感应式耦合天线、提供一介于0到300瓦之间之阴极偏压功率、以及维持晶圆在腔体介于2到100mTorr压力下的温度在摄氏200度到350度之间。在一例子中，提供具有流速40sccm的氯(Cl2)、具有流速40sccm的一氧化碳(CO)(例如，氯∶一氧化碳之流速比例为1∶1)、提供1100瓦(W)的电源给感应式耦合天线、提供20瓦之阴极偏压功率、以及维持晶圆在腔体介于4mTorr压力下的温度在摄氏350度。这样的制程条件可针对二氧化铪(HfO2)(闸极介电层204)对于多晶硅及/或硅(闸极电极216与基底200)提供一蚀刻选择比最少在3∶1，而且二氧化铪(HfO2)(闸极介电层204)对于二氧化硅(光罩214)提供一蚀刻选择比最少在30∶1。
在步骤114中，图案化光罩214选择性地从闸极结构240中移除(图2F)。而移除图案化光罩214之制程则已经揭露在与本案的申请人所申请的美国专利申请案中介绍了，例如，在申请号为10/245,130而申请日为2002年9月16日(代理人号码为7524)之美国专利申请案，以及申请号为10/338,251而申请日为2003年1月6日(代理人号码为7867)之美国专利申请案，在此一并列入参考。
在步骤116中，此顺序100就此结束。
图3系说明可用在本发明实际应用之范例之DecoupledPlasma Source(DPS)II蚀刻反应器或是去耦电浆来源高温(DPS-HT)蚀刻反应器300之示意图。此DPS II与DPS-HT蚀刻反应器一般使用在CENTURA系统之制程模块，而其可经由美国加州圣塔克拉纳之运用材料公司(Applied Materials，Inc.)取得。
此反应器300包括一制程腔体(Process Chamber)310具有一导电主体(墙(Wall))330以所具有的一晶圆支架底座(WaferSupport Pedestal)316，以及一控制器340。
此腔体310提供一大致上平面的介电天花板(DielectricCeiling)320(例如DPS II与DPS-HT模块)。腔体310其它的变动也可能是有其它种类的天花板，例如，一种圆屋顶形状(Dome-Shaped)天花板(例如DPS Plus模块)。在此天花板320之上配置一个天线(Antenna)至少包括一感应线圈(InductiveCoil)组件312(如图所示之两个同轴组件312)。此感应线圈组件312经由一第一匹配网络(Matching Network)319耦接到一电浆功率来源(Plasma Power Source)318。此电浆功率来源318传统上在一调整频率介于50千赫兹(50k Hertz)到13.56百万赫兹(13.56M Hertz)之范围内，能够产生高达3000瓦(W)之功率。
此支架底座(阴极)316系经由一第二匹配网络(MatchingNetwork)324耦接到一偏压功率来源(Bias Power Source)322。此偏压功率来源322一般而言能够在将近13.56百万赫兹(13.56M Hertz)之频率下产生高达500瓦(W)的功率。此偏压功率可以是持续的或是脉波式(Pulsed)地提供功率。在一其它实施例中，此偏压功率来源322可以是一直流电源或是一脉波式的直流电源。
此控制器340包括一中央处理单元(CPU)344、一内存342、以及一用以支持中央处理单元344之一支持电路(SupportCircuit)346，并用以协助在对腔体310内组件的控制，并且就其本身而言是为了协助在蚀刻制程中的控制，底下将会进一步讨论。
在操作时，半导体晶圆314放置在底座316上，并且由气瓶柜(Gas Panel)338提供的制程气体经由进入埠(EntryPort)326进入以形成一气体混合物(Gaseous Mixture)350。此气体混合物350藉由电浆功率来源318以及偏压功率来源322分别提供给感应线圈组件312与阴极316之功率，而激化(Ignited)成为在腔体310内的电浆355。此在腔体310内部的压力系使用一节流阀(Throttle Valve)327以及一真空泵(Vacuum Pump)336所控制。传统上，此腔体墙330是连接到一电子接地极334。而墙330的温度则是使用经由墙330配置的内含液态之导管(图标上未显示)所控制。
墙330温度的控制是为了稳定支架底座316的温度。再一实施例中，氦气(He)由一气体来源348经由气体导管(GasConduit)349传送到在晶圆314底下形成于支架底座316表面之信道(未显示)内。此氦气用来促进底座316与晶圆314之间的热移转。在制造过程中，此底座316可经由在底座内的一电阻式加热器(Resistive Heater)(未显示)来加热，以达到一稳定状态的温度，并且接着此氦气则可加速晶圆314温度的一致性(Uniform)。使用这样的控制，此晶圆314可维持在若是DPS II模块则是介于大约摄氏20度到80度的温度，而若是DPS-HT模块则是介于大约摄氏200度到350度的温度。
熟知此技艺之人士皆知其它的蚀刻腔体也可用来达成此发明，包括具有远程电浆来源的腔体、电子回旋共振(ECR)电浆腔体，或者其它类似等等。
为了协助腔体310如上所述的控制，此控制器340可以由任何形式之一般用来控制不同类型腔体之工业设定之计算机处理器或是次处理器(Sub-Processor)所达成。而中央处理单元(CPU)344的内存342，或是计算机可读取媒介(Medium)，可以是一个或是多个目前可取得之内存，例如随机存取内存(RAM)、只读存储器(ROM)、软式磁盘(Floppy Disk)、或其它任何以区域或是远程数字方式储存之媒体。而支持电路346连接到中央处理单元(CPU)344，并以传统之方式协助处理器。而这些电路包括快速缓冲贮存区(Cache)、电源供应器、时脉(Clock)电路、输出/输入电路以及次系统(Subsystem)，以及其它类似的电路。本发明之方法通常储存在内存342内当成软件的例行程序(Routine)。此软件程序也可由一第二个中央处理单元CPU(未显示)所储存及/或执行，而其可经设置于远程的硬件中，但是由中央处理单元(CPU)344所控制。
图4是说明一表400，用以总结在此所述使用DPS-HT反应器之等向性电浆蚀刻制程之制程参数。总结在栏402的制程参数是本发明上述的内容中之一范例实施例。此制程之范围则出现在栏404中。用以移除聚合残留物层207的范例制程参数是在栏406中出现。然而可以理解的是，使用不同的电浆蚀刻反应器可能需要不同的制程参数值与范围。
本发明可使用其它的半导体晶圆制程系统所实现，其中之制程参数可以根据在此所描述之技术而调整，以达到熟习此技艺之人士所能接受之特性，此仍不脱离本发明之精神。
虽然上述的讨论仅提出关于场效晶体管之制造，然而使用在集成电路内之其它组件与结构之制造以可从本发明中获得相当好的效果。

Claims (25)

1.一种移除蚀刻后之残留物之方法，包括：
(a)提供具有一多晶硅层形成于一含铪(Hafnium-containing)层上之一基底；
(b)形成一图案化光罩在该多晶硅层上；
(c)电浆蚀刻该多晶硅层，其中一聚合残留物沉积在该基底上；以及
(d)使用一电浆包括一个或多个含碳氟化合物(Fluorocarbon-containing)气体移除该聚合残留物。
2.如权利要求1所述的方法，其中该含铪层包括从一群组所选择之一种物质，该群组包括二氧化铪(HfO2)、二氧化硅铪(HfSiO2)与氮氧化铪(HfSiON)。
3.如权利要求1所述的方法，其中在步骤(d)中之该含碳氟化合物气体包括从一群组所选择之一种或多种物质，该群组包括包括四氟化碳(CF4)、三氟甲烷(CHF3)与氟乙烷(C2F6)。
4.如权利要求1所述的方法，其中在步骤(d)中之该含碳氟化合物气体，其针对该聚合残留物对该含铪层具有一蚀刻选择比(Etch Selectivity)至少在约50∶1。
5.如权利要求1所述的方法，其中在步骤(d)中之该含碳氟化合物气体，其针对该聚合残留物对多晶硅层具有一蚀刻选择比至少1∶1。
6.如权利要求1所述的方法，其中步骤(d)是在一基底温度介于摄氏200度到350度之间进行。
7.如权利要求1所述的方法，其中步骤(d)包括：
提供一四氟化碳(CF4)与氮(N2)，其中所提供之四氟化碳对氮之流速比例从1∶5到40∶1之范围；
维持该基底之温度在介于摄氏约200度到350度之范围；
提供介于200到2000瓦(W)的功率给一感应式耦合天线；
提供一不大于约30瓦(W)之阴极偏压功率；以及
维持一腔体压力介于约2到50mTorr之压力。
8.一种制造一场效晶体管之闸极结构之方法，包括：
(a)提供一基底，具有定义在该基底上之多数个晶体管接面(Transistor Junction)，而该些晶体管接面上具有一闸极电极层形成在一闸极介电层上；
(b)形成一图案化光罩用以在该闸极电极层上定义一闸极结构；
(c)电浆蚀刻该闸极电极层，以便定义该闸极结构，其中一聚合残留物沉积在该基底上；
(d)使用一电浆包括一个或多个含碳氟化合物(Fluorocarbon-containing)气体移除该聚合残留物；以及
(e)电浆蚀刻该闸极介电层以定义该闸极结构。
9.如权利要求8所述的方法，其中该闸极介电层包括从一群组所选择之一种物质，该群组包括二氧化铪(HfO2)、二氧化硅铪(HfSiO2)与氮氧化铪(HfSiON)。
10.如权利要求8所述的方法，其中该闸极电极层包括多晶硅。
11.如权利要求8所述的方法，其中步骤(d)与(e)是在同一腔体内依序完成。
12.如权利要求8所述的方法，其中步骤(d)中之该含碳氟化合物气体包括从一群组所选择之一种或多种物质，该群组包括包括四氟化碳(CF4)、三氟甲烷(CHF3)与氟乙烷(C2F6)。
13.如权利要求8所述的方法，其中在步骤(d)中之该含碳氟化合物气体，其针对该聚合残留物对该闸极介电层具有一蚀刻选择比(Etch Selectivity)至少在约50∶1。
14.如权利要求8所述的方法，其中在步骤(d)中之该含碳氟化合物气体，其针对该聚合残留物对闸极电极层具有一蚀刻选择比至少1∶1。
15.如权利要求8所述的方法，其中该含碳氟化合物气体至少包含一种惰性气体，该惰性气体是从一群组所选择之一种气体，该群组包括氮(N2)、氩(Ar)以及氖(Ne)。
16.如权利要求8所述的方法，其中步骤(d)是在一基底温度介于摄氏200度到350度之间进行。
17.如权利要求8所述的方法，其中步骤(d)包括：
提供一四氟化碳(CF4)与氮(N2)，其中所提供之四氟化碳对氮之流速比例从1∶5到40∶1之范围。
18.如权利要求8所述的方法，其中步骤(d)包括：
提供一四氟化碳(CF4)与氮(N2)，其中所提供之四氟化碳对氮之流速比例从1∶5到40∶1之范围；
维持该基底之温度在介于摄氏约200度到350度之范围；
提供介于200到2000瓦(W)的功率给一感应式耦合天线；
提供一不大于约30瓦(W)之阴极偏压功率；以及
维持一腔体压力介于约2到50mTorr之压力。
19.一利计算机可读取媒介(Computer-Readable Medium)包括一软件用以在一计算机上执行，而可用以使一半导体晶圆制程系统使用该方法制造一场效晶体管之闸极结构，包括：
(a)提供一基底，具有定义在该基底上之多数个晶体管接面(Transistor Junction)，而该些晶体管接面上具有一闸极电极层形成在一闸极介电层上；
(b)形成一图案化光罩用以在该闸极电极层上定义一闸极结构；
(c)电浆蚀刻该闸极电极层，以便定义该闸极结构，其中一聚合残留物沉积在该基底上；
(d)使用一电浆包括一个或多个含碳氟化合物(Fluorocarbon-containing)气体移除该聚合残留物；以及
(e)电浆蚀刻该闸极介电层以定义该闸极结构。
20.如权利要求19所述的计算机可读取媒介，其中该闸极介电层包括从一群组所选择之一种物质，该群组包括二氧化铪(HfO2)、二氧化硅铪(HfSiO2)与氮氧化铪(HfSiON)。
21.如权利要求19所述的计算机可读取媒介，其中步骤(d)与(e)是在同一腔体内依序完成。
22.如权利要求19所述的计算机可读取媒介，其中步骤(d)中之该含碳氟化合物气体包括从一群组所选择之一种或多种物质，该群组包括包括四氟化碳(CF4)、三氟甲烷(CHF3)与氟乙烷(C2F6)。
23.如权利要求19所述的计算机可读取媒介，其中在步骤(d)中之该含碳氟化合物气体，其针对该聚合残留物对该闸极介电层具有一蚀刻选择比(Etch Selectivity)至少在约50∶1。
24.如权利要求19所述的计算机可读取媒介，其中在步骤(d)中之该含碳氟化合物气体，其针对该聚合残留物对闸极电极层具有一蚀刻选择比至少1∶1。
25.如权利要求19所述的方法，其中步骤(d)是在一基底温度介于摄氏200度到350度之间进行。
CNA200410033896XA 2003-04-17 2004-04-19 场效晶体管的一种闸极结构的制造方法 Pending CN1538504A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/418,995 2003-04-17
US10/418,995 US20040209468A1 (en) 2003-04-17 2003-04-17 Method for fabricating a gate structure of a field effect transistor

Publications (1)

Publication Number Publication Date
CN1538504A true CN1538504A (zh) 2004-10-20

Family

ID=32908366

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200410033896XA Pending CN1538504A (zh) 2003-04-17 2004-04-19 场效晶体管的一种闸极结构的制造方法

Country Status (7)

Country Link
US (1) US20040209468A1 (zh)
EP (1) EP1469510A3 (zh)
JP (1) JP2004336029A (zh)
KR (1) KR20040090931A (zh)
CN (1) CN1538504A (zh)
SG (1) SG115676A1 (zh)
TW (1) TW200428658A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404140B (zh) * 2009-05-11 2013-08-01 Hitachi High Tech Corp 乾蝕刻方法
CN102610515B (zh) * 2007-06-27 2014-10-15 应用材料公司 用于高温蚀刻高-k材料栅结构的方法
CN105280700A (zh) * 2014-07-18 2016-01-27 台湾积体电路制造股份有限公司 用于mosfet器件的结构和方法
CN105719960A (zh) * 2014-12-19 2016-06-29 爱思开海力士有限公司 用于刻蚀高k金属栅层叠的方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723242B2 (en) * 2004-03-15 2010-05-25 Sharp Laboratories Of America, Inc. Enhanced thin-film oxidation process
JP4723503B2 (ja) * 2003-05-30 2011-07-13 東京エレクトロン株式会社 高ｋ誘電体材料をエッチングするための方法とシステム
US20050153563A1 (en) * 2004-01-14 2005-07-14 Lam Research Corporation Selective etch of films with high dielectric constant
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7431795B2 (en) * 2004-07-29 2008-10-07 Applied Materials, Inc. Cluster tool and method for process integration in manufacture of a gate structure of a field effect transistor
US20060032833A1 (en) * 2004-08-10 2006-02-16 Applied Materials, Inc. Encapsulation of post-etch halogenic residue
US7402472B2 (en) * 2005-02-25 2008-07-22 Freescale Semiconductor, Inc. Method of making a nitrided gate dielectric
JP4671729B2 (ja) * 2005-03-28 2011-04-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US20070190795A1 (en) * 2006-02-13 2007-08-16 Haoren Zhuang Method for fabricating a semiconductor device with a high-K dielectric
US7837838B2 (en) 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US8183161B2 (en) * 2006-09-12 2012-05-22 Tokyo Electron Limited Method and system for dry etching a hafnium containing material
JP5590886B2 (ja) 2006-09-26 2014-09-17 アプライド マテリアルズ インコーポレイテッド 欠陥パシベーションのための高ｋゲート積層構造に対するフッ素プラズマ処理
US7776696B2 (en) * 2007-04-30 2010-08-17 Spansion Llc Method to obtain multiple gate thicknesses using in-situ gate etch mask approach
US20090096001A1 (en) * 2007-10-15 2009-04-16 Qimonda Ag Integrated Circuit and Method of Manufacturing the Same
JP5072531B2 (ja) * 2007-10-24 2012-11-14 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
TWI421919B (zh) * 2008-07-24 2014-01-01 Lam Res Corp 藉由順序施加化學品以進行半導體基板之表面處理的方法與設備
US8368125B2 (en) * 2009-07-20 2013-02-05 International Business Machines Corporation Multiple orientation nanowires with gate stack stressors
US20110012177A1 (en) * 2009-07-20 2011-01-20 International Business Machines Corporation Nanostructure For Changing Electric Mobility
US8871107B2 (en) * 2013-03-15 2014-10-28 International Business Machines Corporation Subtractive plasma etching of a blanket layer of metal or metal alloy
DE102013223490B4 (de) 2013-11-18 2023-07-06 Robert Bosch Gmbh Verfahren zur Herstellung einer strukturierten Oberfläche
US9570319B2 (en) * 2014-05-30 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895245A (en) * 1997-06-17 1999-04-20 Vlsi Technology, Inc. Plasma ash for silicon surface preparation
JP3524763B2 (ja) * 1998-05-12 2004-05-10 株式会社日立製作所 エッチング方法
JP2000150678A (ja) * 1998-11-10 2000-05-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置およびその製造方法
US6242350B1 (en) * 1999-03-18 2001-06-05 Taiwan Semiconductor Manufacturing Company Post gate etch cleaning process for self-aligned gate mosfets
TW525223B (en) * 1999-12-14 2003-03-21 United Microelectronics Corp Method for removing photoresist and residual polymer from polysilicon gate
EP1171908A1 (en) * 2000-01-19 2002-01-16 Philips Semiconductors Inc. Method for removing residues with reduced etching of oxide
JP4056195B2 (ja) * 2000-03-30 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6303482B1 (en) * 2000-06-19 2001-10-16 United Microelectronics Corp. Method for cleaning the surface of a semiconductor wafer
TW449929B (en) * 2000-08-02 2001-08-11 Ind Tech Res Inst Structure and manufacturing method of amorphous-silicon thin film transistor array
US6455330B1 (en) * 2002-01-28 2002-09-24 Taiwan Semiconductor Manufacturing Company Methods to create high-k dielectric gate electrodes with backside cleaning
US6451647B1 (en) * 2002-03-18 2002-09-17 Advanced Micro Devices, Inc. Integrated plasma etch of gate and gate dielectric and low power plasma post gate etch removal of high-K residual

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610515B (zh) * 2007-06-27 2014-10-15 应用材料公司 用于高温蚀刻高-k材料栅结构的方法
TWI479562B (zh) * 2007-06-27 2015-04-01 Applied Materials Inc 高溫蝕刻高ｋ值材料閘極結構之方法
TWI404140B (zh) * 2009-05-11 2013-08-01 Hitachi High Tech Corp 乾蝕刻方法
US10170480B2 (en) 2014-07-18 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for manufacturing a fin-based semiconductor device including a metal gate diffusion break structure with a conformal dielectric layer
CN105280700B (zh) * 2014-07-18 2018-09-14 台湾积体电路制造股份有限公司 用于mosfet器件的结构和方法
CN105280700A (zh) * 2014-07-18 2016-01-27 台湾积体电路制造股份有限公司 用于mosfet器件的结构和方法
US10748902B2 (en) 2014-07-18 2020-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-based device having an isolation gate comprising a conformal dielectric layer and a metal gate
US11264385B2 (en) 2014-07-18 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-based device having an isolation gate in physical contact with a source/drain
US12034007B2 (en) 2014-07-18 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-based device having an isolation gate interfacing with a source/drain
CN105719960A (zh) * 2014-12-19 2016-06-29 爱思开海力士有限公司 用于刻蚀高k金属栅层叠的方法
CN105719960B (zh) * 2014-12-19 2021-05-25 爱思开海力士有限公司 用于刻蚀高k金属栅层叠的方法
CN113506730A (zh) * 2014-12-19 2021-10-15 爱思开海力士有限公司 用于刻蚀高k金属栅层叠的方法
CN113506730B (zh) * 2014-12-19 2024-04-30 爱思开海力士有限公司 用于刻蚀高k金属栅层叠的方法

Also Published As

Publication number Publication date
TW200428658A (en) 2004-12-16
KR20040090931A (ko) 2004-10-27
EP1469510A3 (en) 2005-04-13
SG115676A1 (en) 2005-10-28
JP2004336029A (ja) 2004-11-25
EP1469510A2 (en) 2004-10-20
US20040209468A1 (en) 2004-10-21

Similar Documents

Publication Publication Date Title
CN1538504A (zh) 场效晶体管的一种闸极结构的制造方法
US6767824B2 (en) Method of fabricating a gate structure of a field effect transistor using an alpha-carbon mask
US6759286B2 (en) Method of fabricating a gate structure of a field effect transistor using a hard mask
KR102483741B1 (ko) 진보된 패터닝 프로세스에서의 스페이서 퇴적 및 선택적 제거를 위한 장치 및 방법들
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US7354866B2 (en) Cluster tool and method for process integration in manufacture of a gate structure of a field effect transistor
US20040007561A1 (en) Method for plasma etching of high-K dielectric materials
KR101106882B1 (ko) 높은―ｋ 물질 게이트 구조물을 고온 에칭하는 방법
US20040072446A1 (en) Method for fabricating an ultra shallow junction of a field effect transistor
US20090004875A1 (en) Methods of trimming amorphous carbon film for forming ultra thin structures on a substrate
US6902681B2 (en) Method for plasma etching of high-K dielectric materials
CN1624865A (zh) 以聚合物沉积控制光阻移除处理的关键尺寸的微负载方法
KR20210121264A (ko) 리소그래피 애플리케이션들을 위한 막 스택
US9595451B1 (en) Highly selective etching methods for etching dielectric materials
KR20020027323A (ko) 실리콘 산화물 및 반사방지용 유전체 코팅의 식각 방법
KR20010032912A (ko) 실리콘 산화 질화물과 무기 반사 방지 코팅막 에칭 방법
TW201517167A (zh) 使用同步射頻脈衝以蝕刻材料之方法
US6686292B1 (en) Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
CN1921072A (zh) 一种蚀刻高介电常数材料的方法
US6855643B2 (en) Method for fabricating a gate structure
US5354421A (en) Dry etching method
JP7456023B2 (ja) リソグラフィ用途のフォトレジスト層上への炭素の選択的堆積
US20040206724A1 (en) Method of etching metals with high selectivity to hafnium-based dielectric materials
US6746925B1 (en) High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation
CN100472730C (zh) 半导体装置的制造方法和制造系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication