CN1536763A - 表面声波器件及其制造方法 - Google Patents

表面声波器件及其制造方法 Download PDF

Info

Publication number
CN1536763A
CN1536763A CNA2004100342109A CN200410034210A CN1536763A CN 1536763 A CN1536763 A CN 1536763A CN A2004100342109 A CNA2004100342109 A CN A2004100342109A CN 200410034210 A CN200410034210 A CN 200410034210A CN 1536763 A CN1536763 A CN 1536763A
Authority
CN
China
Prior art keywords
acoustic wave
surface acoustic
substrate
wave device
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100342109A
Other languages
English (en)
Other versions
CN1536763B (zh
Inventor
上田政则
雄
川内治
三浦道雄
藁科卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Media Devices Ltd filed Critical Fujitsu Ltd
Publication of CN1536763A publication Critical patent/CN1536763A/zh
Application granted granted Critical
Publication of CN1536763B publication Critical patent/CN1536763B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H03H3/10—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves for obtaining desired frequency or temperature coefficient
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H03H9/6423—Means for obtaining a particular transfer characteristic
    • H03H9/6433—Coupled resonator filters
    • H03H9/6483—Ladder SAW filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

一种表面声波器件，包括：第一基板，附连到该第一基板的表面声波芯片，以及用于气密地密封该表面声波芯片的第二基板。第一和第二基板中的至少一个包括硅。第一和第二基板有各自的接合表面。在第一基板的不是接合表面的一表面区域上形成有一电路。

Description

表面声波器件及其制造方法
技术领域
本发明总体上涉及一种表面声波器件及其制造方法，更具体来说，涉及一种具有一表面声波芯片的表面声波器件，以及该表面声波器件的制造方法，其中该表面声波芯片附连在第一基板上，并由第二基板密封。
背景技术
近来，随着电子器件的小型化和高性能化，要求使安装到电子器件上的电子元件小型化并提高其性能。例如，对于表面声波(SAW)器件也有类似的要求，该表面声波器件是在能够发射和接收无线电波的电子器件中用作为滤波器、迟延线、振荡器的电子部件。
现对配备有传统SAW器件的滤波器器件进行描述。图1A是SAW滤波器100的透视图，图1B是沿图1A的D-D线的剖视图。例如在日本专利申请公报No.8-18390中公开了这种类型的SAW器件(具体见图4)。
参照图1A，SAW滤波器100包括具有空腔102的陶瓷封装101、金属封帽103和SAW芯片111。SAW芯片111位于空腔102中，使用金属封帽103密封该空腔102。如图1B所示，封装101具有由三个接合的基板101a、101b和101c构成的三层结构。将电极焊盘设置在基板101b的顶部，并将底脚图案104设置在基板101c的底部。将布线图案设置在封装101的多个侧面，并将该电极焊盘与该底脚图案104相连。将SAW芯片111固定在空腔102的底部，以使SAW芯片111上的多个梳状电极(交指型变换器：IDT)面朝上。SAW芯片111上的电极焊盘通过金属线112与焊盘相连。金属封帽103通过由焊料或树脂制成的接合材料105与封装101的上表面接合。
还有其它的以倒装方式安装SAW芯片的方案(例如，参见日本专利申请公报No.2001-110946)。图2A和图2B示出了这种类型的SAW器件。更具体地，图2A是SAW滤波器200的SAW芯片211的透视图，图2B是SAW滤波器200的剖视图，该剖视图与沿图1A的D-D线的截面相对应。
如图2A所示，SAW芯片211具有压电材料基板(下文中，称作压电基板)212。形成IDT的梳状电极213形成在压电基板212的主表面(上表面)上。该主表面上设置有电极焊盘214，并且该电极焊盘214通过布线图案与IDT 213电连接。如图2B所示，封装201具有一空腔202。将电极焊盘205设置在空腔202的底部，空腔202的底部也被称为管芯附连(die-attached)表面。将焊盘205定位为与SAW芯片211的焊盘214相对应。将SAW芯片211倒装安装在空腔202内，以使IDT 213和电极图案214面向管芯附连表面。焊盘214和205通过金属凸起215接合，以使这些焊盘被电气地并且机械地固定在一起。焊盘205通过通孔布线导线206与封装201背侧的底脚图案207电连接，通孔布线导线206穿透封装201的底部。金属封帽203将空腔202的开口封闭，并通过接合材料204与封装201接合。
配备有发射滤波器和接收滤波器的双工器可以通过使用上述SAW滤波器来形成。现将参照图3A和3B描述这种双工器。这些图中所示的双工器300具有一发射滤波器311a和一接收滤波器311b，这些滤波器中的每一个都类似于SAW滤波器100。图3A示出了双工器300的剖视图，该剖视图与沿图1A的D-D线的截面相对应。图3B是SAW芯片311的平面图。
参照图3A，双工器300具有封装301，该封装301中安装有SAW芯片311。将匹配电路板321和主板322设置在封装301的底侧。匹配电路板321以被主板322夹持的方式设置。如图3B所示，SAW芯片311配备有发射滤波器311a和接收滤波器311b。滤波器311a和311b中的每一个都具有相应的以梯型排列的多个IDT 313。IDT 313通过布线图案315与电极焊盘314相连。
如上所述的SAW滤波器或双工器都要求气密地密封SAW芯片。使用金属封帽以及接合材料或树脂来完成气密密封。
然而，存在有待解决的缺陷。需要在封装和封帽之间的界面处有大的接合区域(密封宽度)，以高度可靠地密封空腔。然而，这阻碍了封装的小型化。封装的小型化也由于使用导线而受到限制，因为导线需要相对宽的图案用于接合。该封装是由陶瓷制成的多层基板，其相对昂贵。该器件需要组装封帽、芯片和封装器件的工艺，因此成本较高。
发明内容
本发明的目的是提供一种小型化、价格便宜、容易生产的SAW器件及其制造方法。
通过一种表面声波器件来实现本发明的该目的，该表面声波器件包括：第一基板；附连到第一基板的表面声波芯片；以及，第二基板，该第二基板气密地密封该表面声波芯片，第一和第二基板中的至少一个包括硅，第一和第二基板具有多个接合表面，在第一基板的除接合表面以外的表面区域上形成一电路。上述硅的使用使得可以通过光刻和刻蚀技术很容易地制造高精度的器件。因此，可以提高生产效率和合格率，从而可以实现小型化。不需要在其它基板上安装该电路。这有助于小型化。
还可以通过一种表面声波器件的制造方法来实现本发明的以上目的，该方法包括如下的步骤：在其上形成有一电路的第一基板上安装表面声波器件；和，接合第一基板和第二基板，以使表面声波器件被气密地密封，第一和第二基板中的至少一个包括硅，所述电路位于第一基板的除第一和第二基板的接合表面以外的表面区域上。
附图说明
根据下面结合附图的详细说明，本发明的其它目的、特征和优点将变得更加明显，其中：
图1A是传统SAW器件的透视图；
图1B是沿图1A的D-D线的剖视图；
图2A是在图2B所示的传统SAW器件中使用的SAW芯片的透视图；
图2B是具有图2A所示的SAW芯片的传统SAW器件的剖视图；
图3A是传统双工器的剖视图；
图3B是在图3A所示的双工器中使用的SAW芯片的平面图；
图4A是根据本发明的双工器的电路图；
图4B是图4A所示的双工器的剖视图；
图5A是SAW芯片的平面图；
图5B是图4B所示的双工器的仰视图；
图6A和6B示出用于接合两基板的表面的表面活化处理(surfaceactivation process)；
图7A是根据本发明第一实施例的双工器的透视图；
图7B是沿图7A所示的线A-A的双工器的剖视图；
图8A是在图7A和7B所示的双工器中使用的电路板；
图8B是沿图8A所示的线B-B的剖视图；
图8C是在图8A和8B所示的双工器中使用的电感器的平面图；
图8D是在图8A和8B所示的双工器中使用的电容器的平面图；
图9A是在根据本发明第一实施例的双工器中使用的电路板的平面图；
图9B是根据本发明第一实施例的双工器的仰视图；
图10A是根据本发明第二实施例的双工器的剖视图；
图10B是在图10A所示的双工器中使用的电路板的平面图；
图10C是沿图10B所示的线C-C的剖视图；
图11显示了在图10A到10C所示电路板上形成的地图案和通孔布线导线；
图12A是根据本发明第三实施例的双工器的剖视图；
图12B是其上附连有SAW芯片的双工器的封帽的平面图；以及
图13是根据本发明第四实施例的双工器的剖视图。
具体实施方式
现参照图4A、4B、5A和5B来说明本发明的原理。图4A、4B、5A和5B显示了基于本发明原理的双工器。图4A是双工器1的电路图，图4B是双工器1的剖视图。图5A是SAW芯片10的平面图，该SAW芯片10具有形成在单个压电材料基板(下文中称为压电基板)15上的发射滤波器10a和接收滤波器10b。图5B是双工器1的仰视图。
参照图4A，双工器1由发射滤波器10a、接收滤波器10b、和用于输入阻抗匹配的匹配电路4组成。匹配电路4被设置在发射滤波器10a的公共I/O端子与接收滤波器10b的公共端子之间。该匹配电路包括一设置在双工器的输入/输出端子和接收器10b的公共端子之间的低通滤波器。该低通滤波器由电容器C1和C2以及设置在电容器C1和C2之间的电感器L1构成。电容器C1和C2的一端接地。发射滤波器10a的谐振频率低于接收滤波器10b的谐振频率。如果发射频率和接收频率与上述相反，则可以将该低通滤波器设置在较高频率侧。匹配电路4并不限于所述低通滤波器。可以对匹配电路进行改进，以将每一个低通滤波器等提供给相应的滤波器10a和10b。
参照图4B，双工器1具有容纳SAW芯片10的封装。该封装包括电路板3和封帽2，该封帽2气密地密封由封帽2限定的空腔8(其中安装有SAW芯片10)。压电基板15可以是42°Y切割X传播钽酸锂(LiTaO3∶LT)压电单晶基板。该LT基板在SAW传播的X方向上具有16.1ppm/℃的线性膨胀系数。该LT基板也可以由Y切割铌酸锂(LiNbO3∶LN)压电单晶基板来替代。
如图5A所示，发射滤波器10a具有设置在压电基板15上的多个IDT13，并且接收滤波器10b具有多个IDT 13。一布线图案14以梯型结构连接发射滤波器10a的IDT 13。类似地，接收滤波器10b的IDT 13由另一布线图案以梯型结构连接。多个输入/输出电极焊盘11与布线图案14一体形成。电信号通过输入/输出焊盘11输入滤波器10a和10b，并从滤波器10a和10b输出。IDT 13、布线图案14和输入/输出焊盘11可以由包含金(Au)、铝(Al)、铜(Cu)、钛(Ti)、铬(Cr)和钽(Ta)中的至少一种的单个导电层来形成，或由多个导电层的叠层来形成，其中该多个导电层中的每一个都包含Au、Al、Cu、Ti、Cr和Ta中的至少一种。压电基板15上的导电图案可以通过溅射等方法来淀积形成。
双工器1的SAW芯片10被面朝下接合，以使其上形成有所述多个IDT13的主表面面对电路板3。SAW芯片10的输入/输出焊盘11通过多个金属凸起12接合到形成在电路板3的管芯附连表面上的多个电极焊盘5，其中，该金属凸起12包含金(Au)、锡(Sn)、铝(Al)和铜(Cu)中的至少一种。因此，焊盘11和5被机械地和电地连接在一起。SAW芯片10可以以面朝上的方式安装。这种情况下，焊盘11和5可以通过金属线电连接。
与SAW芯片10相连的电极焊盘5通过穿透电路板3的多个通孔布线导线6(图4B)电连接到形成在电路板3的背侧的多个底脚图案7(图4B和5B)。底脚图案7用作为用于形成外部连接的端子，电信号通过这些端子输入SAW芯片10和从SAW芯片10输出。SAW芯片10的信号端子和接地端子可以延伸到封装背面上的底脚图案7。
优选地，封帽2通过表面活化处理与电路板3接合。更具体地，电路板3和封帽2的接合表面都经过表面活化处理，这产生非晶形层，并且随后将电路板3和封帽2接合在一起。表面活化处理不仅可以用于接合电路板3和封帽2，而且可以用于接合多板基板(multi-boardsubstrate)和多封帽基板(multi-cap substrate)，其中多板基板具有一体排列成多行和多列的多个电路板，多封帽基板具有一体排列成多行和多列的多个封帽。下面参照图6A和6B中的多板基板3A和多封帽基板2A来说明该表面活化处理。
参照图6A，通过RCA清洗等来清洗基板2A和3A，以去除包含化合物的杂质X1和X2和粘附在这些表面(尤其是接合表面)上的吸附物(清洁处理)。RCA清洗是一种使用溶液(例如，按1∶1-2∶5-7的体积混合比混合的氨水、过氧化氢和水的清洗溶液，和按1∶1-2∶5-7的体积混合比混合的盐酸、过氧化氢和水的清洗溶液)的技术。
烘干已清洗的基板(干燥处理)后，如图6B所示，把基板2A和3A的接合表面暴露在离子束、中性高能原子束、或者诸如氩(Ar)的惰性气体或氧的等离子体中，以便去除残余的杂质X11和X21，并且可以活化所述表面(活化处理)。根据待接合的基板的材料来选择要用的粒子束或等离子体。例如，使用惰性气体的表面活化处理对许多材料都是有用的。特别地，对于二氧化硅(SiO2)，也可以使用离子束或氧的等离子体。
然后，定位压电基板2A和硅基板3A，并将它们彼此接合(接合处理)。虽然可以在空气中执行该接合处理，但是对于大多数的材料来说，最好在真空或诸如氮气或惰性气体的高纯气体的气氛中进行该接合处理。此外，可能需要从两侧压紧基板2A和3A。该接合处理可以在室温下进行，或者可以通过在100℃或更低的温度下加热基板2A和3A来进行。利用加热可以增加基板2A和3A的接合强度。
在接合基板2A和3A后，本方法不需要1000℃或更高温度下的退火处理。因此，可以把基板2A和3A可靠接合而没有任何损伤。另外，该使用表面活化处理的方法不需要诸如树脂或金属的任何粘合剂，并且实现了厚度减小的封装，从而可以实现封装的小型化。此外，与粘合剂相比，可以通过较小的接合面积得到足够的接合强度，因此，可以使封装小型化。
匹配电路4用于匹配发射滤波器10a和接收滤波器10b的输入阻抗，可以很容易地以普通半导体层叠技术在晶片级通过淀积在电路板3(多板基板3A)上的硅来形成匹配电路4。封帽2可以由硅制成。这种情况下，可以采用反应离子刻蚀(RIE)、尤其是深RIE，以使得可以在晶片级制造所述多个封帽3。
上述的本发明的原理是示例性地针对双工器的。甚至本发明的以下实施例也针对双工器。然而，本发明并不限于双工器，还包括配备有单个SAW滤波器芯片或三个SAW滤波器芯片或者更多SAW滤波器芯片的SAW器件。使用单个SAW芯片可以省略匹配电路。
(第一实施例)
本发明的第一实施例是具有上述发射滤波器10a和接收滤波器10b的双工器。该双工器具有与双工器1相同的结构。
图7A是本实施例的双工器20的透视图，图7B是沿图7A的线A-A的剖视图。在这些图中，与前面所述的图中所示相同的那些部分具有相同的标号。
双工器20有一电路板23，SAW芯片10被倒装安装在该电路板23上，以使得SAW芯片10的主表面面对电路板23的管芯附连表面。SAW芯片10被气密地密封在封帽22的空腔8中。
可以通过处理包含作为主要成分的硅的基板来制造电路板23。硅很容易处理并且价格便宜。可以通过RIE(包括深RIE)、光刻技术或溅射来在电路板23中或其上形成图8A和8B或图9A和9B所示的图案。优选地，硅基板具有等于或大于100Ω.cm的电阻率，以防止由硅的电阻而导致的SAW芯片10的滤波特性的劣化。该条件适用于由硅制成的封帽22。
现将详细描述在电路板23上形成的图案。图8A显示了电路板23的管芯附连表面，图8B是沿图8A的线B-B的剖面图。图8C显示了实现匹配电路4的电感器L1的结构，图8D显示了匹配电路4的电容器C1和C2的结构。
参照这些图，将设置得处于地电位的接地图案5b层叠在电路板23上。将绝缘层3a设置在接地图案5b上。在绝缘层3a上，有多个电极焊盘5、一布线图案5a、电感器L1以及电容器C1和C2。
多个电极焊盘5通过多个凸起12机械和电连接到SAW芯片10的多个输入/输出焊盘11，并且被形成得与所述多个焊盘11在位置上相对应。每一个焊盘5都与匹配线路4相连，或通过布线图案5a直接或间接地与穿透绝缘层3a的通孔布线导线6a或6b相连。
如图8B和8C所示，匹配线路4的电感器L1包括形成螺旋形的电极4a。将电感器L1的起始端连接到布线图案4b，并将其末端连接到布线图案4c。将绝缘层4d夹在电极4a和布线图案4c之间。电极4a可以由导体制成，例如该导体可以是铜或金。布线图案4b和4c可以由包含Au、Al、Cu、Ti、Cr和Ta中的至少一种的单个导电层来形成，或者由多个导电层的叠层来形成，该多个导电层中的每一个都包含以上金属中的至少一种。这些金属可以通过溅射等方法来淀积。
如图8B和8D所示，匹配电路4的电容器C1和C2中各由电介质层4e、上电极4f和下电极4g组成。将电介质层4e夹在上电极4f和下电极4g之间。电极4f和4g与电极图案5a被一体形成，并且可以由包含Au、Al、Cu、Ti、Cr和Ta中的至少一种的单个导电层来形成，或者由多个导电层的叠层来形成，该多个导电层中的每一个都包含以上金属中的至少一种。可以采用溅射法来淀积这些金属。优选地，电极4f和4g由与电极电极焊盘5相同的材料制成。这有利于制造工艺的简化，并提高合格率和效率。
如图9A和9B所示，穿透绝缘层3a的所述多条通孔布线导线包括：用于接地的通孔布线导线6a，和用于信号传输的通孔布线导线6b。如图9A所示，用于接地的通孔布线导线6a与位于绝缘层3下方的接地图案5b相连。接地图案5b可以由包含Au、Al、Cu、Ti、Cr和Ta中的至少一种的单个导电层来形成，或由多个导电层的叠层来形成，该多个导电层中的每一个都包含以上金属中的至少一种。可以采用溅射法来淀积这些金属。如图9B所示，接地图案5b通过穿透电路板23的通孔布线导线6与形成在电路板23背侧的一些底脚图案7电连接。将通过通孔布线导线6a与接地图案5b相连的底脚图案7接地。因此，接地图案5b被设为地电位。用于信号传输的通孔布线导线6b在没有接地图案5b的区域中穿透电路板23，并与电路板23背侧的一些底脚图案7电连接，如图9B所示。可以从外部将RF信号施加给与用于信号传输的通孔布线导线6b相连的给定底脚图案7。
将SAW芯片10倒装安装在上述电路板23上，并使用具有空腔8的封帽22气密地密封该SAW芯片10，如图7A和7B所示。封帽22可以象电路板23那样包含作为主要成分的硅。可以通过RIE(优选地，深RIE)在硅基板中形成空腔8。应该明白，空腔8是在封帽2中形成的。限定空腔8的多个壁保证了封帽2的强度。这使得封装变薄。
优选地，将表面活化处理用于接合电路板23和封帽22。由于表面活化处理不需要在接合后在1000℃或更高温度下进行退火处理，所以表面活化处理对电路板23和封帽22不会产生任何热损伤。此外，可以使用上述多板基板和多封帽基板来一次制造大量器件。
在表面活化处理中，通过RCA清洗等来清洗基板2A和3A的接合表面，并将所述表面暴露在离子束、中性高能原子束、或者诸如氩(Ar)的惰性气体或氧的等离子体中，以去除残余的杂质，并且可以活化所述表面。这在封帽22和电路板23的接合表面上形成多个非晶形层。这些非晶形层有几个纳米厚。由于封帽22和电路板23由硅制成，所以该非晶形层包含作为主要成分的硅。然后，将封帽22和电路板23互相定位并接合，以使用封帽22密封安装在电路板23上的SAW芯片10。优选地，该接合过程在真空中进行。也可以在空气或诸如氮气或惰性气体的高纯气体的气氛中接合封帽22和电路板23。可能需要从两侧压紧封帽22和电路板23。该接合过程可以在室温下进行，或者可以通过在100℃或更低的温度下加热封帽22和电路板23来进行。利用加热可以增加接合强度。
对于均由硅制成的封帽22和电路板23的表面活化处理不需要在接合后在1000℃或更高温度下的退火处理。因此，可以将封帽22和电路板23无损伤地可靠接合。此外，使用表面活化处理的该方法不需要诸如树脂或金属的粘合剂，并且实现了厚度减小的封装，从而可以实现封装的小型化。此外，与粘合剂相比，可以通过较小的接合界面区域得到足够的接合强度，因此，可以使封装小型化。
使用表面活化处理使得工艺能够程序化为：首先接合多封帽基板和多板基板，然后通过使用切割刀片或激光束将如此接合的基板分割成多个单独的器件。因此，可以提高生产率并且降低成本。
(第二实施例)
图10A到10C和图11示出了根据本发明第二实施例的双工器30。更具体地，图10A是双工器30的剖视图(该剖视图与图7B的剖视图相对应)，图10B是电路板33的平面图，图10C是沿图10B所示的线C-C的剖视图。双工器30具有与图7A所示几乎相同的透视图。
如图10A所示，双工器30具有包含作为主要成分的硅的电路板33。将SAW芯片10倒装安装在电路板33的管芯附连表面上。SAW芯片10被容纳在封帽32的空腔8中，并且被封帽32气密地密封起来。
在封帽32和电路板33的接合表面处设置可以由金等制成的金属层。通过直接接合这些金属表面来接合封帽32和电路板33。
现将更详细地进行说明。在封帽32的接合表面上形成金属层32a。金属层32可以由包含Au、Al、Cu、Ti、Cr和Ta中的至少一种的单个导电层来形成，或者由多个导电层的叠层来形成，该多个导电层中的每一个都包含以上金属中的至少一种。可以采用溅射法来淀积这些金属。将接地图案35b设置在电路板33的主表面上的接合区域中。接地图案35b与第一实施例的接地图案5b相对应。在第二实施例中，金属层32a和接地图案35b被直接接合，以便可以接合封帽32和电路板33。可以对金属层32a和/或接地图案35b进行表面活化处理。也可以省略金属层32a和接地图案35b，而在对接合表面的表面活化处理后直接接合封帽32和电路板33。
用于信号传输的通孔布线导线6b应该与接地图案35b电隔离。因此，如图11所示，不将接地图案35b设置在包括用于信号传输的通孔布线导线6b的区域内。
如上所述，可以通过直接接合相应的金属层来接合封帽32和电路板33。除上述以外，第二实施例与第一实施例几乎相同。
(第三实施例)
图12A和图12B示出了根据本发明第三实施例的双工器40。更具体地，图12A是双工器40的剖视图(该剖视图与图7B的剖视图相对应)，图12B是其上接合有SAW芯片10的封帽42的平面图。
在其上接合有具有平板形状的封帽42的电路板43中限定空腔48。将SAW芯片10与封帽42接合。电路板43可以是硅基板。类似的，封帽42可以是硅基板。封帽42也可以是蓝宝石基板。在下文中，使用硅基板。
在封帽42和电路板43的接合表面上形成金属层42a和43a。金属层42a和43a可以由包含Au、Al、Cu、Ti、Cr和Ta中的至少一种的单个导电层来形成，或者由多个导电层的叠层来形成，该多个导电层中的每一个都包含以上金属中的至少一种。可以通过溅射等方法来淀积这些金属。
金属层42a和43a的直接接合导致封帽42和电路板43的接合。可以对金属层42a和43a的接合表面进行表面活化处理。另选地，在接合中可以对封帽42和电路板43的接合表面进行表面活化处理，而不省略金属层42a和42b。
封帽42用作为支撑SAW芯片10的压电基板15的部件。与其它实施例相比，这使得压电基板15更薄。因此，可以使双工器进一步变薄。可以通用使用表面活化接合(surface activated bonding)的方法来接合封帽42和SAW芯片10。
尽管上述封帽42由硅制成，但是封帽42还可以是蓝宝石基板。蓝宝石基板具有限制压电基板15的热膨胀的功能，这是由于源自蓝宝石的弹性刚度(C11)和热膨胀系数与LT压电基板等的弹性刚度和热膨胀系数之间关系的偏差而产生的应力所导致的。这可以提高SAW芯片10的作为温度变化的函数的频率响应的稳定性。
根据第三实施例，可以使SAW器件进一步小型化，使用蓝宝石基板可以提高由于温度变化而劣化的SAW芯片10的频率响应的稳定性。
(第四实施例)
图13是根据本发明第四实施例的双工器50的剖视图，该剖视图与图7B的剖视图相对应。
双工器50具有带有空腔58a的封帽52和带有另一空腔58b的电路板53。封帽52和电路板53可以通过使用表面活化处理而直接接合，或者通过使用设置在接合表面上的金属层来接合。在后一种情况下，这些金属层可以直接接合或者使用表面活化处理来接合。
根据第四实施例，可以制造小型化的双工器50。
本发明并不限于具体说明的实施例，在不脱离本发明的范围的条件下，可以做出其它实施例、变型以及改进。
本发明基于2003年4月8日提交的日本专利申请No.2003-104593，在此通过引用并入其全部公开内容。

Claims (23)

1.一种表面声波器件，包括：
第一基板；
表面声波芯片，被附连到第一基板；以及，
第二基板，用来气密地密封表面声波芯片，
第一和第二基板中的至少一个包括硅，
第一和第二基板具有接合表面，
一电路形成在第一基板的除接合表面之外的表面区域上。
2.根据权利要求1所述的表面声波器件，其中，第一和第二基板的接合表面经受了表面活化处理。
3.根据权利要求1所述的表面声波器件，还包括一置于第一和第二基板的接合表面之间的金属层。
4.根据权利要求3所述的表面声波器件，其中，金属层具有一经受了表面活化处理的接合表面。
5.根据权利要求1所述的表面声波器件，其中，第一和第二基板中的另一个包括蓝宝石。
6.根据权利要求1所述的表面声波器件，其中：
表面声波芯片具有多个第一焊盘，第一基板具有电连接到该多个第一焊盘的多个第二焊盘；并且
表面声波芯片被安装在第一基板上，使得所述多个第一焊盘面对所述多个第二焊盘。
7.根据权利要求1所述的表面声波器件，其中：
表面声波芯片具有多个第一焊盘，第一基板具有电连接到该多个第一焊盘的多个第二焊盘；并且
表面声波芯片被安装在第一基板上，使得所述多个第一焊盘面对所述多个第二焊盘。
8.根据权利要求7所述的表面声波器件，其中，表面声波芯片具有一与第二基板间隔开的后表面。
9.根据权利要求7所述的表面声波器件，其中，表面声波芯片具有一附连到第二基板的后表面。
10.根据权利要求1所述的表面声波器件，其中，第一和第二基板中的一个具有一用于容纳表面声波芯片的空腔。
11.根据权利要求1所述的表面声波器件，其中，第一和第二基板具有各自的空腔，在所述空腔中容纳有所述表面声波芯片。
12.根据权利要求1所述的表面声波器件，其中，表面声波器件包括至少一个滤波器。
13.根据权利要求1所述的表面声波器件，其中，电路包括一与表面声波芯片电连接的阻抗匹配电路。
14.根据权利要求1所述的表面声波器件，其中：
表面声波器件包括连接到一公共输入/输出端子的两个滤波器；并且
电路包括一设置在公共输入/输出端子与所述两个滤波器中的至少一个之间的阻抗匹配电路。
15.根据权利要求1所述的表面声波器件，其中，第一和第二基板中的包括硅的所述至少一个基板具有等于或大于100Ω·cm的电阻系数。
16.根据权利要求1所述的表面声波器件，其中，第一基板为平板形状，第二基板具有多个侧壁，该多个侧壁限定了一用于容纳表面声波芯片的空腔。
17.根据权利要求1所述的表面声波器件，其中，第一基板具有多个侧壁，该多个侧壁限定了一用于容纳表面声波芯片的空腔，并且第二基板为平板形状。
18.根据权利要求3所述的表面声波器件，其中，金属层包括金。
19.一种制造表面声波器件的方法，包括如下步骤：
在其上形成有一电路的第一基板上安装一表面声波芯片；和
接合第一基板和第二基板，以使表面声波芯片被气密地密封起来，
第一和第二基板中的至少一个包括硅，
电路被定位在第一基板的除第一与第二基板的接合表面外的一表面区域。
20.根据权利要求19所述的方法，还包括如下步骤：在接合第一和第二基板前，对所述接合表面进行表面活化处理。
21.根据权利要求19所述的方法，还包括如下步骤：在接合第一和第二基板前，在所述接合表面中的至少一个上形成一金属层。
22.根据权利要求19所述的方法，还包括如下步骤：在接合第一和第二基板前，在所述接合表面上形成多个金属层。
23.根据权利要求19所述的方法，其中，所述接合步骤同时还包括如下步骤：接合一体地形成的多个第一基板和一体地形成的多个第二基板。
CN2004100342109A 2003-04-08 2004-03-30 表面声波器件及其制造方法 Expired - Lifetime CN1536763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003104593A JP3913700B2 (ja) 2003-04-08 2003-04-08 弾性表面波デバイス及びその製造方法
JP104593/2003 2003-04-08

Publications (2)

Publication Number Publication Date
CN1536763A true CN1536763A (zh) 2004-10-13
CN1536763B CN1536763B (zh) 2011-05-04

Family

ID=33307910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100342109A Expired - Lifetime CN1536763B (zh) 2003-04-08 2004-03-30 表面声波器件及其制造方法

Country Status (4)

Country Link
US (1) US7274129B2 (zh)
JP (1) JP3913700B2 (zh)
KR (1) KR100638779B1 (zh)
CN (1) CN1536763B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111192832A (zh) * 2020-01-09 2020-05-22 甬矽电子(宁波)股份有限公司 芯片封装方法和芯片封装结构
WO2021042346A1 (zh) * 2019-09-05 2021-03-11 刘宇浩 一种多工装置
CN113302839A (zh) * 2019-03-01 2021-08-24 株式会社村田制作所 高频模块以及通信装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3418373B2 (ja) * 2000-10-24 2003-06-23 エヌ・アール・エス・テクノロジー株式会社 弾性表面波装置及びその製造方法
JP2004228911A (ja) * 2003-01-22 2004-08-12 Tdk Corp 分波器
CN101151802B (zh) * 2005-04-01 2010-08-25 松下电器产业株式会社 弹性表面波装置及其制造方法
DE102005044216A1 (de) * 2005-09-15 2007-03-29 Smartrac Technology Ltd. Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
US7436270B2 (en) * 2005-12-20 2008-10-14 Delphi Technologies, Inc. Structure and method for improving the reliability of surface mounted ceramic duplexers
JP4535286B2 (ja) * 2006-03-31 2010-09-01 Ｔｄｋ株式会社 弾性表面波素子および当該素子を備えた弾性表面波装置
JP5270349B2 (ja) * 2006-08-25 2013-08-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US8179022B2 (en) 2006-09-30 2012-05-15 Citizen Finetech Miyota Co., Ltd. Piezoelectric device with improved separation between input-output terminals and external connecting terminals
WO2011126000A1 (ja) 2010-04-08 2011-10-13 日亜化学工業株式会社 発光装置及びその製造方法
US9270251B2 (en) * 2013-03-15 2016-02-23 Adaptive Methods, Inc. Carrier for mounting a piezoelectric device on a circuit board and method for mounting a piezoelectric device on a circuit board
JP6509147B2 (ja) * 2016-02-29 2019-05-08 太陽誘電株式会社 電子デバイス
JP6315716B2 (ja) * 2016-03-17 2018-04-25 太陽誘電株式会社 弾性波デバイス
JP6245587B1 (ja) 2016-10-28 2017-12-13 大学共同利用機関法人自然科学研究機構 レーザー部品
JP7211082B2 (ja) * 2018-12-28 2023-01-24 セイコーエプソン株式会社 振動デバイスおよび振動モジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414137A (en) 1977-07-05 1979-02-02 Toshiba Corp Elastic surface wave unit
JPH02143836U (zh) 1989-05-09 1990-12-06
JPH04170811A (ja) 1990-11-05 1992-06-18 Fujitsu Ltd 弾性表面波デバイス
US5438305A (en) * 1991-08-12 1995-08-01 Hitachi, Ltd. High frequency module including a flexible substrate
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
JPH06268473A (ja) 1993-03-16 1994-09-22 Nippon Steel Corp 高周波集積回路素子
JPH0722808A (ja) 1993-06-30 1995-01-24 Japan Radio Co Ltd 複合フィルタ
JP2998510B2 (ja) 1993-09-13 2000-01-11 松下電器産業株式会社 電子部品とその製造方法
JPH0818390A (ja) 1994-07-01 1996-01-19 Kokusai Electric Co Ltd 弾性表面波装置
JPH10303689A (ja) 1997-04-25 1998-11-13 Hitachi Media Electron:Kk 弾性表面波装置ならびにその製造方法
JP3669463B2 (ja) * 1997-08-05 2005-07-06 Ｔｄｋ株式会社 樹脂封止表面実装型電子部品
JP2001053088A (ja) 1999-08-16 2001-02-23 Pmt:Kk リードフレームのレジンバリ除去方法
JP2001110946A (ja) 1999-10-05 2001-04-20 Toshiba Corp 電子デバイスおよびその製造方法
JP2001196488A (ja) 1999-10-26 2001-07-19 Nec Corp 電子部品装置及びその製造方法
JP2002141771A (ja) 2000-08-21 2002-05-17 Murata Mfg Co Ltd 弾性表面波フィルタ装置
JP2002184960A (ja) 2000-12-18 2002-06-28 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2002261581A (ja) 2001-03-02 2002-09-13 Tdk Corp 高周波モジュール部品
JP2002330050A (ja) 2001-05-07 2002-11-15 Nrs Technology Kk 中空樹脂モールド弾性表面波フィルタ
US7034441B2 (en) * 2002-11-13 2006-04-25 Nihon Dempa Kogyo Co., Ltd Surface mount crystal unit and surface mount crystal oscillator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113302839A (zh) * 2019-03-01 2021-08-24 株式会社村田制作所 高频模块以及通信装置
WO2021042346A1 (zh) * 2019-09-05 2021-03-11 刘宇浩 一种多工装置
CN111192832A (zh) * 2020-01-09 2020-05-22 甬矽电子(宁波)股份有限公司 芯片封装方法和芯片封装结构

Also Published As

Publication number Publication date
JP2004312474A (ja) 2004-11-04
KR100638779B1 (ko) 2006-10-30
JP3913700B2 (ja) 2007-05-09
KR20040087904A (ko) 2004-10-15
US20040217670A1 (en) 2004-11-04
CN1536763B (zh) 2011-05-04
US7274129B2 (en) 2007-09-25

Similar Documents

Publication Publication Date Title
CN1534869A (zh) 表面声波器件及其制造方法
CN1536763A (zh) 表面声波器件及其制造方法
CN1214458C (zh) 包括表面弹性波元件的射频模块部件及其制造方法
CN1574618A (zh) 表面声波器件及其制造方法
CN1196258C (zh) 声表面波滤波器件
CN1167192C (zh) 声表面波器件制造方法
CN1134105C (zh) 适合倒装片安装的表面声波器件
CN1173467C (zh) 声表面波装置及其制造方法
CN1257550C (zh) 半导体装置及其制造方法
CN1254914C (zh) 声表面波器件及其生产方法
CN1945968A (zh) 表面声波器件及其制造方法
CN1495999A (zh) 声波器件及其制作方法
CN1223085C (zh) 声表面波装置
CN1080952C (zh) 表面声波滤波器元件和通过对其封装而制成的表面声波滤波器
CN1795610A (zh) 压电电子元件,其制造工艺,和通信装置
CN1534868A (zh) 表面声波器件及其制造方法
CN1336787A (zh) 陶瓷叠层器件
CN1617443A (zh) 弹性边界波装置及其制造方法
CN1617445A (zh) 声波器件及其制造方法
CN1741377A (zh) 声表面波装置以及通信装置
CN1063894C (zh) 电子零件及其制造方法
CN1518213A (zh) 表面声波器件及其制造方法
CN1391725A (zh) 弹性波装置
CN1533031A (zh) 压电振子
CN101079611A (zh) 滤波器和双工器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20100819

Address after: Kanagawa

Applicant after: Fujitsu Media Devices Ltd.

Co-applicant after: TAIYO YUDEN Co.,Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Media Devices Ltd.

Co-applicant before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Free format text: FORMER OWNER: TAIYO YUDEN CO., LTD.

Owner name: TAIYO YUDEN CO., LTD.

Free format text: FORMER OWNER: FUJITSU MEDIA DEVICES LTD

Effective date: 20101201

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN TO: TOKYO, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20101201

Address after: Tokyo, Japan

Applicant after: TAIYO YUDEN Co.,Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Media Devices Ltd.

Co-applicant before: TAIYO YUDEN Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20110504

CX01 Expiry of patent term