CN111192832A - 芯片封装方法和芯片封装结构 - Google Patents

芯片封装方法和芯片封装结构 Download PDF

Info

Publication number
CN111192832A
CN111192832A CN202010022043.5A CN202010022043A CN111192832A CN 111192832 A CN111192832 A CN 111192832A CN 202010022043 A CN202010022043 A CN 202010022043A CN 111192832 A CN111192832 A CN 111192832A
Authority
CN
China
Prior art keywords
chip
substrate
wafer
light panel
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010022043.5A
Other languages
English (en)
Other versions
CN111192832B (zh
Inventor
王顺波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forehope Electronic Ningbo Co Ltd
Original Assignee
Forehope Electronic Ningbo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=70708621&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN111192832(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Forehope Electronic Ningbo Co Ltd filed Critical Forehope Electronic Ningbo Co Ltd
Priority to CN202010022043.5A priority Critical patent/CN111192832B/zh
Publication of CN111192832A publication Critical patent/CN111192832A/zh
Application granted granted Critical
Publication of CN111192832B publication Critical patent/CN111192832B/zh
Ceased legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明提供了一种芯片封装方法和芯片封装结构，涉及芯片封装技术领域。该芯片封装方法包括提供芯片、基板和具有凹槽的光板晶圆，将芯片倒装设于基板上，并使芯片与基板电连接；将光板晶圆设于基板上，并使芯片位于光板晶圆的凹槽内，在芯片与基板之间形成一密封空腔。该芯片封装方法工艺简单，成本相对较低，能够解决传统工艺中造成芯片隐裂以及芯片易被污染的问题，提高产品性能。本发明提供的芯片封装结构，节约成本，提高产品性能。

Description

芯片封装方法和芯片封装结构
技术领域
本发明涉及芯片封装技术领域，具体而言，涉及一种芯片封装方法和芯片封装结构。
背景技术
传统的声表面波芯片通常采用倒装工艺连接，再在芯片背面上压覆一层薄膜，利用薄膜来形成芯片底部的空腔结构。在压覆膜时，芯片背面受到压力，容易造成芯片隐裂，导致产品的气密性不好，从而降低产品性能。
发明内容
本发明的目的包括，例如，提供了一种芯片封装方法，对传统工艺进行改进，能够解决压覆时造成芯片隐裂的问题，提高产品性能和质量。
本发明的目的还包括，例如，提供了一种芯片封装结构，其省略了传统工艺中的压覆膜，工艺更简单，节约成本，防止压覆过程中造成的芯片隐裂现象，有利于提高产品性能。
本发明的实施例可以这样实现：
第一方面，本实施例提供一种芯片封装方法，包括：
提供芯片、基板和具有凹槽的光板晶圆；
将所述芯片倒装设于所述基板上，并使所述芯片与所述基板电连接；
将所述光板晶圆设于所述基板上，并使所述芯片位于所述光板晶圆的凹槽内，在所述芯片与所述基板之间形成一密封空腔。
在可选的实施方式中，所述将所述光板晶圆设于所述基板上的步骤包括：
在所述基板表面划密封胶，使所述光板晶圆通过所述密封胶与所述基板连接。
在可选的实施方式中，所述在所述基板表面划密封胶的步骤之前还包括：
在所述芯片远离所述基板的一侧划导热胶，以使所述光板晶圆的凹槽的底壁与所述芯片连接。
在可选的实施方式中，还包括在所述光板晶圆上形成凹槽的步骤，所述步骤包括：
在所述光板晶圆上设置保护层，通过对所述光板晶圆进行蚀刻形成所述凹槽。
在可选的实施方式中，所述将所述光板晶圆设于所述基板上的步骤之后，还包括：
烘烤，对所述密封胶烘烤。
塑封，通过塑封料注塑，在所述芯片和所述光板晶圆的外周形成塑封体。
第二方面，本实施例提供一种芯片封装结构，采用前述实施方式中任一项所述的芯片封装方法制得，所述芯片封装结构包括基板、芯片和光板晶圆；
所述芯片设于所述基板上，并与所述基板电连接；所述光板晶圆设有凹槽，所述光板晶圆与所述基板连接，使所述芯片位于所述凹槽内，并在所述芯片与所述基板之间形成一密封空腔。
在可选的实施方式中，所述光板晶圆包括底壁和与所述底壁连接的侧壁，所述底壁和所述侧壁围合形成所述凹槽；所述底壁与所述芯片远离所述基板的一侧连接，所述侧壁与所述基板连接。
在可选的实施方式中，所述侧壁与所述基板之间设有密封胶。
在可选的实施方式中，所述底壁与所述芯片之间设有导热胶。
在可选的实施方式中，还包括塑封体，所述塑封体包裹在所述光板晶圆的外周。
本发明实施例提供的芯片封装方法和芯片封装结构，其有益效果包括，例如：
本发明提供的芯片封装方法，芯片采用倒装方式贴于基板上，并实现芯片与基板的电连接。将光板晶圆罩设在芯片上，即光板晶圆与基板连接后，芯片位于光板晶圆的凹槽内，这样设置，光板晶圆能够使芯片与基板之间形成一密封空腔，提高芯片底部空腔的密封性，同时，光板晶圆罩设在芯片上，在塑封时，芯片不会直接受力，避免芯片出现隐裂或裂纹，提高产品性能。
本发明提供的芯片封装结构，芯片设于基板上，光板晶圆与基板连接，并且光板晶圆上开设有凹槽，用于容置芯片，该芯片封装结构中，采用光板晶圆代替了压覆膜，工艺更简单，成本更低，同时，光板晶圆罩设在芯片上，取代压膜工艺，避免芯片在压膜工艺中，残膜污染芯片，提高产品性能。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为现有技术的芯片封装结构的示意图；
图2为本发明实施例提供的芯片封装方法的工艺原理示意图；
图3为本发明实施例提供的芯片封装方法的具体步骤示意图；
图4为本发明实施例提供的芯片封装结构的示意图；
图5为本发明实施例提供的芯片封装结构的光板晶圆的结构示意图。
图标：10-芯片；20-基板；30-薄膜；40-塑封体；50-空腔结构；100-芯片封装结构；110-基板；120-芯片；121-连接凸块；123-导电凸点；125-密封空腔；130-光板晶圆；131-凹槽；133-底壁；135-侧壁；140-塑封体；150-密封胶；160-导热胶。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
随着半导体行业的快速发展，声表面波滤波器(Saw Filter)广泛应用于接收机前端以及双工器和接收滤波器。通常声表面波芯片采用钽酸锂(LiTaO3)或铌酸锂(LiNbO3)材质，利用压电材料的压电特性，利用输入与输出换能器(Transducer)将电波的输入信号转换成机械能，经过处理后，再把机械能转换成电的信号，以达到过滤不必要的信号及杂讯，提升收讯品质。
如图1所示，为保证滤波芯片10功能区域不能接触任何物质，即芯片10底部采用空腔结构50设计，传统技术中，声表面波芯片10通常采用倒装工艺连接在基板20上，再在芯片10背面上压覆一层薄膜30，利用薄膜30来形成芯片10底部的空腔结构50。制造过程中，当Saw Filter裸芯片10在压覆薄膜30时，芯片10背面受到压力，容易造成芯片10隐裂，降低芯片10质量；Saw Filter芯片10在塑封形成塑封体40时，压覆薄膜30受到塑封注塑压力容易造成压覆薄膜30进入芯片10的空腔结构50内，导致芯片10底部污染影响产品性能；并且，芯片10在塑封时，压覆薄膜30受到塑封注塑压力容易造成压覆薄膜30裂纹，从而导致产品的气密性不好，影响产品性能。
为了克服现有技术中的缺陷，本申请提出了一种芯片封装方法和芯片封装结构100，能够避免制造过程中芯片120直接受力而出现隐裂的现象，从而提高产品的整体性能。
第一实施例
请参考图2和图3，本实施例提供了一种芯片封装方法，主要包括以下步骤：基板110-贴倒装芯片120-划胶-贴光板晶圆130—烘烤-塑封-切割。将芯片120采用倒装工艺贴装于基板110上，在基板110表面划胶，使光板晶圆130与基板110连接，并且芯片120位于光板晶圆130的凹槽131内，基板110和光板晶圆130连接后，在基板110和芯片120之间形成密封空腔125，即在芯片120的底部形成密封空腔125，防止芯片120底部功能区域与其他物质接触，确保芯片120的质量。本实施例中，芯片120以声表面波滤波器芯片120为例，当然，并不仅限于此，也可以应用在其他功能芯片120上。光板晶圆130也叫dummy芯片或验证片，光板晶圆130上不设置电路，光板晶圆130对芯片120起到保护作用，并且形成芯片120底部的封闭空腔。
文中描述的芯片120底部即芯片120靠近基板110的一侧，芯片120的背面即芯片120远离基板110的一侧。芯片封装方法包括：
S10：提供芯片120、基板110和具有凹槽131的光板晶圆130。
S20：将芯片120倒装设于基板110上，并使芯片120与所述基板110电连接。
S30：将光板晶圆130设于基板110上，并使芯片120位于光板晶圆130的凹槽131内，在芯片120与基板110之间形成一密封空腔125。
其中，基板110可以在板厂内完成，直接利用在板厂内制作好的基板110，将芯片120采用倒装工艺贴装于基板110上，为了更好的在芯片120与基板110之间形成密封空腔125，在基板110表面或芯片120底部设置连接凸块121。可选地，基板110上设有连接凸块121，连接凸块121凸设于基板110表面，芯片120焊接于连接凸块121，并且芯片120通过连接凸块121与基板110电连接。或者，芯片120的底部即芯片120靠近基板110的一侧设有连接凸块121，连接凸块121与基板110连接，以实现芯片120与基板110的电连接。连接凸块121可以是金属焊球，比如采用锡、铜等金属材质，这里不作具体限定。
通过设置连接凸块121使得芯片120与基板110之间形成间隙；再将光板晶圆130与基板110连接并使光板晶圆130罩设在芯片120上。由于光板晶圆130上设有凹槽131，凹槽131的槽口面向基板110表面设置，使得芯片120容置在凹槽131内；光板晶圆130通过密封胶150固定在基板110上，使得芯片120与基板110之间的间隙被光板晶圆130密封，即形成密封空腔125。由于密封胶150的设置提高了该密封空腔125的密封性。
请参考图4，具体的，本实施例中，Saw Filter芯片120封装的具体流程为：
第一，提供一基板110，基板110可以在板厂内完成制作。在基板110表面先贴装SawFilter芯片120，通过回流先固化Saw Filter芯片120，并且实现Saw Filter芯片120线路与基板110线路相连，即芯片120和基板110的电连接。
第二，提供具有凹槽131的光板晶圆130，先在Saw Filter芯片120背面即芯片120远离基板110的一侧划导热胶160，然后再在基板110上划密封胶150，利用贴装机台将制作好的光板晶圆130贴装在芯片120背面上，使光板晶圆130上的凹槽131的底壁133通过导热胶160与芯片120背面贴合，光板晶圆130的底部与基板110上的密封胶150接触，光板晶圆130通过密封胶150粘接固定于基板110上。通过在芯片120背面设置导热胶160，起到散热作用，使得该封装结构具有良好的散热效果，以延长Saw Filter产品的使用寿命。通过设置密封胶150，既能将光板晶圆130粘接固定在基板110上，对光板晶圆130起到固定作用，同时，提高了芯片120底部密封空腔125的密封性，防止底部的封闭空腔被污染。
本实施例中，光板晶圆130贴装于芯片120远离基板的一侧，即贴装在芯片120的背面，避免了传统工艺中的压膜工序，芯片120背面不会直接受到压力，因而不会出现芯片120隐裂的现象，提高芯片120质量。
可选地，在光板晶圆130上设置凹槽131的方法包括：
提供一光板晶圆130，在光板晶圆130上设置保护层，可以先在光板晶圆130上设置一层保护膜，再使用蚀刻液，利用蚀刻原理，在光板晶圆130表面蚀刻出凹槽131，保护层对光板晶圆130表面不需要蚀刻的地方进行保护。凹槽131的深度根据Saw Filter芯片120的厚度设计，凹槽131的尺寸根据Saw Filter芯片120的尺寸设计，以使凹槽131的底壁133能覆盖芯片120的背面，这样，即实现了在光板晶圆130上形成凹槽131。可选地，光板晶圆130采用硅或铝等材质，价格成本低，当然，并不仅限于此，也可以采用其他材质，这里不作具体限定。在其他可选的实施方式中，凹槽131的成型工艺也可以采用激光开槽或其它工艺，这里不作具体限定。
第三，烘烤。通过烘烤固化导热胶160以及密封胶150，将导热胶160烘烤固化，提高散热性能。将密封胶150烘烤固化，使基板110和光板晶圆130连接更加可靠，光板晶圆130稳定性更好，同时提高光板晶圆130与基板110之间连接的密封性，从而有利于在芯片120底部形成密封空腔125，并提高芯片120底部密封空腔125的密封性能，防止芯片120底部被污染。
第四，塑封。利用塑封工艺对光板晶圆130和芯片120进行包封。可选地，通过塑封料注塑保护封装好的光板晶圆130以及芯片120。相对于传统塑封工艺过程中，压覆薄膜30受到塑封注塑压力容易造成压覆薄膜30进入芯片120底部空腔内，使滤波器芯片120上导电凸点123由于受到压覆薄膜30残膜进入而导致芯片120底部污染。本实施例提供的芯片封装方法中，光板晶圆130能对芯片120起到很好的保护作用，既能防止芯片120背面受压，也能提高芯片120底部密封空间的封闭性能。光板晶圆130相对于压覆薄膜30结构稳定，强度大，支撑能力强，在塑封过程中不会由于塑封压力而变形或移位，防止芯片120底部污染。
第五，切割。将封装好的产品切成单颗。
根据本实施例提供的一种芯片封装方法，至少具有以下优点：
本实施例提供的一种芯片封装方法，采用具有凹槽131的光板晶圆130代替传统的压覆薄膜30，首先，光板晶圆130与芯片120采用贴装机台贴装，避免传统压覆过程中芯片120背面直接受到压力而造成芯片120隐裂的现象，光板晶圆130对芯片120能起到很好的保护作用。其次，光板晶圆130罩设在芯片120上，并与基板110连接，形成芯片120底部的密封空腔125，光板晶圆130与基板110通过密封胶150粘接，提高了密封空腔125的密封性。在芯片120背面设置导热胶160，既便于光板晶圆130的凹槽131的底壁133与芯片120背面贴合，也能起到散热作用，延长产品的使用寿命。最后，光板晶圆130的结构更加稳定，在塑封过程中也不会出现变形、移位或产生裂纹的现象，能够解决传统工艺在塑封过程中压覆薄膜30受塑封压力的影响，导致压覆薄膜30残膜进入芯片120底部密封空腔125内对芯片120底部的污染问题。最后，传统工艺中压覆薄膜30的压覆过程以及塑封过程，工艺复杂，良率交底，压覆薄膜30成本高，而本申请采用光板晶圆130，工艺简单，成本低，产品品质好，封装效率高。
第二实施例
请参考图2和图5，本实施例提供了一种芯片封装结构100，包括基板110、芯片120和具有凹槽131的光板晶圆130，芯片120与基板110电连接，并在芯片120与基板110之间形成间隙，光板晶圆130的凹槽131罩设在芯片120上，并且光板晶圆130与基板110连接，使得芯片120与基板110之间的间隙形成密封空间。
可选地，光板晶圆130包括底壁133和与底壁133连接的侧壁135，侧壁135从底壁133表面向远离底壁133表面的方向凸伸形成，底壁133和侧壁135围合形成凹槽131。封装时，凹槽131的槽口面向基板110，底壁133与芯片120远离基板110的一侧即芯片120的背面连接，侧壁135远离底壁133的端面与基板110连接。本实施例中，底壁133和芯片120背面之间设有导热胶160，使得该结构具有散热效果。可以理解，在芯片120和光板晶圆130之间设置导热胶160层后，导热胶160层对芯片也能起到一定的缓冲、保护作用。基板110表面设有密封胶150，侧壁135远离底壁133的端面与密封胶150接触，通过密封胶150固定在基板110上，使得芯片120底部形成密封空腔125。密封胶150的设置能提高密封空腔125的密封性能。当然，并不限于此，也可以在光板晶圆130的侧壁135端面设置密封胶150，也能实现提高基板110与光板晶圆130连接密封性的效果。最后，通过塑封工艺在光板晶圆130外周形成塑封体140，对光板晶圆130和芯片120进行保护。
需要说明的是，本实施例中的凹槽131是通过在光板晶圆130上采用蚀刻工艺形成的。在其他可选的实施方式中，底壁133和侧壁135也可以一体成型，并形成凹槽131结构，或者底壁133和侧壁135分体连接形成凹槽131结构，这里不作具体限定。
该芯片封装结构100的封装工艺简单，成本低，通过光板晶圆130与基板110连接，方便在芯片120底部形成密封空腔125；光板晶圆130罩设在芯片120上，对芯片120起到保护作用，防止芯片120直接受到压力而造成隐裂；基板110上设置密封胶150，提高光板晶圆130与基板110之间的密封性，从而提高芯片120底部的密封空腔125的密封性。同时，也提高了光板晶圆130的连接稳定性，在塑封过程中不会由于注塑压力的影响而变形或移位，防止芯片120底部受到污染。其次，在芯片120背面设置导热胶160，即芯片120和光板晶圆130的凹槽131的底壁133之间具有导热胶160散热，使得该封装结构散热性能良好，延长产品使用寿命。最后，由于传统封装结构采用压覆膜工艺，工艺复杂并且压覆薄膜30材料成本较高，本实施例中采用光板晶圆130代替传统工艺中的压覆薄膜30，通过在芯片120背面贴装光板晶圆130以形成密封空腔，工艺更简单，避免使用压覆薄膜30材料，从而工艺流程减少以及材料耗用减少，带来封装成本的降低，同时有利于提高产品品质。
本实施例中未提及的其它内容与第一实施例中描述的内容相似，这里不再赘述。
综上所述，本发明实施例提供了一种芯片封装方法和芯片封装结构100，具有以下几个方面的有益效果：
本发明提供的芯片封装方法和芯片封装结构100，采用具有凹槽131的光板晶圆130代替传统工艺中的压覆薄膜30，能对芯片120起到更好的保护作用，防止芯片120受到压力而造成隐裂。通过在基板110表面设置密封胶150，提高芯片120底部的密封空腔125的密封性能，防止芯片120底部受到污染，提高产品品质。通过在芯片120背面设置导热胶160，提高封装结构的散热性能，有利于延长产品的使用寿命。本实施例中避免了压覆薄膜30的压覆过程，工艺更加简单，成本相对较低，并且极大提升了产品的品质和良率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种芯片封装方法，其特征在于，包括：
提供芯片、基板和具有凹槽的光板晶圆；
将所述芯片倒装设于所述基板上，并使所述芯片与所述基板电连接；
将所述光板晶圆设于所述基板上，并使所述芯片位于所述光板晶圆的凹槽内，在所述芯片与所述基板之间形成一密封空腔。
2.根据权利要求1所述的芯片封装方法，其特征在于，所述将所述光板晶圆设于所述基板上的步骤包括：
在所述基板表面划密封胶，使所述光板晶圆通过所述密封胶与所述基板连接。
3.根据权利要求2所述的芯片封装方法，其特征在于，所述在所述基板表面划密封胶的步骤之前还包括：
在所述芯片远离所述基板的一侧划导热胶，以使所述光板晶圆的凹槽的底壁与所述芯片连接。
4.根据权利要求1所述的芯片封装方法，其特征在于，还包括在所述光板晶圆上形成凹槽的步骤，所述步骤包括：
在所述光板晶圆上设置保护层，通过对所述光板晶圆进行蚀刻形成所述凹槽。
5.根据权利要求2所述的芯片封装方法，其特征在于，所述将所述光板晶圆设于所述基板上的步骤之后，还包括：
烘烤，对所述密封胶进行烘烤；
塑封，通过塑封料注塑，在所述芯片和所述光板晶圆的外周形成塑封体。
6.一种芯片封装结构，其特征在于，包括基板、芯片和光板晶圆；
所述芯片设于所述基板上，并与所述基板电连接；所述光板晶圆设有凹槽，所述光板晶圆与所述基板连接，使所述芯片位于所述凹槽内，并在所述芯片与所述基板之间形成一密封空腔。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述光板晶圆包括底壁和与所述底壁连接的侧壁，所述底壁和所述侧壁围合形成所述凹槽；所述底壁与所述芯片远离所述基板的一侧连接，所述侧壁与所述基板连接。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述侧壁与所述基板之间设有密封胶。
9.根据权利要求7所述的芯片封装结构，其特征在于，所述底壁与所述芯片之间设有导热胶。
10.根据权利要求6所述的芯片封装结构，其特征在于，还包括塑封体，所述塑封体包裹在所述光板晶圆的外周。
CN202010022043.5A 2020-01-09 2020-01-09 芯片封装方法和芯片封装结构 Ceased CN111192832B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010022043.5A CN111192832B (zh) 2020-01-09 2020-01-09 芯片封装方法和芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010022043.5A CN111192832B (zh) 2020-01-09 2020-01-09 芯片封装方法和芯片封装结构

Publications (2)

Publication Number Publication Date
CN111192832A true CN111192832A (zh) 2020-05-22
CN111192832B CN111192832B (zh) 2021-05-07

Family

ID=70708621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010022043.5A Ceased CN111192832B (zh) 2020-01-09 2020-01-09 芯片封装方法和芯片封装结构

Country Status (1)

Country Link
CN (1) CN111192832B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113300685A (zh) * 2021-06-28 2021-08-24 江苏卓胜微电子股份有限公司 一种芯片封装结构及封装方法
CN113889446A (zh) * 2020-07-02 2022-01-04 江苏中科智芯集成科技有限公司 一种晶圆级芯片封装结构及封装方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536763A (zh) * 2003-04-08 2004-10-13 ��ʿͨý�岿Ʒ��ʽ���� 表面声波器件及其制造方法
CN1794574A (zh) * 2004-12-24 2006-06-28 富士通媒体部品株式会社 电子器件及其制造方法
US20060249824A1 (en) * 2005-05-06 2006-11-09 Samsung Electro-Mechanics Co., Ltd. Stack type surface acoustic wave package, and method for manufacturing the same
CN101202253A (zh) * 2006-12-13 2008-06-18 育霈科技股份有限公司 具有良好热膨胀系数效能的圆片级封装及其方法
CN103022307A (zh) * 2012-12-27 2013-04-03 江阴长电先进封装有限公司 一种圆片级led封装方法
CN103413795A (zh) * 2013-08-28 2013-11-27 天津大学 半导体器件的封装结构和半导体器件的封装工艺流程
CN105347290A (zh) * 2015-10-09 2016-02-24 锐迪科微电子（上海）有限公司 一种用于芯片级封装的密闭结构及其制造方法
CN105870106A (zh) * 2016-06-01 2016-08-17 爱普科斯科技（无锡）有限公司 一种射频滤波模块的封装结构及其封装工艺
CN105958963A (zh) * 2016-05-12 2016-09-21 锐迪科微电子（上海）有限公司 一种封装结构及其制造方法
CN206022356U (zh) * 2016-08-11 2017-03-15 苏州日月新半导体有限公司 集成电路封装体与所使用的封装基板
CN107342747A (zh) * 2017-06-27 2017-11-10 华进半导体封装先导技术研发中心有限公司 声表面波器件晶圆级薄型封装结构及其制造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536763A (zh) * 2003-04-08 2004-10-13 ��ʿͨý�岿Ʒ��ʽ���� 表面声波器件及其制造方法
US20040217670A1 (en) * 2003-04-08 2004-11-04 Masanori Ueda Surface acoustic wave device and method of fabricating the same
CN1794574A (zh) * 2004-12-24 2006-06-28 富士通媒体部品株式会社 电子器件及其制造方法
US20060249824A1 (en) * 2005-05-06 2006-11-09 Samsung Electro-Mechanics Co., Ltd. Stack type surface acoustic wave package, and method for manufacturing the same
CN101202253A (zh) * 2006-12-13 2008-06-18 育霈科技股份有限公司 具有良好热膨胀系数效能的圆片级封装及其方法
CN103022307A (zh) * 2012-12-27 2013-04-03 江阴长电先进封装有限公司 一种圆片级led封装方法
CN103413795A (zh) * 2013-08-28 2013-11-27 天津大学 半导体器件的封装结构和半导体器件的封装工艺流程
CN105347290A (zh) * 2015-10-09 2016-02-24 锐迪科微电子（上海）有限公司 一种用于芯片级封装的密闭结构及其制造方法
CN105958963A (zh) * 2016-05-12 2016-09-21 锐迪科微电子（上海）有限公司 一种封装结构及其制造方法
CN105870106A (zh) * 2016-06-01 2016-08-17 爱普科斯科技（无锡）有限公司 一种射频滤波模块的封装结构及其封装工艺
CN206022356U (zh) * 2016-08-11 2017-03-15 苏州日月新半导体有限公司 集成电路封装体与所使用的封装基板
CN107342747A (zh) * 2017-06-27 2017-11-10 华进半导体封装先导技术研发中心有限公司 声表面波器件晶圆级薄型封装结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113889446A (zh) * 2020-07-02 2022-01-04 江苏中科智芯集成科技有限公司 一种晶圆级芯片封装结构及封装方法
CN113300685A (zh) * 2021-06-28 2021-08-24 江苏卓胜微电子股份有限公司 一种芯片封装结构及封装方法

Also Published As

Publication number Publication date
CN111192832B (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
JP3328102B2 (ja) 弾性表面波装置及びその製造方法
EP3349243B1 (en) Package for housing electronic component, electronic device, and electronic module
US11387806B2 (en) Surface acoustic wave filter package structure and method of manufacturing the same
CN111192832B (zh) 芯片封装方法和芯片封装结构
KR101841767B1 (ko) 전자 디바이스 패키지의 제조 방법, 전자 디바이스 패키지 및 발진기
CN217214708U (zh) 芯片封装结构
CN110649909B (zh) 一种声表面波滤波器件晶圆级封装方法及其结构
US11695389B2 (en) Acoustic wave device, front-end circuit, and communication apparatus
CN112117982B (zh) 封装结构及其制作方法
CN102285625A (zh) 电子部件
CN116190349B (zh) 半导体封装结构及其制备方法
KR20010042990A (ko) 전자 부품
KR20010081032A (ko) 탄성 표면파 디바이스 및 그 제조방법
CN114499448A (zh) 基于倒装对位键合的扇出型滤波器封装结构及其制作方法
US7649235B2 (en) Electronic component package
WO2018216486A1 (ja) 電子部品およびそれを備えるモジュール
EP4089917A1 (en) Chip packaging module and packaging method thereof, and electronic device with chip packaging module
JP4760357B2 (ja) 電子部品パッケージ
KR101142150B1 (ko) 표면 실장형 반도체 패키지, 표면 실장형 반도체 패키지 생산 시스템 및 방법
JPWO2002058235A1 (ja) 弾性表面波装置
JP2008011125A (ja) 弾性表面波デバイス
CN219394806U (zh) 晶圆级封装结构及其模组、电路板、电子设备
WO2021226799A1 (zh) 一种封装结构及其制作方法、通信设备
JPH1168505A (ja) 弾性表面波デバイス並びに該弾性表面波デバイスを基板へ取り付ける実装構造及び実装方法
WO2022024880A1 (ja) 圧電デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
IW01 Full invalidation of patent right

Decision date of declaring invalidation: 20220803

Decision number of declaring invalidation: 57559

Granted publication date: 20210507

IW01 Full invalidation of patent right