CN1536664A - 半导体装置及其驱动方法、cpu、图像处理电路及电子装置 - Google Patents
半导体装置及其驱动方法、cpu、图像处理电路及电子装置 Download PDFInfo
- Publication number
- CN1536664A CN1536664A CNA2004100342522A CN200410034252A CN1536664A CN 1536664 A CN1536664 A CN 1536664A CN A2004100342522 A CNA2004100342522 A CN A2004100342522A CN 200410034252 A CN200410034252 A CN 200410034252A CN 1536664 A CN1536664 A CN 1536664A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- semiconductor device
- threshold value
- value control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000012545 processing Methods 0.000 title claims description 13
- 239000010409 thin film Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims description 19
- 238000009434 installation Methods 0.000 claims description 17
- 238000012360 testing method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012467 final product Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明的课题是提供一种待机时功耗少的半导体装置。本发明提供一种将栅电极分别设置在构成晶体管的半导体薄膜的两侧，将逻辑信号加在第一栅电极上，将阈值控制信号加在第二栅电极上，利用第二栅电极的电位使构成半导体装置的晶体管的阈值可变的半导体装置及其驱动方法。而且，提供一种在半导体装置中设置了由带有这样的背栅的晶体管构成的多个逻辑电路的半导体装置及其驱动方法。
Description
技术领域
本发明涉及半导体装置，特别是涉及用薄膜半导体元件构成的半导体装置及包括半导体装置的电子装置。另外，还涉及半导体装置的驱动方法。
背景技术
近年来，伴随通信技术的进步，移动电话正在普及。今后还能预料动态图形的传输和更多的信息传递。另一方面，由于个人计算机本身的轻量化，还会生产出适应于汽车的产品。发端于电子笔记本的被称为PDA的信息终端也大量地生产并普及开来。这些便携式信息装置中以CPU(中央运算处理电路)为主，使用大量的半导体装置。
半导体装置虽然有各种类型，但作为一例，图10中示出了CPU的框图。这里所示的CPU1001由时序控制电路1002、指令分析译码器1003、寄存器阵列1004、地址逻辑缓冲电路1005、数据总线接口1006、ALU1007、指令寄存器1008等构成。
这里，简单地说明这些电路。时序控制电路接受来自外部的指令，将其变换成内部用的信息，发送给其他块。另外，根据内部的工作情况，将存储数据的读入、写入等的指示供给外部。指令分析译码器1003具有将外部的指令变换成内部用的指令的作用。寄存器阵列1004是暂时保管数据的易失性存储器。地址逻辑缓冲器1005是指定外部存储器的地址的电路。数据总线接口1006是与外部存储器或打印机等装置之间进行数据的输出输入的电路。ALU1007是进行运算的电路。指令寄存器1008是暂时存储指令的电路。由这样的电路组合构成CPU。
在这些以CPU为主的半导体装置中，最近出现了不用硅衬底作衬底，而是使用绝缘体作衬底的装置。这样的半导体装置被称为SOI(绝缘体上的硅)正在开发之中。由于将衬底作成绝缘体，所以能减少晶体管与衬底之间的寄生电容，进行高速化和低功率化。特别是为了低功率化，被用于便携式电子装置中。在使用功耗大的半导体装置的电子装置中，所需的电池很大，存在需要冷却用的风扇等问题，产生电子装置本身大型化的问题。
因此，为了同时满足高热导性和低弹性，有一种提供具有将布线衬底和封装粘接起来的结构的复合型半导体装置的技术。
[专利文献1]特开平7-74282号公报
另外，图11中示出了使用了现有的硅衬底的半导体装置的两级倒相电路的例子。在该例子中，倒相电路由Pch晶体管1102、1104、Nch晶体管1101、1103构成。
图12中示出使用了SOI衬底的半导体装置的两级倒相电路的例子。在该例中，倒相电路由Pch晶体管1202、1204、Nch晶体管1201、1203构成。
上述这样的SOI对于便携式电子装置的省电来说虽然是一种非常有效的单元，但存在以下课题。
图13是表示N型MOS晶体管的漏电流与栅电压的相互关系的曲线。理想的情况最好是，在栅电压Vg为正的区域中，漏电流Id充分大，栅电压Vg在0以下时，漏电流Id为0。可是实际上，漏电流Id如曲线1301所示，即使栅电压Vg为0，仍然有IL大小的漏泄电流。各个晶体管的电流虽然都不大，可是在现在的LSI中设置有数百万个晶体管，如果将它们的漏泄电流相加，就决不是小电流。这些漏泄电流使待机时的半导体装置的功耗增加。
通过将微量的杂质添加在晶体管的沟道区中，使图13所示的曲线向右偏移，能减少该漏泄电流。可是，在此情况下，Vg为正的情况下的电流也下降，存在电路的频率特性下降的问题。
另外，在图11所示的电路中，在使用现有的硅衬底的半导体装置中，与沟道下侧相接的半导体区域连接在GND或电源上，供给固定的电位。因此，Id-Vg曲线变成固定的，发生前面所述的问题。在图12所示的电路中，在使用了SOI衬底的半导体装置中，与沟道下侧相接的半导体区域变成浮置、或不存在的这两种情况中的某一种情况。因此，Id-Vg曲线变成固定的，仍然发生前面所述的问题。
发明内容
鉴于以上这样的问题，本发明的目的在于，提供一种由漏泄电流引起的功率小的半导体装置及其驱动方法、以及使用了它的电子装置。
为了解决以上的问题，本发明提供一种将栅电极分别设置在构成晶体管的半导体薄膜的两侧，将逻辑信号加在第一栅电极上，将阈值控制信号加在第二栅电极上，利用第二栅电极的电位使构成半导体装置的晶体管的阈值可变的半导体装置及其驱动方法。而且，提供一种在半导体装置中设置了由带有这样的背栅的晶体管构成的多个逻辑电路的半导体装置及其驱动方法。即，由漏泄电流引起的功耗成问题的，多半是晶体管的状态变化少的期间。这样的状态以待机模式居多。在一个电路频繁地工作的期间内，功耗可由晶体管的导通特性决定，而漏泄电流则可忽略。这样的模式是激活模式。
这样的待机模式和激活模式的区别利用控制阈值控制电路的检测单元(例如程序)进行控制，通过使用该检测单元和阈值控制电路，能变更晶体管的阈值。因此，待机时能将晶体管的阈值设定得高一些，所以可能使因漏泄电流引起的功耗下降。
本发明的特征在于：有具备绝缘表面上的薄膜晶体管的逻辑电路；以及检测上述逻辑电路的工作频度，并将该检测结果输出给阈值控制电路的检测单元，上述薄膜晶体管有输入逻辑信号的第一栅电极；以及从上述阈值控制电路输入阈值控制信号的第二栅电极，根据上述阈值控制信号，控制流过上述薄膜晶体管的源电极和漏电极之间的电流量。其特征在于：半导体薄膜被设置在上述第二栅电极上，上述第一栅电极被设置在上述半导体薄膜上。
本发明的特征在于：有具备绝缘表面上的薄膜晶体管的逻辑电路；以及记录具有作为检测上述逻辑电路的工作频度，并将该检测结果输出给阈值控制电路的检测单元的功能用的程序的存储介质，上述薄膜晶体管有输入逻辑信号的第一栅电极；以及从上述阈值控制电路输入阈值控制信号的第二栅电极，根据上述阈值控制信号，控制流过上述薄膜晶体管的源电极和漏电极之间的电流量。
另外，其特征在于，上述半导体装置是CPU或图像处理电路。
本发明的特征在于：有具备绝缘表面上的薄膜晶体管的逻辑电路；以及检测上述逻辑电路的工作频度，将将该检测结果输出给阈值控制电路的检测单元，上述检测单元判别待机模式或激活模式，如果上述检测单元判别为上述待机模式，则上述阈值控制电路将提高上述薄膜晶体管的阈值的上述阈值控制信号输出给上述逻辑电路。
如上所述，在本发明中，待机时能将晶体管的阈值设定得高，能使漏泄电流小。因此，电池的小型化成为可能，能实现小型且重量轻、功耗小的电子装置。
本发明由于将背栅设置在晶体管上，而且利用检测单元(记录了程序的存储介质)控制该背栅电压，所以能降低待机时的功耗。因此，能使电池小，能实现体积小的电子装置。能实现小型化、轻量化及薄型化。
附图说明
图1是表示本发明的半导体装置的图。
图2是本发明的半导体装置的倒相电路。
图3是本发明的半导体装置中用的晶体管的漏电流特性曲线图。
图4是本发明的半导体装置中用的检测单元。
图5是本发明的半导体装置的剖面图。
图6是本发明的阈值控制电路。
图7是说明本发明的阈值控制电路的驱动方法的图。
图8是本发明中用的地址比较电路的电路图。
图9是使用本发明的半导体装置的电子装置。
图10是表示现有的半导体装置的图。
图11是现有的半导体装置的倒相电路。
图12是现有的半导体装置的倒相电路。
图13是现有的半导体装置中用的晶体管的漏电流特性曲线图。
具体实施方式
以下，参照附图说明本发明的实施形态，但是，本发明能以多个不同的形态实施，不脱离本发明的宗旨及其范围，能对其形态及细节进行各种变更，如果是专业工作者对这一点是容易理解的。因此，不能限定于本实施形态记载的内容进行解释。
图1是应用了本发明的半导体装置。半导体装置虽然有许多种类，但作为其一例，图1中示出了CPU的框图。这里所示的CPU101由时序控制电路102、指令分析译码器103、寄存器阵列104、地址逻辑缓冲电路105、数据总线接口106、ALU107、指令寄存器108等构成。以上虽然与现有例相同，但在图1所示的框图中增加了阈值控制电路109。该阈值控制电路将阈值控制信号供给另一逻辑电路。
该阈值控制信号被送给阈值可变的晶体管。图2中用两极倒相电路的例子进行说明。在该例中，倒相电路由Pch晶体管202、204、Nch晶体管201、203构成。本发明中与以往不同之处在于：使用了在沟道的两侧有栅电极的带有背栅的晶体管，将逻辑信号加在第一栅电极上，将阈值控制用信号加在第二栅电极上。通过Pch阈值控制线、Nch阈值控制线，供给阈值控制用信号。
图3中示出了有第一及第二栅电极的晶体管的Id-Vg特性。在图3中示出了三种曲线301～303，但曲线302是将正的固定电压加在第二栅电极时的曲线。在这样的情况下，曲线向左移动，流过更大电流。另外，曲线301是将0电压加在第二栅电极上的情况。这样的情况与现有例相同。曲线303是将负电压加在第二栅电极时的曲线。在这样的情况下，曲线向右移动，电流难以流动，漏泄电流也减少。这样，通过在倒相电路中设置阈值控制功能，使Id-Vg曲线移动，能降低漏泄电流。
其次，用图4说明其工作方法。本发明的半导体装置安装了控制晶体管的阈值的检测单元(例如，程序、记录了程序的存储介质、软件)。该检测单元由这样的程序构成：检测半导体装置(逻辑电路)的工作频度的程序；以及如果检测超过了某一电平，则从半导体装置内部或外部的存储器调出阈值控制用数据，使阈值控制电路工作的程序。
工作频度检测程序是对在一定时间内使用了几次指令进行计数的程序，能根据计数的次数检测工作频度。即，设定一定时间内的使用次数，如果该期间内的检测次数在某值以下，则判定为第一模式；如果超过某值，则判定为第二模式。当然，判断方法不限定于此。这里，如果将第一模式作为待机模式，将第二模式作为激活模式，则待机时、激活时都能判断，与其一致地控制阈值。
这样一来，在半导体装置内部设置阈值控制电路，而且用检测单元检测半导体装置的模式，通过控制阈值控制电路，能针对状况将半导体装置的功耗抑制得较低。
本实施形态的半导体装置能作为CPU、图像处理装置等使用。
[实施例]
(实施例1)
图5是表示构成本发明的半导体装置的薄膜晶体管的剖面图。以下说明其制造工序。在绝缘衬底501上形成基底膜502，并形成第二栅电极503、504。其次形成第二栅电极用栅绝缘膜505，再形成半导体薄膜区506、507。其次，形成第一栅电极用栅绝缘膜508、509，形成第一栅电极510、511。掺以P型杂质、N型杂质，形成了源·漏区后，形成层间膜512，开通接触孔，形成源·漏电极513、514、515。这样一来，能构成带有背栅的晶体管。
本发明不限定于该实施例。即使是其他形状、经过了其他工序，也能适应。
(实施例2)
图6是阈值控制电路的实施例。在本实施例中，在半导体装置中有多个成为阈值控制对象的电路，而且，在欲独立地进行控制的情况下使用它们。本实施例的阈值控制电路由以下部分构成：从数据总线存储控制用数据的存储电路603、606、609；将该存储数据变换成模拟电压的A/D变换电路602、605、608；缓冲输出模拟电压的缓冲电路601、604、607。缓冲电路的输出电压通过阈值控制线，连接在各电路的第二栅电极上，控制晶体管的阈值。在本实施例中，为了独立地控制多个电路，设置了多个阈值控制电路，但不限定于此，即使一个也可以。
(实施例3)
用图7具体地说明驱动阈值控制电路的方法。图7由地址比较电路701、地址存储器702、计数器703、复位信号发生电路704、判断电路705、判断基准值存储器706及阈值控制电路707构成。地址总线连接在地址比较电路上，输入地址数据。另外，输入存储在地址存储器中的地址数据。对该两个数据进行比较，在一致的情况下将表示一致的信号输出给计数器703。
计数器703对地址比较电路701的输出进行计数。这时，从复位信号发生电路704定期地输入复位信号。如果复位信号例如在0.01秒内输入一次，则计数器703对在0.01秒内地址存储器702的数据和地址总线的数据有多少次是一致的进行计数。该时间不限定于0.01秒，也可以是其他时间。
判断电路705对计数器703的输出和判断基准值存储器706的数据进行比较，在计数器703的输出的值大于判断基准值存储器706的值的情况下，使阈值控制电路707工作，以便降低阈值。另外，在计数器703的输出的值小于判断基准值存储器706的值的情况下，使阈值控制电路707工作，以便增大阈值。
在图7中，地址存储器702、判断基准值存储器706可以是掩模ROM这样的的固定存储器，也可以是EEPROM这样的能改写的非易失性存储器，还可以是根据需要将数据存储在SRAM等易失性存储器中的存储器。
图8中示出了地址比较电路801的电路图。图8为了简化以4位的例子进行了记述，但不限定于4位。将地址总线802和地址存储器801的各位的值输入EXOR803～806，将EXOR803～806的输出输入到NOR807中。在图8中，将闩锁电路808连接在NOR807的输出端上，但这是为了防止工作切换时的误操作用的，即使没有也可以。利用闩锁脉冲，将切换结束后的数据闩锁起来。
计数器803使用众所周知的带有复位端子的计数器即可。复位信号发生电路804将时钟信号等固定频率的信号分成必要数目的频率即可。判断电路805从计数器803的输出减去判断基准值存储器806的值，在差值从正变为0的时刻、从负变为0的时刻，使阈值控制电路807工作即可。另外，在差值从负变为0的时刻、从0变为正的时刻，使阈值控制电路807工作即可。
(实施例4)
本发明的半导体装置能用于各种电子装置。以下，说明组装了本发明的半导体装置的电子装置。
作为这样的电子装置，能举出：摄像机、数码相机、头戴显示器(护目型显示器)、游戏机、导航装置、个人计算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。图7中示出了其一例。
图9(A)是数码相机，包括本体9101、显示部9102、显像部9103、操作键9104、外部连接端口9105、快门9106等。通过将本发明的半导体装置用于照相机的控制电路、图像处理电路等中，能获得小型、低功耗的数码相机。
图9(B)是笔记本计算机，包括：本体9201、框体9202、显示部9203、键盘9204、外部连接端口9205、指示鼠标9206等。将本发明的半导体装置用于CPU等中，能获得小型、低功耗的笔记本计算机。
图9(C)是便携式信息终端，包括：本体9301、显示部9302、开关9303、操作键9304、红外线端口9305等。通过将本发明的半导体装置用于CPU或图像处理电路等中，能获得小型、低功耗的便携式信息终端。
图9(D)是备有存储介质的图像再生装置(具体地说，是DVD再生装置)，包括：本体9401、框体9402、存储介质(CD、LD或DVD等)读入部9405、操作开关9406、显示部a9403、显示部b9404等。以显示部a为主显示图像信息，以显示部b为主显示文字信息，而将本发明的半导体装置用于备有存储介质的图像再生装置的图像处理电路等中，能获得小型、低功耗的图像再生装置。另外，作为备有存储介质的图像再生装置，在CD再生装置、游戏机等中能采用本发明。
图9(E)是折叠式便携显示装置，将采用了本发明的CPU等安装在本体9501中，能获得小型、低功耗的便携式显示装置。
图9(F)是摄像机，包括：本体9601、显示部9602、框体9603、外部连接端口9604、遥控接收部9605、显像部9606、电池9607、声音输入部9608、目镜部9609、操作键9610等。通过在图像处理电路等中使用本发明的半导体装置，能获得小型、低功耗的摄像机。
图9(G)是移动电话，包括：本体9701、框体9702、显示部9703、声音输入部9704、天线9705、操作键9706、外部连接端口9707等。通过将本发明的半导体装置用于CPU等，能获得小型、低功耗的移动电话。
如上所述，本发明的应用范围极广，能应用于所有领域的电子装置。另外，采用由实施形态和实施例1、2中的某种组合构成的结构，都能实现本实施例的电子装置。
Claims (26)
1.一种半导体装置，其特征在于：
有具备绝缘表面上的薄膜晶体管的逻辑电路；以及
检测上述逻辑电路的工作频度，并将该检测结果输出给阈值控制电路的检测单元，
上述薄膜晶体管有输入逻辑信号的第一栅电极；以及从上述阈值控制电路输入阈值控制信号的第二栅电极。
2.根据权利要求1所述的半导体装置，其特征在于：
半导体薄膜设置在上述第二栅电极上，上述第一栅电极设置在上述半导体薄膜上。
3.一种CPU，其特征在于：
具备权利要求1所述的上述半导体装置。
4.一种图像处理电路，其特征在于：
具备权利要求1所述的上述半导体装置。
5.一种电子装置，其特征在于：
具备权利要求1所述的上述半导体装置。
6.一种半导体装置，其特征在于：
有具备绝缘表面上的薄膜晶体管的逻辑电路；以及
检测上述逻辑电路的工作频度，并将该检测结果输出给阈值控制电路的检测单元，
上述薄膜晶体管有输入逻辑信号的第一栅电极；以及从上述阈值控制电路输入阈值控制信号的第二栅电极，
根据上述阈值控制信号，控制流过上述薄膜晶体管的源电极与漏电极之间的电流量。
7.根据权利要求6所述的半导体装置，其特征在于：
半导体薄膜设置在上述第二栅电极上，上述第一栅电极设置在上述半导体薄膜上。
8.一种CPU，其特征在于：
具备权利要求6所述的上述半导体装置。
9.一种图像处理电路，其特征在于：
具备权利要求6所述的上述半导体装置。
10.一种电子装置，其特征在于：
具备权利要求6所述的上述半导体装置。
11.一种半导体装置，其特征在于：
有具备绝缘表面上的薄膜晶体管的逻辑电路；以及
记录了检测上述逻辑电路的工作频度，并将该检测结果输出给阈值控制电路用的程序的存储介质，
上述薄膜晶体管有输入逻辑信号的第一栅电极；以及从上述阈值控制电路输入阈值控制信号的第二栅电极。
12.根据权利要求11所述的半导体装置，其特征在于：
半导体薄膜设置在上述第二栅电极上，上述第一栅电极设置在上述半导体薄膜上。
13.一种CPU，其特征在于：
具备权利要求11所述的上述半导体装置。
14.一种图像处理电路，其特征在于：
具备权利要求11所述的上述半导体装置。
15.一种电子装置，其特征在于：
具备权利要求11所述的上述半导体装置。
16.一种半导体装置，其特征在于：
有具备绝缘表面上的薄膜晶体管的逻辑电路；以及
记录了检测上述逻辑电路的工作频度，并将该检测结果输出给阈值控制电路用的程序的存储介质，
上述薄膜晶体管有输入逻辑信号的第一栅电极；以及从上述阈值控制电路输入阈值控制信号的第二栅电极，
根据上述阈值控制信号，控制流过上述薄膜晶体管的源电极与漏电极之间的电流量。
17.根据权利要求16所述的半导体装置，其特征在于：
半导体薄膜设置在上述第二栅电极上，上述第一栅电极设置在上述半导体薄膜上。
18.一种CPU，其特征在于：
具备权利要求16所述的上述半导体装置。
19.一种图像处理电路，其特征在于：
具备权利要求16所述的上述半导体装置。
20.一种电子装置，其特征在于：
具备权利要求16所述的上述半导体装置。
21.一种半导体装置的驱动方法，其特征在于：
有具备绝缘表面上的薄膜晶体管的逻辑电路；以及
检测上述逻辑电路的工作频度，并将该检测结果输出给阈值控制电路的检测单元，
上述检测单元判断第一模式或第二模式，
上述阈值控制电路将对应于上述第一或上述第二模式的阈值控制信号输出给上述逻辑电路。
22.一种半导体装置的驱动方法，其特征在于：
有具备绝缘表面上的薄膜晶体管的逻辑电路；以及
检测上述逻辑电路的工作频度，并将该检测结果输出给阈值控制电路的检测单元，
上述检测单元判断待机模式或激活模式，
上述检测单元如果断定为上述待机模式，则上述阈值控制电路将提高上述薄膜晶体管的阈值的上述阈值控制信号输出给上述逻辑电路。
23.一种半导体装置，其特征在于有：
有绝缘表面的衬底；
有上述衬底上的薄膜晶体管的逻辑电路；
与上述逻辑电路导电性地连接，检测上述逻辑电路的工作频度的检测单元；以及
与上述检测单元导电性地连接的阈值控制电路。
24.一种半导体装置，其特征在于有：
有绝缘表面的衬底；
有上述衬底上的薄膜晶体管的逻辑电路；
与上述逻辑电路导电性地连接的地址比较电路；
与上述地址比较电路导电性地连接的计数器；
与上述计数器导电性地连接的判断电路；以及
与上述判断电路导电性地连接的阈值控制电路。
25.一种半导体装置，其特征在于有：
有绝缘表面的衬底；
有上述衬底上的薄膜晶体管的逻辑电路；
与上述逻辑电路导电性地连接，检测上述逻辑电路的工作频度的检测单元；以及
与上述检测单元导电性地连接的阈值控制电路，
上述薄膜晶体管有多个栅电极，
上述阈值控制电路与上述多个栅电极中的至少一个导电性地连接。
26.一种半导体装置，其特征在于有：
有绝缘表面的衬底；
有上述衬底上的薄膜晶体管的逻辑电路；
与上述逻辑电路导电性地连接的地址比较电路；
与上述地址比较电路导电性地连接的计数器；
与上述计数器导电性地连接的判断电路；以及
与上述判断电路导电性地连接的阈值控制电路，
上述薄膜晶体管有多个栅电极，
上述阈值控制电路与上述多个栅电极中的至少一个导电性地连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP102101/2003 | 2003-04-04 | ||
| JP2003102101 | 2003-04-04 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101438706A Division CN101814513B (zh) | 2003-04-04 | 2004-04-05 | 半导体装置、cpu、图像处理电路及电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1536664A true CN1536664A (zh) | 2004-10-13 |
Family
ID=34090592
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101438706A Expired - Fee Related CN101814513B (zh) | 2003-04-04 | 2004-04-05 | 半导体装置、cpu、图像处理电路及电子装置 |
| CNA2004100342522A Pending CN1536664A (zh) | 2003-04-04 | 2004-04-05 | 半导体装置及其驱动方法、cpu、图像处理电路及电子装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101438706A Expired - Fee Related CN101814513B (zh) | 2003-04-04 | 2004-04-05 | 半导体装置、cpu、图像处理电路及电子装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7307317B2 (zh) |
| CN (2) | CN101814513B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1709688A4 (en) * | 2004-01-30 | 2014-12-31 | Semiconductor Energy Lab | SEMICONDUCTOR COMPONENT |
| KR101020661B1 (ko) * | 2004-06-02 | 2011-03-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| US7591863B2 (en) * | 2004-07-16 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip |
| WO2006115222A1 (ja) * | 2005-04-22 | 2006-11-02 | Matsushita Electric Industrial Co., Ltd. | 使用制限装置、キーおよび使用制限システム |
| US7492048B2 (en) | 2006-01-10 | 2009-02-17 | International Business Machines Corporation | CMOS sensors having charge pushing regions |
| US7494850B2 (en) | 2006-02-15 | 2009-02-24 | International Business Machines Corporation | Ultra-thin logic and backgated ultra-thin SRAM |
| US8164933B2 (en) * | 2007-04-04 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Power source circuit |
| JP5322408B2 (ja) * | 2007-07-17 | 2013-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| WO2009090780A1 (ja) * | 2008-01-15 | 2009-07-23 | Sharp Kabushiki Kaisha | 半導体装置、その製造方法及び表示装置 |
| KR101452971B1 (ko) * | 2008-01-24 | 2014-10-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터의 성능 회복 방법, 이를 적용한 박막트랜지스터 및 액정 표시 장치 |
| US8158200B2 (en) * | 2009-08-18 | 2012-04-17 | University Of North Texas | Methods of forming graphene/(multilayer) boron nitride for electronic device applications |
| CN102668062B (zh) * | 2009-10-21 | 2014-12-10 | 株式会社半导体能源研究所 | 半导体器件 |
| DE102013207324A1 (de) | 2012-05-11 | 2013-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und elektronisches Gerät |
| JP2014045175A (ja) | 2012-08-02 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP6406926B2 (ja) | 2013-09-04 | 2018-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6523695B2 (ja) * | 2014-02-05 | 2019-06-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI665778B (zh) | 2014-02-05 | 2019-07-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置、模組及電子裝置 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2524679B1 (fr) | 1982-04-01 | 1990-07-06 | Suwa Seikosha Kk | Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active |
| DE69108062T2 (de) | 1990-01-17 | 1995-07-20 | Toshiba Kawasaki Kk | Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix. |
| US5461338A (en) | 1992-04-17 | 1995-10-24 | Nec Corporation | Semiconductor integrated circuit incorporated with substrate bias control circuit |
| JP3254007B2 (ja) | 1992-06-09 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 薄膜状半導体装置およびその作製方法 |
| US5807772A (en) | 1992-06-09 | 1998-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming semiconductor device with bottom gate connected to source or drain |
| JP2974552B2 (ja) | 1993-06-14 | 1999-11-10 | 株式会社東芝 | 半導体装置 |
| US5477073A (en) | 1993-08-20 | 1995-12-19 | Casio Computer Co., Ltd. | Thin film semiconductor device including a driver and a matrix circuit |
| JPH07131030A (ja) | 1993-11-05 | 1995-05-19 | Sony Corp | 表示用薄膜半導体装置及びその製造方法 |
| JPH07134572A (ja) | 1993-11-11 | 1995-05-23 | Nec Corp | アクティブマトリクス型液晶表示装置の駆動回路 |
| US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
| JP3253808B2 (ja) | 1994-07-07 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3283389B2 (ja) * | 1994-11-24 | 2002-05-20 | 富士通株式会社 | 磁気記録回路 |
| CN1097316C (zh) | 1995-08-04 | 2002-12-25 | 精工爱普生株式会社 | 薄膜晶体管的制造方法、有源矩阵基板的制造方法以及液晶显示装置 |
| JP3647523B2 (ja) | 1995-10-14 | 2005-05-11 | 株式会社半導体エネルギー研究所 | マトリクス型液晶表示装置 |
| JP3409542B2 (ja) | 1995-11-21 | 2003-05-26 | ソニー株式会社 | 半導体装置の製造方法 |
| US5814834A (en) | 1995-12-04 | 1998-09-29 | Semiconductor Energy Laboratory Co. | Thin film semiconductor device |
| JP3614546B2 (ja) * | 1995-12-27 | 2005-01-26 | 富士通株式会社 | 半導体集積回路 |
| JP3516424B2 (ja) | 1996-03-10 | 2004-04-05 | 株式会社半導体エネルギー研究所 | 薄膜半導体装置 |
| JP3424891B2 (ja) | 1996-12-27 | 2003-07-07 | 三洋電機株式会社 | 薄膜トランジスタの製造方法および表示装置 |
| KR100506099B1 (ko) | 1997-02-24 | 2005-09-26 | 산요덴키가부시키가이샤 | 다결정실리콘막제조방법,박막트랜지스터제조방법,및어닐링장치 |
| US6010923A (en) | 1997-03-31 | 2000-01-04 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
| JP3376247B2 (ja) | 1997-05-30 | 2003-02-10 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置 |
| US6197624B1 (en) | 1997-08-29 | 2001-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of adjusting the threshold voltage in an SOI CMOS |
| JP3552500B2 (ja) | 1997-11-12 | 2004-08-11 | セイコーエプソン株式会社 | 論理振幅レベル変換回路，液晶装置及び電子機器 |
| US6285248B1 (en) | 1997-11-13 | 2001-09-04 | Seiko Epson Corporation | Semiconductor integrated circuit, operating state detector, and electronic equipment |
| JP2001051292A (ja) | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
| US6512271B1 (en) | 1998-11-16 | 2003-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| EP1020839A3 (en) | 1999-01-08 | 2002-11-27 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving circuit therefor |
| JP4332925B2 (ja) | 1999-02-25 | 2009-09-16 | ソニー株式会社 | 半導体装置およびその製造方法 |
| FR2806833B1 (fr) * | 2000-03-27 | 2002-06-14 | St Microelectronics Sa | Procede de fabrication d'un transistor mos a deux grilles, dont l'une est enterree, et transistor correspondant |
| JP3475237B2 (ja) | 2000-07-24 | 2003-12-08 | 東京大学長 | 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体 |
| JP4373595B2 (ja) | 2000-09-25 | 2009-11-25 | 株式会社東芝 | コンピュータシステム |
| US6967522B2 (en) * | 2001-04-17 | 2005-11-22 | Massachusetts Institute Of Technology | Adaptive power supply and substrate control for ultra low power digital processors using triple well control |
| US20040207011A1 (en) | 2001-07-19 | 2004-10-21 | Hiroshi Iwata | Semiconductor device, semiconductor storage device and production methods therefor |
| KR100390645B1 (ko) | 2001-07-27 | 2003-07-07 | 삼성전자주식회사 | 이동통신단말기 시스템에서 소모전류를 줄이기 위한 방법 |
| JP2004110906A (ja) | 2002-09-17 | 2004-04-08 | Renesas Technology Corp | 半導体記憶装置 |
-
2004
- 2004-03-15 US US10/800,035 patent/US7307317B2/en not_active Expired - Fee Related
- 2004-04-05 CN CN2010101438706A patent/CN101814513B/zh not_active Expired - Fee Related
- 2004-04-05 CN CNA2004100342522A patent/CN1536664A/zh active Pending
-
2007
- 2007-04-24 US US11/739,150 patent/US7683669B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20070187684A1 (en) | 2007-08-16 |
| US7683669B2 (en) | 2010-03-23 |
| US7307317B2 (en) | 2007-12-11 |
| CN101814513B (zh) | 2013-03-06 |
| CN101814513A (zh) | 2010-08-25 |
| US20050023530A1 (en) | 2005-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1536664A (zh) | 半导体装置及其驱动方法、cpu、图像处理电路及电子装置 | |
| US7405974B2 (en) | Semiconductor memory device, page buffer resource assigning method and circuit therefor, computer system and mobile electronic device | |
| US11037622B2 (en) | Semiconductor device and dynamic logic circuit | |
| US10205452B2 (en) | Logic circuit, semiconductor device, electronic component, and electronic device | |
| JP7242792B2 (ja) | コンパレータ、半導体装置 | |
| US10275094B2 (en) | Photo sensor circuit, photo sensor pixel, and display device having the photo sensor pixel | |
| CN1581358A (zh) | 存储器及其驱动方法 | |
| US8243501B2 (en) | SRAM device | |
| CN1790717A (zh) | 非挥发性存储单元以及相关操作方法 | |
| CN1694182A (zh) | 静态随机存取存储器装置及其控制电路及控制方法 | |
| US9438234B2 (en) | Logic circuit and semiconductor device including logic circuit | |
| CN1476092A (zh) | 具有体偏置电路的半导体集成电路器件 | |
| CN1615527A (zh) | 半导体集成电路 | |
| US20030001663A1 (en) | Method and apparatus for dynamic leakage control | |
| CN1595534A (zh) | 非易失性半导体存储器件 | |
| US20130003469A1 (en) | Circuits and methods for memory | |
| US10720504B2 (en) | Transistor with dynamic threshold voltage for low-leakage standby and high speed active mode | |
| US20180006034A1 (en) | Circuit design system and semiconductor circuit designed by using the system | |
| US9100016B2 (en) | Semiconductor circuit including a clock gating circuit | |
| JP6975560B2 (ja) | 記憶装置 | |
| JP4689181B2 (ja) | 半導体装置、ｃｐｕ、画像処理回路及び電子機器 | |
| CN1848441A (zh) | 薄膜半导体装置及其制造方法 | |
| JP2022024001A (ja) | 記憶装置 | |
| KR20070117900A (ko) | 인버터 및 이를 구비한 표시장치 | |
| JP2001296517A (ja) | 液晶表示装置およびコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20041013 |