JP2001296517A - 液晶表示装置およびコンピュータ - Google Patents
液晶表示装置およびコンピュータInfo
- Publication number
- JP2001296517A JP2001296517A JP2000109405A JP2000109405A JP2001296517A JP 2001296517 A JP2001296517 A JP 2001296517A JP 2000109405 A JP2000109405 A JP 2000109405A JP 2000109405 A JP2000109405 A JP 2000109405A JP 2001296517 A JP2001296517 A JP 2001296517A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- liquid crystal
- circuit
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 コンピュータ本体の薄型化を促進することが
できるデータ記憶機能付きの液晶表示装置、およびコン
ピュータを提供する。 【解決手段】 本発明の液晶表示装置は、データ記憶機
能付き液晶表示装置であって、画素回路基板の表示領域
に、画素表示回路２５１と、当該画素表示回路２５１と
は電気的に分離したメモリ回路２５２１，２５２２が、
それぞれマトリクス形成されてなることを特徴とする。
できるデータ記憶機能付きの液晶表示装置、およびコン
ピュータを提供する。 【解決手段】 本発明の液晶表示装置は、データ記憶機
能付き液晶表示装置であって、画素回路基板の表示領域
に、画素表示回路２５１と、当該画素表示回路２５１と
は電気的に分離したメモリ回路２５２１，２５２２が、
それぞれマトリクス形成されてなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、画像表示装置を用
いたデータ記憶機能付き液晶表示装置に関し、特にコン
ピュータ本体の薄型化を促進することができるデータ記
憶機能付きの液晶表示装置、およびコンピュータに関す
る。
いたデータ記憶機能付き液晶表示装置に関し、特にコン
ピュータ本体の薄型化を促進することができるデータ記
憶機能付きの液晶表示装置、およびコンピュータに関す
る。
【０００２】
【従来の技術】近年、コンピュータ本体の小型化、薄型
化とともに、液晶表示装置（ＬＣＤ）の薄型化が進んで
いる。これと並行して、コンピュータの高機能化も進ん
でおり、撮像装置、録音装置、通信装置等を標準で搭載
した携帯コンピュータも、製造・販売されるようになっ
ている。現在、ラップトップコンピュータ等の携帯型コ
ンピュータに搭載されるメモリは、コンピュータのマザ
ーボードに、ＤＩＰＭの形で製造当初から固着して取り
付けられるか、またはＳＩＭＭ，ＤＩＭＭ等の形で着脱
可能に取り付けられることが多い。
化とともに、液晶表示装置（ＬＣＤ）の薄型化が進んで
いる。これと並行して、コンピュータの高機能化も進ん
でおり、撮像装置、録音装置、通信装置等を標準で搭載
した携帯コンピュータも、製造・販売されるようになっ
ている。現在、ラップトップコンピュータ等の携帯型コ
ンピュータに搭載されるメモリは、コンピュータのマザ
ーボードに、ＤＩＰＭの形で製造当初から固着して取り
付けられるか、またはＳＩＭＭ，ＤＩＭＭ等の形で着脱
可能に取り付けられることが多い。
【０００３】
【発明が解決しようとする課題】メモリが、ＤＩＰＭの
形でコンピュータに取り付けらる場合には、取り付け面
積の関係から、メモリ容量を大きくすることに限界があ
る。また、メモリを、ＳＩＭＭ，ＤＩＭＭ等の形でコン
ピュータに取り付ける場合には、高さ方向に装着空間を
確保しなければならないため、コンピュータの薄型化の
障害となる。
形でコンピュータに取り付けらる場合には、取り付け面
積の関係から、メモリ容量を大きくすることに限界があ
る。また、メモリを、ＳＩＭＭ，ＤＩＭＭ等の形でコン
ピュータに取り付ける場合には、高さ方向に装着空間を
確保しなければならないため、コンピュータの薄型化の
障害となる。
【０００４】本発明は、画像表示装置を用いたデータ記
憶機能付きＬＣＤおよびこれを備えたコンピュータ関
し、特にコンピュータ本体の薄型化を促進することがで
き、かつ各種データバッファとしても好適な前記ＬＣＤ
およびコンピュータを提供することを目的とする。
憶機能付きＬＣＤおよびこれを備えたコンピュータ関
し、特にコンピュータ本体の薄型化を促進することがで
き、かつ各種データバッファとしても好適な前記ＬＣＤ
およびコンピュータを提供することを目的とする。
【０００５】
【課題を解決するための手段】ＬＣＤに使用される画素
表示回路、および半導体メモリに使用される通常の記憶
素子（メモリ回路）は共にマトリクス構造（アレイ構
造）をなし、上記画素表示回路と上記メモリ回路とは、
同一または類似のプロセスにより製造することができ
る。
表示回路、および半導体メモリに使用される通常の記憶
素子（メモリ回路）は共にマトリクス構造（アレイ構
造）をなし、上記画素表示回路と上記メモリ回路とは、
同一または類似のプロセスにより製造することができ
る。
【０００６】本発明者は、これらに着目し、ＬＣＤにメ
モリ機能を搭載できれば、コンピュータ本体の薄型化を
図ることができ、しかも安価にメモリを提供できる、と
の知見を得て本発明をなすに至った。
モリ機能を搭載できれば、コンピュータ本体の薄型化を
図ることができ、しかも安価にメモリを提供できる、と
の知見を得て本発明をなすに至った。
【０００７】本発明のＬＣＤは、電界効果型トランジス
タ（ＦＥＴ）を能動素子として有するデータ記憶機能が
付属してなるものであり、画素回路基板に、画素表示回
路と、当該画素表示回路とは電気的に分離したメモリ回
路が、それぞれマトリクス形成されてなることを特徴と
する。本発明のＬＣＤは、反射型であってもよいし透過
型であってもよい。
タ（ＦＥＴ）を能動素子として有するデータ記憶機能が
付属してなるものであり、画素回路基板に、画素表示回
路と、当該画素表示回路とは電気的に分離したメモリ回
路が、それぞれマトリクス形成されてなることを特徴と
する。本発明のＬＣＤは、反射型であってもよいし透過
型であってもよい。
【０００８】画素表示回路およびメモリ回路を構成する
トランジスタは、既存の方法によりガラス基板等の上に
形成することができる。画素表示回路は、液晶を介在し
て設けられた基板電極および対向電極と、画像表示用選
択トランジスタとを含む。画像表示用選択トランジスタ
は、データ線が接続される端子、ゲート線が接続される
端子、および前記基板電極が接続される端子を有する。
またメモリ回路は、ダイナミックメモリ、フラッシュメ
モリ等、画素表示回路を構成する半導体素子と同一の製
造プロセスにより同時に形成されるものであれば、どの
ようなタイプの回路であってもよい。なお、画素表示回
路およびメモリ回路に形成されるトランジスタは、典型
的には電界効果型である。
トランジスタは、既存の方法によりガラス基板等の上に
形成することができる。画素表示回路は、液晶を介在し
て設けられた基板電極および対向電極と、画像表示用選
択トランジスタとを含む。画像表示用選択トランジスタ
は、データ線が接続される端子、ゲート線が接続される
端子、および前記基板電極が接続される端子を有する。
またメモリ回路は、ダイナミックメモリ、フラッシュメ
モリ等、画素表示回路を構成する半導体素子と同一の製
造プロセスにより同時に形成されるものであれば、どの
ようなタイプの回路であってもよい。なお、画素表示回
路およびメモリ回路に形成されるトランジスタは、典型
的には電界効果型である。
【０００９】本発明のＬＣＤにおいては、ゲート駆動回
路は、画像表示用ゲートドライバおよびメモリ用ゲート
ドライバとからなり、データ線駆動回路は、画像表示用
ソースドライバおよびメモリ用ソースドライバとからな
る。本発明では、画像表示とメモリ動作（データの書込
み、読出し、消去等）とを同時に実行することもできる
し、画像表示とメモリ動作とを切り替えて実行すること
もできる。後者の場合には、画像表示とメモリ動作との
切り替えを行う選択回路を設けることができる。
路は、画像表示用ゲートドライバおよびメモリ用ゲート
ドライバとからなり、データ線駆動回路は、画像表示用
ソースドライバおよびメモリ用ソースドライバとからな
る。本発明では、画像表示とメモリ動作（データの書込
み、読出し、消去等）とを同時に実行することもできる
し、画像表示とメモリ動作とを切り替えて実行すること
もできる。後者の場合には、画像表示とメモリ動作との
切り替えを行う選択回路を設けることができる。
【００１０】メモリ動作時においては、ゲート駆動回路
のメモリ用ゲートドライバ、データ線駆動回路のメモリ
用ソースドライバが、メモリ回路を駆動し、画像表示時
においては、ゲート駆動回路の画像表示用ゲートドライ
バ、データ線駆動回路の画像表示用ソースドライバが、
画素表示回路を駆動する。メモリ回路がフラッシュメモ
リタイプである場合には、メモリ素子となるトランジス
タはフローティングゲートを有するものが使用される。
この場合、フローティングゲートに書き込まれたビット
情報の消去が、基板側から行われるようにしてもよい
し、消去ゲートにより行われるようにしてもよい。近
年、ＬＣＤの筐体には、撮像装置、サウンド入出力装
置、データ通信装置が付属する場合が多い。したがっ
て、本発明のＬＣＤでは、メモリ回路を、画像表示の画
像バッファとして使用できるほか、撮像装置の撮像画像
データバッファ、サウンド入出力装置のサウンドバッフ
ァ、データ通信装置の通信データバッファとして使用す
ることができる。ＬＣＤでは、１つの画素の大きさは、
１つのトランジスタの大きさに比べて、きわめて小さ
い。したがって、１画素あたりに数十のトランジスタが
設けられても、表示電極（基板側電極、対向電極）面積
が小さくなることはなく、画像表示が不鮮明となること
はない。
のメモリ用ゲートドライバ、データ線駆動回路のメモリ
用ソースドライバが、メモリ回路を駆動し、画像表示時
においては、ゲート駆動回路の画像表示用ゲートドライ
バ、データ線駆動回路の画像表示用ソースドライバが、
画素表示回路を駆動する。メモリ回路がフラッシュメモ
リタイプである場合には、メモリ素子となるトランジス
タはフローティングゲートを有するものが使用される。
この場合、フローティングゲートに書き込まれたビット
情報の消去が、基板側から行われるようにしてもよい
し、消去ゲートにより行われるようにしてもよい。近
年、ＬＣＤの筐体には、撮像装置、サウンド入出力装
置、データ通信装置が付属する場合が多い。したがっ
て、本発明のＬＣＤでは、メモリ回路を、画像表示の画
像バッファとして使用できるほか、撮像装置の撮像画像
データバッファ、サウンド入出力装置のサウンドバッフ
ァ、データ通信装置の通信データバッファとして使用す
ることができる。ＬＣＤでは、１つの画素の大きさは、
１つのトランジスタの大きさに比べて、きわめて小さ
い。したがって、１画素あたりに数十のトランジスタが
設けられても、表示電極（基板側電極、対向電極）面積
が小さくなることはなく、画像表示が不鮮明となること
はない。
【００１１】本発明のデータ記憶機能付きＬＣＤは、ラ
ップトップコンピュータ、パームトップコンピュータ、
電子手帳、携帯電話機等、種々の電子機器のＬＣＤに使
用することができる。
ップトップコンピュータ、パームトップコンピュータ、
電子手帳、携帯電話機等、種々の電子機器のＬＣＤに使
用することができる。
【００１２】
【発明の実施の形態】図１は本発明のＬＣＤの一実施形
態を示す図であり、ラップトップコンピュータ１の概要
を示している。このラップトップコンピュータ１は、Ｃ
ＰＵ１０、データ記憶機能付きＬＣＤ２０、撮像手段３
０、サウンド入出力手段４０、データ通信手段５０、操
作手段６０、ＲＯＭ７０、ＲＡＭ８０とからなり、これ
らはシステムバス９０に接続されている。
態を示す図であり、ラップトップコンピュータ１の概要
を示している。このラップトップコンピュータ１は、Ｃ
ＰＵ１０、データ記憶機能付きＬＣＤ２０、撮像手段３
０、サウンド入出力手段４０、データ通信手段５０、操
作手段６０、ＲＯＭ７０、ＲＡＭ８０とからなり、これ
らはシステムバス９０に接続されている。
【００１３】図１では、データ記憶機能付きＬＣＤ２０
は、通常の表示機能を有するほか、メモリ機能も有す
る。以下、データ記憶機能付きＬＣＤ２０の表示機能お
よびメモリ機能について説明する。
は、通常の表示機能を有するほか、メモリ機能も有す
る。以下、データ記憶機能付きＬＣＤ２０の表示機能お
よびメモリ機能について説明する。
【００１４】図２はデータ記憶機能付きＬＣＤ２０の概
略を示す図であり、信号制御部２１、データ読取り部２
２、ゲート駆動回路２３、データ線駆動回路２４、画素
回路部２５からなる。
略を示す図であり、信号制御部２１、データ読取り部２
２、ゲート駆動回路２３、データ線駆動回路２４、画素
回路部２５からなる。
【００１５】画素回路部２５には、画素Ｐij（インテッ
クスｉ，ｊは、画素位置を示す）ごとに、図２には示さ
ないが（図３参照）、画素表示回路２５１とメモリ回路
２５２１，２５２２とが形成されている。これら回路は
全体ではそれぞれマトリクス状に形成されている。信号
制御部２１は、ゲート駆動回路２３およびデータ線駆動
回路２４に、画像表示信号を出力するとともに、データ
書込み信号、またはデータ読取り信号を出力する。これ
により、以下に述べるように、データ記憶機能付きＬＣ
Ｄ２０は、画像表示とともにメモリ動作を行うことがで
きる。
クスｉ，ｊは、画素位置を示す）ごとに、図２には示さ
ないが（図３参照）、画素表示回路２５１とメモリ回路
２５２１，２５２２とが形成されている。これら回路は
全体ではそれぞれマトリクス状に形成されている。信号
制御部２１は、ゲート駆動回路２３およびデータ線駆動
回路２４に、画像表示信号を出力するとともに、データ
書込み信号、またはデータ読取り信号を出力する。これ
により、以下に述べるように、データ記憶機能付きＬＣ
Ｄ２０は、画像表示とともにメモリ動作を行うことがで
きる。
【００１６】ゲート駆動回路２３は、画像表示用ゲート
ドライバ２３１およびメモリ用ゲートドライバ２３２と
からなり、データ線駆動回路２４は、画像表示用ソース
ドライバ２４２およびメモリ用ソースドライバ２４２と
からなる。図２において、データ読取り部２２は、メモ
リ回路２５２１，２５２2の動作時には、メモリ用ソー
スドライバ２４２から、記録するべきデータを入力す
る。
ドライバ２３１およびメモリ用ゲートドライバ２３２と
からなり、データ線駆動回路２４は、画像表示用ソース
ドライバ２４２およびメモリ用ソースドライバ２４２と
からなる。図２において、データ読取り部２２は、メモ
リ回路２５２１，２５２2の動作時には、メモリ用ソー
スドライバ２４２から、記録するべきデータを入力す
る。
【００１７】図２には示さないが、画像表示用ゲートド
ライバ２３２からはゲート線Ｗi1が引き出され、メモリ
用ゲートドライバ２３２からはゲート線Ｗi2，Ｗi3が引
き出されている。また、画像表示用ソースドライバ２４
２からはデータ線Ｂi1が引き出され、メモリ用ソースド
ライバ２４２からはデータ線Ｂj2，Ｂj3が引き出されて
いる。
ライバ２３２からはゲート線Ｗi1が引き出され、メモリ
用ゲートドライバ２３２からはゲート線Ｗi2，Ｗi3が引
き出されている。また、画像表示用ソースドライバ２４
２からはデータ線Ｂi1が引き出され、メモリ用ソースド
ライバ２４２からはデータ線Ｂj2，Ｂj3が引き出されて
いる。
【００１８】図３は、画素回路部２５の部分説明図であ
り、画素Ｐijに設けられた画素回路部２５を示してい
る。画素表示回路２５１は、画像表示用選択トランジス
タＧＴ ij、画素キャパシタＣijからなる。メモリ回路２
５２１はメモリ用選択トランジスタＭＴij,1，ビット記
憶トランジスタＦＴij,1からなり、メモリ回路２５２２
は、メモリ用選択トランジスタＭＴij,2，ビット記憶ト
ランジスタＦＴij,2からなる。
り、画素Ｐijに設けられた画素回路部２５を示してい
る。画素表示回路２５１は、画像表示用選択トランジス
タＧＴ ij、画素キャパシタＣijからなる。メモリ回路２
５２１はメモリ用選択トランジスタＭＴij,1，ビット記
憶トランジスタＦＴij,1からなり、メモリ回路２５２２
は、メモリ用選択トランジスタＭＴij,2，ビット記憶ト
ランジスタＦＴij,2からなる。
【００１９】なお、上記各トランジスタは、電界効果型
トランジスタであり、ビット記憶トランジスタＦ
Ｔij,1，ＦＴij,2には、フローティングゲートが設けら
れている。
トランジスタであり、ビット記憶トランジスタＦ
Ｔij,1，ＦＴij,2には、フローティングゲートが設けら
れている。
【００２０】画像表示用選択トランジスタＧＴijのゲー
トはゲート線Ｗi1に接続されている。メモリ用選択トラ
ンジスタＭＴij,1，ＭＴij,2はゲート線Ｗi2に接続さ
れ、ビット記憶トランジスタＦＴij,1，ＦＴij,2は、ゲ
ート線Ｗi3に接続されている。
トはゲート線Ｗi1に接続されている。メモリ用選択トラ
ンジスタＭＴij,1，ＭＴij,2はゲート線Ｗi2に接続さ
れ、ビット記憶トランジスタＦＴij,1，ＦＴij,2は、ゲ
ート線Ｗi3に接続されている。
【００２１】また、画像表示用選択トランジスタＧＴij
のソースは、データ線Ｂj1に接続され、ドレインは、画
素キャパシタＣijの一方の電極（基板電極）に接続さ
れ、画素キャパシタＣijの他方の電極（対向電極）は接
地されている。
のソースは、データ線Ｂj1に接続され、ドレインは、画
素キャパシタＣijの一方の電極（基板電極）に接続さ
れ、画素キャパシタＣijの他方の電極（対向電極）は接
地されている。
【００２２】メモリ用選択トランジスタＭＴij 、 1および
ＭＴij 、 2のそれぞれのソースは、データ線Ｂj2，Ｂj3に
接続され、それぞれのドレインは、ビット記憶トランジ
スタＦＴij,1，ＦＴij,2のソースに接続され、ビット記
憶トランジスタＦＴij,1，ＦＴij,2のドレインはそれぞ
れ接地されている。
ＭＴij 、 2のそれぞれのソースは、データ線Ｂj2，Ｂj3に
接続され、それぞれのドレインは、ビット記憶トランジ
スタＦＴij,1，ＦＴij,2のソースに接続され、ビット記
憶トランジスタＦＴij,1，ＦＴij,2のドレインはそれぞ
れ接地されている。
【００２３】画像表示時には、ゲート線Ｗi1およびデー
タ線Ｂj1がアクティブとなり、画像表示用選択トランジ
スタＧＴijが動作する。また、メモリ動作時には、ゲー
ト線Ｗi2，Ｗi3およびデータ線Ｂj2，Ｂj3がアクティブ
となる。なお、ゲート線Ｗi2，Ｗi3は、メモリ回路２５
２１およびメモリ回路２５２２とで共用される。
タ線Ｂj1がアクティブとなり、画像表示用選択トランジ
スタＧＴijが動作する。また、メモリ動作時には、ゲー
ト線Ｗi2，Ｗi3およびデータ線Ｂj2，Ｂj3がアクティブ
となる。なお、ゲート線Ｗi2，Ｗi3は、メモリ回路２５
２１およびメモリ回路２５２２とで共用される。
【００２４】なお、本発明では、画素表示回路２５１と
メモリ回路２５２１，２５２２とは同時に動作すること
ができる。すなわち、本発明のＬＣＤは、画素表示回路
２５１が動作する画像表示モードと、メモリ回路２５２
１，２５２２が動作するメモリ動作モードを持つことが
できるが、これらのモードは同時に共存できる。
メモリ回路２５２１，２５２２とは同時に動作すること
ができる。すなわち、本発明のＬＣＤは、画素表示回路
２５１が動作する画像表示モードと、メモリ回路２５２
１，２５２２が動作するメモリ動作モードを持つことが
できるが、これらのモードは同時に共存できる。
【００２５】たとえば、ビット記憶トランジスタＦＴ
ij,1のデータを消去ないし初期化するには、（あるい
は、ＦＴij,1に「０」データを書き込む場合には）、ゲ
ート線Ｗ i2およびデータ線Ｂj2に、消去電圧Ｖe（たと
えば２０ボルト）を印加する。これにより、ビット記憶
トランジスタＦＴij,1のソース・ゲート間には高電圧が
印加され、フローティングゲートから基板側に電荷を抜
き取ることができる。なお、フローティングゲートに電
子が蓄積されていないときを「０」としている。
ij,1のデータを消去ないし初期化するには、（あるい
は、ＦＴij,1に「０」データを書き込む場合には）、ゲ
ート線Ｗ i2およびデータ線Ｂj2に、消去電圧Ｖe（たと
えば２０ボルト）を印加する。これにより、ビット記憶
トランジスタＦＴij,1のソース・ゲート間には高電圧が
印加され、フローティングゲートから基板側に電荷を抜
き取ることができる。なお、フローティングゲートに電
子が蓄積されていないときを「０」としている。
【００２６】ビット記憶トランジスタＦＴii,1に「１」
データを書き込む場合には、ゲート線Ｗi2とゲート線Ｗ
i3に書込み時電圧を印加するとともに、データ線Ｂj2に
も書込み時電圧を印加して、基板側からフローティング
ゲートにトンネル注入で電子を蓄積する。
データを書き込む場合には、ゲート線Ｗi2とゲート線Ｗ
i3に書込み時電圧を印加するとともに、データ線Ｂj2に
も書込み時電圧を印加して、基板側からフローティング
ゲートにトンネル注入で電子を蓄積する。
【００２７】ビット記憶トランジスタＦＴij,1のデータ
を読み出す場合には、ゲート線Ｗi2とゲート線Ｗi3に読
出し時電圧を印加する。ＦＴij,1のしきい値電圧（ドレ
イン・ソース間のオン電圧）は、電子が注入されている
ときの方が、電子が注入されていないときよりも数ボル
ト高い。したがって、ビット記憶トランジスタＦＴij ,1
のドレイン・ソース間に、電子が注入されているときの
しきい値電圧ＬＶshよりも高く、かつ電子が注入されて
いないときのしきい値電圧ＨＶshよりも低い電圧を印加
することで、フローティングゲートに電子が注入されて
いるか否かを知ることができる。
を読み出す場合には、ゲート線Ｗi2とゲート線Ｗi3に読
出し時電圧を印加する。ＦＴij,1のしきい値電圧（ドレ
イン・ソース間のオン電圧）は、電子が注入されている
ときの方が、電子が注入されていないときよりも数ボル
ト高い。したがって、ビット記憶トランジスタＦＴij ,1
のドレイン・ソース間に、電子が注入されているときの
しきい値電圧ＬＶshよりも高く、かつ電子が注入されて
いないときのしきい値電圧ＨＶshよりも低い電圧を印加
することで、フローティングゲートに電子が注入されて
いるか否かを知ることができる。
【００２８】本発明のＬＣＤにおいては、画素キャパシ
タＣijの基板電極の面積は、トランジスタに比べて圧倒
的に大きいので、メモリ回路２５２１，２５２２を、そ
れぞれ数十程度のトランジスタ等から構成することがで
きる。
タＣijの基板電極の面積は、トランジスタに比べて圧倒
的に大きいので、メモリ回路２５２１，２５２２を、そ
れぞれ数十程度のトランジスタ等から構成することがで
きる。
【００２９】なお、本発明のＬＣＤでは、図４に示すよ
うに、ビット記憶トランジスタＦＴ ij,1，ＦＴij,2のフ
ローティングゲートに消去ゲートを設け、消去線Ｅiに
消去電圧を印加することで、一括消去を行うことができ
る。
うに、ビット記憶トランジスタＦＴ ij,1，ＦＴij,2のフ
ローティングゲートに消去ゲートを設け、消去線Ｅiに
消去電圧を印加することで、一括消去を行うことができ
る。
【００３０】本発明のＬＣＤ一体型メモリは、ＬＣＤと
同一プロセスにより製造されるので、メモリの製造コス
トが低減され、また画像データの入出力を行う場合に、
ＬＣＤ２０を画像データバッファとして使用することが
できるし、たとえば撮像手段３０の画像データバッファ
として使用することもできる。さらに、サウンド入出力
手段４０のサウンドデータバッファとして使用すること
もできるし、データ通信手段５０の通信データバッファ
として使用することもできる。もちろん、ＬＣＤ２０
を、システムメモリ（ＲＯＭ７０、ＲＡＭ８０）の補助
として使用することもできる。
同一プロセスにより製造されるので、メモリの製造コス
トが低減され、また画像データの入出力を行う場合に、
ＬＣＤ２０を画像データバッファとして使用することが
できるし、たとえば撮像手段３０の画像データバッファ
として使用することもできる。さらに、サウンド入出力
手段４０のサウンドデータバッファとして使用すること
もできるし、データ通信手段５０の通信データバッファ
として使用することもできる。もちろん、ＬＣＤ２０
を、システムメモリ（ＲＯＭ７０、ＲＡＭ８０）の補助
として使用することもできる。
【００３１】
【発明の効果】本発明では、ＬＣＤにメモリ機能を持た
せたので、コンピュータ本体の薄型化を促進できる。特
に携帯用のラップトップコンピュータ等、機器の大き
さ、製造コスト等との兼ね合いから、搭載されるメモリ
容量が制限されている機器においても、画像バッファ、
サウンドバッファ等のメモリ容量を増やすことができ
る。
せたので、コンピュータ本体の薄型化を促進できる。特
に携帯用のラップトップコンピュータ等、機器の大き
さ、製造コスト等との兼ね合いから、搭載されるメモリ
容量が制限されている機器においても、画像バッファ、
サウンドバッファ等のメモリ容量を増やすことができ
る。
【図１】本発明の一実施形態を示す図であり、データ記
憶機能付きＬＣＤを搭載したラップトップコンピュータ
の概要図である。
憶機能付きＬＣＤを搭載したラップトップコンピュータ
の概要図である。
【図２】図１におけるデータ記憶機能付きＬＣＤの概略
を示す図である。
を示す図である。
【図３】図２におけるデータ記憶機能付きＬＣＤの動作
説明図である。
説明図である。
【図４】フローティングゲートに消去ゲートが設けられ
た、図１におけるデータ記憶機能付きＬＣＤの概略を示
す図である。
た、図１におけるデータ記憶機能付きＬＣＤの概略を示
す図である。
１ ラップトップコンピュータ １０ ＣＰＵ ２０ データ記憶機能付きＬＣＤ ２１ 信号制御部 ２２ データ読取り部 ２３ ゲート駆動回路 ２４ データ線駆動回路 ２５ 画素回路部 ３０ 撮像手段 ４０ サウンド入出力手段 ５０ データ通信手段 ６０ 操作手段 ７０ ＲＯＭ ８０ ＲＡＭ ９０ システムバス ２３１ 画像表示用ゲートドライバ ２３２ メモリ用ゲートドライバ ２４１ 画像表示用ソースドライバ ２４２ メモリ用ソースドライバ ２５１ 画素表示回路 ２５２１，２５２２ メモリ回路 Ｂj1，Ｂj2，Ｂj3 データ線 Ｃij 画素キャパシタ Ｅi 消去線 ＦＴij,1，ＦＴij,2 ビット記憶トランジスタ ＧＴij 画像表示用選択トランジスタ ＭＴij 、 1，ＭＴij 、 2 メモリ用選択トランジスタ Ｗi1，Ｗi3，Ｗi3 ゲート線
フロントページの続き Ｆターム(参考） 2H093 NA16 NC09 NC10 NC11 NC12 NC15 NC21 NC29 NC34 NC35 NC36 NC49 NC71 ND42 NE01 NE03 NG01 NG16 5C006 BB16 BC03 BC12 BC20 BF02 BF09 BF15 EC02 FA41 5C080 AA10 BB05 DD22 FF11 GG12 JJ02 JJ03
Claims (13)
- 【請求項１】 電界効果型トランジスタを能動素子とし
て有する、データ記憶機能付き液晶表示装置であって、 画素回路基板の表示領域に、画素表示回路と、当該画素
表示回路とは電気的に分離したメモリ回路が、それぞれ
マトリクス形成されてなることを特徴とする液晶表示装
置。 - 【請求項２】 前記メモリ回路は、１つの前記画素表示
回路につき、整数個形成されてなることを特徴とする請
求項１に記載の液晶表示装置。 - 【請求項３】 前記画素表示回路およびメモリ回路を構
成するトランジスタは、ガラス基板上に形成されてなる
ことを特徴とする請求項１または２に記載の液晶表示装
置。 - 【請求項４】 前記画素表示回路の半導体素子および前
記メモリ回路の半導体素子は、同一の半導体製造プロセ
スにより同時に形成されることを特徴とする請求項１〜
３の何れかに記載のの液晶表示装置。 - 【請求項５】 画像表示用ゲートドライバおよびメモリ
用ゲートドライバとからなるゲート駆動回路と、画像表
示用ソースドライバおよびメモリ用ソースドライバとを
有するデータ線駆動回路とを有する液晶表示装置であっ
て、 画像表示時においては、前記ゲート駆動回路の画像表示
用ゲートドライバ、前記データ線駆動回路の画像表示用
ソースドライバが画素表示回路を駆動し、 メモリ動作時においては、前記ゲート駆動回路のメモリ
用ゲートドライバ、前記データ線駆動回路のメモリ用ソ
ースドライバが前記メモリ回路を駆動する、ことを特徴
とする請求項１〜４の何れかに記載の液晶表示装置。 - 【請求項６】 前記メモリトランジスタは、フローティ
ングゲートを備えることを特徴とする請求項５に記載の
液晶表示装置。 - 【請求項７】 前記フローティングゲートに書き込まれ
たビット情報の消去が、基板側から行われることを特徴
とする請求項６に記載の液晶表示装置。 - 【請求項８】 前記フローティングゲートに書き込まれ
たビット情報の消去が、消去ゲートにより行われること
を特徴とする請求項６に記載の液晶表示装置。 - 【請求項９】 前記メモリ回路を、前記画像表示のバッ
ファとして使用することを特徴とする請求項１〜８に記
載の液晶表示装置。 - 【請求項１０】 請求項１〜９の液晶表示装置を備えた
コンピュータ。 - 【請求項１１】 前記コンピュータが、デジタルカメラ
を搭載してなり、前記液晶表示装置の前記メモリ回路
を、撮像画像のバッファとして使用することを特徴とす
る請求項１０に記載のコンピュータ。 - 【請求項１２】 前記コンピュータが、サウンド入出力
装置を搭載してなり、前記液晶表示装置の前記メモリ回
路を、前記サウンド入出力装置のバッファとして使用す
ることを特徴とする請求項１０に記載のコンピュータ。 - 【請求項１３】 前記コンピュータが、データ通信装置
を搭載してなり、前記液晶表示装置の前記メモリ回路
を、前記データ通信装置のバッファとして使用すること
を特徴とする請求項１０に記載のコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000109405A JP2001296517A (ja) | 2000-04-11 | 2000-04-11 | 液晶表示装置およびコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000109405A JP2001296517A (ja) | 2000-04-11 | 2000-04-11 | 液晶表示装置およびコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001296517A true JP2001296517A (ja) | 2001-10-26 |
Family
ID=18622106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000109405A Withdrawn JP2001296517A (ja) | 2000-04-11 | 2000-04-11 | 液晶表示装置およびコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001296517A (ja) |
-
2000
- 2000-04-11 JP JP2000109405A patent/JP2001296517A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7352604B2 (en) | Memory and driving method of the same | |
| US10424390B2 (en) | Pulse output circuit, shift register and display device | |
| US7050337B2 (en) | Writing control method and writing control system of semiconductor storage device, and portable electronic apparatus | |
| US7405974B2 (en) | Semiconductor memory device, page buffer resource assigning method and circuit therefor, computer system and mobile electronic device | |
| US7061802B2 (en) | Semiconductor integrated circuit device | |
| CN1577622B (zh) | 存储器电路及包含其的显示装置和电子设备 | |
| JPWO2009025346A1 (ja) | データ保持装置 | |
| US8886915B2 (en) | Multiprocessor system having direct transfer function for program status information in multilink architecture | |
| CN101814513A (zh) | 半导体装置及其驱动方法、cpu、图像处理电路及电子装置 | |
| JP2001296517A (ja) | 液晶表示装置およびコンピュータ | |
| JP2004348791A (ja) | 半導体記憶装置及び携帯電子機器 | |
| WO1999004398A1 (fr) | Memoire a capacite de traitement | |
| JP3202673B2 (ja) | 不揮発性半導体メモリ装置 | |
| JP2001296813A (ja) | 液晶表示装置一体型メモリおよびコンピュータ | |
| JP2000173283A (ja) | 半導体記憶装置及びデータ処理装置 | |
| JP3207802B2 (ja) | 不揮発性半導体メモリカード | |
| JP4689181B2 (ja) | 半導体装置、ｃｐｕ、画像処理回路及び電子機器 | |
| JPS59154493A (ja) | メモリ−型アクテイブパネル用集積回路基板 | |
| JPH10125070A (ja) | メモリ装置 | |
| TW202215426A (zh) | 與存取儲存單元陣列結合的資料處理方法和裝置 | |
| JP3625466B2 (ja) | 半導体装置 | |
| JP2001296516A (ja) | 液晶表示装置、デジタルカメラおよびデジタルカメラ搭載複合機器 | |
| EP1331512A1 (en) | Silicon-chip-display cell structure | |
| JP2003203487A (ja) | 不揮発性記憶媒体及びそのメモリセル回路 | |
| JP2003215637A (ja) | シリコンチップ・ディスプレイ・セル構造及びそれを動作させるための方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070703 |