CN1535473A - 干蚀刻方法 - Google Patents

干蚀刻方法 Download PDF

Info

Publication number
CN1535473A
CN1535473A CNA028083849A CN02808384A CN1535473A CN 1535473 A CN1535473 A CN 1535473A CN A028083849 A CNA028083849 A CN A028083849A CN 02808384 A CN02808384 A CN 02808384A CN 1535473 A CN1535473 A CN 1535473A
Authority
CN
China
Prior art keywords
gas
etching
tungsten
carries out
dry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028083849A
Other languages
English (en)
Other versions
CN1310293C (zh
Inventor
高明辉
三浦利仁
֮
深泽孝之
清水昭贵
栉引理人
山下朝夫
樋口文彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001121794A external-priority patent/JP2002319569A/ja
Priority claimed from JP2001364621A external-priority patent/JP3986808B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1535473A publication Critical patent/CN1535473A/zh
Application granted granted Critical
Publication of CN1310293C publication Critical patent/CN1310293C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

使用Cl2+O2气体作为蚀刻气体，通过等离子体蚀刻，对硅化钨层(104)进行蚀刻。在硅化钨层(104)的蚀刻几乎结束时，将蚀刻气体改变为Cl2+O2+NF3，通过等离子体蚀刻，进行过蚀刻，将在硅化钨层(104)下侧形成的多晶硅层(103)稍稍地进行了均匀蚀刻的状态下，结束蚀刻工序。由此，与以往相比，可以使多晶硅层(103)的残膜量均匀，从而可以稳定地制造优质的半导体装置。

Description

干蚀刻方法
技术领域
本发明涉及在半导体装置制造中的干蚀刻方法，特别是关于通过掩膜层对在多晶硅层上形成的硅化钨层或钨层进行蚀刻的干蚀刻方法。
背景技术
近年来，硅化钨和钨被广泛地用作半导体装置的电极材料等。另外，在多晶硅层(多晶硅)上层叠硅化钨等的金属硅化物的多层(polyside)构造被广泛地用于半导体装置上的MOS晶体管的栅电极上。
在制造该多层构造的栅电极等时，如图10(a)所，在硅基板201上，按照顺序依次形成栅氧化膜(SiO2)202、多晶硅层203、硅化钨层204，在硅化钨层204上形成由硅氮化膜和光刻胶组成的经布线图案后的掩膜层205。
然后，通过利用该掩膜层205进行蚀刻，首先，形成硅化钨层204的布线图案。
在该硅化钨层204的蚀刻工序中，以往一般是采用等离子体蚀刻，使用由Cl2+O2等组成的蚀刻气体。
另外，在进行上述硅化钨层204的蚀刻时，为了除去台阶部分等，一般要进行某种程度的过蚀刻，如图10(b)所示，多晶硅层203的表面也某种程度地用该过蚀刻进行蚀刻。
另外，在进行上述硅化钨层204的蚀刻后，通过进行多晶硅层203的蚀刻，可以得到设定布线图案的多层构造。
如上所述，在现有的硅化钨层的蚀刻工序中，一般是采用使用由Cl2+O2等组成的蚀刻气体的一个步骤的等离子体蚀刻。
但是，用上述现有的方法，要提高硅化钨与多晶硅的选择比而改变条件的话，则由于会发生布线图案形状恶化和产生残渣等问题，所以难以提高硅化钨与多晶硅的选择比。所以，在进行前述的过蚀刻时，存在着作为下层的多晶硅层被过多地蚀刻，而在晶片面内，蚀刻结束时的多晶硅层的残膜量(图10(b)中所示的R)产生大的偏差的问题。
上述的问题，特别是在具有形成的布线图案的形状有与相邻的布线图案接近而被紧密地配置的部分和与相邻的布线图案分离而被疏松地配置的部分时，将成为大问题。
即，对于布线图案被紧密地配置(布线图案的开孔径∶布线图案的开孔间距离＝1∶0.8～1∶1)的部分和被疏松地配置(布线图案的开孔径∶布线图案的开孔间距离＝1∶10～1∶10000)的部分，硅化钨的蚀刻速率(蚀刻速度)会发生不同。该蚀刻速度不同的结果是造成基板的多晶硅层的露出时间发生偏差，由于在多晶硅层早露出的部分上，多晶硅层的蚀刻量增多而残膜量减少，相反地，在多晶硅层迟露出的部分上，多晶硅层的蚀刻量减少而残膜量增多，所以多晶硅层的残膜量产生大的偏差。
这样，如上述那样多晶硅层的残膜量产生大的偏差的话，在作为下一个工序的多晶硅层的蚀刻工序中，多晶硅层的残膜量少的部分比残膜量多的部分更早露出下层的栅氧化膜，从而产生栅氧化膜露出时间的偏差。所以，早露出的栅氧化膜受到破坏，作为栅氧化膜容易损坏，从而带来成品率降低和质量降低的问题。
发明内容
因此，本发明的目的是提供可以使多晶硅层的残膜量比现有的均匀，可以稳定地制造优质的半导体装置的干蚀刻方法。
为了解决上述课题，本发明的特征在于，具有使用含有Cl2气体、O2气体和NF3气体的蚀刻气体对硅上的硅化钨进行蚀刻的工序。
另外，本发明的特征在于，在使用前述含有Cl2气体、O2气体和NF3气体的蚀刻气体进行蚀刻的工序之前，还具有使用含有Cl2气体和O2气体的蚀刻气体对硅上的硅化钨进行蚀刻的工序。
另外，本发明的特征在于，在使用前述含有Cl2气体、O2气体和NF3气体的蚀刻气体进行蚀刻的工序中，与使用前述的含有Cl2气体和O2气体的蚀刻气体进行蚀刻的工序相比，增加O2气体相对于Cl2气体的流量比(O2气体流量/Cl2气体流量)。
另外，本发明的特征在于，在使用前述含有Cl2气体、O2气体和NF3气体的蚀刻气体进行蚀刻的工序中O2气体相对于总的蚀刻气体的流量比为0.2以上和0.5以下(0.2≤(O2气体流量/(Cl2气体流量+O2气体流量+NF3气体流量))≤0.5)。
另外，本发明的特征在于，将前述硅化钨蚀刻为具有与相邻的布线图案接近而被紧密地配置的部分和与相邻的布线图案分离而被疏松地配置的部分的布线图案。
另外，本发明的特征在于，具有使用含有N2气体和NF3气体的蚀刻气体对硅上的钨进行蚀刻的工序。另外，本发明的特征在于，前述的蚀刻气体还含有O2气体。
另外，本发明的特征在于，在使用前述含有N2气体和NF3气体的蚀刻气体进行蚀刻的工序之前，还具有使用含有Cl2气体、O2气体和NF3气体的蚀刻气体对硅上的钨进行蚀刻的工序。
另外，本发明的特征在于，具有使用含有O2气体和NE3气体的蚀刻气体对硅上的钨进行蚀刻的工序。另外，本发明的特征在于，以氮化硅作为掩膜对前述钨进行蚀刻。
另外，本发明的特征在于，具有使用含有Cl2气体、O2气体和NF3气体的蚀刻气体对硅上的钨进行蚀刻的工序，该蚀刻气体的Cl2气体相对于该总的蚀刻气体的流量比大于0而在0.125以下(0＜(Cl2气体流量/(Cl2气体流量+O2气体流量+NF3气体流量))≤0.125)。
另外，本发明的特征在于，在使用前述蚀刻气体进行蚀刻的工序之前，还具有使用Cl2气体相对于该总的蚀刻气体的流量比比该工序大的蚀刻气体，对硅上的钨进行蚀刻的前段的蚀刻工序。
另外，本发明的特征在于，利用可以向搭载被处理基板的下部电极供给高频电的方式构成的平行平板型的等离子体蚀刻装置，进行前述前段的蚀刻工序以及前述的蚀刻工序，在前述的蚀刻工序中施加在前述下部电极上的高频电功率与在前述前段的蚀刻工序中被施加在前述下部电极上的高频电功率相比也增加。
另外，本发明的特征在于，检测等离子体中的波长为578nm附近的光和波长为542nm附近的光，根据该检测出的光的变化，进行前述前段的蚀刻工序和前述的蚀刻工序。另外，本发明的特征在于，将前述钨蚀刻为具有与相邻的布线图案接近而被紧密地配置的部分和与相邻的布线图案分离而被疏松地配置的部分的布线图案。
另外，本发明的特征在于，在前述硅和前述钨之间设置阻挡金属层。
附图说明
图1是模式地说明本发明的一个实施方式的晶片截面构成的示意图。
图2是使用于本发明一个实施方式的装置的构成的实例的示意图。
图3是说明本发明的一个实施方式的终点检测的例子的示意图。
图4是表示气体的流量比和选择比的关系的示意图。
图5是模式地说明本发明的另一个实施方式的晶片截面构成的示意图。
图6是模式地说明本发明的另一个实施方式的晶片截面构成的示意图。
图7是说明本发明的一个实施方式的终点检测的例子的示意图。
图8是模式地说明本发明的另一个实施方式的晶片截面构成的示意图。
图9是模式地说明本发明的另一个实施方式的晶片截面构成的示意图。
图10是模式地说明现有技术的晶片截面构成的示意图。
具体实施方式
以下，参照附图，对涉及本发明实施方式的干蚀刻方法进行说明。
图1是为了说明本发明的一个实施方式，而将半导体晶片(硅基板)纵截面的一部分进行放大表示的模式图。如该图(a)所示，在硅基板101上，从下侧按照顺序依次形成栅氧化膜(SiO2)102、多晶硅层103、硅化钨层104，在硅化钨层104上形成布图成设定的布线图案的掩膜层105。
上述掩膜层105由硅氮化膜和光刻胶等构成，布图成具有如图中左侧部分所示，与相邻的布线图案接近而被紧密地配置的部分；和如图中右侧部分所示，与相邻的布线图案分离而被疏松地配置的部分的形状。
在本实施方式中，首先从图1(a)所示的状态，使用Cl2气体+O2气体作为蚀刻气体，通过等离子体蚀刻，蚀刻硅化钨层104。
然后，如图1(b)所示的状态那样，在硅化钨层104的下侧形成的多晶硅层103露出时(残留着硅化钨层104裙边部分的状态)，将蚀刻气体从上述气体改变为Cl2气体+O2气体+NF3气体，通过等离子体蚀刻而进行过蚀刻，如图1(c)所示的状态那样，将硅化钨层104完全蚀刻。此时对在硅化钨层104下侧形成的多晶硅层103进行略微均匀的蚀刻的状态下，结束蚀刻工序。
由此，与通过使用Cl2气体+O2气体的现有的一个步骤进行的蚀刻相同，布线图案良好，可以不产生残渣而进行蚀刻，此外，由于可以提高过蚀刻时的硅化钨与多晶硅的选择比(硅化钨的蚀刻速度/多晶硅的蚀刻速度)，所以可以使硅化钨层104的蚀刻工序结束时的多晶硅层103的残膜量在硅基板101的面内更加均匀。
图2是模式地表示用于本发明实施方式的等离子体装置的结构的一个例子的图。如该图所示，等离子体处理装置1是按照电极板上下平行对向，而在一个上连接用于形成等离子体的电源的电容耦合型平行平板蚀刻装置。
该蚀刻处理装置1具有例如表面被进行了阳极氧化处理(氧化铝膜处理法)的铝组成的圆筒形状的处理室2，该处理室2被安全接地。在处理室2内的底部通过陶瓷等绝缘板3设置用于搭载晶片W(硅基板101)的近似圆柱型的基座支撑台4，再在该基座支撑台4上设置构成下部电极的基座5。在该基座5上连接旁路滤波器(HPF)6。
在基座支撑台4的内部设置温度调节介质室7，温度调节介质通过导入管8导入温度调节介质室7而进行循环，可以将基座5控制到所需的温度。
基座5在其上的中央部分形成凸形的圆板形，在其上面设置与晶片W形状近似相同的静电吸盘11。静电吸盘11是按照使电极12介于绝缘体之间那样构成的，通过从被连接在电极12上的直流电源13上施加例如1.5kV的直流电压，依靠库仑力静电吸持晶片W。
然后，在绝缘板3、基座支撑台4、基座5以及静电吸盘11上，在作为被处理件的晶片W的背面形成用于供给例如He气体等传热介质的气体通道14，通过该传热介质进行基座5和晶片W之间的热传导，晶片W被维持在所需的温度。
在基座5的上周边缘部分，按照包围被配置在静电吸盘11上的晶片W的方式，设置环状的聚焦环15。该聚焦环15由陶瓷或者石英等的绝缘材料组成，以提高蚀刻的均匀性。
在基座5的上方，与该基座5平行地对向设置上部电极21。该上部电极21由电极板24和电极支撑体25构成，该电极板24是通过绝缘材料22被支撑在处理室2的上部，构成基座5的对向面，具有多个排出孔23而由例如碳或者石英等组成；而该电极支撑体25则是由支撑该电极24的导电性材料，例如表面被进行阳极氧化处理了的铝组成。另外，基座5和上部电极21之间的间隔是可以调节的。
在上部电极21的电极支撑体25的中央设置气体导入口26。在该气体导入口26上连接气体供给管27，而在该气体供给管27上通过阀门28以及质量流控制器29，连接处理气体供给源30。而从该气体供给源30供给等离子体蚀刻所需的蚀刻气体。另外，图2中，仅仅图示了一个由上述处理气体供给源30组成的处理气体供给系统，而这些处理气体供给系统设置了多个，例如分别对Cl2、O2和NF3等气体进行流量控制，可以供给到处理室2内。
另一方面，在处理室2的底部连接排气管31，在该排气管31上连接排气装置35。该排气装置35具有涡流分子泵等的真空泵，由此可以将处理室2内抽真空到设定的减压环境，例如1Pa以下的设定的压力。另外，在处理室2的侧壁上设置门阀32，当该门阀32在开的状态下，将晶片W在与相邻的负荷锁定室(未被图示)之间搬运。
在上部电极21上连接第一高频电源40，在其供电线上介插上匹配器41。另外，在上部电极21上连接低通滤波器(LPF)42。该第一高频电源40具有50-150MHz范围的频率数，通过这样施加高频，可以在处理室2内形成优选的分离状态的而且是高密度的等离子体，可以进行比以往更低压力的条件下的等离子体处理。该第一高频电源40的频率数优选为50-80MHz，典型的是采用如图示的60MHz或在其附近的条件。
在作为下部电极的基座5上连接第二高频电源50，在其供电线上插上匹配器51。该第二高频电源50具有几MHz-十几MHz范围的频率数，通过这样施加高频，可以对作为被处理件的晶片W不加损伤地给予适当的离子作用。第二高频电源50的频率数，典型的是采用如图示的13.56MHz或在其附近的条件。
接下来，通过上述结构的等离子体处理装置1，对于蚀刻在晶片W(硅基板101)上形成的硅化钨层104的工序进行说明。
首先，打开门阀32，从未被图示的负荷锁定室向处理室2内，搬入如前述的图1(a)的状态的晶片W(硅基板101)下，搭载在静电吸盘11上。然后，通过从高压直流电源13施加直流电压，将晶片W吸持在静电吸盘11上。
接下来，关闭门阀32，通过排气机构35，将处理室2内抽真空到设定的真空度后，打开阀28，从处理气体供给源30，一边通过质量控制器29调节蚀刻气体Cl2+O2(第一蚀刻气体)的流量，一边通过处理气体供给管27、气体导入管26、上部电极21的中空部、电极板24的排出孔23，如图2的箭头所示，将该蚀刻气体向晶片W均匀地排出。与此同时，处理室2内的压力被维持在设定的压力上，从第一高频电源40以及第二高频电源50向上部电极21以及作为下部电极的基座5施加高频电压，将蚀刻气体等离子体化，对晶片W的硅化钨层104进行蚀刻(主蚀刻)。
然后，通过未被图示的终点检测器，检测出硅化钨层104的蚀刻终点，在达到前述的图1(b)的状态时，通过将蚀刻暂时停止而切换蚀刻气体，或者一边继续进行蚀刻一边仅仅切换蚀刻气体，使蚀刻气体为Cl2+O2+NF3(第二蚀刻气体)，进行过蚀刻。按设定的时间进行该过蚀刻，在达到前述的图1(c)的状态时，停止过蚀刻，结束硅化钨层104的蚀刻工序。
通过上述工序，首先按照以下条件，即，
第一蚀刻气体：Cl2(流量为33SCCM)+O2(流量为2SCCM)
压力：0.67Pa
在上部电极上施加的高频电功率：475W
在下部电极上施加的高频电功率：50W
电极之间的距离：150mm
进行第一蚀刻工序(主蚀刻)，接下来按照以下条件，即，
第二蚀刻气体：Cl2(流量为10SCCM)+O2(流量为20SCCM)+NF3(流量为20SCCM)
压力：1.3Pa
在上部电极上施加的高频电功率：500W
在下部电极上施加的高频电功率：100W
电极之间的距离：150mm
进行第二蚀刻工序(过蚀刻)。
另外，上述蚀刻工序的切换，如图3所示，通过减少等离子体中的波长为704nm的光，利用终点检测装置进行被检测出的硅化钨层104的蚀刻终点(图3中所示的曲线的倾斜的终点E)的检测。另外，按照相对于第一蚀刻工序(主蚀刻)进行的时间的40％进行第二蚀刻工序(过蚀刻)。
作为第一蚀刻工序的终点，优选为以基板的多晶硅层103开始露出的E′到硅化钨层104的蚀刻结束之前的E之间的设定的时间检测出。从最大限度抑制多晶硅层103的过蚀刻上看，优选为以E′作为第一蚀刻工序的终点。
另外，用电子扫描显微镜(SEM)观察蚀刻后的晶片时，经布线图案的硅化钨层104的形状良好，也没有发现残渣。另外，接着上述工序而进行多晶硅层103的蚀刻时，经布线图案的多晶硅层103以及硅化钨层104的形状良好，也没有发现残渣。
另外，测定在上述的第二蚀刻工序中硅化钨和多晶硅的选择比(硅化钨的蚀刻速度/多晶硅的蚀刻速度)，相对于覆盖层(没有布图)晶片的2.1，有布线图案的晶片为4.4。另一方面，在第一蚀刻工序中，上述的选择比分别为1.1和1.5，可以确认在第二蚀刻工序中，与第一蚀刻工序相比选择比提高了。
在上述例子中，在第二蚀刻工序中，与第一蚀刻工序相比，增加O2的流量比可提高选择比(硅化钨的蚀刻速度/多晶硅的蚀刻速度)，通过添加NF3，可抑制残渣。
图4表示调查改变这些气体流量比时的覆盖层(没有布线图案)晶片上的选择比(硅化钨的蚀刻速度/多晶硅的蚀刻速度)的结果。
在该图中，三角形的各个顶点分别是Cl2、O2、NF3的流量为100％，而与这些顶点对向的边上为0％，从这些顶点向对向的边流量比逐渐减少。这样，在该三角形的各部分上记载的圆表示按其大小不同时的选择比的数值。图中带斜线的圆表示由于蚀刻而产生许多沉淀，而膜厚增加的情况。
如图4所示，对于O2，如果使流量比增加过多的话，蚀刻将不会进行，而产生沉淀。所以，将流量比确定为在图4中粗线所包围的范围，即20-50％的流量比的范围为优选。通过该流量比的范围，可以得到相对于覆盖层(没有布线图案)晶片的选择比约为1.5以上。
如以上说明的那样，根据本实施方式，与以往相比可以使多晶硅层的残膜量更加均匀。所以，在蚀刻多晶硅层时，可以抑制下层的氧化膜层受到损坏，由此可以抑制栅氧化膜的破坏。
另外，在上述的例子中，说明了使用Cl2+O2作为第一蚀刻气体的情况，而第一蚀刻气体只要是可以使布线图案良好不产生残渣而进行硅化钨层的蚀刻即可，例如也可是Cl2+SF6等含Cl2的其他气体。另外，也可在第一以及第二蚀刻气体中加Ar等惰性气体。
接下来，替换上述的硅化钨层，而对于钨层进行蚀刻的情况进行说明。
如图5(a)所示的那样，在硅基板501上从下层按照顺序形成栅氧化膜(SiO2)502、多晶硅层503、由氮化硅组成的阻挡金属层504、钨层505，在钨层505上形成按设定的布线图案进行布图的掩膜层506。各层的膜厚被设定为例如栅氧化膜502为3.5-6.5nm，多晶硅层503为80nm，阻挡金属层504为4nm，钨层505为35nm，掩膜层506为150nm左右。
上述的掩膜层506由硅氮化膜等构成，形成具有如图中的左侧部分所示的那样与相邻的布线图案接近而被紧密地配置的部分，和如图中的右侧部分所示的那样与相邻的布线图案分离而被疏松地配置的形状的布线图案。
在上述的硅基板501上，从图5(a)所示的状态使用Cl2+O2+NF3作为蚀刻气体，通过等离子体蚀刻，对钨层505以及阻挡金属层504进行蚀刻时，布线图案形状良好可以不产生残渣而进行蚀刻。但是，在这种情况下，钨和多晶硅的选择比(钨的蚀刻速度/多晶硅的蚀刻速度)约为1，而存在下层的多晶硅层503被蚀刻而其膜厚减少量增多的问题。
所以，如图5(b)所示的状态使用N2+O2+NF3作为蚀刻气体，通过等离子体蚀刻，对钨层505以及阻挡金属层504进行蚀刻。这样，可以完全除去钨层505以及阻挡金属层504，在多晶硅层503达到完全露出的状态时结束蚀刻工序。
这样，可以进行布线图案的形状良好，而不产生残渣的蚀刻，此外，还可以提高在过蚀刻时的钨与多晶硅的选择比(钨的蚀刻速度/多晶硅的蚀刻速度)，所以可以几乎不蚀刻多晶硅层503，而完全除去钨层505以及阻挡金属层504。
图6是表示蚀刻钨的其他实施方式，在该图所示的实施方式中，对于形成与前述实施方式同样的构造的半导体晶片W(硅基板)，首先从图6(a)所示的状态，使用Cl2+O2+NF3作为蚀刻气体，通过等离子体蚀刻，对钨层505以及阻挡金属层504进行蚀刻(主蚀刻)。
然后，如图6(b)所示的状态那样，在半导体晶片面内的一部分上，在下层的多晶硅层503开始露出时，以除去了Cl2的O2+NF3气体作为蚀刻气体，或者以在O2+NF3中加入了微量Cl2但是与上述工序相比减少了Cl2添加量的气体作为蚀刻气体，进行蚀刻(过蚀刻)。这样，如图6(c)所示的状态那样，在半导体晶片面内的多晶硅层503达到完全露出的状态时，结束蚀刻工序。
另外，上述蚀刻工序的切换，即可在生成等离子体时，仅仅进行气体切换来进行，也可在暂时等离子体消失并切换气体后，再次使等离子体生成来进行。
另外，用于切换上述的蚀刻工序而进行的蚀刻状态的检测，通过检测等离子体的发光光谱而进行。即，例如，如图7所示，通过测定等离子体光中的特定波长的光(例如在图7所示的例子中为542nm)的时间变化，检测出蚀刻状态，如图7所示，在该波长的光的强度开始下降的P1点时，切换蚀刻工序，在光的强度停止下降而大致成一定值的P2点时，结束蚀刻工序。另外，作为上述的波长，除了在氮化钨层露出时或者多晶硅层露出时的光强度下降明确的542nm之外，也可以使用578nm等。
根据上述的实施方式，仅在过蚀刻时，可以提高钨与多晶硅的选择比(钨的蚀刻速度/多晶硅的蚀刻速度)，所以可以几乎不蚀刻多晶硅层503，而完全除去钨层505以及阻挡金属层504。
接下来，对于蚀刻钨的其他实施方式进行说明。该实施方式是在如图8(a)所示的硅基板501上，在硅层503上直接形成钨层505，在钨层505上形成按照设定的布线图案进行了布线的掩膜层506，而对该钨层进行蚀刻。
另外，如图5所示的情况同样地，在硅层503和钨层505之间也可以有氮化钨等的阻挡金属层504。另外，硅层503可以是单晶硅、非晶态硅、多晶硅中的任何一种。
然后，在该实施方式中从图8(a)所示的那种状态，使用N2+NF3气体作为蚀刻气体，通过等离子体蚀刻，对钨层505(或者氮化钨等的阻挡金属层504和钨层505)进行蚀刻，可以如图8(b)所示的那种完全除去钨层505，在多晶硅层503达到完全露出的状态时结束蚀刻工序。
这样，可以进行布线图案的形状良好，而不产生残渣的蚀刻，在此之上，还可以提高在过蚀刻时的钨与多晶硅的选择比(钨的蚀刻速度/多晶硅的蚀刻速度)，所以可以几乎不蚀刻多晶硅层503，而完全除去钨层505。另外，在该实施方式下，蚀刻后的硅表面与使用Cl2+O2+NF3的蚀刻气体相比可以作得相当平滑。
接下来，参照图9，对蚀刻钨时的2阶段蚀刻的其他实施方式进行说明。在该实施方式下，与前述图6所示的2阶段蚀刻同样地，首先如图9(b)所示的那样使用蚀刻速度比较高的Cl2+O2+NF3的气体在中途为止进行蚀刻，当钨层505的残留量减少后，如图(c)所示的那样使用蚀刻速度比较低但是可以得到高选择比的N2+NF3气体进行蚀刻的。在该实施方式下，加上图6的实施方式的效果，可以得到快速地进行蚀刻的效果。
使用如图2所示的装置，在图5中所示的工序，即，使用N2+O2+NF3作为蚀刻气体，对钨层505以及阻挡金属层504进行蚀刻的结果，钨层505蚀刻速度为170nm/分，多晶硅的蚀刻速度为33nm/分，选择比为5.1，在蚀刻结束时的多晶硅层的减少量为6nm以下。另外，掩膜层的氮化硅的蚀刻速度为34nm/分，在蚀刻结束时的氮化硅层的减少量为12.2nm。另外，蚀刻条件为：
N2+O2+NF3气体的流量：20/20/20sccm
压力：0.67Pa
在上部电极上施加的高频电功率：500W
在下部电极上施加的高频电功率：100W
电极之间的距离：150mm
调温用氦气压力：2660Pa
基座温度：60℃。
另外，使用Cl2+O2+NF3作为蚀刻气体，对钨层505以及阻挡金属层504进行蚀刻的结果，钨层505蚀刻速度为306nm/分，多晶硅的蚀刻速度为310nm/分，选择比为1.0，在蚀刻结束时的多晶硅层的减少量为36.7nm以下。另外，掩膜层的氮化硅的蚀刻速度为164nm/分，在蚀刻结束时的氮化硅层的减少量为36.9nm。另外，蚀刻条件为
Cl2+O2+NF3气体的流量：20/20/20sccm
压力：0.67Pa
在上部电极上施加的高频电功率：500W
在下部电极上施加的高频电功率：150W
电极之间的距离：150mm
调温用氦气压力：399Pa
基座温度：90℃。
使用N2+O2+NF3作为蚀刻气体与使用Cl2+O2+NF3作为蚀刻气体相比，可以使选择比约为其5倍，多晶硅层的减少量为1/6以下，掩膜层的氮化硅层的减少量约为1/3。因此，在蚀刻多晶硅层时，可以抑制下层的栅氧化膜(SiO2)受到破坏，由此可以抑制栅氧化膜的破坏。另外，在使用N2+O2+NF3气体的实施例中，降低基座温度，提高调温用氦气的压力，是为了降低蚀刻中的半导体晶片的温度，减少边缘蚀刻，通过进行该温度控制，可以按照良好形状进行蚀刻。
接下来，通过图2所示的装置，在图5中所示的工序，即，使用Cl2+O2+NF3气体作为第一工序的蚀刻气体，使用O2+NF3气体作为第二工序的蚀刻气体，通过2步骤对钨层505以及阻挡金属层504进行蚀刻的结果，在使用O2+NF3气体的第二步骤中的钨层505蚀刻速度为281nm/分，多晶硅的蚀刻速度为98nm/分，选择比为2.9，在蚀刻结束时的多晶硅层的减少量为6nm以下。在该第二步骤中，通过降低Cl2的流量，并且增加O2的流量比，可以抑制多晶硅的蚀刻，提高选择比。另外，第一步骤的蚀刻条件与前述使用Cl2+O2+NF3气体时相同。第二步骤的蚀刻条件为：
O2+NE3气体的流量：20/20sccm
压力：0.67Pa
在上部电极上施加的高频电功率：500W
在下部电极上施加的高频电功率：150W
电极之间的距离：150mm
调温用氦气压力：399Pa
基座温度：90℃。
如上那样，即使在根据图6所示的工序进行的实施例中，与以往相比可以提高选择比，与以往相比可以抑制多晶硅层的减少。
另外，用电子扫描显微镜(SEM)观察蚀刻后的晶片时，发现仅产生了一点残渣。在这种情况下，提高延长第二步骤的蚀刻时间，可以降低以致消除残渣。为了不加大掩膜层的减少量第二步骤的蚀刻时间在30秒以下为优选。另外，在上述第二步骤的蚀刻气体中，仅仅添加5sccm左右的Cl2气体，即可以防止该残渣的产生。为了降低选择比，Cl2气体的添加量相对于O2气体和NF3气体的合计流量为12.5％是优选。
另外，在上述实施例中，可以看到钨层的裙边部分仅为呈锥形的所谓展开裙状，而该展开裙状可以通过将施加在下部电极上的高频电的功率提高到300W而得到防止。
因此，在上述第二步骤中的蚀刻，仅仅添加5sccm左右的Cl2气体，另外将施加在下部电极上的高频电的功率提高到300W是优选。
接下来，通过图2所示的装置，在图8中所示的工序，即，使用N2+NF3气体作为蚀刻气体，对钨层505进行蚀刻。另外，蚀刻条件为：
N2+NF3气体的流量：100/20sccm
压力：1.33Pa
在上部电极上施加的高频电功率：300W
在下部电极上施加的高频电功率：300W
电极之间的距离：150mm
调温用氦气压力：400Pa
基座温度：60℃。
可以确认即使在使用上述N2+NF3气体的工序的实施例中，与使用Cl2+O2+NF3气体的工序相比，可以提高选择比。
另外，在上述各例中，说明了使用平行平板型的蚀刻装置的情况，但是本发明并不限于此，当然可以使用所有的等离子体装置。
产业上应用的可能性
本发明的干蚀刻方法可以应用于进行半导体装置制造的半导体制造产业等。所以，具有产业上应用的可能性。

Claims (16)

1.一种干蚀刻方法，其特征在于，具有使用含有Cl2气体、O2气体和NF3气体的蚀刻气体对硅上的硅化钨进行蚀刻的工序。
2.如权利要求1所述的干蚀刻方法，其特征在于，在使用所述含有Cl2气体、O2气体和NF3气体的蚀刻气体进行蚀刻的工序之前，还具有使用含有Cl2气体和O2气体的蚀刻气体对硅上的硅化钨进行蚀刻的工序。
3.如权利要求2所述的干蚀刻方法，其特征在于，在使用所述含有Cl2气体、O2气体和NF3气体的蚀刻气体进行蚀刻的工序中，与使用所述含有Cl2气体和O2气体的蚀刻气体进行蚀刻的工序相比增加O2气体相对于Cl2气体的流量比(O2气体流量/Cl2气体流量)。
4.如权利要求1～3中的任一项所述的干蚀刻方法，其特征在于，O2气体相对于在使用所述含有Cl2气体、O2气体和NF3气体的蚀刻气体进行蚀刻的工序中总的蚀刻气体的流量比在0.2以上、0.5以下(0.2≤(O2气体流量/(Cl2气体流量+O2气体流量+NF3气体流量))≤0.5)。
5.如权利要求1～4中的任一项所述的干蚀刻方法，其特征在于，将所述硅化钨蚀刻为具有与相邻的布线图案接近而被紧密地配置的部分和与相邻的布线图案分离而被疏松地配置的部分的布线图案。
6.一种干蚀刻方法，其特征在于，具有使用含有N2气体和NF3气体的蚀刻气体对硅上的钨进行蚀刻的工序。
7.如权利要求6所述的干蚀刻方法，其特征在于，所述的蚀刻气体还含有O2气体。
8.如权利要求6或7所述的干蚀刻方法，其特征在于，在使用含有N2气体和NF3气体的蚀刻气体进行蚀刻的工序之前，还具有使用含有Cl2气体、O2气体和NF3气体的蚀刻气体对硅上的钨进行蚀刻的工序。
9.一种干蚀刻方法，其特征在于，具有使用含有O2气体和NF3气体的蚀刻气体对硅上的钨进行蚀刻的工序。
10.如权利要求6～9中任一项所述的干蚀刻方法，其特征在于，以氮化硅层作为掩膜对所述钨进行蚀刻。
11.一种干蚀刻方法，其特征在于，具有使用含有Cl2气体、O2气体和NF3气体的蚀刻气体对硅上的钨进行蚀刻的工序，该蚀刻气体的Cl2气体相对于该总的蚀刻气体的流量比大于0而在0.125以下(0＜(Cl2气体流量/(Cl2气体流量+O2气体流量+NF3气体流量))≤0.125)。
12.如权利要求11所述的干蚀刻方法，其特征在于，在使用所述蚀刻气体进行蚀刻的工序之前，还具有使用Cl2气体相对于总的蚀刻气体的流量比比该工序大的蚀刻气体对硅上的钨进行蚀刻的前段的蚀刻工序。
13.如权利要求12中所述的干蚀刻方法，其特征在于，具有平行平板型等离子体蚀刻装置，可向搭载被处理基板的下部电极供给高频电功率，由此结构，进行所述前段的蚀刻工序以及所述蚀刻工序，在所述蚀刻工序中施加在所述下部电极上的高频电功率与在所述前段蚀刻工序中施加在所述下部电极上的高频电功率相比也增加。
14.如权利要求12或13中所述的干蚀刻方法，其特征在于，检测等离子体中的波长为578nm附近的光和波长为542nm附近的光，根据该检测出的光的变化，进行所述前段的蚀刻工序和所述蚀刻工序。
15.如权利要求6～14中的任一项所述的干蚀刻方法，其特征在于，将所述钨蚀刻成具有与相邻的布线图案接近而被紧密地配置的部分和与相邻的布线图案分离而被疏松地配置的部分的布线图案。
16.如权利要求6～15中的任一项所述的干蚀刻方法，其特征在于，在所述硅和所述钨之间设置阻挡金属层。
CNB028083849A 2001-04-19 2002-02-27 干蚀刻方法 Expired - Fee Related CN1310293C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2001121794A JP2002319569A (ja) 2001-04-19 2001-04-19 ドライエッチング方法
JP121794/2001 2001-04-19
JP124731/2001 2001-04-23
JP2001124731 2001-04-23
JP2001364621A JP3986808B2 (ja) 2001-04-23 2001-11-29 ドライエッチング方法
JP364621/2001 2001-11-29

Publications (2)

Publication Number Publication Date
CN1535473A true CN1535473A (zh) 2004-10-06
CN1310293C CN1310293C (zh) 2007-04-11

Family

ID=27346571

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028083849A Expired - Fee Related CN1310293C (zh) 2001-04-19 2002-02-27 干蚀刻方法

Country Status (5)

Country Link
US (1) US7192532B2 (zh)
KR (1) KR100593826B1 (zh)
CN (1) CN1310293C (zh)
TW (1) TWI293092B (zh)
WO (1) WO2002086957A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103149751A (zh) * 2013-02-19 2013-06-12 北京京东方光电科技有限公司 一种下部电极及其制作方法
CN105321816A (zh) * 2014-07-29 2016-02-10 朗姆研究公司 蚀刻含钨层的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200414344A (en) * 2002-09-06 2004-08-01 Tokyo Electron Ltd Method and apparatus for etching Si
JP4288229B2 (ja) * 2004-12-24 2009-07-01 パナソニック株式会社 半導体チップの製造方法
KR100771373B1 (ko) * 2005-11-02 2007-10-30 동부일렉트로닉스 주식회사 반도체 소자의 플라즈마 식각 방법
US7988813B2 (en) 2007-03-12 2011-08-02 Tokyo Electron Limited Dynamic control of process chemistry for improved within-substrate process uniformity
US7674636B2 (en) 2007-03-12 2010-03-09 Tokyo Electron Limited Dynamic temperature backside gas control for improved within-substrate process uniformity
US7576018B2 (en) 2007-03-12 2009-08-18 Tokyo Electron Limited Method for flexing a substrate during processing
CN102148146B (zh) * 2010-02-10 2015-06-17 上海华虹宏力半导体制造有限公司 栅极结构形成方法
JP6096470B2 (ja) * 2012-10-29 2017-03-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6289996B2 (ja) * 2014-05-14 2018-03-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP6502160B2 (ja) * 2015-05-11 2019-04-17 東京エレクトロン株式会社 被処理体を処理する方法
CN112466749B (zh) 2020-11-16 2023-11-14 北京北方华创微电子装备有限公司 硅片的刻蚀方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164330A (en) * 1991-04-17 1992-11-17 Intel Corporation Etchback process for tungsten utilizing a NF3/AR chemistry
JP3210359B2 (ja) * 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法
JPH0697116A (ja) * 1992-09-17 1994-04-08 Fujitsu Ltd 半導体装置の製造装置
US5413670A (en) * 1993-07-08 1995-05-09 Air Products And Chemicals, Inc. Method for plasma etching or cleaning with diluted NF3
US5492597A (en) * 1994-05-13 1996-02-20 Micron Semiconductor, Inc. Method of etching WSix films
JPH0982687A (ja) * 1995-09-19 1997-03-28 Mitsubishi Electric Corp 半導体装置の製造方法
US5851926A (en) 1996-10-01 1998-12-22 Applied Materials, Inc Method for etching transistor gates using a hardmask
JP3165047B2 (ja) * 1996-12-12 2001-05-14 日本電気株式会社 ポリサイド膜のドライエッチング方法
CN1049765C (zh) * 1997-04-08 2000-02-23 世界先进积体电路股份有限公司 在集成电路上互连的接触及其制造方法
US6541164B1 (en) * 1997-10-22 2003-04-01 Applied Materials, Inc. Method for etching an anti-reflective coating
JP2000000497A (ja) * 1998-06-12 2000-01-07 Asahi Sunac Corp 回転霧化静電塗装ガン用気体軸受
JP4060450B2 (ja) 1998-07-10 2008-03-12 アプライド マテリアルズ インコーポレイテッド ドライエッチング方法
JP3887123B2 (ja) * 1999-04-27 2007-02-28 芝浦メカトロニクス株式会社 ドライエッチング方法
JP2001068453A (ja) * 1999-08-24 2001-03-16 Sony Corp 有機膜のエッチング方法及び半導体装置の製造方法
US6613682B1 (en) * 1999-10-21 2003-09-02 Applied Materials Inc. Method for in situ removal of a dielectric antireflective coating during a gate etch process
US6277763B1 (en) * 1999-12-16 2001-08-21 Applied Materials, Inc. Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
KR100316028B1 (ko) * 1999-12-22 2001-12-13 박종섭 메모리소자의 메탈 전극 형성방법
US6440870B1 (en) * 2000-07-12 2002-08-27 Applied Materials, Inc. Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US6905800B1 (en) * 2000-11-21 2005-06-14 Stephen Yuen Etching a substrate in a process zone

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103149751A (zh) * 2013-02-19 2013-06-12 北京京东方光电科技有限公司 一种下部电极及其制作方法
CN103149751B (zh) * 2013-02-19 2015-09-16 北京京东方光电科技有限公司 一种下部电极及其制作方法
CN105321816A (zh) * 2014-07-29 2016-02-10 朗姆研究公司 蚀刻含钨层的方法

Also Published As

Publication number Publication date
KR100593826B1 (ko) 2006-06-28
CN1310293C (zh) 2007-04-11
WO2002086957A1 (fr) 2002-10-31
US7192532B2 (en) 2007-03-20
TWI293092B (zh) 2008-02-01
US20050045588A1 (en) 2005-03-03
KR20040035596A (ko) 2004-04-29

Similar Documents

Publication Publication Date Title
CN1277293C (zh) 干蚀刻方法
CN1664995A (zh) 等离子体处理方法和等离子体处理装置
CN100336180C (zh) 干蚀刻方法
CN1310293C (zh) 干蚀刻方法
TWI469210B (zh) 具有可變功率之邊緣電極
TWI600083B (zh) Plasma etching method
CN1287430C (zh) 干蚀刻方法
CN1815697A (zh) 等离子体蚀刻方法
CN1300637C (zh) 蚀刻方法和记录用于控制该方法的程序的计算机记录媒体
CN101038861A (zh) 等离子体蚀刻方法及计算机可读取的存储介质
TW201535517A (zh) 蝕刻方法及電漿處理裝置
CN1842242A (zh) 等离子体处理装置和等离子体处理方法
CN1992164A (zh) 等离子体蚀刻方法和计算机可读取的存储介质
TW200805495A (en) Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material
CN1133211C (zh) 制造半导体器件的方法
CN1929096A (zh) 等离子体灰化方法
CN1561540A (zh) 处理方法
CN1679148A (zh) 等离子体处理方法及等离子体处理装置
CN100352014C (zh) 蚀刻方法
CN1228820C (zh) 等离子体处理装置以及等离子体处理方法
CN1832105A (zh) 微细图案形成方法
JP2005005701A (ja) ウェーハエッジエッチング装置及び方法
CN1710703A (zh) 半导体装置的制造方法
CN1659689A (zh) 蚀刻方法
CN1855385A (zh) 干蚀刻方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070411

Termination date: 20210227

CF01 Termination of patent right due to non-payment of annual fee