CN1507050A - 含有用于卸掉有缺陷部分的卸荷电路的半导体器件 - Google Patents

含有用于卸掉有缺陷部分的卸荷电路的半导体器件 Download PDF

Info

Publication number
CN1507050A
CN1507050A CNA2003101207650A CN200310120765A CN1507050A CN 1507050 A CN1507050 A CN 1507050A CN A2003101207650 A CNA2003101207650 A CN A2003101207650A CN 200310120765 A CN200310120765 A CN 200310120765A CN 1507050 A CN1507050 A CN 1507050A
Authority
CN
China
Prior art keywords
circuit
fuse
fuse element
semiconductor device
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101207650A
Other languages
English (en)
Other versions
CN1327522C (zh
Inventor
味元贤一郎
彦
北城岳彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1507050A publication Critical patent/CN1507050A/zh
Application granted granted Critical
Publication of CN1327522C publication Critical patent/CN1327522C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种半导体器件包括：卸荷主题电路，卸荷电路，及多个熔丝元件。所述卸荷主题电路执行某一预定功能。提供能卸掉所述卸荷主题电路的所述卸荷电路，以执行所述预定功能。提供对应于所述卸荷电路的所述多个熔丝元件，使所述卸荷电路替代所述卸荷主题电路，这样，当由所述卸荷电路替代所述卸荷主题电路时，能储存着说明所述卸荷主题电路的信息。

Description

含有用于卸掉有缺陷部分的卸荷电路的半导体器件
相关申请对照
本申请基于并要求从先前日本专利号2002-355448中获得优先权，其申请日期为2002年12月6日，本文将它的全部内容并入作参考。
发明背景
发明领域
本发明一般涉及含有卸荷电路的半导体器件，该卸荷电路用于卸掉有缺陷部分，并更特殊地涉及一种通过使用熔丝元件进行卸荷的半导体器件。
相关技术描述
半导体器件通常配备有卸荷电路，因此，如果半导体电路有故障的话，可以由卸荷电路替代。
图1中示出传统卸荷电路的配置。在这种配置中提供：卸荷部分102，以卸掉卸荷承受部分101；和熔丝元件103，它相应于该卸荷部分102。熔丝元件103储存着能指明当卸荷承受部分101被卸荷部分102替代时，正用于替代中卸荷部分102的信息，并储存着能指定所替代的卸荷承受部分101的信息。
然而，通常仅有一个熔丝元件103相应于每一个卸荷部分102，所以，卸荷部分102能够通过使用由熔丝元件103所给出的一种卸荷方法替代卸荷承受部分101的缺陷。因此，就有一个问题，就是仅能在多个评估步骤中的一个步骤中，由卸荷部分102替代一个缺陷。
此外，由一种评估装置(测试器)通常不可能确定，卸荷部分102是否已经替代了缺陷。即，在依据评估步骤中的评估结果，用卸荷部分102替代之前，不可能经过该评估装置直接确定：是否已经使用了卸荷部分102。因此，在半导体器件中，一旦由卸荷部分102替代了缺陷，依据评估结果，如果有另一个缺陷也需要由卸荷部分102替代的话，就不易那么做，因为不能确定熔丝元件103已经用在用卸荷部分102的第一次替代中，那就成了一个问题(见图2)。
发明简述
按照本发明一个方面的一种半导体器件，包括：
卸荷承受电路，它可执行某一种预定功能；
卸荷电路，它提供了对卸荷承受电路的卸荷，卸荷电路执行所述预定功能；及
多个熔丝元件，它提供相应于卸荷电路的熔丝元件，以用卸荷电路替代卸荷主题电路，当由卸荷电路替代卸荷主题电路时，多个熔丝元件储存指定卸荷承受电路的信息。
附图简述
图1是一张概述传统卸荷电路配置的框图；
图2是一张示出传统卸荷电路的卸荷方法流程的框图；
图3是一张概述按照本发明第一个实施例的半导体器件的配置，和一种评估装置的框图；
图4是一张概述按照第一实施例半导体器件中主要部分的框图；
图5是一张示出按照第一实施例半导体器件中的一种卸荷方法流程的框图；
图6是一张示出按照第一实施例半导体器件中的另一种卸荷方法流程的框图；
图7是一张概述按照本发明第二实施例半导体器件中主要部分的配置的框图；
图8是一张示出按照第二实施例半导体器件中提供的一种判定电路的配置的电路图；
图9是一张示出按照第二实施例半导体器件中第一种卸荷方法流程的框图；
图10是一张示出按照第二实施例半导体器件中第二种卸荷方法流程的框图；
图11是一张示出按照第二实施例半导体器件中第三种卸荷方法流程框图；
图12是一张示出按照第二实施例半导体器件中第四种卸荷方法流程框图；
图13是一张示出按照第二实施例半导体器件中第五种卸荷方法流程框图；
图14是一张示出按照第二实施例半导体器件中第六种卸荷方法流程框图；
图15是一张概述按照本发明第三实施例半导体器件中的主要部分框图。
发明详述
下面参考附图描述本发明实施例。在描述中，所有附图中相同的元件由相同的参考数字表明。
第一实施例
首先描述按照本发明第一实施例的一种半导体器件。
图3是一张概述按照第一实施例半导体器件的配置及一种评估装置的框图。
如图3所示，半导体器件(芯片)1包括：卸荷承受部分11；卸荷部分12；保护电路13；判定电路14；和测试电路15。卸荷承受部分11包含执行一种预定功能的电路，例如，存储单元或构成DRAM的一条字线和一条纵线。卸荷部分12是一电路部分，如果卸荷承受部分11中有缺陷的话，所述该电路部分用于替代该缺陷。当由卸荷部分12替代卸荷承受部分11中的缺陷时，熔丝部分13在其中储存着能指明正用于替代中卸荷部分12的信息，并储存能指定卸荷承受部分11中已经被替代的缺陷的信息。判定电路14确定卸荷部分12和相应保护电路13是否正因替代或卸荷部分12是否能够用于替代。测试电路15输出一个选择信号，该选择信号用于选择判定电路14所决定的熔丝元件。在这种配置中，判定电路14的确定结果输出到评估装置(测试器)2。
图4是一张框图，它示出了按照第一实施例半导体器件内的卸荷承受部分11，卸荷部分12，和熔丝电路13的配置。
如图4所示，用于卸掉卸荷承受部分11的卸荷部分12配备有对应于卸荷部分12的熔丝电路13。熔丝电路13包括多个熔丝元件13-1，13-2，...，13-M(M＝2，3，...，M)。即，多个熔丝元件13-1到13-M共享卸荷部分12。多个熔丝元件13-1到13-M中的每一个：含有1比特熔丝(使能位)，当由卸荷部分12替代卸荷承受部分11中的缺陷时，该比特熔丝储存能指明卸荷部分12正用于替代的信息；以及(n+1)比特熔丝(熔丝<0:N>)，该比特熔丝储存能指定卸荷承受部分11中缺陷的信息。
接着，在图5和6中示出按照第一实施例半导体器件中的卸荷方法流程。
如图5所示，在晶片上的该半导体器件内，包括卸荷承受部分11，卸荷部分12，熔丝元件13-1到13-M及判定电路14。然后，在制造该半导体器件过程中，按照评估步骤(1)，(2)，和(3)的次序依次对卸荷承受部分11进行评估。
首先，在评估步骤(1)，对卸荷承受部分11进行评估。在该评估步骤(1)中，卸荷承受部分中的缺陷，如果有卸荷部分2可替代的缺陷活。这就触发储存信息的处理过程：将能指明卸荷部分12正在用于替代的信息，和能指定已经被替代的卸荷承受部分11中的缺陷的信息储存在对应于卸荷部分12的熔丝元件13-1内。
然后，在评估步骤(2)和(3)，再次对卸荷承受部分11进行评估。在评估步骤(3)，如果卸荷承受部分11还存在缺陷，它不能由已经使用了熔丝元件13-1的卸荷部分12所替代，因为它已经用于先前的替代中。在本实施例，基于储存在熔丝元件13-1内的信息(使能位)，判定电路14确定卸荷部分12是否已经用于替代中，并将确定的结果输出到测试器2。
于是，就有可能在评估步骤(1)确定已经用于替代的卸荷部分12，这样，能以待使用的卸荷部分来有效地替代卸荷承受部分11中的缺陷。
图6示出了这样一种情况：在上述评估步骤(1)中，卸荷承受部分11内不存在缺陷，并且也没有进行用卸荷部分12的替代。在这种情况，在下列评估步骤(3)中，用判定电路14能够确定卸荷部分12还可以用于替代。这样，就有可能以待使用的卸荷部分来替代卸荷承受部分11中的缺陷。
如上所述，在本第一实施例，多个熔丝元件共享卸荷部分，这样，允许用多种卸荷方法来卸掉卸荷承受部分中存在的缺陷。这样，就有可能提高能卸掉在评估时间所发现缺陷的速率(卸荷率)。
此外，因为多个熔丝元件共享一个卸荷部分，它不必含有多个卸荷部分，从而可以抑制半导体器件(芯片)面积的增加。
此外，在要执行多个评估步骤中，即由卸荷部分两次或多次地替代缺陷的情况中，在第二次替代步骤中，用测试器依据判定电路的输出，有可能确定卸荷部分中的哪一部分已经用在第一次替代步骤中。这样，就有可能容易地决定第二次替代是否有可能。结果，有可能减少第二次替代和随后替代中所需的时间。
此外，因为有可能用判定电路来确定一个已经用于用卸荷部分替代卸荷承受部分中缺陷的熔丝元件，这就有可能用测试器容易地确定熔丝元件中的那一个已经用于替代。这样，即使在卸荷部分存在着缺陷，但仍有可能减少评估中的分析时间。
第二实施例
下面将描述按照本发明第二实施例的半导体器件，在下面中，将详细描述一个特殊例子，在该例子中，上述第一个实施例中的半导体器件的卸荷承受部分11是一条字线。
图7是一张框图，它示出按照第二实施例半导体器件中的卸荷承受部分11，卸荷部分12，和保护电路13的配置。
如图7所示，假定：卸荷承受部分11包括字线WL0，WL1，...，WL511(下文中写为WL<0:511>)；及用于卸掉字线WL<0:511>的卸荷部分12包括备用字线SWL0，SWL1，...，SWL7(下文中写为SWL<0:7>)。每条备用字线SWL<0:6>配备有熔丝元件FU0，FU1，...，FU6(下文中写为FU<0:6>)。
每个熔丝元件FU<0:6>含有由金属制成的10比特金属熔丝MF0，MF1，...，MF9(下文中写为MF<0:9>)。金属熔丝MF<0:9>中的金属熔丝MF<0:8>储着字线WL<0:511>中有缺陷线的地址，而金属熔丝MF<9>提供使能位，它储存能指明备用字线SWL<0:6>是否正在使用的信息，备用字线分别对应于这些熔丝元件FU<0:6>。
备用字线SWL<7>配备有熔丝元件FU<7>和FU<8>。即，熔丝元件FU<7>和FU<8>共享备用字线SWL<7>。
熔丝元件FU<7>含有10比特由金属制成的金属熔丝MF<0:9>。金属熔丝MF<0:9>中的金属熔丝MF<0:8>储存着字线WL<0:511>中有缺陷字线的地址。金属熔丝MF<9>提供使能位，它储存能指明备用字线SWL<7>是否正在使用的信息，该备用字线对应于该熔丝元件FU<7>。
熔丝元件FU<8>含有11比特电熔丝EF0，EF1，...，EF10(下文中写为EF<0:10>)。电熔丝EF<0:10>中的电熔丝EF<0:8>储存着字线WL<0:511>中有缺陷字线的地址。电熔丝EF<9>提供使能位，它储存了能指明备用字线SWL<7>是否正在使用的信息，该备用字线对应于这个熔丝FU<8>。此外，电熔丝EF<10>提供禁止位，储存能指明备用字线SWL<7>本身是否含有缺陷的信息。
此外，在备用字线SWL<7>，利用熔丝元件FU<7>和FU<8>各自的使能位，以指明由金属熔丝构成的熔丝元件FU<7>和由电熔丝构成的熔丝元件FU<8>中的哪一个正在用于替代。
上述的金属熔丝几乎由与芯片中的引线相同材料制成。当由激光断开上述引线时，该金属熔丝就存储着信息。这样，就有可能通过断开晶片上的引线来记录信息，但在芯片封装后(装配后)，引线不能断开，因此就不能记录信息。电熔丝由能产生电断开或电短路的元件构成。当外部高电压施加到能该元件以使它产生断开或电短路时，这种电熔丝元件能储存信息。因此，无论该芯片是在晶片上还是已经封装好，都有可能通过使该元件断开或短路来记录信息。
在含有上述配置的半导体器件字线WL<0:511>中的任何一条字线存在缺陷的情况中，由各条备用字线SWL<0:7>利用熔丝元件FU<0:6>能够替代多达7条有缺陷字线，该熔丝元件FU<0:6>由金属熔丝构成。备用字线SWL<7>利用由金属熔丝构成的熔丝元件FU<7>和由电熔丝构成的熔丝元件FU<8>，能替代有缺陷字线WL。
接着，描述第二实施例半导体器件的判定电路14。
图8是一张电路图，它示出按照第二实施例的上述半导体器件中提供的一种判定电路的配置。该判定电路14确定熔丝元件FU<7>或FU<8>是否正在使用，或它能否被使用。应当注意，也可以使用基本相同的配置来确定熔丝元件FU<0:6>是否正在使用。
如图8所示，将储存在熔丝FU<7>使能位的信号输入到或门电路R1和与非门电路N1各自的第一个输入端。将储存在熔丝元件FU<8>使能位的信号输入到或门电路R1第二个输入端和与非门电路N2第一个输入端。将储存在熔丝元件FU<8>禁止位的信号输入到或门电路R1第三个输入端和与非门电路N3第一个输入端。此外，或门电路R1的输出信号输入到与非门电路N4的第一个输入端。
上述与非门电路N1和N2的输出信号分别输入到与门电路A1的第一个和第二个输入端。上述与非门电路N3和N4的输出信号分别输入到与门电路A2的第一个和第二个输入端。此外，与门电路A1和A2的输出信号分别输入到与非门电路N5的第一个和第二个输入端。然后，与门非电路N5的输出信号输入到测试器2。
从测试电路15输出的选择信号S1输入到上述与非门电路N1-4各自的第二个输入端，而从测试电路15输出的选择信号S2输入到与非门电路N1-N4各自的第三个输入端。
在含有这样一种配置的判定电路中，如果选择信号(S1，S2)为(1，1)，则该判定电路确定熔丝元件FU<7>的使能位是“1”，还是“0”。在这种情况，如果使能位为“1”，它指明所使用的熔丝元件FU<7>正在使用备用字线SWL<7>，并且如果使能位为“0”，它指明熔丝元件FU<7>不在使用。如果熔丝FU<7>的使能位为“1”及选择信号(S1，S2)为(1，1)，从与非门N5的输出端到测试器2的输出为“1”。因此，当“1”输出到测试器2时，就有可能确定利用熔丝元件FU<7>正在使用的备用字线SWL<7>。
另一方面，如果选择信号(S1，S2)为(1，0)时，该判定电路确定熔丝元件FU<8>的使能位是“1”还是“0”。在这种情况，如果该使能位为“1”，它指明的使用的熔丝元件FU<8>正在使用备用字线SWL<7>，如果该使能位为“0”，它指明熔丝元件FU<8>不在使用中。如果熔丝元件FU<8>的使能位为“1”以及选择信号(S1，S2)为(1，0)时，从与非门电路N5输出端到测试器2的输出为“1”。因此，当“1”输出到测试器2时，它能够确定所使用的熔丝元件FU<8>正在使用备用字线SWL<7>。
如果选择信号(S1，S2)为(0，1)，则判定电路确定熔丝元件FU<8>的禁止位是“1”，还是“0”。在这种情况中，如果禁止位为“1”，它指明备用字线SWL<7>本身存在缺陷，如果禁止位为“0”，它指明备用字线SWL<7>中不存在缺陷。如果熔丝元件FU<8>的禁止位为“1”，及选择信号(S1，S2)为(0，1)，从与非门N5输出端到测试器2的输出为“1”。因此，当“1”输出到测试器2时，它就能确定备用字线SWL<7>本身存在着缺陷。
此外，如果选择信号(S1，S2)为(0，1)，它确定熔丝元件FU<7>的使能位，熔丝元件FU<8>的使能位，和熔丝元件FU<8>的禁止位中至少一个比特为“1”。如果它们中至少一个比特为1及选择信号(S1，S2)为(0，0)，则从与非门电路N5输出端到测试器2的输出为“1”。因此，当“1”输出到测试器2时，它就能确定备用字线SWL<7>不能用于替代。
如以上所述，通过使用上述判定电路14，当在评估步骤由卸荷部分替代缺陷时，则有可能确定由卸荷部分利用熔丝元件是否已经替代了该缺陷；有可能确定利用卸荷部分，多个熔丝元件中的一个元件是否已经用于替代该缺陷，并确定是否能够使用该卸荷部分的本身。
下面将参考图9，10，和11，描述按照第二实施例半导体器件的工作原理。
图9，10，和11是示出上述半导体器件卸荷方法的流程框图。
如图9所示，在晶体上半导体器件内形成：作为卸荷承受部分11的字线WL<0:511>；作为卸荷电路12的备用字线SWL<7>；熔丝元件FU<7>和FU<8>；及判定电路14，然后，在制造该半导体器件的过程中，半导体器件按下面的次序经过管芯分类和卸荷步骤(预备-D/S R/D)P1，这是第一评估步骤；装配步骤P2，及管芯分类及卸荷步骤(最后D/S R/D)P3，这是第二评估步骤。
首先，在第一评估步骤P1，对字线SL<0:511>进行评估。在这第一评估步骤P1，如果在字线WL<0:511>的任何一条字线中存在着缺陷，由备用字线SWL替代该有缺陷字线。在这种情况中，SWL<0>到SWL<7>的备用字线SWL按升序用于替代。例如，如果8条字线有缺陷，由备用字线SWL<0:6>分别替代它们中的7条，则第8条有缺陷的字线由备用字线SWL<7>替代。因此，在这种情况下，对应于备用字线SWL<0:7>的熔丝元件FU<0:7>分别储存着能表明备用字线SWL<0:7>正在用于替代中的信息，并储存能指定如此替代的有缺陷字线的信息。
然后，在装配步骤P2后的第二评估步骤P3，再次对字线WL<0:511>进行评估。在这第二评估步骤P3，如果在字线WL<0:511>中还存在有缺陷字线，这些有缺陷字线不能由备用字线SWL<7>替代，因为分别利用熔丝元件FU<0:7>的备用字线SWL<0:7>已经用于替代。应当注意，在装配步骤P2后的第二评估步骤P3中，有可能只有利用由电熔丝所构成的熔丝元件FU<8>的备用字线SWL<7>来替代有缺陷的字线。
在第二评估步骤P3，基于储存在熔丝元件FU<7>和FU<8>(使能位和禁止位)的信息，用判定电路14来确定备用字线SWL<7>是否已经用于替代，及备用字线SWL<7>本身是否有缺陷，并且将判定结果输出到测试器2。这样，有可能确定SWL<7>已经用在第一评估步骤P1的替代，这样在第二评估步骤P3中确定字线WL<0:511>的有缺陷字线不能由备用字线SWL<7>替代。
图10表明这样一种情况：在上述第一评估步骤P1中，字线WL<0:511>中仅有7条存在着缺陷的字线，而备用字线SWL<7>还没有用于替代。在这种情况中，在下面的第二评估步骤P3中，判定电路14能够确定备用字线SWL<7>没有用于替代，并确定备用字线SWL<7>本身是否含有缺陷。这样，在第二评估步骤P3中，有可能用还未使用的备用字线SWL<7>有效地替代字线WL<0:511>中有缺陷的字线。
图11表明这样一种情况：在上述第一评估步骤P1中，在字线WL<0:511>中至少有8条存在缺陷的字线，并且备用字线SWL<7>不能用于替代，因为它含有缺陷。
在第一评估步骤P1，如果已知备用字线SWL<7>含有缺陷，将“1”记录在熔丝元件FU<8>的禁止位。特别地，通过激光将对应于禁止位的引线断开。
采用这种方式，在下面的第二评估步骤P3中，判定电路14能够依据记录在禁止位中的信息来确定备用字线SWL<7>含有缺陷。因此，在第二评估步骤P3中，就能够确定字线WL<0:511>中一条有缺陷字线不能由备用字线SWL<7>替代。
这样，分别在装配步骤之前和之后的两个评估步骤中，就有可能有效执行卸荷方法：用备用字线SWL<7>替代字线WL<0:511>中有缺陷的字线。
此外，图12，13，和14示出在晶片半导体器件上执行第一和第二评估步骤的一种情况，即在装配和封装之前，将用备用字线替代有缺陷字线的卸荷步骤执行两次的情况。
即，与图9-11所示的例子相反，那是在晶片半导体器件上执行第一评估步骤，并然后，在装配和封装该器件后，在其上执行第二评估步骤；在图12-14所示的例子中，如同第一步骤在晶片半导体器件上执行第一评估步骤，并然后，在老化测试后及装配(封装)之前，执行第二评估步骤，如同第二步骤。
图12-14示出上述半导体器件的其他卸荷方法的流程。
如图12所示，在晶片半导体器件内形成：作为卸荷承受部分11的字线WL<0:511>；作为卸荷部分12的备用字线SWL<7>；熔丝元件FU<7>和FU<8>；及判定电路14。然后，在制造半导体器件过程中，半导体器件按下面的次序经过管芯分类和卸荷步骤(预备-D/S R/D)P11，这是第一评估步骤；老化测试P12；管芯分类和卸荷步骤(第二D/S R/D)P13，这是第二评估步骤；及封装步骤P14。
首先，在第一评估步骤P11，对字线WL<0:511>进行评估。在第一评估步骤P11，如果在字线WL<0:511>的任何1条字线中存在着缺陷，由备用字线SWL替代有缺陷字线。在这种情况中，如果8条字线有缺陷，由备用字线SWL<0:6>分别替代它们中的7条，由备用字线SWL<7>替代第8条有缺陷字线。因此，对应于备用字线SWL<0:7>的熔丝元件FU<0:7>分别储存着能指明备用字线SWL<0:7>正在用于替代的信息，并储存能指定如此替代的有缺陷字线的信息。
然后，在老化测试测试P12后的第二评估步骤P13，再次对字线(0:511)进行评估。在这第二评估步骤P13，如果字线WL<0:511>中还存在有缺陷字线，则备用字线SWL<7>就不能替代该有缺陷字线，因为利用熔丝元件FU(0:6)的备用字线SWL<0:6>和利用熔丝元件FU<7>的备用字线SWL<0:7>已经用在替代中。
在第二评估步骤P13，根据储存在熔丝元件FU<7>和FU<8>(使能位和禁止位)的信息，用判定电路14来确定备用字线SWL<7>是否已经用于替代，及备用字线SWL<7>本身是否有缺陷，并将确定的结果输出到测试器2。这样，就有可能确定SWL<7>已经在第一评估步骤用于替代，这样在第二评估步骤P13中，确定字线WL<0:511>中有缺陷字线不能由备用字线SWL<7>替代。
图13指明这样一种情况：在上述第一评估步骤P11中，字线WL<0:511>中仅存在7条有缺陷字线，以及备用字线SWL<7>还没有用于替代。在这种情况中，在随后的第二评估步骤P13，用判定电路能够确定备用字线SWL<7>没有用于替代，并确定备用字线SWL<7>本身是否含有缺陷。这样，就有可能在第二评估步骤P13，用还未使用的备用字线SWL<7>来有效地替代字线WL<0:511>中有缺陷字线。
应当注意，在装配步骤前的第二评估步骤P13中，有可能用备用字线SWL<7>替代有缺陷字线，无论是由金属熔丝构成的熔丝元件FU<7>还是使用电熔丝构成的熔丝元件FU<8>。
图14指明这样一种情况，在上述第一评估步骤P11中，字线WL<0:511>中至少存在8条有缺陷字线，并且备用字线SWL<7>不能用于替代，因为它本身有缺陷。
在这种情况中，在第一评估步骤P11，预先将“1”记录在熔丝元件FU<8>的禁止位中。
采用这一种方式，在随后的第二评估步骤P13中，根据记录在禁止位的信息，就有可能用判定电路14来确定备用字线SWL<7>含有缺陷。因此，有可能知道字线WL<0:511>中有缺陷的字线不能由备用字线SWL<7>来替代。
于是，分别在装配步骤之前和之后的两个评估步骤中，有效地执行卸荷方法：用备用字线SWL<7>替代字线WL<0:511>中有缺陷的字线。
在该第二实施例中，通过允许由金属熔丝构成的熔丝元件和由电熔丝构成的熔丝元件共享该备用字线，有可能通过多种方法卸掉有缺陷的字线，例如，由使用激光断开该引线，或施加高压断开该引线。这样有可能提高卸掉在评估期间所发现的有缺陷字线的速率(卸荷率)。
此外，因为由金属熔丝构成的熔丝元件和由电熔丝构成的熔丝元件共享一条备用字线，不需要再含有多条备用字线，从而能够抑制半导体器件(芯片)面积的增加。
此外，在提供多个评估步骤中至少两个步骤用于用备用字线替代有缺陷字线的情况中，在第二替代步骤中，有可能用测试器依据判定电路的输出，确定第一替代步骤中已经使用了哪一条备用字线。这样，就有可能容易确定是否可能有第二次替代。结果，有可能减少执行第二次替代和随后替代所需的时间。
此外，有可能用一条备用字线来确定哪个熔丝元件正在用于替代有缺陷的字线，从而在评估步骤中，有可能用测试器容易地确定哪个熔丝元件正在用于替代。这样，即使在一条备用字线有缺陷的评估中，也有可能减少所需的分析时间。
第三实施例
下面描述按照本发明第三实施例的半导体器件。与图7所示的第二实施例的例子相反，在图7的实施例中，卸荷部分(备用字线SWL<7>)12配备有由金属熔丝构成的熔丝元件FU<7>和由电熔丝构成的熔丝元件FU<8>，在第三实施例的例子中，卸荷部分配备有由金属熔丝构成的熔丝元件，而另外一个卸荷部分配备有由电熔丝构成的熔丝元件。
图15是一张框图，示出按照第三实施例半导体器件中的卸荷承受部分，卸荷部分，保护电路，和判定电路的配置。
如图15所示，用于卸掉卸荷承受部分11中缺陷的卸荷部分12配备有熔丝元件16，该熔丝元件16对应于该卸荷部分12并由金属熔丝构成。另一方面，用于卸掉卸荷承受部分11内缺陷的卸荷部分17配备有熔丝元件18，该熔丝元件18对应于这个卸荷部分17，并由电熔丝构成。此外，还提供判定电路14，用于确定卸荷部分12和17是否正在用于替代。
上述熔丝元件16含有10比特金属熔丝MF<0:9>。金属熔丝MF<0:9>中的金属熔丝MF<0:8>储存能说明卸荷承受部分11中缺陷的信息。金属熔丝MF<9>提供一个使能位，储存能指明对应于这个熔丝元件16的卸荷部分12是否正在用于替代。
上述熔丝元件18含有11比特电熔丝EF<0:10>。电熔丝EF<0:10>中的电熔丝EF<0:8>储存能说明卸荷承受部分11中缺陷的信息。电熔丝EF<9>提供1个使能位，存储能指明相应于这个熔丝元件18的卸荷部分17是否正在用于替代。另一方面，电熔丝EF<10>提供1个禁止位，储存能指明卸荷部分17本身是否含有缺陷的信息。
应当注意，虽然图15示出配备由金属熔丝构成的熔丝元件的卸荷部分，以及配备由电熔丝构成的熔丝元件的另一卸荷部分，但是可以提供多个卸荷部分，每个卸荷部分都配备由金属熔丝构成的熔丝元件，或多个卸荷部分配备由电熔丝构成的熔丝元件。此外，可以提供不至一个的各个卸荷部分。
在该第三实施例中，除了配备有由金属熔丝构成的熔丝元件的卸荷部分之外，还提供配备有由电熔丝构成的熔丝元件的卸荷部分。因此，即使在装配后(封装后)，配备有由电熔丝构成的熔丝元件的卸荷部分能够替代卸荷承受部分中的缺陷。这可提高在评估时间内缺陷的卸荷率。
此外，提供一种判定电路，用于确定该卸荷部分是否正在用于替代从而有可能在第二或随后的评估中，用卸荷部分有效地替代卸荷承受部分中的缺陷。
如上所述，按照本发明实施例，多个熔丝元件能够共享一个卸荷部分，使得在评估期间，卸荷部分能容易地替代缺陷，从而提供能够进一步提高缺陷卸荷率的半导体器件。
应当注意，不仅能单独地实现上述的实施例，而且能按适当组合实现。此外，上述实施例包括本发明的各种状态，并能够将这些实施例中的每个实施例中披露的多个元件进行适当地组合，以吸取本发明的这些各种状态。
那些技术熟练人员能够较快地获得其它优点并做出改进。因此，本发明在广泛方面不限制于本文所示的和描述的具体详细和典型实施例。因此，所做的各种修改并没有背离如由附加权利要求和它们相似文件中所定义的本发明一般内容的精神和范围。

Claims (20)

1、一种半导体器件，其特征在于，包括：
卸荷主题电路，它执行某一预定功能；
卸荷电路，所提供的所述卸荷电路可卸掉所述卸荷主题电路，所述卸荷电路执行所述预定功能；及
多个熔丝元件，对应于所述卸荷电路提供所述多个熔丝元件，以便于使用所述卸荷电路替代所述卸荷主题电路，当由所述卸荷电路替代所述卸荷主题电路时，所述多个熔丝元件储存着能说明所述卸荷主题电路的信息。
2、按照权利要求1所述的半导体器件，其特征在于，每个所述多个熔丝元件含有储存信息的多个比特位，所述多个比特位包括一个比特，该比特能指明利用所述熔丝元件由所述卸荷电路已经替代所述卸荷主题电路。
3、按照权利要求2所述的半导体器件，其特征在于，所述多个比特位包括一个能指明所述卸荷电路含有缺陷的比特位。
4、按照权利要求3所述的半导体器件，其特征在于，指明所述卸荷电路含有缺陷的所述比特位包括于所述多个熔丝元件的任何一个熔丝元件内。
5、按照权利要求1所述的半导体器件，其特征在于，还包括判定电路，所述判定电路决定由所述卸荷电路利用所述熔丝元件是否已经替代了卸荷主题电路。
6、按照权利要求1所述的半导体器件，其特征在于，还包括判定电路，所述判定电路确定利用所述卸荷电路已经使用所述多个熔丝元件中的哪一个熔丝元件，替代了所述卸荷主题电路。
7、按照权利要求1所述的半导体器件，其特征在于，还包括判定电路，所述判定电路确定所述卸荷电路是否含有缺陷。
8、按照权利要求1所述的半导体器件，其特征在于，所述多个熔丝元件包括金属熔丝，所述金属熔丝储存通过由激光断开所述金属熔丝获得的信息。
9、按照权利要求1所述的半导体器件，其特征在于，所述多个熔丝元件包括储存信息的电熔丝，所述信息是通过施加电压使所述电熔丝电断开获得的。
10、一种半导体器件，其特征在于，包括：
卸荷主题电路，执行某一种功能；
第一个熔丝元件，储存着能说明使用第一种方法的所述卸荷主题电路的信息；
第二个熔丝元件，储存着能说明使用第二种方法的所述卸荷主题电路的信息；及
能执行所述预定功能的卸荷电路，替代由储存在所述第一个熔丝元件或第二个熔丝元件内的所述信息指明的所述卸荷主题电路，所述第一个熔丝元件和所述第二个熔丝元件共享所述卸荷电路。
11、一种半导体器件，其特征在于，包括：
多个卸荷主题电路，执行某一预定功能；
第一个和第二个卸荷电路，所提供的所述卸荷电路可卸掉所述多个卸荷主题电路中第一个和第二个有缺陷的卸荷主题电路，所述第一个和第二个卸荷电路执行所述预定功能；
第一个熔丝元件，当由所述第一个卸荷电路替代所述第一个有缺陷卸荷主题电路时，储存能说明所述第一个有缺陷卸荷主题电路的信息，所提供的所述第一个熔丝元件对应于所述第一个卸荷电路；及
第二个熔丝元件，当由所述第二个卸荷电路替代所述第二个有缺陷卸荷主题电路时，储存能说明所述第二个有缺陷卸荷主题电路的信息，所提供的所述第二个熔丝元件对应于所述第二个卸荷电路。
12、按照权利要求10所述的半导体器件，其特征在于：
所述第一个熔丝元件包括金属熔丝，所述金属熔丝储存着通过由激光断开所述金属熔丝获得的信息；及
所述第二个熔丝元件包括电熔丝，所述电熔丝储存着通过施加电压使所述电熔丝电断开获得的信息。
13、按照权利要求11所述的半导体器件，其特征在于：
所述第一个熔丝元件包括金属熔丝，所述金属熔丝储存着通过由激光断开所述金属熔丝获得的信息；及
所述第二个熔丝元件包括电熔丝，所述电熔丝储存着通过施加电压使所述电熔丝断开获得的信息。
14、按照权利要求10所述的半导体器件，其特征在于，所述第一个和二个熔丝元件中的每一个含有多个比特位，该所多个比特位包含一个比特位，所述比特位能指明由所述卸荷电路利用所述熔丝元件已经替代所述卸荷主题电路。
15、按照权利要求14所述的半导体器件，其特征在于，所述多个比特位包含一个比特位，该所述比特位指明所述卸荷电路含有缺陷。
16、按照权利要求15所述的半导体器件，其特征在于，能指明所述卸荷电路含有缺陷的所述比特位包含于所述第一个和第二个熔丝元件的任何一个元件内。
17、按照权利要求10所述的半导体器件，其特征在于，还包括判定电路，所述判定电路确定所述卸荷电路利用所述第一个和第二个熔丝元件中的任意一个是否已经替代所述卸荷主题电路。
18、按照权利要求11所述的半导体器件，其特征在于，还包括判定电路，所述判定电路确定所述卸荷电路利用所述第一个和第二个熔丝元件中的任意一个是否已经替代所述卸荷主题电路。
19、按照权利要求10所述的半导体器件，其特征在于，还包括判定电路，所述判定电路确定已经使用所述第一个和第二个熔丝元件中的哪一个，使所述卸荷电路替代所述卸荷主题电路。
20、按照权利要求10所述的半导体器件，其特征在于，还包括判定电路，所述判定电路确定所述卸荷电路是否含有缺陷。
CNB2003101207650A 2002-12-06 2003-12-04 含有用于卸掉有缺陷部分的卸荷电路的半导体器件 Expired - Fee Related CN1327522C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002355448A JP3884374B2 (ja) 2002-12-06 2002-12-06 半導体装置
JP2002355448 2002-12-06

Publications (2)

Publication Number Publication Date
CN1507050A true CN1507050A (zh) 2004-06-23
CN1327522C CN1327522C (zh) 2007-07-18

Family

ID=32463385

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101207650A Expired - Fee Related CN1327522C (zh) 2002-12-06 2003-12-04 含有用于卸掉有缺陷部分的卸荷电路的半导体器件

Country Status (4)

Country Link
US (2) US6949969B2 (zh)
JP (1) JP3884374B2 (zh)
CN (1) CN1327522C (zh)
TW (1) TWI285913B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4851755B2 (ja) * 2005-09-07 2012-01-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2007328853A (ja) * 2006-06-07 2007-12-20 Internatl Business Mach Corp <Ibm> 多重テスト・ステージからテスト・データを連続的に保存するために単一のｅＦｕｓｅバンクを使用するための装置および方法
US7816934B2 (en) 2007-10-16 2010-10-19 Micron Technology, Inc. Reconfigurable connections for stacked semiconductor devices
US8678287B2 (en) * 2008-02-12 2014-03-25 Datalogic ADC, Inc. Two-plane optical code reader for acquisition of multiple views of an object
US8322621B2 (en) 2008-12-26 2012-12-04 Datalogic ADC, Inc. Image-based code reader for acquisition of multiple views of an object and methods for employing same
WO2010075581A2 (en) * 2008-12-26 2010-07-01 Datalogic Scanning, Inc. Two-plane optical code reader for acquisition of multiple views of an object
PL2523950T3 (pl) * 2010-01-15 2017-09-29 Gilead Sciences, Inc. Inhibitory wirusów flaviviridae

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960008825B1 (en) * 1993-11-18 1996-07-05 Samsung Electronics Co Ltd Row redundancy circuit and method of semiconductor memory device with double row decoder
US5659551A (en) * 1995-05-31 1997-08-19 International Business Machines Corporation Programmable computer system element with built-in self test method and apparatus for repair during power-on
JPH0991992A (ja) * 1995-09-22 1997-04-04 Hitachi Ltd 半導体記憶装置
US5748031A (en) * 1996-02-01 1998-05-05 Cypress Semiconductor, Corporation Electrical laser fuse hybrid cell
JPH10275493A (ja) * 1997-03-31 1998-10-13 Nec Corp 半導体記憶装置
KR100519512B1 (ko) * 1998-12-30 2005-11-25 주식회사 하이닉스반도체 앤티퓨즈를 이용한 저전력 칼럼 리페어 회로
JP2001143494A (ja) * 1999-03-19 2001-05-25 Toshiba Corp 半導体記憶装置
US6288436B1 (en) * 1999-07-27 2001-09-11 International Business Machines Corporation Mixed fuse technologies
DE19947041C2 (de) 1999-09-30 2001-11-08 Infineon Technologies Ag Integrierter dynamischer Halbleiterspeicher mit redundanten Einheiten von Speicherzellen und Verfahren zur Selbstreparatur
JP2001167595A (ja) * 1999-12-08 2001-06-22 Mitsubishi Electric Corp 半導体記憶装置
JP3292191B2 (ja) * 1999-12-20 2002-06-17 日本電気株式会社 半導体記憶装置
JP4600792B2 (ja) * 2000-07-13 2010-12-15 エルピーダメモリ株式会社 半導体装置
JP4723714B2 (ja) * 2000-10-04 2011-07-13 株式会社東芝 半導体集積回路装置およびその検査方法
JP2002269993A (ja) * 2001-03-13 2002-09-20 Mitsubishi Electric Corp 半導体記憶装置
TW511097B (en) 2001-06-27 2002-11-21 Taiwan Semiconductor Mfg Memory module structure having adaptable redundancy circuit
US6704228B2 (en) * 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
US6906969B2 (en) * 2002-09-24 2005-06-14 Infineon Technologies Aktiengesellschaft Hybrid fuses for redundancy
JP2004206756A (ja) * 2002-12-24 2004-07-22 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US6949969B2 (en) 2005-09-27
US20040109281A1 (en) 2004-06-10
CN1327522C (zh) 2007-07-18
TW200410300A (en) 2004-06-16
US20060002205A1 (en) 2006-01-05
JP3884374B2 (ja) 2007-02-21
JP2004192662A (ja) 2004-07-08
TWI285913B (en) 2007-08-21

Similar Documents

Publication Publication Date Title
CN1224973C (zh) 集成电路半导体器件以及存储器的内置自修复电路和方法
CN1441437A (zh) 用于对缺陷单元地址编程的缺陷单元地址编程电路和方法
CN1256005A (zh) 编码方法和存储装置
KR20090073094A (ko) 비휘발성 메모리 시스템에서 결함 블록 분리
CN101042939A (zh) 半导体装置及其测试方法
CN1856841A (zh) 对每个存储块具有保护功能的非易失性半导体存储器件
CN1467752A (zh) 非易失性半导体存储装置和它的数据写入方法
JP4402093B2 (ja) 半導体試験装置および半導体メモリの試験方法
CN1992082A (zh) 用于存储多值数据的非易失性半导体存储器
CN1645610A (zh) 层叠型半导体存储装置
CN1892911A (zh) 设有以不同阈值电压存数据的存储单元的半导体存储装置
CN1805051A (zh) 半导体存储器件
CN1801395A (zh) 修复和运行存储器件的方法
CN1967718A (zh) 非易失性存储单元、存储单元矩阵和存储装置
CN1507050A (zh) 含有用于卸掉有缺陷部分的卸荷电路的半导体器件
CN1269136C (zh) 同步半导体存储器设备及该设备的控制方法
CN1781030A (zh) 数据压缩
CN1967720A (zh) 半导体存储器件及其控制方法
CN1228785C (zh) 快速存储器改写电路及改写方法
CN1825486A (zh) 闪存单元熔丝电路和熔断闪存单元的方法
CN1601652A (zh) 半导体存储装置及其检测方法
CN1461011A (zh) 具有两个基准电压产生电路的内部电源电压控制装置
CN1224053C (zh) 用于减少输入测试模式的输入周期数的半导体存储器
CN1146919C (zh) 具有替换编程电路的半导体存储装置
CN1761044A (zh) 半导体测试系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20111204